JP6576564B2 - 安全かつ効率的なブロック暗号アルゴリズムの実現方法と装置 - Google Patents
安全かつ効率的なブロック暗号アルゴリズムの実現方法と装置 Download PDFInfo
- Publication number
- JP6576564B2 JP6576564B2 JP2018533795A JP2018533795A JP6576564B2 JP 6576564 B2 JP6576564 B2 JP 6576564B2 JP 2018533795 A JP2018533795 A JP 2018533795A JP 2018533795 A JP2018533795 A JP 2018533795A JP 6576564 B2 JP6576564 B2 JP 6576564B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- finite field
- cryptographic algorithm
- computer system
- finite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Storage Device Security (AREA)
Description
表1
ここで、xは入力バイトであり、AとCは以下のように定義された行列であり、Iは体GFSM4(28)内の逆行列操作を表す。言い換えれば、関数Iは次のように表すことができる。
ここで、xは入力であり、%はモジュラー関数を表し、p(x)はGF(2)上で定義された既約多項式である。
ここで、行列A及び行列Cの定義は次のとおりである。
ここで、xは入力であり、Iは体GFSM4(28)内の逆行列操作を表し、行列A1、A2、C1及びC2は次のように定義される。
及び
vは、次のラウンドの出力である。
は、ルックアップテーブル操作を使用して完了することができる。上述のようにルックアップテーブル操作を使用してSBox操作を完了することは、一定の潜在的な安全上の危険をもたらす可能性があるが、LBoxの操作は鍵の情報を含まないので、ここでのルックアップテーブル操作は安全性に影響を与えない。悪意のあるプログラムがLBoxのルックアップテーブル操作を観察できるとしても、該プログラムは鍵に関するいかなる情報も取得することができない。
ここで、i = 0,1,2,3である。
式(59)が実行された後、プロセス200はステップ216で終了する。
Claims (45)
- 少なくとも1つのプロセッサーを備えるコンピュータシステムの前記プロセッサーが暗号アルゴリズムを実行する方法であって、
前記プロセッサーが、第1操作と第2操作を含む第1暗号アルゴリズム標準に従う第1有限体におけるデータと第1有限体における鍵値を受信するステップと、
前記プロセッサーが、第1暗号アルゴリズム標準に従う前記第1有限体におけるデータを、第2暗号アルゴリズム標準に従う第2有限体におけるデータに変換するステップと、
前記プロセッサーが、第1暗号アルゴリズム標準に従う前記第1有限体における鍵値を、第2暗号アルゴリズム標準に従う第2有限体における鍵値に変換するステップと、
前記プロセッサーが、前記第1操作を、第2暗号アルゴリズム標準に従う第2有限体における第1変更操作に変換するステップと、
前記プロセッサーが、前記第2操作を、第2暗号アルゴリズム標準に従う第2有限体における第2変更操作に変換するステップと、
前記プロセッサーが、前記第2有限体におけるデータと前記第2有限体における鍵値に対して変更操作を実行するステップとを含み、
前記変更操作は、
前記プロセッサーが、第3有限体におけるデータを生成するように、前記第2有限体におけるデータと前記第2有限体における鍵値に対して前記第1変更操作を実行するステップと、
前記プロセッサーが、第4有限体におけるデータを生成するように、前記第3有限体におけるデータに対して前記第2変更操作を実行するステップと、
前記プロセッサーが、前記第4有限体におけるデータを、第1暗号アルゴリズム標準に従う第5有限体におけるデータに変換するステップと、
を含むことを特徴とする暗号アルゴリズムを実行する方法。 - 前記第1有限体におけるデータ、第2有限体におけるデータ、第3有限体におけるデータ、第4有限体におけるデータ、第5有限体におけるデータ、第1有限体における鍵値及び第2有限体における鍵値の各々は、ガロア体GF(28)における要素である、ことを特徴とする請求項1に記載の方法。
- 前記第1暗号アルゴリズム標準は、SM4暗号アルゴリズムである、ことを特徴とする請求項1に記載の方法。
- 前記第2暗号アルゴリズム標準は、高度データ暗号化標準AESである、ことを特徴とする請求項1に記載の方法。
- 前記第1有限体におけるデータと前記第2有限体におけるデータはいずれも16バイトの平文データを含む、ことを特徴とする請求項1に記載の方法。
- 前記第1有限体における鍵値と前記第2有限体における鍵値はいずれも4バイトのラウンド鍵を含む、ことを特徴とする請求項1に記載の方法。
- 前記第1操作と前記第1変更操作はいずれも置換操作である、ことを特徴とする請求項1に記載の方法。
- 前記置換操作は、乗法逆元関数を含む、ことを特徴とする請求項7に記載の方法。
- 前記乗法逆元関数は、AESDECLASTとAESENCLASTの一方又は両方を用いて実行される、ことを特徴とする請求項8に記載の方法。
- 前記第1変更操作は、前記第1操作の同型形式である、ことを特徴とする請求項7に記載の方法。
- 前記第1操作と前記第1変更操作は、第1写像変換と第2写像変換を含む、ことを特徴とする請求項10に記載の方法。
- 前記第1操作を前記第1変更操作に変換するには、同型写像行列を前記第1写像変換と前記第2写像変換に写像して適用する必要がある、ことを特徴とする請求項11に記載の方法。
- 前記第2操作と前記第2変更操作はいずれも並び替え操作である、ことを特徴とする請求項1に記載の方法。
- 前記第2変更操作は、前記第2操作の同型形式である、ことを特徴とする請求項13に記載の方法。
- 前記第2操作を前記第2変更操作に変換するには、同型写像行列を前記第2操作に適用する必要がある、ことを特徴とする請求項14に記載の方法。
- 前記第5有限体におけるデータは、16バイトの暗号文データを含む、ことを特徴とする請求項1に記載の方法。
- 前記第1暗号アルゴリズム標準によれば、データ変更操作には一定のラウンド数繰り返して実行される必要がある、ことを特徴とする請求項1に記載の方法。
- 前記第1有限体におけるデータを前記第2有限体におけるデータに変換することは、複数の第1有限体におけるデータポイントを複数の第2有限体におけるデータポイントに並行に変換することを含む、ことを特徴とする請求項1に記載の方法。
- 前記第1有限体における鍵値を前記第2有限体における鍵値に変換する時に、複数の第1有限体における鍵値のデータポイントを複数の第2有限体における鍵値のデータポイントに並行に変換することを含む、ことを特徴とする請求項1に記載の方法。
- 前記第4有限体におけるデータを前記第5有限体におけるデータに変換する時に、複数の第4有限体におけるデータポイントを複数の第5有限体におけるデータポイントに並行に変換することを含む、ことを特徴とする請求項1に記載の方法。
- 前記第3有限体におけるデータに対して前記第2変更操作を実行する時に、第3有限体における複数のデータポイントに対して第2変更操作を並行に実行することを含む、ことを特徴とする請求項1に記載の方法。
- 前記第2有限体におけるデータに対して前記第1変更操作を実行する時に、高度データ暗号化標準新命令セットAES−NIを使用して隔離されたハードウェア環境で実行する必要がある、ことを特徴とする請求項1に記載の方法。
- 前記第3有限体におけるデータに対して前記第2変更操作を実行する時に、高度データ暗号化標準新命令セットAES−NIを使用して隔離されたハードウェア環境で実行する必要がある、ことを特徴とする請求項1に記載の方法。
- コンピュータシステムであって、少なくとも1つのプロセッサーを備え、少なくとも1つの前記プロセッサーは、
第1操作と第2操作を含む第1暗号アルゴリズム標準に従う第1有限体におけるデータと第1有限体における鍵値を受信し、
第1暗号アルゴリズム標準に従う第1有限体におけるデータを、第2暗号アルゴリズム標準に従う第2有限体におけるデータに変換し、
第1暗号アルゴリズム標準に従う第1有限体における鍵値を、第2暗号アルゴリズム標準に従う第2有限体における鍵値に変換し、
第1操作を、第2暗号アルゴリズム標準に従う第2有限体における第1変更操作に変換し、
第2操作を、第2暗号アルゴリズム標準に従う第2有限体における第2変更操作に変換し、
データ変更操作を実行するように配置され、前記データ変更操作は、
第3有限体におけるデータを生成するように、前記第2有限体におけるデータと前記第2有限体における鍵値に対して前記第1変更操作を実行すること、
第4有限体におけるデータを生成するように、前記第3有限体におけるデータに対して前記第2変更操作を実行すること、及び
前記第4有限体におけるデータを、第1暗号アルゴリズム標準に従う第5有限体におけるデータに変換することを含む、
ことを特徴とするコンピュータシステム。 - 前記プロセッサーは、単一命令多重データ流SIMDを使用して、
第1暗号アルゴリズム標準に従う前記第1有限体におけるデータを、第2暗号アルゴリズム標準に従う前記第2有限体におけるデータに変換する操作と、
第1暗号アルゴリズム標準に従う前記第1有限体における鍵値を、第2暗号アルゴリズム標準に従う前記第2有限体における鍵値に変換する操作と、
前記第4有限体におけるデータを、第1暗号アルゴリズム標準に従う前記第5有限体におけるデータに変換する操作と、
前記第3有限体のデータに対して前記第2変更操作を実行して第4有限体におけるデータを生成する操作と、を実行するように配置される、
ことを特徴とする請求項24に記載のコンピュータシステム。 - 前記第2変更操作は、前記第2操作の同型形式である、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第2操作を前記第2変更操作に変換することは、同型写像行列を第2操作に適用することを含む、ことを特徴とする請求項26に記載のコンピュータシステム。
- 前記第1暗号アルゴリズム標準に基づいて、データ変更操作は一定の回数繰り返して実行される必要がある、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1有限体におけるデータ、第2有限体におけるデータ、第3有限体におけるデータ、第4有限体におけるデータ、第5有限体におけるデータ、第1有限体における鍵値及び第2有限体における鍵値の各々は、ガロア体GF(28)における要素として表される、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1暗号アルゴリズム標準は、SM4暗号アルゴリズムである、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第2暗号アルゴリズム標準は、高度データ暗号化標準AESである、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1有限体におけるデータと前記第2有限体におけるデータはいずれも16バイトの平文データを含む、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1有限体における鍵値と前記第2有限体における鍵値はいずれも4バイトのラウンド鍵を含む、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1操作と前記第1変更操作はいずれも置換操作である、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記置換操作は、乗法逆元関数を含む、ことを特徴とする請求項34に記載のコンピュータシステム。
- 前記乗法逆元関数は、AESDECLASTとAESENCLASTの一方又は両方を用いて実行される、ことを特徴とする請求項35に記載のコンピュータシステム。
- 前記第1変更操作は、前記第1操作の同型形式である、ことを特徴とする請求項34に記載のコンピュータシステム。
- 前記第1操作と前記第1変更操作は、第1写像変換と第2写像変換を含む、ことを特徴とする請求項37に記載のコンピュータシステム。
- 前記第1操作を前記第1変更操作に変換することには、同型写像行列を前記第1写像変換と前記第2写像変換に写像して適用する必要がある、ことを特徴とする請求項38に記載のコンピュータシステム。
- 前記第2操作と前記第2変更操作はいずれも置換操作である、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第5有限体におけるデータは、16バイトの暗号文データを含む、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第2有限体のデータに対して前記第1変更操作を実行することは、高度暗号化アルゴリズム新命令セットAES−NIにより、隔離されたハードウェア環境において完了する、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第3有限体のデータに対して前記第2変更操作を実行することは、高度暗号化アルゴリズム新命令セットAES−NIにより、隔離されたハードウェア環境において完了する、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第1有限体と第2有限体におけるデータは、16バイトの暗号文データを含む、ことを特徴とする請求項24に記載のコンピュータシステム。
- 前記第5有限体におけるデータは、16バイトの平文データである、ことを特徴とする請求項44に記載のコンピュータシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2017/080318 WO2018188002A1 (en) | 2017-04-12 | 2017-04-12 | Methods and apparatus for secure and efficient implementation of block ciphers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019519801A JP2019519801A (ja) | 2019-07-11 |
JP6576564B2 true JP6576564B2 (ja) | 2019-09-18 |
Family
ID=63793078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018533795A Active JP6576564B2 (ja) | 2017-04-12 | 2017-04-12 | 安全かつ効率的なブロック暗号アルゴリズムの実現方法と装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11139953B2 (ja) |
JP (1) | JP6576564B2 (ja) |
CN (1) | CN109417468B (ja) |
WO (1) | WO2018188002A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107959565A (zh) * | 2017-11-02 | 2018-04-24 | 北京中电华大电子设计有限责任公司 | 一种统一aes和sm4 s盒的实现方法 |
US11157645B2 (en) * | 2018-11-01 | 2021-10-26 | International Business Machines Corporation | Data masking with isomorphic functions |
US11943332B2 (en) * | 2019-04-15 | 2024-03-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Low depth AES SBox architecture for area-constraint hardware |
CN112134679B (zh) * | 2019-06-24 | 2024-04-30 | 国民技术股份有限公司 | 针对sm4的组合高阶侧信道攻击方法、装置、设备及介质 |
CN111162898B (zh) * | 2019-12-27 | 2022-01-28 | 北京航空航天大学 | 一种基于Android端的SM4快速软件实现方法及装置 |
US11632231B2 (en) * | 2020-03-05 | 2023-04-18 | Novatek Microelectronics Corp. | Substitute box, substitute method and apparatus thereof |
CN111736902B (zh) * | 2020-07-16 | 2022-04-19 | 北京炼石网络技术有限公司 | 基于simd指令的sm4的并行计算方法及装置、可读存储介质 |
CN113507357B (zh) * | 2021-07-08 | 2022-03-11 | 无锡沐创集成电路设计有限公司 | 兼容sm4和aes算法s盒的实现方法和电路模块 |
CN113922948B (zh) * | 2021-10-13 | 2023-10-03 | 中国人民解放军国防科技大学 | 基于复合域轮函数的国密算法sm4数据加密方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7860240B2 (en) * | 2007-06-29 | 2010-12-28 | Intel Corporation | Native composite-field AES encryption/decryption accelerator circuit |
US8416947B2 (en) * | 2008-02-21 | 2013-04-09 | Red Hat, Inc. | Block cipher using multiplication over a finite field of even characteristic |
CN102710415B (zh) * | 2012-06-18 | 2015-03-11 | 西安西电捷通无线网络通信股份有限公司 | 一种利用对称密码算法进行数据加解密的方法及查表装置 |
CN103684748B (zh) | 2012-09-26 | 2017-02-08 | 上海复旦微电子集团股份有限公司 | 对称式加解密方法、对称式加解密系统 |
US9800406B2 (en) * | 2014-05-21 | 2017-10-24 | Intel Corporation | Technologies for modifying a first cryptographic cipher with operations of a second cryptographic cipher |
-
2017
- 2017-04-12 JP JP2018533795A patent/JP6576564B2/ja active Active
- 2017-04-12 WO PCT/CN2017/080318 patent/WO2018188002A1/en active Application Filing
- 2017-04-12 US US16/483,557 patent/US11139953B2/en active Active
- 2017-04-12 CN CN201780034294.1A patent/CN109417468B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20200099510A1 (en) | 2020-03-26 |
US11139953B2 (en) | 2021-10-05 |
CN109417468A (zh) | 2019-03-01 |
WO2018188002A1 (en) | 2018-10-18 |
CN109417468B (zh) | 2021-07-30 |
JP2019519801A (ja) | 2019-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6576564B2 (ja) | 安全かつ効率的なブロック暗号アルゴリズムの実現方法と装置 | |
CN106850221B (zh) | 信息加密、解密方法及装置 | |
CN106487503B (zh) | 基于剪裁的霍普菲尔德神经网络的多元公钥密码系统和方法 | |
TW200951807A (en) | A closed galois field cryptographic system | |
JP2016505887A (ja) | 乱数生成器及びストリーム暗号 | |
CN108141352B (zh) | 密码设备、方法、装置和计算机可读介质和编码设备、方法、装置和计算机可读介质 | |
US20160359618A1 (en) | Using state reordering to protect against white box attacks | |
US10623189B2 (en) | Online/offline signature system and method based on multivariate cryptography | |
TW201545524A (zh) | 用於以第二密文編密演算法之運算修改第一密文編密演算法的技術 | |
US9418245B2 (en) | Encryption processing device, encryption processing method, and program | |
US8122075B2 (en) | Pseudorandom number generator and encryption device using the same | |
Neha | Enhanced security using hybrid encryption algorithm | |
KR101914453B1 (ko) | 암호화 장치 및 방법 | |
CN110213050A (zh) | 密钥生成方法、装置及存储介质 | |
JP2023520117A (ja) | 乱数行列の並列生成 | |
CN112564890A (zh) | 一种加速sm4算法的方法、装置、处理器及电子设备 | |
CN111712816B (zh) | 使用密码蒙蔽以用于高效地使用蒙哥马利乘法 | |
CN105099693B (zh) | 一种传输方法及传输装置 | |
CN115134070A (zh) | 一种分组密码算法实现的方法、装置和设备 | |
Noura et al. | Efficient binary diffusion matrix structures for dynamic key-dependent cryptographic algorithms | |
Mihalkovich et al. | MPF based symmetric cipher performance comparison to AES and TDES | |
KR20180003106A (ko) | 암호문 셀프-업데이트가 가능한 암호화 방법 | |
TW548937B (en) | Methods and apparatus for keystream generation | |
CN115801227B (zh) | 一种生成置换表的方法及装置 | |
CN115348018B (zh) | 一种数据处理方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190320 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6576564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |