JP6571692B2 - Memristive neural network and method for forming the same - Google Patents
Memristive neural network and method for forming the same Download PDFInfo
- Publication number
- JP6571692B2 JP6571692B2 JP2016573557A JP2016573557A JP6571692B2 JP 6571692 B2 JP6571692 B2 JP 6571692B2 JP 2016573557 A JP2016573557 A JP 2016573557A JP 2016573557 A JP2016573557 A JP 2016573557A JP 6571692 B2 JP6571692 B2 JP 6571692B2
- Authority
- JP
- Japan
- Prior art keywords
- memristive
- neural
- node
- neural node
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Description
関連出願の相互参照
本出願は、2014年6月19日に出願された「メムリスティブニューラルネットワーク」と題する米国仮出願第62/014201号の非仮出願であり且つその優先権を主張するものであり、上記仮出願の全体が参照により本明細書に含まれるものとする。
バックグラウンド
メモリスタは、それまでに素子を流れた電流の量に応じてその抵抗を変える二端子素子である。メモリスタは、クロスバーニューラルネットワーク構造において使用することができる。クロスバーニューラルネットワークでは、複数のメモリスタが、各交差部においてメモリスタシナプスによって垂直クロスバー配列で結合されている。しかしながら、クロスバーニューラルネットワーク構造は、寄生リークパスを妨げるために複雑なデザインの使用を必要とする場合がある。また、クロスバーニューラルネットワークには余分のシナプスが存在しない。さらに、クロスバーニューラルネットワークにおけるリカレント結合は複雑な回路レイアウトを必要とし、設置面積の観点から、クロスバーのデザインは大きさがニューロンの数に二次的に対応する。
CROSS REFERENCE TO RELATED APPLICATIONS This application is a non-provisional application of US Provisional Application No. 62/014201 entitled "Memristive Neural Network" filed June 19, 2014, and claims priority thereto The entire provisional application is hereby incorporated by reference.
A background memristor is a two-terminal element that changes its resistance according to the amount of current that has flowed through the element. Memristors can be used in crossbar neural network structures. In a crossbar neural network, a plurality of memristors are connected in a vertical crossbar arrangement by memristor synapses at each intersection. However, crossbar neural network structures may require the use of complex designs to prevent parasitic leak paths. In addition, there are no extra synapses in the crossbar neural network. Furthermore, recurrent coupling in a crossbar neural network requires a complex circuit layout, and the crossbar design secondarily corresponds in size to the number of neurons in terms of footprint.
本開示は、メムリスティブファイバーを使用するニューラルネットワーク(神経回路網)に向けられている。一般に、ニューラルネットワークは、それらの間に重み付けされた結合を有する擬似ニューロン群を含むことができる。本開示の様々な実施形態によるニューラルネットワークは、メムリスティブファイバーの無作為の結合を用いて相互接続されている一連のニューラルノードを含むことができる。このようなニューラルノードは、例えば、相補型金属酸化膜半導体(CMOS)漏れ積分発火(LIF)神経回路又は他の任意の適切なタイプの神経回路を含むことができる。各ニューラルノードは、ニューラルノードが受信した1つ以上の入力信号に応答する1つ以上の信号を出力することができる。例えば、1つ以上の入力電流信号が閾値に達すると、ニューラルノードが1つ以上の出力経路へ電圧スパイクを出力することができる。
The present disclosure is directed to neural networks that use memristive fibers. In general, a neural network can include groups of pseudoneurons with weighted connections between them. A neural network according to various embodiments of the present disclosure may include a series of neural nodes that are interconnected using random combinations of memristive fibers. Such neural nodes may include, for example, complementary metal oxide semiconductor (CMOS) leaky integral firing (LIF) neural circuits or any other suitable type of neural circuit . Each neural node may output one or more signals that are responsive to one or more input signals received by the neural node. For example, when one or more input current signals reach a threshold, the neural node can output a voltage spike to one or more output paths.
上述のように、ニューラルネットワークはまた、メムリスティブナノファイバーを含むことができる。メムリスティブナノファイバーは、ニューラルネットワークにおいて人工シナプスを形成するのに使用されることができる。各メムリスティブナノファイバーは、1つ以上のニューラルノードを1つ以上の他のニューラルノードに結合させることができる。このようにして、1つ以上の出力信号を、特定のニューラルノードから1つ以上の他のニューラルノードに送ることができる。特定のメムリスティブナノファイバーが結合される特定のニューラルノードは、無作為に選ばれることができる。この点において、メムリスティブナノファイバーが結合される特定のニューラルノードは、メムリスティブファイバーがその1つ以上のニューラルノードに結合される前に予め決められていない。結合が無作為に選ばれる結果として、得られるネットワークはスパースでランダムな結合性を示し、スパースでランダムな結合性はニューラルネットワークの性能及び効率を高めることが示されている。したがって、ニューラルネットワークは、例えば、液体状態マシン(LSM)を作るのに使用されることができる。LSMに関する更なる説明は、ヴォルフガング・マースらの「安定状態無しでの実時間計算:摂動に基づくニューラルコンピュテーションのための新しい枠組み(第14巻、11号)(2002年11月11日)に提供されており、その全体が参照により本明細書に含まれるものとする。 As described above, neural networks can also include memristive nanofibers. Memristive nanofibers can be used to form artificial synapses in neural networks. Each memristive nanofiber can couple one or more neural nodes to one or more other neural nodes. In this way, one or more output signals can be sent from a particular neural node to one or more other neural nodes. The particular neural node to which a particular memristive nanofiber is coupled can be chosen at random. In this regard, the particular neural node to which the memristive nanofiber is coupled is not predetermined before the memristive fiber is coupled to the one or more neural nodes. As a result of the random selection of connections, the resulting network has been shown to be sparse and random, and sparse and random connectivity has been shown to enhance the performance and efficiency of neural networks. Thus, neural networks can be used, for example, to create a liquid state machine (LSM). A further explanation of LSM can be found in Wolfgang Maas et al. “Real-time computation without steady state: a new framework for perturbation-based neural computation (Vol. 14, No. 11) (November 11, 2002)”. And is hereby incorporated by reference in its entirety.
メムリスティブニューラルネットワークの各メムリスティブナノファイバーは、導電性コアと、メムリスティブシェルと、1つ以上の電極とを含むことができる。導電性コアと、メムリスティブシェルと、1つ以上の電極とを有するメムリスティブナノファイバーは、電気紡糸(エレクトロスピニング)又は他の任意の適切な方法を用いて形成されることができる。メムリスティブナノファイバーの電極は、メムリスティブナノファイバーとニューラルノードの入力端子又は出力端子との間の導電性接続ポイントとして機能することができる。一部の実施形態におけるメムリスティブナノファイバーの導電性コアは、TiO2−X(酸素欠損酸化チタン)及び/又は他の任意の適切な材料を含むことができる。メムリスティブシェルは、少なくとも部分的に導電性コアを取り囲み、それによって2つ以上のニューラルノード間のシナプスを形成することができる。この点において、メムリスティブシェルは、メムリスティブナノファイバーに、メムリスティブナノファイバーを通って移動してきた過去の信号に応じて強度が増減する結合を形成させることができる。メムリスティブシェルは、TiO2及び/又はメムリスティブ特性を有する他の任意の適切な材料を含むことができる。 Each memristive nanofiber of the memristive neural network can include a conductive core, a memristive shell, and one or more electrodes. A memristive nanofiber having a conductive core, a memristive shell, and one or more electrodes can be formed using electrospinning (electrospinning) or any other suitable method. The electrode of the memristive nanofiber can function as a conductive connection point between the memristive nanofiber and the input or output terminal of the neural node. The conductive core of the memristive nanofiber in some embodiments can include TiO 2 -X (oxygen deficient titanium oxide) and / or any other suitable material. The memristive shell can at least partially surround the conductive core, thereby forming a synapse between two or more neural nodes. In this regard, the memristive shell can cause the memristive nanofiber to form a bond that increases or decreases in strength depending on past signals that have traveled through the memristive nanofiber. The memristive shell can include TiO 2 and / or any other suitable material having memristive properties.
前述のように、一部の実施形態では、メムリスティブニューラルネットワークにおけるメムリスティブナノファイバーは、ニューラルノード間の無作為の結合を形成することができる。したがって、2つのニューロンが結合される可能性は、ニューラルノード間の距離が増加するにつれて減少する。また、結合が行われるときにニューラルノード間に特定の結合タイプが形成されやすいように、パターン化された電場を使用することができる。更に、ニューラルネットワークは、複数層のメムリスティブナノファイバーが生成されるように、パターン化された電場又は他の適切な方法を用いて形成されることができる。このようなニューラルネットワークは、様々な層の間の信号の伝達を容易にする結合を含むことができる。特定の一実施形態では、層及び層の間の通信経路は、脳の新皮質をモデルとしている。 As described above, in some embodiments, memristive nanofibers in a memristive neural network can form random connections between neural nodes. Thus, the probability that two neurons are combined decreases as the distance between the neural nodes increases. Also, a patterned electric field can be used so that a specific connection type is easily formed between neural nodes when the connection is made. Furthermore, the neural network can be formed using a patterned electric field or other suitable method such that multiple layers of memristive nanofibers are generated. Such neural networks can include connections that facilitate transmission of signals between the various layers. In one particular embodiment, layers and communication paths between layers model the neocortex of the brain.
本開示の様々な実施形態によるメムリスティブニューラルネットワークは、様々な種類の利点をもたらすことができる。例えば、このようなメムリスティブニューラルネットワークは、スパイクタイミング依存可塑性(STDP)を可能にすることができる。また、メムリスティブニューラルネットワークは、ランダムな空間依存する結合を含むことができる。また、メムリスティブニューラルネットワークは、抑制性出力及び/又はリカレント結合を含むことができる。このように、本開示の様々な実施形態によるメムリスティブニューラルネットワークは、生物学的ニューラルネットワークに類似した特性を有することができる。 Memristive neural networks according to various embodiments of the present disclosure can provide various types of advantages. For example, such a memristive neural network can enable spike timing dependent plasticity (STDP). A memristive neural network can also include random spatially dependent connections. A memristive neural network can also include inhibitory output and / or recurrent coupling. Thus, memristive neural networks according to various embodiments of the present disclosure can have characteristics similar to biological neural networks.
図1を参照すると、本開示の様々な実施形態によるコアシェル型メムリスティブナノファイバー100の例が示されている。メムリスティブニューラルネットワークの各メムリスティブナノファイバー100は、1つ以上の電極103と、導電性コア106と、メムリスティブシェル109とを含むことができる。メムリスティブナノファイバー100の電極103は、メムリスティブナノファイバー100とニューラルノードの入力端子又は出力端子との間の導電性接続ポイントとして機能することができる。一部の実施形態におけるメムリスティブナノファイバー100の導電性コア106は、メムリスティブ特性を有するTiO2−X(酸素欠損(部分還元)酸化チタン)及び/又は他の任意の適切な材料を含むことができる。メムリスティブシェル109は、少なくとも部分的に導電性コア106を取り囲み、それによって2つ以上のニューラルノード間のシナプスを形成することができる。この点において、メムリスティブシェル109は、メムリスティブナノファイバー100に、メムリスティブナノファイバー100を通って移動してきた過去の信号に応じて強度が増減する結合を形成させることができる。メムリスティブシェル109は、TiO2(酸化チタン)及び/又はポリアニリンのような他の任意の適切な材料を含むことができる。
Referring to FIG. 1, an example of a core-
図2を参照すると、本開示の様々な実施形態によるナノファイバーベースのメムリスティブニューラルネットワーク200の例が示されている。メムリスティブナノファイバー100(図1)は、ナノファイバーベースのメムリスティブニューラルネットワーク200におけるCMOSベースのニューロンアレイ203A〜203E間のメムリスティブ結合206A〜206Jとして使用されることができる。メムリスティブナノファイバー100は、CMOSベースのニューロンアレイ203A〜203Eの入力端子212A〜212Eと出力端子209A〜209Eとの間に無作為のメムリスティブ結合206A〜206Jを形成することができる。
Referring to FIG. 2, an example of a nanofiber based memristive
図3を参照すると、本開示の様々な実施形態によるナノファイバーベースのメムリスティブニューラルネットワーク200の例の図が示されている。ナノファイバーベースのメムリスティブニューラルネットワーク200は、導電性コア106(ここでは導電性コア106A〜106Dと称する)と、メムリスティブシェル109(ここではメムリスティブシェル109A〜109Dと称する)とを含む、メムリスティブナノファイバー100(ここではメムリスティブナノファイバー100A〜100Dと称する)の例を示す。メムリスティブナノファイバー100A〜100Dは、シリコン基板330に配置されたCMOSニューロン327A及び327Bの間のメムリスティブ結合206A〜206Jとして使用することができる。各メムリスティブシェル109A〜109Dは、各導電性コア106A〜106Dを部分的に取り囲み、それによって2つ以上のニューラルノード間のシナプス318A〜318Dを形成している。入力電極321A及び321Bと出力電極324A及び324Bは、メムリスティブナノファイバー100A〜100Dとニューラルノードの入力端子212A〜212E又は出力端子209A〜209Eとの間の導電性接続ポイントとして機能することができる。
Referring to FIG. 3, a diagram of an example of a nanofiber based memristive
図4を参照すると、本開示の様々な実施形態によるナノファイバーベースのメムリスティブニューラル結合の回路406の例のシミュレーション403が示されている。回路406は、メムリスティブシェル109A〜109Dと、電圧源V1 421と、電圧源V2 409と、抵抗器R3 412と、抵抗器R4 415と、抵抗器R1 418とを含む、ナノファイバーベースのメムリスティブニューラル結合を示している。シミュレーション403は、ナノファイバーベースのメムリスティブニューラル結合を通る駆動電流によりナノファイバーの対向するメモリスタによる効果が互いに相殺させられないことを示している。
Referring to FIG. 4, a
図5を参照すると、本開示の様々な実施形態によるナノファイバーベースのメムリスティブニューラルネットワーク200(図2)を形成する方法の一例を示すフローチャートが示されている。ボックス503で始まり、前駆体を用いて化学量論的ナノファイバーを合成する。化学量論的ナノファイバーは、例えば、TiO2(酸化チタン)及び/又は他の任意の適切な材料を含むことができる。前駆体は、例えば、チタンイソプロポキシド、チタンブトキシド、又は他の適切な前駆体であることができる。
Referring to FIG. 5, a flowchart illustrating an example method for forming a nanofiber-based memristive neural network 200 (FIG. 2) according to various embodiments of the present disclosure is shown. Beginning in
次に、ボックス506において、コアシェル型メムリスティブナノファイバー100(図1)を形成する。コアシェル型メムリスティブナノファイバー100(図1)は、化学量論的なTiO2外側シェル109をドープされた導電性TiO2−Xコア106と共に電気紡糸することにより形成されることができる。次に、ボックス509において、コアシェル型メムリスティブナノファイバー100(図1)に電極103を堆積させることができる。
Next, in the
次に、ボックス512において、メムリスティブ特性を確認し、ナノファイバーネットワークレスポンスに基づく計算モデルを形成するためにスパイクタイミング依存可塑性を実現する。次に、ボックス515において、CMOSニューロン327A〜327Bを用いたメムリスティブナノファイバーニューラルネットワーク200の実物試作品を形成する。その後、プロセスは終了する。
Next, in
本明細書で使用される択一的な言い回し、例えば、「X、Y、又はZの少なくとも1つ」などのフレーズは、特に記載のない限り、品目、用語などがX、Y、又はZのいずれか、或いはそれらの任意の組み合わせ(例えば、X、Y、及び/又はZ)であり得ること示すように一般的に用いられる文脈で理解される。したがって、このような択一的な言い回しは、特定の実施形態に少なくとも1つのX、少なくとも1つのY、又は少なくとも1つのZが存在する必要があることを意味するものではない。 Alternative phrases used herein, such as phrases such as “at least one of X, Y, or Z”, unless the item, term, etc. are X, Y, or Z, unless otherwise specified. It will be understood in the commonly used context to indicate that any or any combination thereof (eg, X, Y, and / or Z) may be used. Thus, such alternative phrases do not imply that there must be at least one X, at least one Y, or at least one Z in a particular embodiment.
本開示の上記実施形態は、単に本開示の原理の明確な理解のために記載された実施の例である。本開示の主旨及び原理から実質的に逸脱することなく、上述した実施形態に多くの変更及び修正がなされ得る。このような全ての修正及び変更は、本開示の範囲内に含まれることが意図されている。 The above-described embodiments of the present disclosure are merely examples of implementations set forth for a clear understanding of the principles of the present disclosure. Many changes and modifications may be made to the embodiments described above without substantially departing from the spirit and principles of the present disclosure. All such modifications and changes are intended to be included within the scope of this disclosure.
Claims (20)
第1ニューラルノードと、
第2ニューラルノードと、
前記第1ニューラルノードを前記第2ニューラルノードに連結するメムリスティブファイバーであって、導電性コアとメムリスティブシェルとを含み、前記導電性コアは前記第1ニューラルノードを前記第2ニューラルノードに結合して前記第1ニューラルノードと前記第2ニューラルノードとの間に通信経路を形成し、前記メムリスティブシェルは前記第1ニューラルノードを前記第2ニューラルノードに結合して前記第1ニューラルノードと前記第2ニューラルノードとの間にメモリスタシナプスを形成しているメムリスティブファイバーと
を含む、メムリスティブニューラルネットワーク。 A memristive neural network,
A first neural node;
A second neural node;
A memristive fiber connecting the first neural node to the second neural node, comprising a conductive core and a memristive shell, wherein the conductive core connects the first neural node to the second neural node. combine to form a communication route between the second neural node and said first neural node, the memristive shell first by combining the first neural node to the second neural node between the neural node and said second neural node and a memristive fibers forming the Memorisutashinapu scan, memristive neural network.
前記第1ニューラルノードに結合する第1の電極と、
前記第2ニューラルノードに結合する第2の電極と
を含む、請求項1に記載のメムリスティブニューラルネットワーク。 The memristive fiber is
A first electrode coupled to the first neural node;
The memristive neural network of claim 1, comprising a second electrode coupled to the second neural node.
第2ニューラルノードを設けることと、
少なくともメムリスティブファイバーを使用して前記第1ニューラルノードを前記第2ニューラルノードに結合することと
を含み、前記メムリスティブファイバーは導電性コアとメムリスティブシェルとを含み、前記導電性コアは前記第1ニューラルノードを前記第2ニューラルノードに結合して前記第1ニューラルノードと前記第2ニューラルノードとの間に通信経路を形成し、前記メムリスティブシェルは前記第1ニューラルノードを前記第2ニューラルノードに結合して前記第1ニューラルノードと前記第2ニューラルノードとの間にメモリスタシナプスを形成している、方法。 Providing a first neural node;
Providing a second neural node;
Coupling the first neural node to the second neural node using at least a memristive fiber, wherein the memristive fiber includes a conductive core and a memristive shell, the conductive core forms a communication route between and coupling the first neural node to the second neural node and said first neural node and said second neural node, wherein the memristive shell said first neural node the second attached to the neural nodes form a Memorisutashinapu scan between said second neural node and said first neural node method.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462014201P | 2014-06-19 | 2014-06-19 | |
US62/014,201 | 2014-06-19 | ||
PCT/US2015/034414 WO2015195365A1 (en) | 2014-06-19 | 2015-06-05 | Memristive nanofiber neural netwoks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017527000A JP2017527000A (en) | 2017-09-14 |
JP6571692B2 true JP6571692B2 (en) | 2019-09-04 |
Family
ID=54935975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016573557A Active JP6571692B2 (en) | 2014-06-19 | 2015-06-05 | Memristive neural network and method for forming the same |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3158509A4 (en) |
JP (1) | JP6571692B2 (en) |
KR (1) | KR20170019414A (en) |
AU (1) | AU2015277645B2 (en) |
BR (1) | BR112016029682A2 (en) |
WO (1) | WO2015195365A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10198691B2 (en) | 2014-06-19 | 2019-02-05 | University Of Florida Research Foundation, Inc. | Memristive nanofiber neural networks |
CN107533668B (en) | 2016-03-11 | 2021-01-26 | 慧与发展有限责任合伙企业 | Hardware accelerator and method for calculating node values of a neural network |
CN110651330A (en) * | 2017-05-22 | 2020-01-03 | 佛罗里达大学研究基金会 | Deep learning in a two-memristive network |
US10430493B1 (en) | 2018-04-05 | 2019-10-01 | Rain Neuromorphics Inc. | Systems and methods for efficient matrix multiplication |
US11450712B2 (en) | 2020-02-18 | 2022-09-20 | Rain Neuromorphics Inc. | Memristive device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0185757B1 (en) * | 1994-02-14 | 1999-05-15 | 정호선 | Learning method of choas circular neural net |
JPH09185596A (en) * | 1996-01-08 | 1997-07-15 | Ricoh Co Ltd | Coupling coefficient updating method in pulse density type signal processing network |
US7392230B2 (en) * | 2002-03-12 | 2008-06-24 | Knowmtech, Llc | Physical neural network liquid state machine utilizing nanotechnology |
US7359888B2 (en) * | 2003-01-31 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Molecular-junction-nanowire-crossbar-based neural network |
WO2008042900A2 (en) * | 2006-10-02 | 2008-04-10 | University Of Florida Research Foundation, Inc. | Pulse-based feature extraction for neural recordings |
EP2230633A1 (en) * | 2009-03-17 | 2010-09-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Neural network circuit comprising nanoscale synapses and CMOS neurons |
US8050078B2 (en) * | 2009-10-27 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Nanowire-based memristor devices |
US8433665B2 (en) * | 2010-07-07 | 2013-04-30 | Qualcomm Incorporated | Methods and systems for three-memristor synapse with STDP and dopamine signaling |
KR20140071813A (en) * | 2012-12-04 | 2014-06-12 | 삼성전자주식회사 | Resistive Random Access Memory Device formed on Fiber and Manufacturing Method of the same |
US9418331B2 (en) * | 2013-10-28 | 2016-08-16 | Qualcomm Incorporated | Methods and apparatus for tagging classes using supervised learning |
-
2015
- 2015-06-05 AU AU2015277645A patent/AU2015277645B2/en not_active Ceased
- 2015-06-05 EP EP15810294.7A patent/EP3158509A4/en not_active Ceased
- 2015-06-05 KR KR1020177000606A patent/KR20170019414A/en not_active Application Discontinuation
- 2015-06-05 JP JP2016573557A patent/JP6571692B2/en active Active
- 2015-06-05 WO PCT/US2015/034414 patent/WO2015195365A1/en active Application Filing
- 2015-06-05 BR BR112016029682A patent/BR112016029682A2/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP3158509A4 (en) | 2018-02-28 |
AU2015277645B2 (en) | 2021-01-28 |
JP2017527000A (en) | 2017-09-14 |
WO2015195365A1 (en) | 2015-12-23 |
AU2015277645A1 (en) | 2016-12-22 |
EP3158509A1 (en) | 2017-04-26 |
BR112016029682A2 (en) | 2018-07-10 |
KR20170019414A (en) | 2017-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6571692B2 (en) | Memristive neural network and method for forming the same | |
US10614358B2 (en) | Memristive nanofiber neural networks | |
US9697462B1 (en) | Synaptic time multiplexing | |
US20200034687A1 (en) | Multi-compartment neurons with neural cores | |
US20190377997A1 (en) | Synaptic, dendritic, somatic, and axonal plasticity in a network of neural cores using a plastic multi-stage crossbar switching | |
US9342780B2 (en) | Systems and methods for modeling binary synapses | |
CN102884785B (en) | Solid-state image pickup apparatus and driving method thereof | |
CN109034379B (en) | Neuron and neuron circuit built by brain-like device memristor | |
WO2019049686A1 (en) | Neural network computation circuit using semiconductor storage element, and operation method | |
CN109886393A (en) | It is a kind of to deposit the calculation method for calculating integrated circuit and neural network | |
US11275999B2 (en) | Neural networks using cross-point array and pattern readout method thereof | |
US20220138546A1 (en) | Expandable neuromorphic circuit | |
JP2009026181A (en) | Neural network | |
Ochs et al. | Neural network topology formation using memristive Jaumann structures | |
CN104022928B (en) | The topological construction method and system of a kind of high density server | |
KR101529536B1 (en) | Crosstalk emulator for xdsl cable | |
CN214376576U (en) | Neuron built by brain-like device memristor and neuron circuit | |
CN107958683A (en) | Semiconductor storage unit | |
Valenciano | Dominance of weighted nested split graph networks in connections models | |
CN110135557A (en) | A kind of neural network topological structure of image processing system | |
Shimonomura et al. | A 100/spl times/100 pixels orientation-selective multi-chip vision system | |
TW201223199A (en) | Network system and node | |
KR20170021639A (en) | Hierarchical Network-On-Chip Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6571692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |