JP6569850B2

JP6569850B2 - MEMS manufacturing method

Info

Publication number: JP6569850B2
Application number: JP2015116696A
Authority: JP
Inventors: 山田　宏; 宏山田; 圭一梅田; 吉成中村; 亮介丹羽
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-06-09
Filing date: 2015-06-09
Publication date: 2019-09-04
Anticipated expiration: 2035-06-09
Also published as: JP2017005459A

Description

本発明は、キャビティを有するＭＥＭＳの製造方法に関する。 The present invention relates to a method for manufacturing a MEMS having a cavity.

近年、機械要素部品、センサ、アクチュエータ、電子回路を一つのシリコン基板、ガラス基板、有機材料などの上に集積化したＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）技術を用いて製造されたデバイスが普及している。ＭＥＭＳ技術では、半導体素子上に多層構造を形成することで、高密度化や高集積化を実現している。そのため、素子の表面を平坦にすることが重要とされている。 In recent years, devices manufactured using MEMS (Micro Electro Mechanical Systems) technology in which mechanical element parts, sensors, actuators, and electronic circuits are integrated on a single silicon substrate, glass substrate, organic material, etc. have become widespread. . In the MEMS technology, high density and high integration are realized by forming a multilayer structure on a semiconductor element. Therefore, it is important to flatten the surface of the element.

例えば特許文献１には、化学的機械研磨により、素子の表面を平坦にする方法が開示されている。特許文献１に記載の方法では、電極がすでに上に形成されている基板／ウエハの全表面に、誘電体層を蒸着した後に、化学的機械研磨により、電極の上面が露出するように絶縁層を除去する。これによって、素子の表面をほぼ平坦にすることを実現している。 For example, Patent Document 1 discloses a method for flattening the surface of an element by chemical mechanical polishing. In the method described in Patent Document 1, after the dielectric layer is deposited on the entire surface of the substrate / wafer on which the electrode is already formed, the insulating layer is exposed by chemical mechanical polishing so that the upper surface of the electrode is exposed. Remove. As a result, the surface of the element is substantially flattened.

特許第４０３７３６６号公報Japanese Patent No. 4037366

ＭＥＭＳ技術によって製造された共振装置は、例えばタイミングデバイスやジャイロセンサに用いられる。このような共振装置は、下蓋と、下蓋との間でキャビティを形成する上蓋と、下蓋及び上蓋の間でキャビティ内に配置されたシリコン基板（共振子）と、を備えている。 The resonance device manufactured by the MEMS technology is used for a timing device or a gyro sensor, for example. Such a resonance device includes a lower lid, an upper lid that forms a cavity between the lower lid, and a silicon substrate (resonator) disposed in the cavity between the lower lid and the upper lid.

下蓋がキャビティを有する共振装置に対して、特許文献１に記載されるような化学的機械研磨による平坦化方法を用いた場合、化学的機械研磨の面圧力で、シリコン基板がたわんでしまう。そのため、化学的機械研磨によってこのようなシリコン基板の表面を平坦にするのは困難である。 When the planarization method by chemical mechanical polishing as described in Patent Document 1 is used for the resonance device having the cavity of the lower lid, the silicon substrate is bent by the surface pressure of chemical mechanical polishing. Therefore, it is difficult to flatten the surface of such a silicon substrate by chemical mechanical polishing.

本発明はこのような事情に鑑みてなされたものであり、下面にキャビティが形成されたシリコン基板であっても、シリコン基板をたわませることなく、当該シリコン基板の表面を平坦にすることを目的とする。 The present invention has been made in view of such circumstances, and even if a silicon substrate has a cavity formed on the lower surface, the surface of the silicon substrate can be flattened without bending the silicon substrate. Objective.

本発明の一側面に係るＭＥＭＳ製造方法は、下側基板の表面と上側基板と裏面とが外周部で接合して形成され、外周部の内側に空洞を有するシリコン基板を用意する工程と、上側基板の表面における、空洞に重なる領域に、第１金属層を形成する工程と、第１金属層の少なくとも一部除去して第１電極を成形する工程と、第１電極の上に、絶縁層を形成する工程と、絶縁層の上にレジスト材料からなる犠牲膜を形成する工程と、第１電極が露出するまで、犠牲膜及び絶縁膜に対してエッチバック処理を行う工程と、を含む。 The MEMS manufacturing method according to one aspect of the present invention includes a step of preparing a silicon substrate in which a front surface, an upper substrate, and a back surface of a lower substrate are joined at an outer peripheral portion and a cavity is formed inside the outer peripheral portion; Forming a first metal layer in a region of the surface of the substrate that overlaps the cavity; removing at least a portion of the first metal layer; and forming a first electrode; and an insulating layer on the first electrode. Forming a sacrificial film made of a resist material on the insulating layer, and performing an etch-back process on the sacrificial film and the insulating film until the first electrode is exposed.

かかるＭＥＭＳ製造方法によると、下面にキャビティが形成されたシリコン基板であっても、シリコン基板をたわませることなく、当該シリコン基板の表面を平坦にすることが可能になる。 According to the MEMS manufacturing method, even if the silicon substrate has a cavity formed on the lower surface, the surface of the silicon substrate can be flattened without bending the silicon substrate.

また、エッチバック処理を行う工程は、犠牲膜と、絶縁層とのエッチングレートがほぼ等しくなる条件で、ドライエッチングを行うが好ましい。この場合、犠牲膜が除去された後のシリコン基板の表面を平坦にすることが可能になる。 In the step of performing the etch-back process, dry etching is preferably performed under the condition that the etching rates of the sacrificial film and the insulating layer are substantially equal. In this case, the surface of the silicon substrate after the sacrificial film is removed can be flattened.

特に、上側基板が、活性層を有し、空洞の面積を活性層の厚さで割った値が、１００００以上であることが好ましい。この好ましい態様では、化学的機械研磨による平坦化方法では、シリコン基板がたわんでしまうような共振装置であっても、シリコン基板をたわませることなく表面を平坦にすることが可能になる。
In particular, the upper substrate having an active layer, divided by the thickness of the active layer surface product of the cavity is preferably 10,000 or more. In this preferred embodiment, in the planarization method by chemical mechanical polishing, it is possible to planarize the surface without bending the silicon substrate, even if the resonance device causes the silicon substrate to bend.

また、第１電極が露出した表面に圧電薄膜を形成する工程と、圧電薄膜の上に、第２金属層を形成する工程と、第２金属層の少なくとも一部を除去して第２電極を成形する工程と、をさらに含むことが望ましい。この場合、平坦になったシリコン基板の表面の上に、圧電薄膜及び第２金属層を積層させることが可能になる。 A step of forming a piezoelectric thin film on the surface where the first electrode is exposed; a step of forming a second metal layer on the piezoelectric thin film; and removing the second electrode by removing at least a part of the second metal layer. It is desirable to further include a molding step. In this case, the piezoelectric thin film and the second metal layer can be laminated on the flat surface of the silicon substrate.

また、絶縁層は、圧電薄膜と同じ材料で構成されることが好ましい。この好ましい態様では、工程を一つ削減することができる。また、シリコン基板の上にＳｉＯ₂膜を形成する必要がなくなるため、温度特性への影響を低減することができる。 The insulating layer is preferably made of the same material as the piezoelectric thin film. In this preferred embodiment, one step can be reduced. In addition, since it is not necessary to form a SiO ₂ film on the silicon substrate, the influence on the temperature characteristics can be reduced.

本発明によれば、下面にキャビティが形成されたシリコン基板であっても、シリコン基板をたわませることなく、当該シリコン基板の表面を平坦にすることができる。 According to the present invention, even if a silicon substrate has a cavity formed on the lower surface, the surface of the silicon substrate can be flattened without bending the silicon substrate.

本発明の第１実施形態に係る共振装置の構造を概略的に示す分解斜視図である。1 is an exploded perspective view schematically showing a structure of a resonance device according to a first embodiment of the present invention. 図１のＡ−Ａ´線に沿った断面図である。It is sectional drawing along the AA 'line of FIG. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る共振装置のプロセスフローの一例を示す図である。It is a figure which shows an example of the process flow of the resonance apparatus which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係るシリコン基板の厚さと凹部の面積の比と、たわみ量との相関を示す図である。It is a figure which shows the correlation with the ratio of the thickness of the silicon substrate which concerns on 1st Embodiment of this invention, and the area of a recessed part, and the deflection amount. 図３Ａに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。It is a process flow of the resonance apparatus according to the second embodiment of the present invention corresponding to FIG. 3A. 図３Ｂに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。It is a process flow of the resonance apparatus which respond | corresponds to FIG. 3B and which concerns on 2nd Embodiment of this invention. 図３Ｃに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。3C corresponds to FIG. 3C and is a process flow of the resonance device according to the second embodiment of the present invention. 図３Ｄに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。It is a process flow of the resonance apparatus according to the second embodiment of the present invention corresponding to FIG. 3D. 図３Ｅ、Ｆに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。It is a process flow of the resonance apparatus according to the second embodiment of the present invention corresponding to FIGS. 3E and 3F. 図３Ｇに対応し、本発明の第２実施形態に係る共振装置のプロセスフローである。It is a process flow of the resonance apparatus according to the second embodiment of the present invention corresponding to FIG. 3G.

［第１の実施形態］
以下、添付の図面を参照して本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る共振装置１の構造を概略的に示す分解斜視図である。 [First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is an exploded perspective view schematically showing the structure of the resonance device 1 according to the first embodiment of the present invention.

この共振装置１は、共振子１０と、共振子１０を挟んで封止するとともに、共振子１０が振動する振動空間を形成する上蓋１３及び下蓋１４と、を備えている。共振装置１は、下蓋１４と、共振子１０と、上蓋１３とがこの順で積層され、接合されて構成されている。 The resonance device 1 includes a resonator 10 and an upper lid 13 and a lower lid 14 that are sealed with the resonator 10 interposed therebetween and form a vibration space in which the resonator 10 vibrates. The resonance device 1 is configured by laminating and joining a lower lid 14, a resonator 10, and an upper lid 13 in this order.

共振子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ共振子である。なお、本実施形態では、タイミングデバイスに用いられる共振装置を例に説明するが、これに限定されない。例えば、共振装置１はジャイロセンサに用いられてもよい。 The resonator 10 is a MEMS resonator manufactured using MEMS technology. In addition, although this embodiment demonstrates to the example the resonance apparatus used for a timing device, it is not limited to this. For example, the resonance device 1 may be used for a gyro sensor.

共振子１０と上蓋１３とが接合され、これにより、共振子１０の振動空間が形成され、また、共振子１０が封止される。共振子１０、上蓋１３及び下蓋１４は、それぞれＳｉ基板を用いて形成されており、Ｓｉ基板同士が互いに接合されて、共振子１０の振動空間が形成される。共振子１０及び下蓋１４は、ＳＯＩ基板を用いて形成されてもよい。
以下、共振装置１の各構成について詳細に説明する。 The resonator 10 and the upper lid 13 are joined, thereby forming a vibration space of the resonator 10 and sealing the resonator 10. The resonator 10, the upper lid 13, and the lower lid 14 are each formed using a Si substrate, and the Si substrates are bonded to each other to form a vibration space of the resonator 10. The resonator 10 and the lower lid 14 may be formed using an SOI substrate.
Hereinafter, each configuration of the resonance device 1 will be described in detail.

（１．上蓋１３）
上蓋１３はＸＹ平面に沿って平板状に広がっており、その裏面に例えば平たい直方体形状の凹部が形成されている。凹部は共振子１０の振動空間の一部を形成する。 (1. Upper lid 13)
The upper lid 13 extends in a flat plate shape along the XY plane, and a flat rectangular parallelepiped concave portion is formed on the back surface thereof. The recess forms part of the vibration space of the resonator 10.

（２．下蓋１４）
下蓋１４は、ＸＹ平面に沿って設けられる矩形平板状の底板１４１と、底板１４１の周縁部からＺ軸方向に延びる側壁１４２とを有している。下蓋１４の内面、すなわち底板１４１の表面と側壁１４２の内面とによって凹部１５が形成される。凹部１５は共振子１０の振動空間の一部を形成する。
上述した上蓋１３と下蓋１４とによってこの振動空間は気密に封止され、真空状態が維持されている。また、この振動空間には、例えば不活性ガス等の気体が充填されてもよい。 (2. Lower lid 14)
The lower lid 14 has a rectangular flat plate-shaped bottom plate 141 provided along the XY plane, and a side wall 142 extending from the peripheral edge of the bottom plate 141 in the Z-axis direction. A recess 15 is formed by the inner surface of the lower lid 14, that is, the surface of the bottom plate 141 and the inner surface of the side wall 142. The recess 15 forms part of the vibration space of the resonator 10.
The vibration space is hermetically sealed by the upper lid 13 and the lower lid 14 described above, and a vacuum state is maintained. Further, the vibration space may be filled with a gas such as an inert gas.

（３．共振子１０）
共振子１０は、ＸＹ平面内で振動する面内共振子である。共振子１０は、振動部１２０と、保持枠１１１と、１対の保持腕１１２とを備えている。 (3. Resonator 10)
The resonator 10 is an in-plane resonator that vibrates in the XY plane. The resonator 10 includes a vibrating unit 120, a holding frame 111, and a pair of holding arms 112.

振動部１２０は、図１の直交座標系におけるＸＹ平面に沿って平板状に広がる板状の輪郭を有している。振動部１２０は、保持枠１１１の内側に設けられており、振動部１２０と保持枠１１１との間には、所定の間隔で空間１７、１８が形成されている。 The vibration unit 120 has a plate-like contour that spreads in a plate shape along the XY plane in the orthogonal coordinate system of FIG. The vibrating unit 120 is provided inside the holding frame 111, and spaces 17 and 18 are formed between the vibrating unit 120 and the holding frame 111 at a predetermined interval.

保持枠１１１は、ＸＹ平面に沿って矩形の枠状に形成される。保持枠１１１は、ＸＹ平面に沿って振動部１２０の外側を囲むように設けられる。保持枠１１１は、角柱形状の枠体から、体に形成されている。 The holding frame 111 is formed in a rectangular frame shape along the XY plane. The holding frame 111 is provided so as to surround the outside of the vibration unit 120 along the XY plane. The holding frame 111 is formed in a body from a prismatic frame.

１対の保持腕１１２は、保持枠１１１の内側に設けられ、振動部１２０と保持枠１１１とを接続する。 The pair of holding arms 112 is provided inside the holding frame 111 and connects the vibrating unit 120 and the holding frame 111.

（４．積層構造）
図２を用いて共振装置１の積層構造について説明する。図２は、図１のＡＡ´断面図である。 (4. Laminated structure)
A laminated structure of the resonance device 1 will be described with reference to FIG. FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG.

図２に示すように、本実施形態に係る共振装置１では、下蓋１４の側壁１４２上に共振子１０の保持枠１１１が接合され、さらに共振子１０の上に上蓋１３が覆いかぶさって接合される。このように下蓋１４と上蓋１３との間に共振子１０が保持され、下蓋１４と上蓋１３と共振子１０の保持枠１１１とによって、凹部１５上に振動部１２０が振動する振動空間が形成される。 As shown in FIG. 2, in the resonance device 1 according to the present embodiment, the holding frame 111 of the resonator 10 is bonded onto the side wall 142 of the lower lid 14, and the upper lid 13 is further covered and bonded to the resonator 10. Is done. In this way, the resonator 10 is held between the lower lid 14 and the upper lid 13, and a vibration space in which the vibrating unit 120 vibrates on the recess 15 is formed by the lower lid 14, the upper lid 13, and the holding frame 111 of the resonator 10. It is formed.

下蓋１４の底板１４１及び側壁１４２は、Ｓｉ（シリコン）により、一体的に形成されている。Ｚ軸方向に規定される下蓋１４の厚みは例えば、１５０μｍ、凹部１５の深さは例えば５０μｍである。 The bottom plate 141 and the side wall 142 of the lower lid 14 are integrally formed of Si (silicon). The thickness of the lower lid 14 defined in the Z-axis direction is 150 μm, for example, and the depth of the recess 15 is 50 μm, for example.

上蓋１３は、所定の厚みのＳｉ（シリコン）ウエハにより形成されている。図２に示すように、上蓋１３はその周辺部で共振子１０の保持枠１１１と接合されている。上蓋１３の周縁部と保持枠１１１との間には、上蓋１３と保持枠１１１とを接合するために、例えばＡｕ（金）膜及びＳｎ（錫）膜が形成されてもよい。 The upper lid 13 is formed of a Si (silicon) wafer having a predetermined thickness. As shown in FIG. 2, the upper lid 13 is joined to the holding frame 111 of the resonator 10 at the periphery thereof. For example, an Au (gold) film and an Sn (tin) film may be formed between the peripheral edge of the upper lid 13 and the holding frame 111 in order to join the upper lid 13 and the holding frame 111.

共振子１０では、保持枠１１１、振動部１２０、保持腕１１２は、同一プロセスで形成される。共振子１０では、まず、シリコン基板２３の上に、金属層２５が積層されている。そして、金属層２５の上には、金属層２５を覆うように圧電薄膜２７が積層されており、さらに、圧電薄膜２７の上には、金属層２６が積層されている。 In the resonator 10, the holding frame 111, the vibrating unit 120, and the holding arm 112 are formed by the same process. In the resonator 10, a metal layer 25 is first laminated on the silicon substrate 23. A piezoelectric thin film 27 is laminated on the metal layer 25 so as to cover the metal layer 25, and a metal layer 26 is laminated on the piezoelectric thin film 27.

シリコン基板２３は、例えば、厚さ５μｍ程度の縮退したｎ型Ｓｉ半導体から形成されており、ｎ型ドーパントとしてＰ（リン）やＡｓ（ヒ素）、Ｓｂ（アンチモン）などを含むことができる。シリコン基板２３に用いられる縮退Ｓｉの抵抗値は０．５ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下であることが望ましい。本実施形態で用いられる縮退Ｓｉの抵抗値は、たとえば０．６３ｍΩ・ｃｍである。また、シリコン基板２３の下面にはＳｉＯ₂層２２が形成されている。これによって、温度特性を向上させることが可能になる。 The silicon substrate 23 is formed of, for example, a degenerate n-type Si semiconductor having a thickness of about 5 μm, and can include P (phosphorus), As (arsenic), Sb (antimony), or the like as an n-type dopant. The resistance value of the degenerated Si used for the silicon substrate 23 is desirably 0.5 mΩ · cm or more and 0.9 mΩ · cm or less. The resistance value of degenerate Si used in the present embodiment is, for example, 0.63 mΩ · cm. A SiO ₂ layer 22 is formed on the lower surface of the silicon substrate 23. This makes it possible to improve temperature characteristics.

また、金属層２５、２６は、例えば厚さ０．１μｍ程度のＭｏ（モリブデン）やアルミニウム（Ａｌ）等を用いて形成される。なお、金属層２６を形成せずに、縮退した半導体であるシリコン基板２３を金属層２６として用いてもよい。 The metal layers 25 and 26 are formed using, for example, Mo (molybdenum) or aluminum (Al) having a thickness of about 0.1 μm. Note that the silicon substrate 23 which is a degenerated semiconductor may be used as the metal layer 26 without forming the metal layer 26.

金属層２５、２６は、共振子１０に積層された後、エッチング等の加工により望ましい形状となるように形成される。 The metal layers 25 and 26 are formed on the resonator 10 so as to have a desired shape by processing such as etching.

金属層２５は、例えば振動部１２０上においては、下部電極となるように、エッチング等によって加工される。また、保持腕１１２や保持枠１１１上においては、例えば共振子１０の外部に設けられた交流電源に下部電極を接続するための配線となるように、エッチング等によって加工される。 For example, the metal layer 25 is processed by etching or the like so as to be a lower electrode on the vibration unit 120. Further, the holding arm 112 and the holding frame 111 are processed by etching or the like so as to be a wiring for connecting the lower electrode to an AC power source provided outside the resonator 10, for example.

他方で、金属層２６は、例えば振動部１２０上においては、上部電極となるように、エッチング等によって加工される。また、保持腕１１２や保持枠１１１上においては、例えば共振子１０の外部に設けられた交流電源に上部電極を接続するための配線となるように、エッチング等によって加工される。 On the other hand, the metal layer 26 is processed by etching or the like so as to be an upper electrode on the vibrating portion 120, for example. Further, the holding arm 112 and the holding frame 111 are processed by etching or the like so as to be a wiring for connecting the upper electrode to an AC power source provided outside the resonator 10, for example.

（５．プロセスフロー）
図３は、本実施形態に係る共振装置１を製造する際のプロセスフローを示す図である。なお図３では、便宜上、ウエハに形成される複数の共振装置１のうち１つの共振装置１を示して説明するが、共振装置１は、通常のＭＥＭＳプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることにより得られる。 (5. Process flow)
FIG. 3 is a diagram illustrating a process flow when manufacturing the resonance device 1 according to the present embodiment. In FIG. 3, for the sake of convenience, one of the plurality of resonance devices 1 formed on the wafer is illustrated and described. However, a plurality of resonance devices 1 are formed on one wafer as in a normal MEMS process. Then, the wafer is obtained by dividing the wafer.

まず、図３Ａに示すように、下蓋１４とシリコン基板２３とを側壁１４２で接合する。このとき、下蓋１４とシリコン基板２３との間には、側壁１４２の内側に空洞である凹部１５が形成される。さらに、シリコン基板２３の表面には、金属層２５が積層される。金属層２５は、シリコン基板２３の表面に積層されると、エッチング等の加工により望ましい形状となるように成形される。さらに、金属層２５の上に、絶縁膜２４が積層される。絶縁膜２４は、例えば、ＳｉＯ２、ＡｌＮ（窒化アルミニウム）等を用いて形成される。絶縁膜２４が積層された後のシリコン基板２３の表面は、金属層２５が除去された部位に絶縁膜２４が形成された箇所と、金属層２５が残存した部位に絶縁膜２４が形成された箇所とで厚さが異なる。これによって、シリコン基板２３の表面には凹凸が形成されている。従って、圧電薄膜２７を絶縁膜２４の上に積層する前に、シリコン基板２３の表面を平坦にする処理が必要になる。 First, as shown in FIG. 3A, the lower lid 14 and the silicon substrate 23 are joined by the side wall 142. At this time, a hollow 15 that is a cavity is formed inside the side wall 142 between the lower lid 14 and the silicon substrate 23. Further, a metal layer 25 is laminated on the surface of the silicon substrate 23. When the metal layer 25 is laminated on the surface of the silicon substrate 23, the metal layer 25 is formed into a desired shape by processing such as etching. Further, an insulating film 24 is laminated on the metal layer 25. The insulating film 24 is formed using, for example, SiO2, AlN (aluminum nitride) or the like. On the surface of the silicon substrate 23 after the insulating film 24 is laminated, the insulating film 24 is formed at a portion where the metal layer 25 is removed and a portion where the metal layer 25 is left. Thickness varies depending on the location. As a result, irregularities are formed on the surface of the silicon substrate 23. Therefore, before the piezoelectric thin film 27 is laminated on the insulating film 24, a process for flattening the surface of the silicon substrate 23 is required.

シリコン基板２３の表面を平坦にするために、まず、絶縁膜２４の上にレジスト１１が塗布される（図３Ｂ）。レジスト１１には、例えば、樹脂等のレジスト材料が用いられる。 In order to flatten the surface of the silicon substrate 23, first, a resist 11 is applied on the insulating film 24 (FIG. 3B). For the resist 11, for example, a resist material such as a resin is used.

次に、レジスト１１と絶縁膜２４とのエッチング選択比がほぼ等しくなる条件で、ドライエッチングを行う（図３Ｃ）。ドライエッチングを、金属層２５の表面が露出するまで行うことで、シリコン基板２３の表面を平坦にすることができる。このように、本実施形態に係るＭＥＭＳ製造方法では、化学的機械研磨ではなく、エッチバック処理によって、シリコン基板２３の表面の平坦化を行う。これによって、シリコン基板２３の下に凹部１５が形成されている場合であっても、平坦化処理によって、シリコン基板２３がたわんでしまうのを防ぐことができる。 Next, dry etching is performed under the condition that the etching selectivity between the resist 11 and the insulating film 24 is substantially equal (FIG. 3C). By performing dry etching until the surface of the metal layer 25 is exposed, the surface of the silicon substrate 23 can be flattened. As described above, in the MEMS manufacturing method according to the present embodiment, the surface of the silicon substrate 23 is planarized not by chemical mechanical polishing but by etch back processing. Thereby, even if the recess 15 is formed under the silicon substrate 23, it is possible to prevent the silicon substrate 23 from being bent by the planarization process.

エッチバック処理によって、シリコン基板２３の表面が平坦になると、平坦となった表面に、圧電薄膜２７と金属層２６とがこの順に積層される。金属層２６は、積層された後、エッチング等の加工により望ましい形状となるように成形される。さらに、成形された金属層２６の上に、再度、圧電薄膜２７が積層される（図３Ｄ）。 When the surface of the silicon substrate 23 is flattened by the etch back process, the piezoelectric thin film 27 and the metal layer 26 are laminated in this order on the flattened surface. After being laminated, the metal layer 26 is formed into a desired shape by processing such as etching. Further, the piezoelectric thin film 27 is again laminated on the formed metal layer 26 (FIG. 3D).

次にエッチング等の加工によって、圧電薄膜２７、絶縁膜２４、並びにシリコン基板２３及びＳｉＯ₂層２２がこの順で除去されることで、空間１７、１８が形成され、共振子１０が形成される（図３Ｅ〜Ｇ）。 Next, the piezoelectric thin film 27, the insulating film 24, the silicon substrate 23, and the SiO ₂ layer 22 are removed in this order by processing such as etching, so that spaces 17 and 18 are formed, and the resonator 10 is formed. (FIGS. 3E-G).

図４（ｂ）は共振装置１において、凹部１５の開口部の面積Ｓとシリコン基板２３の厚さＨの比が、化学的機械研磨によるシリコン基板２３のたわみ量ｄに与える影響を示したグラフである。横軸は、シリコン基板２３の厚さＨに対する凹部１５の開口部の面積Ｓの比率を表している。他方、縦軸は、化学的機械研磨によるシリコン基板２３のたわみ量ｄを表している。ここでたわみ量ｄは、図４（ａ）に示す様に、絶縁膜２４の表面の積層方向における高さの差を示している。すなわち、凹部１５が形成された箇所（例えば、図１における振動部１２０）の上に積層された絶縁膜２４は、化学的機械研磨によって、凹部１５側に凹む。そして、この、絶縁膜２４の凹んだ箇所の表面と、凹んでいない箇所（例えば、図１における保持枠１１１などの凹部１５が形成されていない箇所）の表面との積層方向における高さの差がたわみ量ｄである。 FIG. 4B is a graph showing the effect of the ratio of the area S of the opening of the recess 15 and the thickness H of the silicon substrate 23 on the deflection amount d of the silicon substrate 23 by chemical mechanical polishing in the resonance device 1. It is. The horizontal axis represents the ratio of the area S of the opening of the recess 15 to the thickness H of the silicon substrate 23. On the other hand, the vertical axis represents the amount of deflection d of the silicon substrate 23 by chemical mechanical polishing. Here, the deflection amount d indicates the difference in height in the stacking direction of the surface of the insulating film 24 as shown in FIG. That is, the insulating film 24 laminated on the portion where the recess 15 is formed (for example, the vibrating portion 120 in FIG. 1) is recessed toward the recess 15 by chemical mechanical polishing. Then, the difference in height in the stacking direction between the surface of the recessed portion of the insulating film 24 and the surface of the portion not recessed (for example, the portion where the recess 15 such as the holding frame 111 in FIG. 1 is not formed). Is the amount of deflection d.

図４では、凹部１５の長手方向の長さを４００μｍに固定し、短手方向の幅を２７０μｍ〜４００μｍまで変化させた場合のたわみ量ｄの変化を示している。 FIG. 4 shows a change in the amount of deflection d when the length of the concave portion 15 is fixed to 400 μm and the width in the short side direction is changed from 270 μm to 400 μm.

図４に示すように、厚さＨに対する面積Ｓの比が１００００未満である場合、たわみ量ｄは、ほぼ０で一定である。たわみ量ｄは、厚さＨに対する面積Ｓの比が１００００の点を超えると漸進的に増大している。従って、図４のグラフから、厚さＨに対する面積Ｓの比が１００００以上の場合は、化学的機械研磨によってシリコン基板２３がたわみやすいため、平坦化にエッチバック処理を用いた方が望ましいことがわかる。 As shown in FIG. 4, when the ratio of the area S to the thickness H is less than 10,000, the deflection amount d is substantially 0 and constant. The deflection amount d gradually increases when the ratio of the area S to the thickness H exceeds a point of 10,000. Therefore, from the graph of FIG. 4, when the ratio of the area S to the thickness H is 10,000 or more, the silicon substrate 23 is easily bent by chemical mechanical polishing, and therefore it is preferable to use an etch back process for planarization. Recognize.

このように、本実施形態に係るＭＥＭＳ製造方法によると、シリコン基板２３の表面を平坦にする処理として、エッチバック処理を用いる。これによって、シリコン基板２３の下面に凹部１５が形成されている場合であっても、平坦化処理によってシリコン基板２３がたわむことを防ぐことが可能になる。 Thus, according to the MEMS manufacturing method according to the present embodiment, the etch-back process is used as the process for flattening the surface of the silicon substrate 23. Accordingly, even when the recess 15 is formed on the lower surface of the silicon substrate 23, it is possible to prevent the silicon substrate 23 from being bent by the planarization process.

［第２の実施形態］
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。 [Second Embodiment]
In the second and subsequent embodiments, description of matters common to the first embodiment is omitted, and only different points will be described. In particular, the same operation effect by the same configuration will not be sequentially described for each embodiment.

図５は、本実施形態に係る共振装置１を製造する、プロセスフローの一例を示す図である。なお図５では、便宜上、ウエハに形成される複数の共振装置１のうち１つの共振装置１を示して説明するが、共振装置１は、通常のＭＥＭＳプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることにより得られる。以下に、本実施形態に係る共振装置１の詳細構成のうち、第１の実施形態との差異点を中心に説明する。 FIG. 5 is a diagram illustrating an example of a process flow for manufacturing the resonance device 1 according to the present embodiment. In FIG. 5, for the sake of convenience, one of the plurality of resonance devices 1 formed on the wafer is shown and described. However, a plurality of resonance devices 1 are formed on one wafer, as in a normal MEMS process. Then, the wafer is obtained by dividing the wafer. Below, it demonstrates centering on the difference with 1st Embodiment among the detailed structures of the resonance apparatus 1 which concerns on this embodiment.

本実施形態では、絶縁膜２４と圧電薄膜２７とは同一の材料で形成される。
まず、図５Ａ、下蓋１４とシリコン基板２３との間には、側壁１４２の内側に空洞である凹部１５が形成される。さらに、シリコン基板２３の表面には、金属層２５が積層される。金属層２５は、シリコン基板２３の表面に積層されると、エッチング等の加工により望ましい形状となるように成形される。さらに、金属層２５の上に、圧電薄膜２７が積層される。 In the present embodiment, the insulating film 24 and the piezoelectric thin film 27 are formed of the same material.
First, in FIG. 5A, a hollow 15 that is a cavity is formed inside the side wall 142 between the lower lid 14 and the silicon substrate 23. Further, a metal layer 25 is laminated on the surface of the silicon substrate 23. When the metal layer 25 is laminated on the surface of the silicon substrate 23, the metal layer 25 is formed into a desired shape by processing such as etching. Further, a piezoelectric thin film 27 is laminated on the metal layer 25.

シリコン基板２３の表面を平坦にするために、圧電薄膜２７の上にレジスト１１が塗布される（図５Ｂ）。 In order to flatten the surface of the silicon substrate 23, a resist 11 is applied on the piezoelectric thin film 27 (FIG. 5B).

次に、レジスト１１と圧電薄膜２７とのエッチング選択比がほぼ等しくなる条件で、行うドライエッチングを行う。（図５Ｃ）。ドライエッチングを、金属層２５の表面が露出するまで行うことでシリコン基板２３の表面を平坦にすることができる。 Next, dry etching is performed under the condition that the etching selectivity between the resist 11 and the piezoelectric thin film 27 is substantially equal. (FIG. 5C). By performing dry etching until the surface of the metal layer 25 is exposed, the surface of the silicon substrate 23 can be flattened.

このように、本実施形態に係る共振装置１の製造方法によると、第１の実施形態における絶縁膜２４を圧電薄膜２７と同一の材料で形成する。これによって、第１の実施形態よりも工程を削減することができる。また、本実施形態に係る製造方法によって形成された共振装置１は、シリコン基板２３の内部に絶縁膜２４が形成されない。これによって、温度特性へ与える影響を低減することができる。
その他の構成、効果は第１の実施形態と同様である。 As described above, according to the method for manufacturing the resonance device 1 according to this embodiment, the insulating film 24 in the first embodiment is formed of the same material as that of the piezoelectric thin film 27. As a result, the number of steps can be reduced as compared with the first embodiment. Further, in the resonance device 1 formed by the manufacturing method according to this embodiment, the insulating film 24 is not formed inside the silicon substrate 23. As a result, the influence on the temperature characteristics can be reduced.
Other configurations and effects are the same as those of the first embodiment.

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。 Each embodiment described above is for facilitating understanding of the present invention, and is not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof. In other words, those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention. For example, each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be changed as appropriate.

また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。 Each embodiment is an exemplification, and it is needless to say that a partial replacement or combination of configurations shown in different embodiments is possible, and these are also included in the scope of the present invention as long as they include the features of the present invention. .

１共振装置
１０共振子
１３上蓋
１４下蓋
１１１保持枠
１１２保持腕
１２０振動部
２２ＳｉＯ２層
２３シリコン基板
２４絶縁膜
２７圧電薄膜
２５、２６金属層 DESCRIPTION OF SYMBOLS 1 Resonance apparatus 10 Resonator 13 Upper lid 14 Lower lid 111 Holding frame 112 Holding arm 120 Vibrating part 22 SiO2 layer 23 Silicon substrate 24 Insulating film 27 Piezoelectric thin film 25, 26 Metal layer

Claims

An upper substrate is a silicon substrate, a step of preparing the lower substrate is a silicon substrate, the surface of the lower substrate and the back surface of the upper substrate is formed by joining the outer peripheral portion, the peripheral A step of preparing the upper substrate and the lower substrate provided with a cavity inside the portion;
Forming a first metal layer in a region overlapping the cavity on the surface of the upper substrate;
Removing at least a portion of the first metal layer to form a first electrode;
Forming an insulating layer on the first electrode;
Forming a sacrificial film made of a resist material on the insulating layer;
Etching back the sacrificial film and the insulating layer until the first electrode is exposed;
A MEMS manufacturing method comprising:

The step of performing the etch back process includes:
The MEMS manufacturing method according to claim 1, wherein dry etching is performed under a condition that etching rates of the sacrificial film and the insulating layer are substantially equal.

The upper substrate has an active layer;
MEMS manufacturing method according to claim 1 or 2, characterized in that the surface product of the cavities divided by a thickness of the active layer is equal to or larger than 10000.

Forming a piezoelectric thin film on the exposed surface of the first electrode;
Forming a second metal layer on the piezoelectric thin film;
Removing at least a portion of the second metal layer to form a second electrode;
The MEMS manufacturing method according to claim 1, further comprising:

The MEMS manufacturing method according to claim 4, wherein the insulating layer is made of the same material as the piezoelectric thin film.