JP6559901B2 - 電子制御装置 - Google Patents

Description

本発明は、電子制御装置に関し、特に、例えば車両の電子制御を行う電子制御装置であって、適切な電圧及び電流を供給する電源制御装置を備えた電子制御装置に関する。

エンジンやトランスミッションを電子制御する電子制御装置（ＥＣＵ：Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）は、外部からの入力電圧として車載バッテリ電圧を用い、このバッテリ電圧を所定の電圧に調整し、様々な給電対象に対して適切な電圧及び電流を供給する電源制御装置を搭載している。給電対象としては、ＥＣＵ内部に搭載されるマイクロコントローラや各種ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＥＣＵ外部に接続されている各種センサ、等がある。給電対象へ供給する電圧は、通常、車載バッテリ電圧よりも低いため、電源制御装置では、車載バッテリ電圧を給電対象の入力電圧として適した電圧に降圧する。

従来、この種の電源制御装置として、電力変換効率と出力電圧リップルを考慮し、降圧スイッチングレギュレータとリニアレギュレータとで構成されているものがある（例えば、特開２００８−２８９２５４号公報参照）。一般的に降圧スイッチングレギュレータはリニアレギュレータと比較して高効率な電力変換を可能とするが、出力電圧リップルはリニアレギュレータと比較して大きい。そのため、降圧スイッチングレギュレータによってバッテリ電圧を所定の電圧に中間電圧として高効率に変換し、この中間電圧をリニアレギュレータで給電対象に適した電圧となるように降圧することで、電源制御装置としての電力変換効率と出力電圧リップルを両立させている。

特開２００８−２８９２５４号公報

しかしながら、特開２００８−２８９２５４号公報に記載された従来の装置のように、給電対象に適した電圧となるようにリニアレギュレータで降圧する構成においては、給電対象に供給する電圧が低電圧化するにつれ（例えば、最近ではマイコンのコアの動作電圧が低電圧化している。）、そのリニアレギュレータを含む電源での電力損失が大きくなり、電源制御装置の電力変換効率の悪化に繋がってしまうという問題があった。

これに対し、電力損失の大きなリニアレギュレータに代えて、電力損失が小さい、即ち、電力変換効率が高いスイッチングレギュレータを用いることが考えられるが、スイッチングレギュレータは大型部品であるインダクタの追加を必要とし、回路素子実装基板における実装面積の増加、また、この増加に伴う電子制御装置サイズの増加、更には大型部品増加に伴う電源実現コストの増加を招くという問題があった。

本発明は、小型且つ低コストで、電源供給を行う電源制御装置の電力損失を低減し電力変換効率を改善した電子制御装置を提供することを目的とする。

本発明は上記の目的を達成するために、電源側の電圧を変換するスイッチングレギュレータと、前記スイッチングレギュレータで生成される電圧を複数の負荷のそれぞれに応じた電圧に変換する複数の負荷側レギュレータと、を備える電子制御装置であって、前記スイッチングレギュレータは、インダクタと、オンに制御される際に入力電圧を前記インダクタへ印加する第１のスイッチング素子と、前記第１のスイッチング素子がオフに制御される際に前記インダクタへ電荷を供給する還流素子と、前記インダクタに印加された電圧を平滑化するための第１のキャパシタと、前記第１のキャパシタと前記インダクタとの間に配置される第１の整流素子と、前記第１のキャパシタによって平滑化された第１の出力電圧に応じて前記第１のスイッチング素子をオンまたはオフに制御する第１の制御部と、を備え、前記複数の負荷側レギュレータのうちの一部の負荷側レギュレータは、前記スイッチングレギュレータの前記インダクタと前記第１の整流素子との間から分岐する経路に接続されて、前記インダクタと前記第１の整流素子との間のノード電圧が入力され、前記一部の負荷側レギュレータは、オンに制御される際に入力電圧を第２の出力電圧の側へ通電する第２のスイッチング素子と、前記第２の出力電圧を安定化するための第２のキャパシタと、前記第２の出力電圧に応じて前記第２のスイッチング素子をオン／オフ制御する第２の制御部と、を備える、ことを特徴とする。

本発明によれば、小型且つ低コストで、電源供給を行う電源制御装置の電力損失を低減し電力変換効率を改善した電子制御装置を提供することができる。

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の実施例１に係る電子制御装置の構成を示すブロック図。 図１に示した実施例１の電子制御装置１００の効果を説明する図であって、電子制御装置１００のタイミングチャートを示す図。 本発明の実施例２に係る電子制御装置の構成を示すブロック図。 図３に示した実施例２の電子制御装置２００の効果を説明する図であって、電子制御装置２００のタイミングチャートを示す図。 本発明の実施例３に係る電子制御装置の構成を示すブロック図。 図５に示した実施例３の電子制御装置３００の効果を説明する図であって、電子制御装置３００のタイミングチャートを示す図。 本発明の参考例に係る電子制御装置における電源制御装置の構成の一例を示すブロック図。

以下、本発明の実施例について図面を用いて説明する。

（参考例）
まず、図７を用いて本発明の参考例について説明する。図７は、本発明の参考例に係る電子制御装置における電源制御装置の構成の一例を示すブロック図である。

参考例である電子制御装置４００は、電源制御装置４０１を有し、電源制御装置４０１から電源供給を受けて動作する。電源制御装置４０１は、主に、第１の電源１と、第２の電源２と、第３の電源３と、第４の電源４と、を有して構成される。

第１の電源１は、降圧スイッチングレギュレータであり、例えば電子制御装置２００の外部のバッテリ（不図示）から供給されるバッテリ電圧Ｖｂａｔｔを第１の電源出力電圧Ｖｏｕｔ１に降圧する。第１の電源１は、第１のスイッチング素子１１、還流ダイオード１５、インダクタ１４、第１の出力容量１３、第１の電圧制御回路１２で構成される。

第１の電圧制御回路１２が第１のスイッチング素子１１に対してオンを指示すると、第１のスイッチング素子１１はバッテリ電圧Ｖｂａｔｔをインダクタ１４側へ通電させ、第１の電源１の後段へ電流を供給する。一方、第１の電圧制御回路１２がスイッチング素子１１に対してオフを指示すると、第１のスイッチング素子１１はバッテリ電圧Ｖｂａｔｔをインダクタ１４側へ通電させず、還流ダイオード１５を介してインダクタ１４に蓄えられたエネルギーが放電されることによって第１の電源１の後段へ電流を供給する。第１の電圧制御回路１２は、第１の電源１の出力電圧である第１の電源出力電圧Ｖｏｕｔ１を監視し、第１の電源出力電圧Ｖｏｕｔ１が所定の電圧（例えば、５．５Ｖ）となるように第１のスイッチング素子１１をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御する。

第２の電源２は、リニアレギュレータである。第２の電源２は、例えば、電子制御装置４００において電子制御を行うマイクロコントローラ（不図示）のコア電源として使用される。第２の電源２は、第２の出力トランジスタ２１、第２の電圧制御回路２２、第２の出力容量２３で構成される。第２の電圧制御回路２２は、第２の電源２の出力電圧である第２の電源出力電圧Ｖｏｕｔ２を監視し、第１の電源出力電圧Ｖｏｕｔ１を入力電圧として第２の電源出力電圧Ｖｏｕｔ２が所定の電圧（例えば、１．３Ｖ）となるように第２の出力トランジスタ２１の通電／非通電を制御する。

第３の電源３も第２の電源２と同様に、リニアレギュレータである。第３の電源３は、例えば、電子制御装置４００のマイクロコントローラのＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（不図示）保持やＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
（不図示）に使用される。第３の電源３は、第３の出力トランジスタ３１、第３の電圧制御回路３２、第３の出力容量３３で構成される。第３の電圧制御回路３２は、第３の電源３の出力電圧である第３の電源出力電圧Ｖｏｕｔ３を監視し、第１の電源出力電圧Ｖｏｕｔ１を入力電圧として第３の電源出力電圧Ｖｏｕｔ３が所定の電圧（例えば、３．３Ｖ）となるように第３の出力トランジスタ３１の通電／非通電を制御する。

第４の電源４も第２の電源２及び第３の電源３と同様に、リニアレギュレータである。第４の電源４は、例えば、電子制御装置４００のマイクロコントローラのポート電圧やＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換回路（不図示）の基準電圧に使用される。第４の電源４は、第４の出力トランジスタ４１、第４の電圧制御回路４２、第４の出力容量４３で構成される。第４の電圧制御回路４２は、第４の電源４の出力電圧である第４の電源出力電圧Ｖｏｕｔ４を監視し、第１の電源出力電圧Ｖｏｕｔ１を入力電圧として第４の電源出力電圧Ｖｏｕｔ４が所定の電圧（例えば、５Ｖ）となるように第４の出力トランジスタ４１の通電／非通電を制御する。

第１の電源１、第２の電源２、第３の電源３、第４の電源４は全て降圧レギュレータであり、各電源の出力電圧の関係は、数１に示す関係であるとする。

ここで、近年、マイクロコントローラの高性能化及び高機能化に伴い、コア電源の低電圧化及び消費電流増加が進んでおり、電子制御装置に適用されている電源構成において、コア電源に電力を供給するための電源部で電力損失が大きくなることが懸念される。図７の参考例においてインダクタ１４後段で発生する電力損失は数２によって計算される。数２において、Ｉｏｕｔ２は第２の電源２の出力電流であり、Ｉｏｕｔ３は第３の電源３の出力電流であり、Ｉｏｕｔ４は第４の電源４の出力電流である。

図７において、コア電源に電力供給するための電源は第２の電源２であり、この第２の電源２における電力損失は数２の中で（Ｖｏｕｔ１−Ｖｏｕｔ２）×Ｉｏｕｔ２で表現されている。つまり、コア電源の低電圧化及び消費電流増加の傾向は、コア電源に電力供給する第２の電源２の電力損失を大きくし、電源制御装置４０１の電力変換効率の悪化に繋がる。

図１は、本発明の実施例１に係る電子制御装置の構成を示すブロック図である。

本発明の実施例１に係る電子制御装置である電子制御装置１００を説明するにあたり、図７に示した参考例の電子制御装置４００との差異に関して説明し、同一箇所については同じ参照番号を付して詳しい説明を省略する。

実施例１の電子制御装置１００は、電源制御装置１０１を有し、電源制御装置１０１から電源供給を受けて動作する。電源制御装置１０１は、主に、第１の電源１と、第２の電源２と、第３の電源３と、第４の電源４と、を有して構成される。

電子制御装置１００は、参考例の電子制御装置４００と比較して、第２の電源１の第１の出力容量１３とインダクタ１４との間に整流ダイオード１６を配置し、第２の電源２はインダクタ１４と整流ダイオード１６との間から分岐する経路に接続され、インダクタ１４と整流ダイオード１６との間の電圧が第２の電源２の入力電圧として入力され、第１のＯＮ／ＯＦＦ式電圧制御回路５１が第２の出力トランジスタ２１をＯＮ／ＯＦＦ制御することによって第２の電源出力電圧Ｖｏｕｔ２を生成する構成となっている。

第１のＯＮ／ＯＦＦ式電圧制御回路５１は第２の電源出力電圧Ｖｏｕｔ２を監視し、第２の電源出力電圧Ｖｏｕｔ２に応じて第２の出力トランジスタ２１をＯＮ／ＯＦＦ制御する。

第２の出力トランジスタ２１のＯＮ／ＯＦＦ制御方法は、第２の電源出力電圧Ｖｏｕｔ２に応じてオン制御信号の時間幅を周期的に変化させる、具体的には第２の電源出力電圧Ｖｏｕｔ２が所望の電圧よりも低い場合にはオン制御信号の時間幅を広く制御し、第２の電源出力電圧Ｖｏｕｔ２が所望の電圧よりも高い場合にはオン制御信号の時間幅を狭く制御するパルス幅変調方式、または、予め第２の電源出力電圧Ｖｏｕｔ２に対して下限電圧閾値と上限電圧閾値が設定され、第２の電源出力電圧Ｖｏｕｔ２が下限電圧閾値に到達した際に第２の出力トランジスタ２１をオン制御し、第２の電源出力電圧Ｖｏｕｔ２が上限電圧閾値に到達した際に第２の出力トランジスタ２１をオフ制御するヒステリシス制御方式のどちらかによって実現される。

第２の出力容量２３は、第２の電源出力電圧Ｖｏｕｔ２を安定化するために用いられる。第２の出力トランジスタ２１がオン制御される際にインダクタ１４と整流ダイオード１６との間の電圧を第２の電源出力電圧Ｖｏｕｔ２側へ通電すると同時に第２の出力容量２３に電荷を蓄電し、第２の出力トランジスタ２１がオフ制御される際に第２の出力容量２３に蓄電された電荷を放電することにより、給電対象となる負荷に安定した電力を供給する。

整流ダイオード１６は、アノード、カソードがそれぞれインダクタ１４側、第１の出力容量１３側に接続され、アノード電圧がカソード電圧よりも低くなる場合に電荷がカソード側からアノード側へ動くことを防ぐために配置される。

インダクタ１４と整流ダイオード１６との間の電圧は第２の出力トランジスタ２１の制御状態によって変動する（変動電圧Ｖｖａｒ）。電源制御装置１０１の構成上、第２の電
源出力電流Ｉｏｕｔ２、第３の電源出力電流Ｉｏｕｔ３、第４の電源出力電流Ｉｏｕｔ４の総電流はインダクタ１４に流れており、第２の出力トランジスタ２１がオン制御されている際、インダクタ１４に流れている電流は第２の出力トランジスタ２１に流れるため、変動電圧Ｖｖａｒは第２の出力トランジスタのオン抵抗Ｒｏｎ２を用いて数３のようになる。

また、第２の出力トランジスタ２１がオフ制御されている際、インダクタ１４に流れている電流は整流ダイオード１６に流れるため、変動電圧Ｖｖａｒは整流ダイオードフォワード電圧ＶＦを用いて数４のようになる。

ここで、整流ダイオードフォワード電圧ＶＦは、整流ダイオード１６に第２の電源出力電流Ｉｏｕｔ２、第３の電源出力電流Ｉｏｕｔ３、第４の電源出力電流Ｉｏｕｔ４の総電流が流れている際のアノード電圧とカソード電圧との電圧差を示している。

図２は、図１に示した実施例１の電子制御装置１００の効果を説明する図であって、電子制御装置１００のタイミングチャートを示す図である。

前述のように、インダクタ１４後段の変動電圧Ｖｖａｒは第２の出力トランジスタ２１の制御状態によって変動する。これにより、変動電圧実効値Ｖｖａｒｅｆｆを第１の電源出力電圧Ｖｏｕｔ１よりも低くすることが可能になる。第２の電源２、第３の電源３及び第４の電源４がそれぞれの給電対象に給電する電力は、図７の電子制御装置４００（参考例）と図１の電子制御装置１００（実施例１）との間において不変であることを考慮すると、参考例ではインダクタ１４後段で必要な電圧が第１の電源出力電圧Ｖｏｕｔ１であったのに対し、実施例１では第１の電源出力電圧Ｖｏｕｔ１よりも低い変動電圧実効値Ｖｖａｒｅｆｆであることから、実施例１におけるインダクタ１４後段で発生する電力損失は参考例におけるインダクタ１４後段で発生する電力損失よりも小さくなることが理解できる。

次に、具体的に発生する電力損失について述べる。

実施例１において、第２の出力トランジスタ２１がオン制御される際に変動電圧Ｖｖａｒを第２の電源出力電圧Ｖｏｕｔ２側へ通電すると同時に第２の出力容量２３に電荷を蓄電し、第２の出力トランジスタ２１がオフ制御される際に第２の出力容量２３に蓄電された電荷を放電する関係性から、第１のＯＮ／ＯＦＦ式電圧制御回路５１が第２の出力トランジスタ２１をオン制御する時間比率ＯＮＤＵＴＹとオフ制御する時間比率ＯＦＦＤＵＴＹはそれぞれ数５、数６のように表現できる。

したがって、実施例１においてインダクタ１４後段で発生する電力損失は、数７のように計算できる。

ここで、一例として、ダイオードのフォワード電圧は一般的に０．８Ｖ程度であることから整流ダイオードフォワード電圧ＶＦ＝０．８Ｖ、参考例で述べたコア電源の消費電流増加傾向を考慮して第２の電源出力電流Ｉｏｕｔ２＝１Ａ、第３の電源出力電流Ｉｏｕｔ３＝第４の電源出力電流Ｉｏｕｔ４＝０．５Ａ、第２の出力トランジスタ２１がオン制御されている際に発生する降下電圧Ｒｏｎ２×（Ｉｏｕｔ２＋Ｉｏｕｔ３＋Ｉｏｕｔ４）が整流ダイオードフォワード電圧ＶＦよりも小さくなるように設定することとして第２の出力トランジスタのオン抵抗Ｒｏｎ２＝０．２Ω、とすると、参考例におけるインダクタ１４後段で発生する電力損失は数２から５．５５Ｗ、実施例１におけるインダクタ１４後段で発生する電力損失は数７から２．５５Ｗと算出できる。この計算結果において実施例１の電力損失の方が小さいことから本発明の効果、実施例１の効果を確認することができる。

参考例におけるインダクタ１４後段で発生する電力損失５．５５Ｗのうち、第２の電源２で発生する電力損失は（５．５Ｖ−１．３Ｖ）×１Ａ＝４．２Ｗであり電力損失比率が高いこと、及び、この電力損失は出力電圧の低電圧化と消費電流増加に大きく依存することを考慮すると、第２の電源出力電圧Ｖｏｕｔ２が小さくなるほど、更に、第２の電源出力電流Ｉｏｕｔ２が大きくなるほど実施例１の効果が大きくなることが理解できる。

また、図２に示されているように、実施例１においては第２の出力トランジスタ２１をスイッチング制御するため、第１の電源出力電圧Ｖｏｕｔ１の出力電圧リップルが参考例の出力電圧リップルよりも大きくなるが、第１の電源出力電圧Ｖｏｕｔ１の後段にリニアレギュレータである第３の電源３と第４の電源４によって出力電圧リップルを低減することで給電対象に要求される電気的特性を満足することが可能である。

したがって、本実施例に係る発明を適用した電子制御装置では、電子制御装置に適用される電源制御装置の電力損失を低減して電力変換効率を改善することが可能となる。

また、上記に示した効果を、大型素子であるインダクタを追加することなく実現することが可能、即ち低コストで実現することが可能となる。

図３は、本発明の実施例２に係る電子制御装置の構成を示すブロック図である。

本発明の実施例２に係る電子制御装置である電子制御装置２００を説明するにあたり、図１に示した実施例１の電子制御装置１００との差異に関して説明し、同一箇所については同じ参照番号を付して詳しい説明を省略する。

実施例２の電子制御装置２００は、電源制御装置２０１を有し、電源制御装置２０１から電源供給を受けて動作する。電源制御装置２０１は、主に、第１の電源１と、第２の電源２と、第３の電源３と、第４の電源４と、を有して構成される。

電子制御装置２００は、実施例１の電子制御装置１００と比較して、インダクタ１４と整流ダイオード１６との間の電圧が第３の電源３の入力電圧として入力され、第１のＯＮ／ＯＦＦ式電圧制御回路５１の出力信号と第２のＯＮ／ＯＦＦ式電圧制御回路５２の出力信号の条件に応じて論理回路５３が逆流防止機能付き出力トランジスタ５６をＯＮ／ＯＦＦ制御することによって第３の電源出力電圧Ｖｏｕｔ３を生成する構成となっている。それ以外は、実施例１と同様である。

逆流防止機能付き出力トランジスタ５６は、オフ制御されている際に第３の電源出力電圧Ｖｏｕｔ３からインダクタ１４と整流ダイオード１６との間の電圧側へ通電することを防ぐ機能を有している。この機能の目的を達成するためには、逆流防止機能付き出力トランジスタ５６を配置する代わりに、実施例１における第３の出力トランジスタ３１と直列に不図示の整流ダイオードや整流トランジスタなどの整流素子を配置する構成でもよい。

第２のＯＮ／ＯＦＦ式電圧制御回路５２は、第３の電源出力電圧Ｖｏｕｔ３を監視し、第３の電源出力電圧Ｖｏｕｔ３に応じて逆流防止機能付き出力トランジスタ５６をＯＮ／ＯＦＦ制御するために用いる制御信号を出力する。

第２のＯＮ／ＯＦＦ式電圧制御回路５２の出力信号は、第３の電源出力電圧Ｖｏｕｔ３に応じてオン制御信号の時間幅を周期的に変化させる、具体的には第３の電源出力電圧Ｖｏｕｔ３が所望の電圧よりも低い場合にはオン制御信号の時間幅を広く制御し、第３の電源出力電圧Ｖｏｕｔ３が所望の電圧よりも高い場合にはオン制御信号の時間幅を狭く制御するパルス幅変調方式、または、予め第３の電源出力電圧Ｖｏｕｔ３に対して下限電圧閾値と上限電圧閾値が設定され、第３の電源出力電圧Ｖｏｕｔ３が下限電圧閾値に到達した際にオン制御信号を出力し、第３の電源出力電圧Ｖｏｕｔ３が上限電圧閾値に到達した際にオフ制御信号を出力するヒステリシス制御方式のどちらかによって実現される。但し、後述するが、実施例２の構成においては、論理回路５３を用いて第２の電源出力電圧Ｖｏｕｔ２の電圧制御を優先させるため、第３の電源出力電圧Ｖｏｕｔ３を所望の電圧範囲内に制御するためには第２のＯＮ／ＯＦＦ式電圧制御回路５２の出力信号を電圧値に応じて切り替えるヒステリシス制御方式の方が望ましい。

論理回路５３は、第１のＯＮ／ＯＦＦ式電圧制御回路５１がＯＦＦ制御信号を出力し、且つ、第２のＯＮ／ＯＦＦ式電圧制御回路５２がＯＮ制御信号を出力している条件下において逆流防止機能付き出力トランジスタ５６をＯＮ制御し、それ以外の条件下において逆流防止機能付き出力トランジスタ５６をＯＦＦ制御する。この機能によって第２の出力トランジスタ２１と逆流防止機能付き出力トランジスタ５６が同時にオンすることを回避する、即ち、第２の電源出力電圧Ｖｏｕｔ２と第３の電源出力電圧Ｖｏｕｔ３が短絡することを防止する。

第３の出力容量３３は、第３の電源出力電圧Ｖｏｕｔ３を安定化するために用いられる。逆流防止機能付き出力トランジスタ５６がオン制御される際にインダクタ１４と整流ダイオード１６との間の電圧を第３の電源出力電圧Ｖｏｕｔ３側へ通電すると同時に第３の出力容量３３に電荷を蓄電し、逆流防止機能付き出力トランジスタ５６がオフ制御される際に第３の出力容量３３に蓄電された電荷を放電することにより、給電対象となる負荷に安定した電力を供給する。

インダクタ１４と整流ダイオード１６との間の電圧は第２の出力トランジスタ２１の制御状態及び逆流防止機能付き出力トランジスタ５６の制御状態によって変動する（変動電圧Ｖｖａｒ）。電源制御装置の構成上、第２の電源出力電流Ｉｏｕｔ２、第３の電源出力電流Ｉｏｕｔ３、第４の電源出力電流Ｉｏｕｔ４の総電流はインダクタ１４に流れており、逆流防止機能付き出力トランジスタ５６がオン制御されている際、インダクタ１４に流れている電流は逆流防止機能付き出力トランジスタ５６に流れるため、変動電圧Ｖｖａｒは逆流防止機能付き出力トランジスタ５６のオン抵抗Ｒｏｎ３を用いて数８のようになる。

また、第２の出力トランジスタ２１がオン制御されている際、実施例１と同様に数３のようになる。更に、これら以外の状態、即ち、逆流防止機能付き出力トランジスタ５６と第２の出力トランジスタ２１が共にオフ制御されている際、実施例１と同様に数４のようになる。

図４は、図３に示した実施例２の電子制御装置２００の効果を説明する図であって、電子制御装置２００のタイミングチャートを示す図である。

前述のように、インダクタ１４後段の変動電圧Ｖｖａｒは第２の出力トランジスタ２１の制御状態及び逆流防止機能付き出力トランジスタ５６の制御状態によって変動する。実施例２では、実施例１の構成から第３の電源３にも出力トランジスタのＯＮ／ＯＦＦ制御を追加することにより、実施例１における変動電圧実効値Ｖｖａｒｅｆｆよりも更に変動電圧実効値Ｖｖａｒｅｆｆを低減することが可能になる。

次に、実施例２の構成において発生する電力損失について述べる。

第２の出力トランジスタ２１がオン制御される際に変動電圧Ｖｖａｒを第２の電源出力電圧Ｖｏｕｔ２側へ通電すると同時に第２の出力容量２３に電荷を蓄電し、第２の出力トランジスタ２１がオフ制御される際に第２の出力容量２３に蓄電された電荷を放電する、更に、逆流防止機能付き出力トランジスタ５６がオン制御される際に変動電圧Ｖｖａｒを第３の電源出力電圧Ｖｏｕｔ３側へ通電すると同時に第３の出力容量３３に電荷を蓄電し、逆流防止機能付き出力トランジスタ５６がオフ制御される際に第３の出力容量３３に蓄電された電荷を放電する関係性から、第２の出力トランジスタ２１がオン制御される時間比率ＯＮＤＵＴＹ１Ｖ、逆流防止機能付き出力トランジスタ５６がオン制御される時間比率ＯＮＤＵＴＹ３Ｖと逆流防止機能付き出力トランジスタ５６と第２の出力トランジスタ２１が共にオフ制御される時間比率ＯＦＦＤＵＴＹＣＯＭはそれぞれ数９、数１０、数１１のように表現できる。

したがって、実施例２においてインダクタ１４後段で発生する電力損失は、数１２のように計算できる。

ここで、一例として、実施例１の説明で述べた内容から整流ダイオードフォワード電圧ＶＦ＝０．８Ｖ、第２の電源出力電流Ｉｏｕｔ２＝１Ａ、第３の電源出力電流Ｉｏｕｔ３＝第４の電源出力電流Ｉｏｕｔ４＝０．５Ａ、第２の出力トランジスタのオン抵抗Ｒｏｎ２＝０．２Ω、とし、更に、逆流防止機能付き出力トランジスタ５６は第２の出力トランジスタ２１と比較して第３の電源出力電圧Ｖｏｕｔ３から変動電圧Ｖｖａｒ側へ通電することを防ぐ機能を有しており、この機能を第２の出力トランジスタ２１と同等のものを直列に接続することによって実現するとして逆流防止機能付き出力トランジスタ５６のオン抵抗Ｒｏｎ３＝０．４Ω、とし、数１２を用いて実施例２におけるインダクタ１４後段で発生する電力損失を算出すると１．４５Ｗと算出でき、本発明の効果、実施例２の効果を確認することができる。

したがって、本実施例に係る発明を適用した電子制御装置では、電子制御装置に適用される電源制御装置の電力損失を実施例１における構成よりも大きく低減して電力変換効率を改善することが可能となる。

図５は、本発明の実施例３に係る電子制御装置の構成を示すブロック図である。

本発明の実施例３に係る電子制御装置である電子制御装置３００を説明するにあたり、図１に示した実施例１の電子制御装置１００や図３に示した実施例２の電子制御装置２００との差異に関して説明し、同一箇所については同じ参照番号を付して詳しい説明を省略する。

実施例３の電子制御装置３００は、電源制御装置３０１を有し、電源制御装置３０１から電源供給を受けて動作する。電源制御装置３０１は、主に、第１の電源１と、第２の電源２と、第３の電源３と、第４の電源４と、整流トランジスタ駆動制御回路５５と、を有して構成される。

電子制御装置３００は、実施例１の電子制御装置１００や実施例２の電子制御装置２００と比較して、インダクタ１４後段に配置される整流ダイオード１６の代わりを整流トランジスタ５４で構成し、この整流トランジスタ５４と第２の出力トランジスタ２１を整流トランジスタ駆動制御回路５５から出力される制御信号によって駆動する構成となっている。それ以外は実施例１、実施例２と同様である。実施例２の構成に、整流ダイオード１６の代わりで整流トランジスタ５４を適用してもよい。

整流トランジスタ５４は、オフ制御されている際にインダクタ１４と整流トランジスタ５４との間の電圧を整流トランジスタ５４内部の寄生ダイオードを通して第１の電源出力電圧Ｖｏｕｔ１側へ通電し、オン制御されている際にインダクタ１４と整流トランジスタ５４との間の電圧を整流トランジスタ５４内部の寄生ダイオードを通さず、通常のスイッチング素子として第１の電源出力電圧Ｖｏｕｔ１側へ通電する。これらの動作は、インダクタ１４と整流トランジスタ５４との間の電圧を第１の電源出力電圧Ｖｏｕｔ１側へ通電する際の降下電圧を低減することを目的としている。

整流トランジスタ駆動制御回路５５は、第１のＯＮ／ＯＦＦ式電圧制御回路５１の出力信号に基づいて整流トランジスタ５４と第２の出力トランジスタ２１を制御する。第１のＯＮ／ＯＦＦ式電圧制御回路５１が出力信号をオフ制御信号からオン制御信号に切り替える際、整流トランジスタ駆動制御回路５５はＯＮ／ＯＦＦ式電圧制御回路５１の出力信号がオフ制御信号からオン制御信号に切り替わったことを検知して整流トランジスタ５４にオフ制御信号を出力し、デッドタイムｔｄｅａｄ経過後、第２の出力トランジスタ２１にオン制御信号を出力する。また、第１のＯＮ／ＯＦＦ式電圧制御回路５１が出力信号をオン制御信号からオフ制御信号に切り替える際、整流トランジスタ駆動制御回路５５はＯＮ／ＯＦＦ式電圧制御回路５１の出力信号がオン制御信号からオフ制御信号に切り替わったことを検知して第２の出力トランジスタ２１にオフ制御信号を出力し、デッドタイムｔｄｅａｄ経過後、整流トランジスタ５４にオン制御信号を出力する。

デッドタイムｔｄｅａｄは、第２の出力トランジスタ２１と整流トランジスタ５４が同時にオンすることを回避する、即ち、第２の電源出力電圧Ｖｏｕｔ２と第１の電源出力電圧Ｖｏｕｔ１が短絡することを防止するために設ける時間である。

なお、図３の構成に整流トランジスタ駆動制御回路５５を適用し、整流トランジスタ駆動制御回路５５が、第２のＯＮ／ＯＦＦ式電圧制御回路５２の出力信号に基づいて整流トランジスタ５４を制御するようにしてもよく、この構成によれば、第３の電源出力電圧Ｖｏｕｔ３と第１の電源出力電圧Ｖｏｕｔ１が短絡することを防止することができる。

図６は、図５に示した実施例３の電子制御装置３００の効果を説明する図であって、電子制御装置３００のタイミングチャートを示す図である。

第２の出力トランジスタ２１がオフ制御される際、整流トランジスタ５４をオン制御することで整流素子部の降下電圧を低減する。これにより、実施例１における変動電圧実効値Ｖｖａｒｅｆｆよりも更に変動電圧実効値Ｖｖａｒｅｆｆを低減することが可能になる。

次に、実施例３の構成において発生する電力損失について述べる。

第２の出力トランジスタ２１がオン制御される際に変動電圧Ｖｖａｒを第２の電源出力電圧Ｖｏｕｔ２側へ通電すると同時に第２の出力容量２３に電荷を蓄電し、第２の出力トランジスタ２１がオフ制御される際に第２の出力容量２３に蓄電された電荷を放電する関係性は実施例１と同様であるため、第２の出力トランジスタ２１がオン制御される時間比率ＯＮＤＵＴＹとオフ制御する時間比率ＯＦＦＤＵＴＹはそれぞれ数５、数６となる。

デッドタイムｔｄｅａｄは、第２の出力トランジスタ２１のオン時間とオフ時間に対して十分小さく設定することとし、電力損失への影響を無視できるとすると、実施例３においてインダクタ１４後段で発生する電力損失は、数１３のように計算できる。

実施例１におけるインダクタ１４後段で発生する電力損失の式である数７と実施例３におけるインダクタ１４後段で発生する電力損失の式である数１３とを比較すると、実施例１における整流ダイオード１６の降下電圧となる整流ダイオードフォワード電圧ＶＦと、実施例３における整流トランジスタ５４の降下電圧を示すＲｏｎ５×（Ｉｏｕｔ２＋Ｉｏｕｔ３＋Ｉｏｕｔ４）とが異なっていることが理解できる。そのため、整流素子を整流トランジスタ５４で構成し、整流ダイオード１６の降下電圧よりも整流トランジスタ５４の降下電圧を低減するように整流トランジスタ５４を設定することで、実施例１における構成よりも電源制御装置の電力損失を低減して電力変換効率を改善できることは明白である。

また、実施例３では、第２の電源２のみに出力トランジスタをＯＮ／ＯＦＦ制御して所望の電源電圧を生成する構成について説明したが、実施例２で説明したような第３の電源３にも出力トランジスタをＯＮ／ＯＦＦ制御して所望の電源電圧を生成する構成を適用し、ＯＮ／ＯＦＦ制御される全ての出力トランジスタがオフ制御されている際に、整流トランジスタ５４をオン制御することで、実施例３で説明した効果を得られることは明白である。

＜付記１＞
また、以上説明した本発明は以下の構成を備える場合がある。

１．
電源側の電圧（例えば、バッテリ電圧Ｖｂａｔｔ）を変換するスイッチングレギュレータ（例えば、第１の電源１）と、
前記スイッチングレギュレータで生成される電圧を複数の負荷のそれぞれに応じた電圧に変換する複数の負荷側レギュレータ（例えば、第２の電源２、第３の電源３、第４の電源４）と、
を備える電子制御装置（例えば、電子制御装置１００、２００、３００）であって、
前記スイッチングレギュレータは、
インダクタ（例えば、インダクタ１４）と、
オンに制御される際に入力電圧を前記インダクタへ印加する第１のスイッチング素子（例えば、第１のスイッチング素子１１）と、
前記第１のスイッチング素子がオフに制御される際に前記インダクタへ電荷を供給する還流素子（例えば、還流ダイオード１５）と、
前記インダクタに印加された電圧を平滑化するための第１のキャパシタ（例えば、第１の出力容量１３）と、
前記第１のキャパシタと前記インダクタとの間に配置される第１の整流素子（例えば、整流ダイオード１６）と、
前記第１のキャパシタによって平滑化された第１の出力電圧に応じて前記第１のスイッチング素子をオンまたはオフに制御する第１の制御部（例えば、第１の電圧制御回路１２）と、
を備え、
前記複数の負荷側レギュレータのうちの一部の負荷側レギュレータ（例えば、第２の電源２）は、前記スイッチングレギュレータの前記インダクタと前記第１の整流素子との間から分岐する経路に接続されて、前記インダクタと前記第１の整流素子との間のノード電圧が入力され、
前記一部の負荷側レギュレータは、
オンに制御される際に入力電圧を第２の出力電圧（例えば、第２の電源出力電圧Ｖｏｕｔ２）の側へ通電する第２のスイッチング素子（例えば、第２の出力トランジスタ２１）と、
前記第２の出力電圧を安定化するための第２のキャパシタ（例えば、第２の出力容量２３）と、
前記第２の出力電圧に応じて前記第２のスイッチング素子をオン／オフ制御する第２の制御部（例えば、第１のＯＮ／ＯＦＦ式電圧制御回路５１）と、
を備える、
ことを特徴とする電子制御装置、としたので、
・小型且つ低コストで、電源供給を行う電源制御装置の電力損失を低減し電力変換効率を改善した電子制御装置を提供することができる。

また本発明は、
２．
１．に記載の電子制御装置において、
前記複数の負荷側レギュレータのうちの前記一部の負荷側レギュレータとは異なる他の負荷側レギュレータ（例えば、第４の電源４）は、前記スイッチングレギュレータの前記第１の整流素子の後段に接続されて、前記スイッチングレギュレータから出力された第１の出力電圧（例えば、第１の電源出力電圧Ｖｏｕｔ１）が入力されることを特徴とする電子制御装置、としたので、
・所望の電圧特性を実現できる。

また本発明は、
３．
１．または２．に記載の電子制御装置において、
前記一部の負荷側レギュレータ（例えば、図３の第３の電源３）は、前記スイッチングレギュレータの前記インダクタと前記第１の整流素子との間から分岐する経路に接続されて、前記インダクタと前記第１の整流素子との間のノード電圧が入力され、
前記一部の負荷側レギュレータは、
オンに制御される際に入力電圧を第３の出力電圧（例えば、図３の第３の電源出力電圧Ｖｏｕｔ３）の側へ通電する第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）と、
前記第３の出力電圧から入力電圧側へ通電することを防ぐ第２の整流素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）と、
前記第３の出力電圧を安定化するための第３のキャパシタ（例えば、図３の第３の出力容量３３）と、
前記第３の出力電圧に応じて前記第３のスイッチング素子をオン／オフ制御するために使用する信号を出力する第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）と、
を備える、
ことを特徴とする電子制御装置、としたので、
・ＯＮ／ＯＦＦ式電圧制御回路に制御される電源を増やすことができ、更なる電源効率最適化を実現できる。

また本発明は、
４．
３．に記載の電子制御装置において、
前記第２の制御部（例えば、図３の第１のＯＮ／ＯＦＦ式電圧制御回路５１）から出力される信号と前記第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）から出力される信号に基づいて前記第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）をオン／オフ制御する第１の論理部（例えば、論理回路５３）を備えることを特徴とする電子制御装置、としたので、
・第２の電源出力と第３の電源出力とが短絡するのを防ぐことができる。

また本発明は、
５．
１．乃至４．のいずれか１項に記載の電子制御装置において、
前記第１の整流素子はダイオード（例えば、図１、図３の整流ダイオード１６）で構成されることを特徴とする電子制御装置、としたので、
・第１の整流素子をダイオードという簡単な構成で実現することができる。

また本発明は、
６．
１．乃至４．のいずれか１項に記載の電子制御装置において、
前記第１の整流素子は第４のスイッチング素子（例えば、図５の整流トランジスタ５４）で構成されることを特徴とする電子制御装置、としたので、
・第１の整流素子として、第４のスイッチング素子の寄生ダイオードを利用することができる。

また本発明は、
６´．
３．または４．に記載の電子制御装置において、
前記第１の整流素子は第４のスイッチング素子（例えば、図５の整流トランジスタ５４）で構成されることを特徴とする電子制御装置、としたので、
・第１の整流素子として、第４のスイッチング素子の寄生ダイオードを利用することができる。

また本発明は、
７．
６．に記載の電子制御装置において、
前記第２の制御部（例えば、図５の第１のＯＮ／ＯＦＦ式電圧制御回路５１）から出力される信号に基づいて前記第４のスイッチング素子（例えば、図５の整流トランジスタ５４）をオン／オフ制御する第２の論理部（例えば、図５の整流トランジスタ駆動制御回路５５）を備えることを特徴とする電子制御装置、としたので、
・第２の電源出力と第１の電源出力とが短絡するのを防ぐことができる。

また本発明は、
７´．
６´．に記載の電子制御装置において、
前記第２の制御部（例えば、図５の第１のＯＮ／ＯＦＦ式電圧制御回路５１）から出力される信号、前記第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）から出力される信号の少なくとも１つに基づいて前記第４のスイッチング素子（例えば、図５の整流トランジスタ５４）をオン／オフ制御する第２の論理部（例えば、図５の整流トランジスタ駆動制御回路５５）を備えることを特徴とする電子制御装置、としたので、・第２の電源出力や第３の電源出力と、第１の電源出力とが短絡するのを防ぐことができる。

また本発明は、
８．
１．乃至７．のいずれか１項に記載の電子制御装置において、
前記第２の制御部（例えば、第１のＯＮ／ＯＦＦ式電圧制御回路５１）は、前記第２の出力電圧に応じてオン制御信号の時間幅を周期的に変化させて前記第２のスイッチング素子（例えば、第２の出力トランジスタ２１）をオン／オフ制御（例えば、パルス幅変調方式）することを特徴とする電子制御装置、としたので、
・パルス幅変調方式による制御を行うことができる。

また本発明は、
９．
１．乃至７．のいずれか１項に記載の電子制御装置において、
前記第２の制御部（例えば、第１のＯＮ／ＯＦＦ式電圧制御回路５１）は、前記第２の出力電圧に対して第１の閾値と第２の閾値が設定され、
前記第２の出力電圧が前記第１の閾値に到達した際に、前記第２のスイッチング素子（例えば、第２の出力トランジスタ２１）をオン制御し、
前記第２の出力電圧が前記第２の閾値に到達した際に、前記第２のスイッチング素子（例えば、第２の出力トランジスタ２１）をオフ制御（例えば、ヒステリシス制御方式）することを特徴とする電子制御装置、としたので、
・ヒステリシス制御方式による制御を行うことができる。

また本発明は、
１０．
３．または４．に記載の電子制御装置において、
前記第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）は、前記第３の出力電圧に応じてオン制御信号の時間幅を周期的に変化させて前記第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）をオン／オフ制御（例えば、パルス幅変調方式）することを特徴とする電子制御装置、としたので、
・パルス幅変調方式による制御を行うことができる。

また本発明は、
１１．
３．または４．に記載の電子制御装置において、
前記第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）は、前記第３の出力電圧に対して第３の閾値と第４の閾値が設定され、
前記第３の出力電圧が前記第３の閾値に到達した際に、前記第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）をオン制御し、
前記第３の出力電圧が前記第４の閾値に到達した際に、前記第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）をオフ制御（例えば、ヒステリシス制御方式）することを特徴とする電子制御装置、としたので、
・ヒステリシス制御方式による制御を行うことができる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１…第１の電源、２…第２の電源、３…第３の電源、４…第４の電源、１１…第１のスイッチング素子、１２…第１の電圧制御回路、１３…第１の出力容量、１４…インダクタ、１５…還流ダイオード、１６…整流ダイオード、２１…第２の出力トランジスタ、２２…第２の電圧制御回路、２３…第２の出力容量、３１…第３の出力トランジスタ、３２…第３の電圧制御回路、３３…第３の出力容量、４１…第４の出力トランジスタ、４２…第４の電圧制御回路、４３…第４の出力容量、５１…第１のＯＮ／ＯＦＦ式電圧制御回路、５２…第２のＯＮ／ＯＦＦ式電圧制御回路、５３…論理回路、５４…整流トランジスタ、５５…整流トランジスタ駆動制御回路、５６…逆流防止機能付き出力トランジスタ、８１…第１のＯＮ／ＯＦＦ式電圧制御回路出力信号、８２…第２のＯＮ／ＯＦＦ式電圧制御回路出力信号、８３…逆流防止機能付き出力トランジスタ駆動制御信号、８４…第２の出力トランジスタ制御信号、８５…整流トランジスタ制御信号、ＧＮＤ…基準電位、Ｉｏｕｔ２…第２の電源出力電流、Ｉｏｕｔ３…第３の電源出力電流、Ｉｏｕｔ４…第４の電源出力電流、Ｒｏｎ２…第２の出力トランジスタのオン抵抗、Ｒｏｎ３…逆流防止機能付き出力トランジスタのオン抵抗、Ｒｏｎ５…整流トランジスタのオン抵抗、ｔｄｅａｄ…デッドタイム、Ｖｂａｔｔ…バッテリ電圧、Ｖｏｕｔ１…第１の電源出力電圧、Ｖｏｕｔ２…第２の電源出力電圧、Ｖｏｕｔ３…第３の電源出力電圧、Ｖｏｕｔ４…第４の電源出力電圧、Ｖｖａｒ…変動電圧、Ｖｖａｒｅｆｆ…変動電圧実効値。

Claims (11)

1. 電源側の電圧を変換するスイッチングレギュレータと、
   前記スイッチングレギュレータで生成される電圧を複数の負荷のそれぞれに応じた電圧に変換する複数の負荷側レギュレータと、
   を備える電子制御装置であって、
   前記スイッチングレギュレータは、
   インダクタと、
   オンに制御される際に入力電圧を前記インダクタへ印加する第１のスイッチング素子と、
   前記第１のスイッチング素子がオフに制御される際に前記インダクタへ電荷を供給する還流素子と、
   前記インダクタに印加された電圧を平滑化するための第１のキャパシタと、
   前記第１のキャパシタと前記インダクタとの間に配置される第１の整流素子と、
   前記第１のキャパシタによって平滑化された第１の出力電圧に応じて前記第１のスイッチング素子をオンまたはオフに制御する第１の制御部と、
   を備え、
   前記複数の負荷側レギュレータのうちの一部の負荷側レギュレータは、前記スイッチングレギュレータの前記インダクタと前記第１の整流素子との間から分岐する経路に接続されて、前記インダクタと前記第１の整流素子との間のノード電圧が入力され、
   前記一部の負荷側レギュレータは、
   オンに制御される際に入力電圧を第２の出力電圧の側へ通電する第２のスイッチング素子と、
   前記第２の出力電圧を安定化するための第２のキャパシタと、
   前記第２の出力電圧に応じて前記第２のスイッチング素子をオン／オフ制御する第２の制御部と、
   を備える、
   ことを特徴とする電子制御装置。
2. 請求項１に記載の電子制御装置において、
   前記複数の負荷側レギュレータのうちの前記一部の負荷側レギュレータとは異なる他の負荷側レギュレータは、前記スイッチングレギュレータの前記第１の整流素子の後段に接続されて、前記スイッチングレギュレータから出力された第１の出力電圧が入力されることを特徴とする電子制御装置。
3. 請求項１または請求項２に記載の電子制御装置において、
   前記一部の負荷側レギュレータは、前記スイッチングレギュレータの前記インダクタと前記第１の整流素子との間から分岐する経路に接続されて、前記インダクタと前記第１の整流素子との間のノード電圧が入力され、
   前記一部の負荷側レギュレータは、
   オンに制御される際に入力電圧を第３の出力電圧の側へ通電する第３のスイッチング素子と、
   前記第３の出力電圧から入力電圧側へ通電することを防ぐ第２の整流素子と、
   前記第３の出力電圧を安定化するための第３のキャパシタと、
   前記第３の出力電圧に応じて前記第３のスイッチング素子をオン／オフ制御するために使用する信号を出力する第３の制御部と、
   を備える、
   ことを特徴とする電子制御装置。
4. 請求項３に記載の電子制御装置において、
   前記第２の制御部（例えば、図３の第１のＯＮ／ＯＦＦ式電圧制御回路５１）から出力される信号と前記第３の制御部（例えば、図３の第２のＯＮ／ＯＦＦ式電圧制御回路５２）から出力される信号に基づいて前記第３のスイッチング素子（例えば、図３の逆流防止機能付き出力トランジスタ５６）をオン／オフ制御する第１の論理部（例えば、論理回路５３）を備えることを特徴とする電子制御装置。
5. 請求項１乃至請求項４のいずれか１項に記載の電子制御装置において、
   前記第１の整流素子はダイオードで構成されることを特徴とする電子制御装置。
6. 請求項１乃至請求項４のいずれか１項に記載の電子制御装置において、
   前記第１の整流素子は第４のスイッチング素子で構成されることを特徴とする電子制御装置。
7. 請求項６に記載の電子制御装置において、
   前記第２の制御部から出力される信号に基づいて前記第４のスイッチング素子をオン／オフ制御する第２の論理部を備えることを特徴とする電子制御装置。
8. 請求項１乃至請求項７のいずれか１項に記載の電子制御装置において、
   前記第２の制御部は、前記第２の出力電圧に応じてオン制御信号の時間幅を周期的に変化させて前記第２のスイッチング素子をオン／オフ制御することを特徴とする電子制御装置。
9. 請求項１乃至請求項７のいずれか１項に記載の電子制御装置において、
   前記第２の制御部は、前記第２の出力電圧に対して第１の閾値と第２の閾値が設定され、
   前記第２の出力電圧が前記第１の閾値に到達した際に、前記第２のスイッチング素子をオン制御し、
   前記第２の出力電圧が前記第２の閾値に到達した際に、前記第２のスイッチング素子をオフ制御することを特徴とする電子制御装置。
10. 請求項３または請求項４に記載の電子制御装置において、
    前記第３の制御部は、前記第３の出力電圧に応じてオン制御信号の時間幅を周期的に変化させて前記第３のスイッチング素子をオン／オフ制御することを特徴とする電子制御装置。
11. 請求項３または請求項４に記載の電子制御装置において、
    前記第３の制御部は、前記第３の出力電圧に対して第３の閾値と第４の閾値が設定され、
    前記第３の出力電圧が前記第３の閾値に到達した際に、前記第３のスイッチング素子をオン制御し、
    前記第３の出力電圧が前記第４の閾値に到達した際に、前記第３のスイッチング素子をオフ制御することを特徴とする電子制御装置。

Images