JP6536293B2 - Load drive - Google Patents
Load drive Download PDFInfo
- Publication number
- JP6536293B2 JP6536293B2 JP2015170486A JP2015170486A JP6536293B2 JP 6536293 B2 JP6536293 B2 JP 6536293B2 JP 2015170486 A JP2015170486 A JP 2015170486A JP 2015170486 A JP2015170486 A JP 2015170486A JP 6536293 B2 JP6536293 B2 JP 6536293B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- load
- connection node
- disconnection detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、負荷駆動装置に関する。 The present invention relates to a load drive device.
直流電源から負荷に通電する経路に通電制御を行うためのスイッチング素子などを設ける構成の負荷駆動装置がある。このような負荷駆動装置では、負荷を接続する出力端子が電源あるいはグランドにショートする短絡故障と、オープン状態となる断線故障を検出する機能を備えたものがある。 There is a load drive device having a configuration in which a switching element or the like for performing energization control is provided in a path for energizing a load from a DC power supply. Such load drive devices have a function to detect a short circuit failure in which an output terminal connecting a load is shorted to a power supply or a ground and a disconnection failure in an open state.
この場合、例えばスイッチング素子がローサイドで使用される場合には、出力端子がグランドショート状態になる短絡故障と、出力端子がオープン状態になる断線故障とを区別して検出するために、断線検出用の電源を設けて出力端子に付与する構成としている。これにより、断線故障時には、スイッチング素子がオフ状態で出力端子が断線検出用の電圧となるので、短絡故障と区別して検出することができる。 In this case, for example, in the case where the switching element is used on the low side, in order to distinguish and detect a short circuit failure in which the output terminal is shorted to ground and a disconnection failure in which the output terminal is open, A power supply is provided and applied to the output terminal. Thus, at the time of disconnection failure, the switching element is in the OFF state and the output terminal becomes a voltage for disconnection detection, so that it can be detected separately from short-circuit failure.
しかしながら、このように断線検出用の電源を設けることで、スイッチング素子をオフ状態にしている状態でも断線検出用の電源側へのリーク経路が形成されて、リーク電流が発生する。 However, by providing the power supply for disconnection detection in this manner, a leak path to the power supply side for disconnection detection is formed even in a state in which the switching element is in the OFF state, and a leakage current is generated.
本発明は、上記事情を考慮してなされたもので、その目的は、出力端子が断線している状態を検出するために印加する電圧設定部によるリーク電流を極力低減できる負荷駆動装置を提供することにある。 The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a load driving device capable of reducing the leak current by the voltage setting unit applied to detect the state where the output terminal is disconnected as much as possible. It is.
請求項1に記載の負荷駆動装置は、直流電源から負荷への給電経路に直列に接続されオン駆動信号が与えられるスイッチング素子と、前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路と、前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路と、前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部と、前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路とを備えている。 The load driving device according to claim 1 detects a voltage at a connection node between the switching element and the load, wherein the switching element is connected in series to a feed path from the DC power source to the load and receives an on-drive signal. An on voltage region including the on voltage when the switching element is on in a voltage range between the power supply voltage of the DC power supply and the ground, an off voltage region including the off voltage when off, the on voltage region, and the off voltage region And a short circuit state on the switching element side when the voltage of the connection node obtained at the time of off when the on-drive signal is not given to the switching element among the intermediate voltage range between The short circuit detecting circuit and the voltage of the connection node are detected, and when the voltage of the connection node is in the intermediate voltage region A disconnection detection circuit that determines that a feed path from the switching element to the load is disconnected, a voltage setting unit that outputs a voltage of the intermediate voltage area as a disconnection detection voltage, and the on-drive to the switching element When the signal is stopped, the voltage setting unit applies the disconnection detection voltage to the connection node, and the transition of the voltage of the connection node from the on voltage region to the intermediate voltage region does not shift to the off voltage region And a switching circuit for continuing application of the disconnection detection voltage to the connection node.
上記構成を採用することにより、通常動作では、スイッチング素子にオン駆動信号を与えると直流電源から負荷に通電される。このとき、スイッチング素子と負荷との接続ノードの電圧は、スイッチング素子のオン時の電圧であるからオン電圧領域となる。また、切替回路は接続ノードに対して電圧設定部から断線検出電圧を印加することはない。オン駆動信号が停止されてスイッチング素子がオフ状態に移行すると、切替回路により断線検出電圧が接続ノードに印加される。通常動作時には。スイッチング素子のオフ時の電圧に変化するから、接続ノードの電圧はオン電圧領域から中間電圧領域を経てオフ電圧領域まで変化し、このとき、切替回路による断線検出電圧の印加が停止される。この結果、電圧設定部による断線検出電圧の接続ノードへの印加は、スイッチング素子のオフ時に接続ノードがオフ電圧領域に変化するまでの短い時間となり、電圧設定部によるリーク電流の発生を極力抑制できる。 By adopting the above configuration, in the normal operation, when an on-drive signal is applied to the switching element, the load is energized from the DC power supply. At this time, the voltage at the connection node between the switching element and the load is the voltage when the switching element is on, and therefore, is in the on-voltage region. Further, the switching circuit does not apply the disconnection detection voltage from the voltage setting unit to the connection node. When the on drive signal is stopped and the switching element shifts to the off state, the switching circuit applies a disconnection detection voltage to the connection node. During normal operation. Since the voltage of the switching element changes to the off-state voltage, the voltage of the connection node changes from the on-voltage region to the off-voltage region through the intermediate voltage region, and at this time the application of the disconnection detection voltage by the switching circuit is stopped. As a result, application of the disconnection detection voltage to the connection node by the voltage setting unit takes a short time until the connection node changes to the off voltage region when the switching element is turned off, and generation of leakage current by the voltage setting unit can be suppressed as much as possible. .
請求項1に記載の負荷駆動装置は、直流電源から負荷への給電経路に直列に接続されオン駆動信号が与えられるスイッチング素子と、前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路と、前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路と、前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部と、前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行したときに前記接続ノードに前記断線検出電圧の印加を停止し、前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路とを備えている。 The load driving device according to claim 1 detects a voltage at a connection node between the switching element and the load, wherein the switching element is connected in series to a feed path from the DC power source to the load and receives an on-drive signal. An on voltage region including the on voltage when the switching element is on in a voltage range between the power supply voltage of the DC power supply and the ground, an off voltage region including the off voltage when off, the on voltage region, and the off voltage region And a short circuit state on the switching element side when the voltage of the connection node obtained at the time of off when the on-drive signal is not given to the switching element among the intermediate voltage range between The short circuit detecting circuit and the voltage of the connection node are detected, and when the voltage of the connection node is in the intermediate voltage region A disconnection detection circuit that determines that a feed path from the switching element to the load is disconnected, a voltage setting unit that outputs a voltage of the intermediate voltage area as a disconnection detection voltage, and the on-drive to the switching element When the signal is stopped, the voltage setting unit applies the disconnection detection voltage to the connection node, and the transition of the voltage of the connection node from the on voltage region to the intermediate voltage region shifts to the off voltage region. The switching circuit is configured to stop application of the disconnection detection voltage to the connection node and continue application of the disconnection detection voltage to the connection node when transitioning to the off voltage region is not performed.
また、短絡検出回路により、スイッチング素子にオン駆動信号が与えられていないオフ時に得られる接続ノードの電圧がオン電圧領域にあるとき、すなわちスイッチング素子による通電経路の遮断ができていない状態にあるときに、スイッチング素子の端子間が実質的に短絡状態にあることが検出される。なお、この検出動作では、切替回路による電圧設定部から断線検出電圧の接続ノードへの印加はないので、電圧設定部から接続ノードに流れるリーク電流の発生はない。 In addition, when the voltage of the connection node obtained at the time of OFF when the ON drive signal is not given to the switching element by the short circuit detection circuit is in the ON voltage region, that is, when the switching path is not cut off. It is detected that the terminals of the switching elements are substantially short circuited. In this detection operation, since the voltage setting unit by the switching circuit does not apply the disconnection detection voltage to the connection node, no leak current flows from the voltage setting unit to the connection node.
(第1実施形態)
以下、第1実施形態について、図1〜図4を参照して説明する。図1において、負荷駆動装置1は、負荷2に対して制御回路3から与えられる駆動信号に応じて通断電の制御および出力端子OUTに現れるドライバ出力のレベルについて短絡故障および断線故障の検出を行う。
First Embodiment
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 4. In FIG. 1, the
負荷2は、直流電源VBと負荷駆動装置1の出力端子OUTとの間に接続されている。出力端子OUTは接続ノードに対応している。負荷2は、種々のものが適用可能で、抵抗性負荷、容量性負荷、誘導性負荷などいずれのものでも良い。制御回路3は、他の制御回路などから受ける信号に基づいて負荷2を駆動するために、負荷駆動装置1に対してゲート駆動信号を出力する。また、負荷駆動装置1から受ける各種の信号により出力端子OUTのドライバ出力の状態を判断する。
The
負荷駆動装置1は、負荷2に通電するためのスイッチング素子としてNチャンネル型のMOSFET4を備えている。MOSFET4のドレインは出力端子OUTに接続され、ソースがグランドに接続され、ゲートはバッファ回路5を介して入力端子INに接続されている。入力端子INは、制御回路3から負荷を駆動するためのゲート駆動信号が与えられる。
The
電源ショート検出回路6は、出力端子OUTの電圧が電源電圧VBに近い電圧となっているか否かを判断して電源ショート状態を判定する回路で、検出信号はフィルタ7を介して出力端子S1から制御回路3に出力する。フィルタ7は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
The power short
短絡検出回路としてのGNDショート検出回路8は、出力端子OUTの電圧がMOSFET4のオフ状態でグランド電圧に近い電圧となっているか否かを判断してグランドショート状態を判定する回路で、検出信号はフィルタ9を介して出力端子S2から制御回路3に出力する。フィルタ9は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
The GND short circuit detection circuit 8 as a short circuit detection circuit is a circuit that determines whether or not the voltage of the output terminal OUT is a voltage close to the ground voltage when the MOSFET 4 is off, and determines the ground short condition. The signal is output to the control circuit 3 from the output terminal S2 through the
断線検出回路10は、出力端子OUTの電圧を検出して閾値電圧VtL以上で、かつ閾値電圧VtH以下である場合に断線故障状態を判定する回路である。断線検出回路10は、AND回路11、コンパレータ12、13を備えている。出力端子OUTは、コンパレータ12の非反転入力端子およびコンパレータ13の反転入力端子に接続されている。
The
コンパレータ12の反転入力端子には第1閾値電圧である下限閾値電圧VtLが入力される。コンパレータ13の非反転入力端子には第2閾値電圧である上限閾値電圧VtHが入力される。閾値電圧VtL、VtHは電源電圧VBとの関係として、次式(1)の大小関係を満たすように設定される。
VB>VtH>VtL>0 …(1)
The lower limit threshold voltage VtL which is a first threshold voltage is input to the inverting input terminal of the
VB>VtH>VtL> 0 (1)
なお、下限閾値電圧VtLと上限閾値電圧VtHとの間の電圧領域が中間電圧領域に相当しており、この実施形態では断線判定領域として設定している。また、MOSFET4のオン状態で出力端子OUTに現れるオン電圧領域として、この実施形態では、下限閾値電圧VtL以下の電圧領域を対応させている。MOSFET4のオフ状態で出力端子に現れるオフ電圧領域として、この実施形態では、上限閾値電圧VtH以上の電圧領域を対応させている。 The voltage region between the lower limit threshold voltage VtL and the upper limit threshold voltage VtH corresponds to the intermediate voltage region, and in this embodiment, it is set as the disconnection determination region. Further, in this embodiment, a voltage region equal to or lower than the lower limit threshold voltage VtL corresponds to an on voltage region appearing at the output terminal OUT in the on state of the MOSFET 4. In this embodiment, a voltage region equal to or higher than the upper limit threshold voltage VtH corresponds to an off voltage region appearing at the output terminal in the off state of the MOSFET 4.
AND回路11の入力端子にはコンパレータ12および13の出力端子が接続され、AND回路の出力端子はフィルタ14を介して出力端子S3から制御回路3に接続されている。フィルタ14は、誤検出を防止するためのもので、ローパスフィルタなどで構成されている。
The output terminals of the
電圧設定部15は、出力端子OUTにバッファ回路16を介して電源17から断線検出電圧Vmを与える回路である。断線検出電圧Vmは、断線判定領域に入る電圧つまり、上記した閾値電圧VtLおよびVtHに対して次式(2)の大小関係を満たすように設定される。
VtH>Vm>VtL …(2)
The
VtH>Vm> VtL (2)
電圧設定部15は、出力端子OUTに対して切替スイッチ18を介して接続されている。切替スイッチ18は、ローレベルの信号が与えられた状態ではオフ状態となり、ハイレベルの信号が与えられた状態ではオン状態となる。切替スイッチ18はAND回路19の出力信号により動作する。AND回路19は、一方の入力端子が断線検出回路10のコンパレータ13の出力端子に接続され、他方の入力端子がインバータ回路20を介して入力端子INに接続されている。切替スイッチ18、AND回路19、インバータ回路20により切替回路21が構成されている。
The
次に、上記構成の作用について図2〜図4も参照して説明する。まず、断線故障が生じない場合の通常動作について説明し、その後、断線故障が生じた場合の例を2つの場合に分けて説明する。なお、以下の説明では、断線故障の検出動作を主体として説明し、断線故障に関係しない他の動作については説明を省略している。 Next, the operation of the above configuration will be described with reference to FIGS. First, the normal operation in the case where the disconnection failure does not occur will be described, and then, the example in the case where the disconnection failure occurs will be described divided into two cases. In the following description, the detection operation of the disconnection failure is mainly described, and the description of other operations not related to the disconnection failure is omitted.
<通常動作>
まず、通常動作について図2を参照して説明する。制御回路3は、負荷2への通電制御において、負荷駆動装置1の入力端子INに対してゲート駆動信号を与える。制御回路3は、負荷2に直流電源VBから給電する場合には、図2(b)中Hで示すハイレベルのゲート駆動信号を与える。負荷駆動装置1のMOSFET4は、ハイレベルのゲート駆動信号が与えられると、オン状態に移行し、負荷2に通電する。この状態では、出力端子OUTのドライバ出力は、MOSFET4のオン時の分担電圧に相当する低電圧レベルとなっており、オン電圧領域にある。コンパレータ13は、ハイレベルの信号を出力している。
<Normal operation>
First, the normal operation will be described with reference to FIG. The control circuit 3 applies a gate drive signal to the input terminal IN of the
この状態では、入力端子INにハイレベルのゲート駆動信号が入力されているので、切替回路21においては、AND回路19の入力端子にインバータ回路20からローレベルの信号が入力されているので切替スイッチ18はオフ状態である。したがって、電圧設定部15は出力端子OUTと切り離された状態であるから、電圧設定部15に起因したリーク電流は発生しない。
In this state, since the gate drive signal of high level is inputted to the input terminal IN, in the switching
また、MOSFET4が正常な状態で動作し、出力端子OUTが短絡および断線の故障が発生していない状態では、出力端子OUTのドライバ出力は、図2(a)に示しているようにローレベルであり、オン電圧領域にある。この結果、断線検出回路10のコンパレータ13はハイレベルの信号を出力しており、切替回路21のAND回路19にハイレベルの信号が入力されている。
In addition, when MOSFET 4 operates normally and output terminal OUT does not have a short circuit or disconnection fault, the driver output of output terminal OUT is at a low level as shown in FIG. 2A. Yes, in the on-voltage region. As a result, the
この後、時刻t0で制御回路3からのゲート駆動信号が図2(b)中Lで示すローレベルになると、MOSFET4はオン状態からオフ状態に移行する。これにより、MOSFET4のドレインすなわち出力端子OUTに現れるドライバ出力は、図2(a)に示すようにローレベルから上昇していく。このとき、切替回路21においては、AND回路20にハイレベルの信号が入力されるので、図2(c)に示すように、切替スイッチ18をオンさせる。これにより、出力端子OUTには電圧設定部15から断線検出電圧Vmが印加されるようになる。
After that, when the gate drive signal from the control circuit 3 becomes low level indicated by L in FIG. 2B at time t0, the MOSFET 4 shifts from the on state to the off state. As a result, the driver output appearing at the drain of the MOSFET 4, that is, the output terminal OUT rises from the low level as shown in FIG. 2 (a). At this time, in the switching
出力端子OUTに負荷2が接続され、かつ電源ショートやグランドショートが発生していない状態では、出力端子OUTのドライバ出力は、図2(a)に示すように、断線検出電圧Vmよりも高い直流電源VBのレベルまで引き上げられていく。このとき、断線検出回路10においては、出力端子OUTのドライバ出力がグランド電位に近いローレベルから下限閾値電圧VtLを超えて断線判定領域に入ると、コンパレータ12、13の双方からハイレベルの信号が出力されるようになり、AND回路11は一時的に断線検出状態となってハイレベルの信号をフィルタ14に出力する。
When the
しかし、この状態は、出力端子OUTのドライバ出力が上限閾値電圧VtHを超えてオフ電圧領域に入る時点すなわち時刻t1でコンパレータ13がローレベルの信号を出力するようになるので、AND回路11からはローレベルの信号が出力される。この時点では、フィルタ14によるフィルタ時間Tfが経過していないことから、断線検出とはならず、図2(d)に示しているように、制御回路3側に断線検出信号を出力することはない。
However, in this state, since the
また、コンパレータ13がローレベルの信号を出力すると、切替回路21においては、AND回路19の出力がローレベルに反転し、図2(c)に示すように、切替スイッチ18はオフされる。したがって、電圧設定部15から出力端子OUTへの断線検出電圧Vmの印加が停止される。この後、負荷2への通電が停止されているので、出力端子OUTのドライバ出力は、図2(a)に示すように、直流電源VBとほぼ同じレベルまで引き上げられた時刻t2で安定する。なお、この状態では、電圧設定部15は、切替スイッチ18がオフ状態であることから出力端子OUTと切り離されており、電圧設定部15に起因したリーク電流の発生はない。
When the
この後、時刻t3で、再び制御回路3は、図2(b)に示すように、負荷2への通電を行うために負荷駆動装置1の入力端子INに対してハイレベルのゲート駆動信号を与える。これにより、負荷駆動装置1のMOSFET4はオン状態に移行し、負荷2に通電する。この状態では、出力端子OUTは、負荷2への通電を開始するので、ドライバ出力は直流電源VBの電圧レベルから低下していき、時刻t4でグランドレベルに近いローレベルの電圧に達し、オン電圧領域となる。
Thereafter, at time t3, as shown in FIG. 2B again, the control circuit 3 applies a high level gate drive signal to the input terminal IN of the
なお、ゲート駆動信号がローレベルからハイレベルに切り替わった時点で、切替回路12はAND回路19の出力がローレベルの状態が保持されるようになり、切替スイッチ18はオフ状態のまま継続される。
When the gate drive signal switches from the low level to the high level, the switching
以上のように、通常の動作では、ゲート駆動信号がハイレベルに切り替わった時点の時刻t0から出力端子OUTのドライバ出力のレベルが上限閾値電圧VtHに達した時点の時刻t1までの短い期間中だけ切替スイッチ18がオン状態となる。これにより、電圧設定部15による出力端子OUTへの断線検出電圧Vmの印加状態は短期間となり、電圧設定部15に起因したリーク電流の発生を大幅に抑制することができる。
As described above, in the normal operation, only during a short period from time t0 when the gate drive signal is switched to the high level to time t1 when the driver output level of the output terminal OUT reaches the upper limit threshold voltage VtH. The
<断線故障1>
次に、出力端子OUTに接続されていた負荷2が外れてオープン状態つまり断線故障が発生したときの動作について説明する。まず、負荷2への通電状態において断線故障が発生した場合について図3を参照して説明する。
<
Next, an operation when the
負荷駆動装置1による負荷2への通電状態は、前述のように、制御回路3から入力端子INにハイレベルのゲート駆動信号が与えられ、図3(b)に示すように、MOSFET4がオン状態となって直流電源VBから負荷2へ通電を行う状態である。この状態では、出力端子OUTのドライバ出力は、図3(a)に示すように、MOSFET4のオン時の分担電圧に相当する低電圧レベルとなっており、オン電圧領域にある。コンパレータ13はハイレベルの信号を出力している。また、切替回路21においては、インバータ回路20を介してAND回路19の入力端子にローレベルの信号が入力されるので、切替スイッチ18はオフ状態であり、電圧設定部15は出力端子OUTと切り離された状態である。
As described above, in the conduction state of the
このような状態において、何らかの原因で出力端子OUTが断線状態になった場合に、直流電源VBから負荷2を通じて電流が流れないが、MOSFET4のオン状態は保持されているので、出力端子OUTのドライバ出力はローレベルの状態が継続される。断線検出回路10のコンパレータ13はハイレベルの信号を出力しており、切替回路21のAND回路19にハイレベルの信号が入力されている。このため、負荷2が外れた断線状態となっていても出力端子OUTのレベルは変動しないので、ドライバ出力はオン状態のまま継続され、オン電圧領域に保持される。
In such a state, when the output terminal OUT is broken for some reason, no current flows from the DC power supply VB through the
この後、図3(b)に示すように、時刻t0で制御回路3からのゲート駆動信号がローレベルになると、MOSFET4はオン状態からオフ状態に移行する。切替回路21においては、AND回路20にハイレベルの信号が入力されるので、図3(c)に示すように、切替スイッチ18をオンさせ、出力端子OUTには電圧設定部15から断線検出電圧Vmが印加されるようになる。これにより、MOSFET4のドレインすなわち出力端子OUTに現れるドライバ出力は、図3(a)に示すように、ローレベルから上昇していく。
After that, as shown in FIG. 3B, when the gate drive signal from the control circuit 3 becomes low level at time t0, the MOSFET 4 shifts from the on state to the off state. In the switching
出力端子OUTに負荷2が接続されていない断線状態であるから、図3(a)に示すように、出力端子OUTのドライバ出力は断線検出電圧Vmに達するまで引き上げられる。このとき、断線検出回路10においては、出力端子OUTのドライバ出力がグランド電位に近いローレベルから下限閾値電圧VtLを超えて断線判定領域に入ると、コンパレータ12、13の双方からハイレベルの信号が出力されるようになり、AND回路11は一時的に断線検出状態となってハイレベルの信号をフィルタ14に出力する。
Since the
出力端子OUTは、負荷2が外れた断線状態であるので、ドライバ出力としては電圧設定部15による断線検出電圧Vmが保持されている。このため、出力端子OUTのドライバ出力は、断線判定領域内に保持され、下限閾値電圧VtLを超えた状態で、かつ、上限閾値電圧VtHを超えることはない状態である。断線検出回路10のコンパレータ12はハイレベルの信号を出力し、コンパレータ13もハイレベルの信号を出力している。これは、出力端子OUTのドライバ出力が断線判定領域すなわち下限閾値電圧VtLから上限閾値電圧VtHの電圧範囲にある状態である。
Since the output terminal OUT is in the disconnection state in which the
この結果、AND回路11はハイレベルの信号を出力するので、フィルタ14は所定のフィルタ時間Tfすなわち時刻t0から時刻txまでの時間が経過すると、図3(c)および図3(d)に示すように、断線検出信号を制御回路3に出力する。また、このとき、コンパレータ13のハイレベルの信号が継続することから、切替回路21においては、AND回路19がハイレベルの信号を保持し、切替スイッチ18はオン状態が継続されている。
As a result, since the AND
制御回路3は、断線検出回路10からフィルタ9を介して断線検出信号を受けると、負荷駆動装置1の出力端子OUTが断線状態であることを判定することができる。制御回路3により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、あるいは断線検出信号を他の制御回路に出力したりすることができる。
When the control circuit 3 receives a disconnection detection signal from the
以上のように、負荷2に通電をしている状態で出力端子OUTが断線状態になった場合には、切替回路21により切替スイッチ18をオンさせて電圧設定部15から断線検出電圧Vmを印加する。これにより、制御回路3は、負荷2への通電を停止した時点からフィルタ時間Tfが経過すると負荷駆動装置1から断線検出信号を受信することができるようになる。
As described above, when the output terminal OUT is disconnected in the state where the
<断線故障2>
次に、負荷2への通電をしていない状態において断線故障が発生した場合について図4を参照して説明する。すなわち、通常動作と同様にして、負荷駆動装置1による負荷2への通電状態から時刻t0〜t2を経て通電を停止した状態に移行した状態から、図4中に時刻taで示す時点以降で断線故障が発生する場合である。
<
Next, a case where a disconnection failure occurs in a state in which the
この場合には、図4(a)に示しているように、時刻t2の経過後時刻taまでの間は、出力端子OUTのドライバ出力は直流電源VBの電位に近い出力状態となっており、オフ電圧領域にある。また、このとき、コンパレータ13の出力はローレベルであるので、AND回路19の出力がローレベルとなり、切替スイッチ18はオフされている。出力端子OUTがハイレベルにあることから断線検出回路10の出力もローレベルである。
In this case, as shown in FIG. 4A, the driver output of the output terminal OUT is in an output state close to the potential of the DC power supply VB from time t2 until time ta. It is in the off voltage range. At this time, since the output of the
このような通常動作状態で、図4(a)中に示す時刻taで出力端子OUTに接続される負荷2が外れる断線故障が発生すると、出力端子OUTのドライバ出力は電位が低下していく。これはMOSFET4がオフ状態で且つ負荷2を介して直流電源VBに接続されていないからである。このとき、出力端子OUTのドライバ出力のレベルが閾値電圧VtHよりも小さくなる時刻tbになると、断線検出回路10のコンパレータ13の出力がハイレベルに変化する。これにより、断線検出回路10においては、AND回路11の出力がハイレベルになる。
In such a normal operation state, when a disconnection failure occurs in which the
このとき、切替回路21のAND回路19は、図4(c)に示すように、ハイレベルの信号を出力し切替スイッチ18をオンさせる。電圧設定回路15が切替スイッチ18を介して出力端子OUTに接続されると、出力端子OUTのドライバ出力は、断線検出電圧Vmまで下降する。また、断線検出回路10においては、出力端子OUTのドライバ出力が、図4(a)に示すように、断線検出電圧Vmまで変化するので、断線判定領域すなわち下限閾値電圧VtLから上限閾値電圧VtHの電圧範囲にとどまることになる。
At this time, the AND
この結果、フィルタ14は、フィルタ時間Tfすなわち時刻tbから時刻txまでの時間が経過すると、図4(d)に示すように、断線検出信号を出力するようになる。また、このとき、コンパレータ13のハイレベルの信号が継続することから、切替回路21においては、AND回路19がハイレベルの信号を保持し、切替スイッチ18はオン状態が継続されている。
As a result, the
制御回路3は、断線検出回路10からフィルタ9を介して断線検出信号を受けると、負荷駆動装置1の出力端子OUTが断線状態であることを判定することができる。制御回路3により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、断線検出信号を他の制御回路に出力したりすることができる。
When the control circuit 3 receives a disconnection detection signal from the
以上のように、負荷2に通電をしていない状態で出力端子OUTが断線状態になった場合においても、切替回路21により切替スイッチ18をオンさせて電圧設定部15から断線検出電圧Vmを印加する。これにより、制御回路3は、出力端子OUTのドライバ出力のレベルが上限閾値電圧VtHよりも小さくなった時点からフィルタ時間Tfが経過すると負荷駆動装置1から断線検出信号を受信することができるようになる。
As described above, even when the output terminal OUT is disconnected in the state where the
<短絡故障>
次に、電源ショート検出回路6あるいはGNDショート検出回路8による短絡故障の検出について簡単に説明する。電源ショート故障は、出力端子OUTが負荷2を介すことなく直流電源VBと接触しているか接触状態に近い電圧となっている状態である。
<Short circuit failure>
Next, detection of a short circuit failure by the power supply short
電源ショート検出回路6は、出力端子OUTの電圧が電源ショート判定の閾値電圧以上である場合に、電源ショート状態を判定する検出信号を出力する。この検出信号はフィルタ7を経て制御回路3に入力される。制御回路3は、MOSFET4をオン状態に制御するゲート駆動信号を出力しているときに、負荷駆動装置1から電源ショートの検出信号が入力されると、電源ショート故障として判定する。
When the voltage of the output terminal OUT is equal to or higher than the threshold voltage of the power short determination, the power
また、GNDショート故障は、出力端子OUTがグランドと接触しているか接触状態に近い電圧となっている状態である。したがって、GNDショート故障では、MOSFET4がオフ状態でも出力端子OUTがローレベルとなっており、オン電圧領域にある。 Further, the GND short circuit failure is a state in which the output terminal OUT is in contact with the ground or a voltage close to the contact state. Therefore, in the GND short failure, the output terminal OUT is at the low level even when the MOSFET 4 is in the off state, and is in the on voltage region.
GNDショート検出回路8は、出力端子OUTの電圧がGNDショート判定の閾値電圧以下である場合に、GNDショート状態を判定する検出信号を出力する。この検出信号はフィルタ9を経て制御回路3に入力される。制御回路3は、MOSFET4をオフ状態に制御するゲート駆動信号を出力しているときに、負荷駆動装置1からGNDショートの検出信号が入力されると、GNDショート故障として判定する。
The GND short detection circuit 8 outputs a detection signal for determining a GND short state, when the voltage of the output terminal OUT is equal to or less than the threshold voltage of the GND short determination. The detection signal is input to the control circuit 3 through the
なお、上記した電源ショート判定の閾値電圧は上限閾値電圧VtHとすることもできるし、別の電圧に設定することもできる。同様に、GNDショート判定の閾値電圧は下限閾値電圧VtLとすることもできるし、別の電圧に設定することもできる。 Note that the threshold voltage of the above-described power supply short determination can be set to the upper limit threshold voltage VtH, or can be set to another voltage. Similarly, the threshold voltage for the GND short determination can be set to the lower limit threshold voltage VtL, or can be set to another voltage.
このような第1実施形態においては、切替スイッチ18およびこれを制御する切替回路21を設けた。切替回路21により、断線故障の検出時に電圧設定回路15を接続して断線検出電位Vmを設定する。断線故障がないときには、電圧設定回路15を切替回路21の切替スイッチ18をオフさせることで切り離す。これにより、電圧設定部15により発生するリーク電流を極力低減することができる。
In the first embodiment, the
(第2実施形態)
図5から図8は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、負荷駆動装置31として、Nチャンネル型のMOSFET4をハイサイドで駆動する構成としている。Nチャンネル型のMOSFET4はスイッチング素子に相当する。
Second Embodiment
5 to 8 show a second embodiment, and in the following, parts different from the first embodiment will be described. In this embodiment, the
図5に示すように、負荷2は、負荷駆動装置31の出力端子OUTとグランドとの間に接続されている。負荷駆動装置31において、負荷2への通電用のNチャンネル型のMOSFET4は、ドレインが直流電源VBに接続され、ソースが出力端子OUTに接続され、ゲートはバッファ回路5を介して入力端子INに接続されている。なお、制御回路3は、MOSFET4をオン動作させる場合には、直流電源VBの電圧よりも高い電圧のゲート駆動信号を入力端子INに与える。
As shown in FIG. 5, the
電源ショート検出回路6aおよびGNDショート検出回路8aは、電源ショート検出回路6、GNDショート検出回路8に代わる構成であるが、いずれもほぼ同等の構成および機能を備えている。なお、この実施形態では、電源ショート検出回路6aが短絡検出回路に対応している。
The power supply short
断線検出回路10aは、断線検出回路10と同様の構成である。切替回路12aは、切替回路21と同様の構成である。この場合、切替回路21aのAND回路19は、断線検出回路10aからの信号入力は、コンパレータ12の出力信号が入力されるように接続されている。
The
次に、上記構成の作用について図6〜図8を参照して説明する。なお、この実施形態では、MOSFET4をハイサイドで使用する関係から、オン時とオフ時とで出力端子OUTの電位が第1実施形態の場合と反転する。このため、中間電圧領域である断線判定領域を挟んで、上限閾値電圧VtH以上の領域をオン電圧領域とし、下限閾値電圧VtL以下の領域をオフ電圧領域に対応させている。 Next, the operation of the above configuration will be described with reference to FIGS. In this embodiment, since the MOSFET 4 is used on the high side, the potential of the output terminal OUT is reversed between the on state and the off state as in the first embodiment. For this reason, the region above the upper limit threshold voltage VtH is set as the on voltage region, and the region below the lower limit threshold voltage VtL is made to correspond to the off voltage region across the disconnection determination region which is the intermediate voltage region.
<通常動作>
まず、通常動作について図6を参照して説明する。制御回路3は、負荷2に直流電源VBから給電する場合には、図6(b)中Hで示すハイレベルのゲート駆動信号を与える。負荷駆動装置31のMOSFET4は、ハイレベルのゲート駆動信号が与えられると、オン状態に移行し、負荷2に通電する。この状態では、出力端子OUTのドライバ出力は、ほぼ直流電源VBの電圧レベルとなっており、オン電圧領域である。コンパレータ12は、ハイレベルの信号を出力している。
<Normal operation>
First, the normal operation will be described with reference to FIG. When power is supplied to the
この状態では、入力端子INにハイレベルのゲート駆動信号が入力されているので、切替回路21aにおいては、AND回路19の一方の入力がインバータ回路20からローレベルの信号が与えられて、切替スイッチ18をオフ状態にしている。したがって、電圧設定部15は出力端子OUTと切り離された状態であるから、電圧設定部15に起因したリーク電流は発生しない。
In this state, a high level gate drive signal is input to the input terminal IN. Therefore, in the
また、MOSFET4が正常な状態で動作し、出力端子OUTが短絡および断線の故障が発生していない状態では、出力端子OUTのドライバ出力は図6(a)に示しているようにハイレベルに保持されており、オン電圧領域である。この結果、断線検出回路10のコンパレータ12はハイレベルの信号を保持しており、切替回路21aのAND回路19はローレベルの出力を保持している。
In addition, when MOSFET 4 operates normally and output terminal OUT does not have a short circuit or break fault, the driver output of output terminal OUT is held at high level as shown in FIG. 6A. In the on-voltage region. As a result, the
この後、時刻t0で制御回路3からのゲート駆動信号が図6(b)中Lで示すローレベルになると、MOSFET4はオン状態からオフ状態に移行する。これにより、MOSFET4のドレインすなわち出力端子OUTに現れるドライバ出力は、ハイレベルから下降していく。このとき、切替回路21aにおいては、入力端子INからインバータ回路20を介してAND回路19にハイレベルの信号が入力されるので、図6(c)に示すように、切替スイッチ18をオンさせる。これにより、出力端子OUTには電圧設定部15から断線検出電圧Vmが印加されるようになる。
Thereafter, when the gate drive signal from the control circuit 3 becomes low level indicated by L in FIG. 6B at time t0, the MOSFET 4 shifts from the on state to the off state. As a result, the driver output appearing at the drain of the MOSFET 4, that is, at the output terminal OUT falls from the high level. At this time, in the
出力端子OUTに負荷2が接続され、かつ電源ショートやグランドショートが発生していない状態では、出力端子OUTのドライバ出力は、図6(a)に示すように、断線判定領域を超えて断線検出電圧Vmよりも低いグランドレベルまで引き下げられ、オフ電圧領域となる。このとき、断線検出回路10aにおいては、出力端子OUTのドライバ出力が直流電源VBの電圧レベルから上限閾値電圧VtHよりも低下して断線判定領域に入ると、コンパレータ12、13の双方からハイレベルの信号が出力されるようになり、AND回路11は一時的に断線検出状態となってハイレベルの信号をフィルタ14に出力する。この後、フィルタ時間Tfが経過する前の時刻t1で、出力端子OUTのドライバ出力が下限閾値電圧VtLよりも低下してオフ電圧領域に入る。この結果、フィルタ14から断線検出信号は制御回路3側には出力されない。
When
一方、切替回路21aでは、コンパレータ12からのローレベルの信号によりAND回路19の出力がローレベルに反転し、切替スイッチ18はオフされる。電圧設定部15から出力端子OUTへの断線検出電圧Vmの印加が停止される。この後、負荷2への通電が停止されているので、出力端子OUTのドライバ出力は、図2(a)に示すように、グランドレベルとほぼ同じレベルまで低下した時刻t2で安定する。
On the other hand, in the
<断線故障1>
次に、負荷2への通電状態において断線故障が発生した場合について図7を参照して説明する。負荷駆動装置31による負荷2への通電状態では、出力端子OUTのドライバ出力は、図7(a)に示すように、ほぼ直流電源VBの電圧となっておりオン電圧領域である。この状態で、コンパレータ12はハイレベルの信号を出力している。また、切替回路21aにおいては、切替スイッチ18はオフ状態であり、電圧設定部15は出力端子OUTと切り離された状態である。
<
Next, the case where a disconnection failure occurs in the state of energization of the
このような状態において、出力端子OUTが断線状態になった場合に、直流電源VBから負荷2を通じて電流が流れないが、MOSFET4のオン状態は保持されているので、出力端子OUTのドライバ出力はハイレベルの状態が継続される。断線検出回路10aのコンパレータ12はハイレベルの信号を切替回路21aのAND回路19に入力している。このため、負荷2が外れた断線状態となっていても出力端子OUTのレベルは変動しないので、ドライバ出力はオン状態のまま継続されオン電圧領域となる。
In such a state, when the output terminal OUT is broken, no current flows from the DC power supply VB through the
この後、図7(b)に示すように、時刻t0で制御回路3からのゲート駆動信号がローレベルになると、MOSFET4はオン状態からオフ状態に移行する。切替回路21aにおいては、AND回路20にハイレベルの信号が入力されるので、図7(c)に示すように、切替スイッチ18をオンさせる。出力端子OUTには電圧設定部15から断線検出電圧Vmが印加されるようになる。これにより、MOSFET4のソースすなわち出力端子OUTに現れるドライバ出力は、ハイレベルから下降していく。
After that, as shown in FIG. 7B, when the gate drive signal from the control circuit 3 becomes low level at time t0, the MOSFET 4 shifts from the on state to the off state. In the
出力端子OUTに負荷2が接続されていない断線状態であるから、図7(a)に示すように、出力端子OUTのドライバ出力は断線検出電圧Vmに達するまで引き下げられる。このとき、断線検出回路10aにおいては、出力端子OUTのドライバ出力が直流電源VBに近いハイレベルから上限閾値電圧VtHを下回って断線判定領域に入ると、コンパレータ12、13の双方からハイレベルの信号が出力されるようになり、AND回路11は一時的に断線検出状態となってハイレベルの信号をフィルタ14に出力する。
Since the
出力端子OUTは、負荷2が外れた断線状態であるので、ドライバ出力としては電圧設定部15による断線検出電圧Vmが保持されている。このため、出力端子OUTのドライバ出力は、上限閾値電圧VtHを下回る状態で、かつ、下限閾値電圧VtLを下回ることはない状態である。これは、出力端子OUTのドライバ出力が断線判定領域にある状態である。これにより、AND回路11からハイレベルの信号が出力される。
Since the output terminal OUT is in the disconnection state in which the
この結果、フィルタ14は所定のフィルタ時間Tfが経過して時刻txになると、図7(c)、(d)に示すように、断線検出信号を制御回路3に出力する。また、このとき、コンパレータ12のハイレベルの信号が継続することから、切替回路21aにおいては、AND回路19がハイレベルの信号を保持し、切替スイッチ18はオン状態が継続されている。
As a result, when a predetermined filter time Tf elapses and time tx is reached, the
制御回路3は、断線検出回路10aからフィルタ9を介して断線検出信号を受けると、負荷駆動装置31の出力端子OUTが断線状態であることを判定することができる。制御回路3により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、あるいは断線検出信号を他の制御回路に出力したりすることができる。
When the control circuit 3 receives a disconnection detection signal from the
以上のように、負荷2に通電をしている状態で出力端子OUTが断線状態になった場合には、負荷2への通電を停止した時点から切替回路21aにより切替スイッチ18をオンさせて電圧設定部15から断線検出電圧Vmを印加する。これにより、制御回路3は、フィルタ時間Tfが経過すると負荷駆動装置31から断線検出信号を受信することができるようになる。
As described above, when the output terminal OUT is disconnected in the state where the
<断線故障2>
次に、負荷2への通電をしていない状態において断線故障が発生した場合について図8を参照して説明する。通常動作と同様にして、負荷駆動装置31による負荷2への通電状態から通電を停止した状態に移行した状態で、図8に示すように、時刻taにおいて断線故障が発生する場合である。
<
Next, a case where a disconnection failure occurs in a state in which the
時刻t2の経過後時刻taまでの間は、図8(a)に示すように、出力端子OUTのドライバ出力はグランドに近い出力状態となっており、オフ電圧領域にある。また、このとき、コンパレータ12の出力はローレベルであるので、AND回路19の出力がローレベルとなり、切替スイッチ18はオフされている。出力端子OUTがハイレベルにあることから断線検出回路10aの出力もローレベルである。
Between the time t2 and the time ta, as shown in FIG. 8A, the driver output of the output terminal OUT is in the output state close to the ground and is in the off voltage region. At this time, since the output of the
この状態で、時刻taで出力端子OUTに接続される負荷2の断線故障が発生すると、出力端子OUTのドライバ出力は電位が低下していく。これはMOSFET4がオフ状態でかつ負荷2を介してグランドに接続されていないが、図示されていない微小なリーク経路が存在するためである。出力端子OUTのドライバ出力のレベルが下限閾値電圧VtLよりも大きくなる時刻tbで、断線検出回路10aのコンパレータ12の出力がハイレベルに変化する。これにより、断線検出回路10aにおいては、AND回路11の出力がハイレベルになる。
In this state, when a disconnection failure of the
このとき、図8(c)に示すように、切替回路21aのAND回路19はハイレベルの信号を出力して切替スイッチ18をオンさせる。電圧設定回路15が切替スイッチ18を介して出力端子OUTに接続されると、出力端子OUTのドライバ出力は、断線検出電圧Vmまで上昇する。また、断線検出回路10aにおいては、出力端子OUTのドライバ出力が、断線検出電圧Vmまで変化するので、断線判定領域にとどまることになる。
At this time, as shown in FIG. 8C, the AND
この結果、フィルタ14は、フィルタ時間Tfすなわち時刻tbから時刻txまでの時間が経過すると、図8(d)に示すように、断線検出信号を出力するようになる。また、このとき、コンパレータ12のハイレベルの信号が継続することから、切替回路21aにおいては、AND回路19がハイレベルの信号を保持し、切替スイッチ18はオン状態が継続されている。
As a result, the
制御回路3は、断線検出回路10aからフィルタ9を介して断線検出信号を受けると、負荷駆動装置31の出力端子OUTが断線状態であることを判定することができる。制御回路3により、図示しない報知手段などを用いて断線状態であることを使用者に報知したり、断線検出信号を他の制御回路に出力したりすることができる。
When the control circuit 3 receives a disconnection detection signal from the
以上のように、負荷2に通電をしていない状態で出力端子OUTが断線状態になった場合においても、切替回路21aにより切替スイッチ18をオンさせて電圧設定部15から断線検出電圧Vmを印加する。これにより、制御回路3は、出力端子OUTのドライバ出力のレベルが下限閾値電圧VtLよりも大きくなった時点からフィルタ時間Tfが経過すると負荷駆動装置31から断線検出信号を受信することができるようになる。
As described above, even when the output terminal OUT is disconnected in the state where the
このような第2実施形態によれば、Nチャンネル型のMOSFET4をハイサイドで使用する形態の負荷駆動装置31においても、第1実施形態とほぼ同様の作用効果を得ることができる。
According to the second embodiment, substantially the same function and effect as those of the first embodiment can be obtained even in the
(第3実施形態)
図9は第3実施形態を示すもので、以下第2実施形態と異なる部分について説明する。この実施形態では、負荷駆動装置32として、負荷2への通電を行うスイッチング素子をPチャンネル型のMOSFET33を用いる構成としている。MOSFET33はPチャンネル型であるから、Nチャンネル型のMOSFET4とはゲート駆動信号の論理が反転する。したがって、制御回路3は、第2実施形態のゲート駆動信号とはハイレベルとローレベルが反転したゲート駆動信号を入力端子INに与える。また、これに関連して、切替回路21bとして、インバータ回路20を除いた構成としている。
Third Embodiment
FIG. 9 shows a third embodiment, and parts different from the second embodiment will be described below. In this embodiment, a P-channel type MOSFET 33 is used as a switching element for energizing the
上記のように構成したので、第2実施形態において図6〜図8で示した各動作の説明において、本実施形態では図6(b)、図7(b)、図8(b)においてゲート駆動信号のレベルがHとLが逆となる。また、切替回路21bにおいては、ゲート駆動信号の論理レベルが反転していることを、インバータ回路20を除くことで論理的な整合を得ることができている。
これによって、本実施形態における通常動作、断線故障1、断線故障2のいずれにおいても第2実施形態とほぼ同様の作用効果を得ることができる。
Since it was constituted as mentioned above, in explanation of each operation shown in Drawing 6-Drawing 8 in a 2nd embodiment, in this embodiment, a gate in Drawing 6 (b), Drawing 7 (b), and Drawing 8 (b) The level of the drive signal is reversed between H and L. Further, in the
As a result, in any of the normal operation, the
(他の実施形態)
なお、本発明は、上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
(Other embodiments)
The present invention is not limited to the above-described embodiments, and can be applied to various embodiments without departing from the scope of the present invention. For example, the present invention can be modified or expanded as follows.
上記各実施形態において、フィルタ14によるフィルタ時間Tfは、適宜の時間となるように設定することができる。この場合、使用条件や回路の構成などにより設定することができる。
In each of the above embodiments, the filter time Tf of the
断線判定領域を設定する下限閾値電圧VtL、上限閾値電圧VtHについては、適宜の電圧に設定することができる。
断線検出用電圧Vmは、閾値電圧VtLとVtHの中間電圧に限らず、断線判定領域の電圧であれば適宜の電圧に設定することができる。
The lower limit threshold voltage VtL and the upper limit threshold voltage VtH for setting the disconnection determination region can be set to appropriate voltages.
The disconnection detection voltage Vm is not limited to the intermediate voltage between the threshold voltages VtL and VtH, and can be set to an appropriate voltage as long as the voltage is in the disconnection determination region.
電源ショート検出回路6、6a、GNDショート検出回路8、8aは、入力端子INに与えられるゲート駆動信号との論理演算を行う構成とすることができる。これにより、制御回路3で判定するのではなく、電源ショート故障の判定をした検出信号あるいはGNDショート故障の判定をした検出信号として制御回路3に入力することができる。
The power supply short
図面中、1、31、32は負荷駆動装置、2は負荷、3は制御回路、4はNチャンネル型のMOSFET(スイッチング素子)、33はPチャンネル型のMOSFET(スイッチング素子)、6は電源ショート検出回路、6aは電源ショート検出回路(短絡検出回路)、8はGNDショート検出回路(短絡検出回路)、8aはGNDショート検出回路、10、10aは断線検出回路、15は電圧設定部、18は切替スイッチ、21、21a、21bは切替回路である。
In the drawing, 1, 31, 32 are load drive devices, 2 is a load, 3 is a control circuit, 4 is an N channel type MOSFET (switching element), 33 is a P channel type MOSFET (switching element), 6 is a power supply
Claims (6)
前記スイッチング素子と前記負荷との接続ノードの電圧を検出し、前記直流電源の電源電圧とグランドとの間の電圧範囲において前記スイッチング素子のオン時のオン電圧を含むオン電圧領域、オフ時のオフ電圧を含むオフ電圧領域および前記オン電圧領域と前記オフ電圧領域との間の中間電圧領域のうち、前記スイッチング素子に前記オン駆動信号が与えられていないオフ時に得られる前記接続ノードの電圧が、前記オン電圧領域にあるときに前記スイッチング素子側における短絡状態を判定する短絡検出回路(6a、8)と、
前記接続ノードの電圧を検出し、前記接続ノードの電圧が前記中間電圧領域にあるときには前記スイッチング素子から前記負荷への給電経路が断線していることを判定する断線検出回路(10、10a)と、
前記中間電圧領域の電圧を断線検出電圧として出力する電圧設定部(15)と、
前記スイッチング素子への前記オン駆動信号が停止されると前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記オン電圧領域から前記中間電圧領域に遷移した状態から前記オフ電圧領域に移行したときに前記接続ノードに前記断線検出電圧の印加を停止し、前記オフ電圧領域に移行しないときに前記接続ノードに前記断線検出電圧の印加を継続する切替回路(21、21a、21b)と
を備えた負荷駆動装置。 A switching element (4, 33) connected in series to a feed path from a DC power source to a load (2) and given an on-drive signal;
A voltage at a connection node between the switching element and the load is detected, and an on-voltage region including an on-voltage when the switching element is on in a voltage range between a power supply voltage of the DC power supply and the ground; Among the off voltage region including a voltage and the intermediate voltage region between the on voltage region and the off voltage region, the voltage of the connection node obtained at off when the on drive signal is not given to the switching element is A short circuit detection circuit (6a, 8) that determines a short circuit state on the switching element side when in the on voltage region;
And a disconnection detection circuit (10, 10a) that detects the voltage of the connection node and determines that the feed path from the switching element to the load is disconnected when the voltage of the connection node is in the intermediate voltage region ,
A voltage setting unit (15) for outputting the voltage in the intermediate voltage region as a disconnection detection voltage;
When the on-drive signal to the switching element is stopped, the voltage setting unit applies the disconnection detection voltage to the connection node, and the voltage of the connection node is shifted from the on-voltage region to the intermediate voltage region A switching circuit that stops application of the disconnection detection voltage to the connection node when transitioning to the off voltage region and continues application of the disconnection detection voltage to the connection node when not transitioning to the off voltage region And a load drive device (21, 21a, 21b).
前記スイッチング素子(4)は、前記負荷とグランドとの間に接続され、
前記短絡検出回路(8)は、前記接続ノードとグランドとの短絡状態を検出するように設けられた負荷駆動装置。 In the load driving device according to claim 1,
The switching element (4) is connected between the load and the ground;
The short-circuit detecting circuit (8), said connection node and ground and the provided et the load driving device to detect a short-circuit conditions.
前記断線検出回路(10)は、前記接続ノードの電圧が前記中間電圧領域の両端の電圧である第1閾値電圧と第2閾値電圧との間にある状態が一定時間継続することをもって前記負荷への給電経路が断線していることを判定し、
前記切替回路(21)は、前記スイッチング素子への前記オン駆動信号が停止された状態であり、かつ前記接続ノードの電圧が前記第2閾値電圧以下である場合には前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記第2閾値電圧を超えた場合には前記電圧設定部(15)による前記断線検出電圧を前記接続ノードに印加することを停止するように構成された負荷駆動装置。 In the load driving device according to claim 2,
The disconnection detection circuit (10) is connected to the load when a state in which the voltage of the connection node is between the first threshold voltage and the second threshold voltage which are the voltages across the intermediate voltage region continues for a certain period of time Determine that the power supply path of
The switching circuit (21) is in a state in which the on drive signal to the switching element is stopped, and the voltage setting unit performs the connection when the voltage of the connection node is less than or equal to the second threshold voltage. The disconnection detection voltage is applied to the node, and when the voltage of the connection node exceeds the second threshold voltage, the application of the disconnection detection voltage by the voltage setting unit (15) to the connection node is stopped. Load drive device configured as follows.
前記スイッチング素子(4、33)は、前記直流電源と前記負荷との間に接続され、
前記短絡検出回路(6a)は、前記接続ノードが前記直流電源に短絡したことを検出するように設けられた負荷駆動装置。 In the load driving device according to claim 1,
The switching element (4, 33) is connected between the DC power supply and the load;
The short-circuit detecting circuit (6a), said connection node is a provided et the load driving device to detect that it has short-circuited to the DC power source.
前記断線検出回路(10a)は、前記接続ノードの電圧が前記中間電圧領域の両端の電圧である第1閾値電圧と第2閾値電圧との間にある状態が一定時間継続することをもって前記負荷への給電経路が断線していることを判定し、
前記切替回路(21a、21b)は、前記スイッチング素子への前記オン駆動信号が停止された状態であり、かつ前記接続ノードの電圧が前記第1閾値電圧以上である場合には前記電圧設定部により前記接続ノードに前記断線検出電圧を印加し、前記接続ノードの電圧が前記第1閾値電圧を下回った場合には前記電圧設定部(15)による前記断線検出電圧を前記接続ノードに印加することを停止するように構成された負荷駆動装置。 In the load driving device according to claim 4,
The disconnection detection circuit (10a) is connected to the load when a state in which the voltage of the connection node is between the first threshold voltage and the second threshold voltage which are the voltages across the intermediate voltage region continues for a certain period of time Determine that the power supply path of
The switching circuit (21a, 21b) is in a state in which the on-drive signal to the switching element is stopped, and the voltage setting unit is operated when the voltage of the connection node is equal to or more than the first threshold voltage. Applying the disconnection detection voltage to the connection node, and applying the disconnection detection voltage by the voltage setting unit (15) to the connection node when the voltage of the connection node is lower than the first threshold voltage; Load drive configured to stop.
前記電圧設定部により前記接続ノードに印加する前記断線検出電圧(Vm)は、前記直流電源(VB)の電源電圧よりも低く設定され、
前記第1閾値電圧(VtL)は、前記断線検出電圧とグランドとの間に設定され、
前記第2閾値電圧(VtH)は、前記直流電源の電源電圧と前記断線検出電圧との間に設定された負荷駆動装置。 In the load driving device according to claim 3 or 5,
The disconnection detection voltage (Vm) applied to the connection node by the voltage setting unit is set lower than a power supply voltage of the DC power supply (VB) ,
The first threshold voltage (VtL) is set between the disconnection detection voltage and the ground,
The load drive device wherein the second threshold voltage (VtH) is set between a power supply voltage of the DC power supply and the disconnection detection voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015170486A JP6536293B2 (en) | 2015-08-31 | 2015-08-31 | Load drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015170486A JP6536293B2 (en) | 2015-08-31 | 2015-08-31 | Load drive |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017050916A JP2017050916A (en) | 2017-03-09 |
JP6536293B2 true JP6536293B2 (en) | 2019-07-03 |
Family
ID=58279678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015170486A Active JP6536293B2 (en) | 2015-08-31 | 2015-08-31 | Load drive |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6536293B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7119654B2 (en) * | 2018-07-02 | 2022-08-17 | 株式会社デンソー | load driver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH074644Y2 (en) * | 1989-11-10 | 1995-02-01 | アルプス電気株式会社 | Load control circuit self-diagnosis circuit |
US5164659A (en) * | 1991-08-29 | 1992-11-17 | Warren Schultz | Switching circuit |
JP2000194403A (en) * | 1998-12-25 | 2000-07-14 | Yazaki Corp | Load diagnosing device for vehicle |
EP1829216B1 (en) * | 2004-11-26 | 2009-08-19 | Freescale Semiconductor, Inc. | Power switching apparatus with open-load detection |
JP6343922B2 (en) * | 2013-12-17 | 2018-06-20 | 矢崎総業株式会社 | Horn control device |
-
2015
- 2015-08-31 JP JP2015170486A patent/JP6536293B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017050916A (en) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101974024B1 (en) | Undervoltage lockout circuit, switch control circuit and power supply device comprising the undervoltage lockout circuit | |
KR100908550B1 (en) | Power-on reset circuit | |
KR102015171B1 (en) | Dual rail device with power detector | |
US9300285B2 (en) | Gate driver circuit | |
JP6669097B2 (en) | Power supply control device | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP5685115B2 (en) | Power supply switching circuit | |
JP2017070051A (en) | Load driving device | |
JP4829143B2 (en) | Temperature detection circuit | |
US20140266322A1 (en) | Driver circuit with controlled gate discharge current | |
WO2015030069A1 (en) | Inrush current-limiting circuit | |
JP2009533899A (en) | A circuit that optimizes the charging of a bootstrap capacitor with a bootstrap diode emulator | |
US10411638B2 (en) | Semiconductor integrated circuit | |
JP5920193B2 (en) | Relay drive circuit | |
JP2016122965A (en) | Load drive circuit | |
JP6536293B2 (en) | Load drive | |
JP2008026025A (en) | Power supply circuit equipped with disconnection detection circuit | |
JP6320273B2 (en) | Driving circuit | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
JPWO2018150789A1 (en) | Switch circuit | |
JP6783758B2 (en) | Output discharge technique for load switches | |
CN111183574B (en) | Switch driving circuit | |
US20090102289A1 (en) | Techniques for Selecting a Voltage Source From Multiple Voltage Sources | |
JP2020031449A (en) | Load drive circuit | |
JP2009296392A (en) | Power source selecting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6536293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |