JP6523108B2 - High frequency semiconductor amplifier - Google Patents
High frequency semiconductor amplifier Download PDFInfo
- Publication number
- JP6523108B2 JP6523108B2 JP2015177079A JP2015177079A JP6523108B2 JP 6523108 B2 JP6523108 B2 JP 6523108B2 JP 2015177079 A JP2015177079 A JP 2015177079A JP 2015177079 A JP2015177079 A JP 2015177079A JP 6523108 B2 JP6523108 B2 JP 6523108B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- impedance
- frequency
- output
- harmonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明の実施形態は、高周波半導体増幅器に関する。 Embodiments of the present invention relate to high frequency semiconductor amplifiers.
１ＧＨｚ以上の高周波において、通信機器、レーダー装置などに用いる増幅器には、高い電力付加効率が求められる。 At a high frequency of 1 GHz or more, high power added efficiency is required of an amplifier used for a communication device, a radar apparatus, and the like.
負荷インピーダンスを開放インピーダンスの近くにすると、電力負荷効率を高めることができる。 Bringing the load impedance close to the open impedance can improve power load efficiency.
１ＧＨｚ以上の周波数において、ＨＥＭＴ（High Electron Mobility Transistor）を含む電界効果トランジスタなどの出力インピーダンスは、基本波において容量性である。半導体増幅素子により増幅された信号を効率よく取り出すためには、基本波においては、半導体増幅素子の出力インピーダンスと負荷インピーダンスとがインピーダンス整合していることが必要である。 At frequencies of 1 GHz and higher, the output impedance of a field effect transistor or the like including a HEMT (High Electron Mobility Transistor) is capacitive at the fundamental wave. In order to efficiently take out the signal amplified by the semiconductor amplification element, in the fundamental wave, the output impedance of the semiconductor amplification element and the load impedance need to be impedance-matched.
このためには、基本波において半導体増幅素子からみた負荷インピーダンスは誘導性の所望のインピーダンスであることが必要である。他方、電力付加効率を高めるには、２倍波において負荷インピーダンスは開放インピーダンス近傍であることが必要である。 For this purpose, the load impedance seen from the semiconductor amplification element in the fundamental wave needs to be a desired inductive impedance. On the other hand, to increase the power added efficiency, it is necessary for the load impedance to be close to the open impedance at the second harmonic.
２倍波における伝送線路端での負荷インピーダンスを誘導性にすることで、基本波においては、半導体増幅素子の出力インピーダンスと負荷インピーダンスとをインピーダンス整合させつつ、同時に２倍波における負荷インピーダンスを開放インピーダンス近傍にする技術がある（特許文献１）。 By making the load impedance at the transmission line end in the second harmonic inductive, in the fundamental wave, the output impedance of the semiconductor amplification element and the load impedance are impedance matched, and at the same time the load impedance in the second harmonic is open There is a technology to make it close (Patent Document 1).
半導体素子のインピーダンス変換比が小さいとき、基本波における負荷インピーダンスは大きくなるので、２倍波における負荷インピーダンスが基本波の負荷インピーダンスに比べて十分に大きいとは見えなくなる。半導体素子のインピーダンス変換比が小さくても、２倍波における負荷インピーダンスを開放インピーダンス近傍にし、高い電力付加効率動作が容易な高周波半導体増幅器を提供する。 When the impedance conversion ratio of the semiconductor element is small, the load impedance of the fundamental wave becomes large, and therefore the load impedance at the second harmonic does not appear to be sufficiently large compared to the load impedance of the fundamental wave. A load impedance at the second harmonic is made close to the open impedance even if the impedance conversion ratio of the semiconductor element is small, and a high frequency semiconductor amplifier with high power added efficiency operation is provided.
実施形態の高周波半導体増幅器は、半導体素子と、出力端子と、出力整合回路と、を有する。前記半導体素子は、周波数帯域において容量性出力インピーダンスを有する。前記出力端子は、外部負荷に接続される。前記出力整合回路は、第１の端部と、前記第１の端部とは反対の側に設けられた第２の端部と、を有する第１の伝送線路と、前記半導体素子の出力電極部と、前記第１の端部と、を接続するボンディングワイヤと、を含む。前記周波数帯域の上限周波数において、前記第１の伝送線路の前記第１の端部と前記第１の伝送線路の前記第２の端部との間の第１の電気長をＤ（度）、前記容量性出力インピーダンスの実部に対する外部負荷の抵抗値の比であるインピーダンス変換比をＸとするとき、３≦Ｘ≦１０において、下記式、
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、第１の実施形態にかかる高周波半導体増幅器の構成を表す模式図である。
高周波半導体増幅器１０は、半導体素子２０と、出力整合回路３０と、出力端子８２と、を有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic view showing the configuration of the high frequency semiconductor amplifier according to the first embodiment.
The high frequency semiconductor amplifier 10 has a semiconductor element 20, an output matching circuit 30, and an output terminal 82.
半導体素子２０は、周波数帯域において容量性出力インピーダンスを有する。出力端子８２は、外部負荷に接続される。半導体素子２０は、ＨＥＭＴを含む電界効果トランジスタなどとすることができる。なお、電界効果トランジスタがマルチセル構造であると、所望の出力電力に対応してセル数が決定される。図１の電界効果トランジスタは、たとえば、中出力程度とする。この場合、インピーダンス変換比（外部負荷の抵抗値／半導体素子の出力インピーダンス実部）が、たとえば、３程度などである。 The semiconductor device 20 has a capacitive output impedance in the frequency band. The output terminal 82 is connected to an external load. The semiconductor device 20 can be a field effect transistor or the like including a HEMT. When the field effect transistor has a multi-cell structure, the number of cells is determined according to the desired output power. The field effect transistor of FIG. 1 has, for example, a medium output level. In this case, the impedance conversion ratio (resistance value of external load / real part of output impedance of semiconductor element) is, for example, about 3.
出力整合回路３０は、第１の伝送線路３２と、ボンディングワイヤ７４と、を少なくとも有する。第１の伝送線路３２は、第１の端部３２ａと、第１の端部３２ａとは反対の側に設けられた第２の端部３２ｂと、を有する。ボンディングワイヤ７４は、半導体素子２０の出力電極に接続された第１の端部７４ａと、第１の伝送線路３２の第１の端部３２ａに接続された第２の端部７４ｂと、を有する。 The output matching circuit 30 at least includes a first transmission line 32 and a bonding wire 74. The first transmission line 32 has a first end 32a and a second end 32b provided on the side opposite to the first end 32a. The bonding wire 74 has a first end 74 a connected to the output electrode of the semiconductor element 20 and a second end 74 b connected to the first end 32 a of the first transmission line 32. .
第１の伝送線路３２において、第１の端部３２ａと第２の端部３２ｂとの間の電気長は、周波数帯域の上限周波数ｆｈで１５°以上かつ４５°以下とする。基本波ｆｃにおいて、容量性出力インピーダンスは外部負荷ＺＬに整合される。半導体素子２０からみた２倍波負荷インピーダンスｚ２は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する。 In the first transmission line 32, the electrical length between the first end 32a and the second end 32b is 15 ° or more and 45 ° or less at the upper limit frequency fh of the frequency band. At the fundamental fc, capacitive output impedance is matched to the external load Z L. The second harmonic load impedance z2 viewed from the semiconductor element 20 has a frequency locus approaching the open impedance while maintaining the inductive property.
出力整合回路３０は、上限周波数ｆｈで９０°以下の電気長と、第１の伝送線路３２の特性インピーダンスよりも高い第２の特性インピーダンスと、を有し、第１の伝送線路３２と出力端子８２との間に設けられた第２の伝送線路４０をさらに有することができる。 The output matching circuit 30 has an electric length of 90 ° or less at the upper limit frequency fh and a second characteristic impedance higher than the characteristic impedance of the first transmission line 32, and the first transmission line 32 and the output terminal And 82 may further include a second transmission line 40.
基準面Ｑ１は、第２の伝送線路４０とボンディングワイヤ７６との接続位置を含む。基準面Ｑ２は、第１の伝送線路３２とボンディングワイヤ７６との接続位置を含む。なお、第１の伝送線路３２と第２の伝送線路４０とがパターンで接続されてもよい。基準面Ｑ３は、ボンディングワイヤ７４と第１の伝送線路３２との接続位置を含む。基準面Ｑ４は、半導体素子２０の出力電極とボンディングワイヤ７４との接続位置を含む。 The reference plane Q1 includes the connection position of the second transmission line 40 and the bonding wire 76. The reference plane Q2 includes the connection position of the first transmission line 32 and the bonding wire 76. The first transmission line 32 and the second transmission line 40 may be connected by a pattern. The reference plane Q3 includes the connection position of the bonding wire 74 and the first transmission line 32. The reference plane Q4 includes the connection position of the output electrode of the semiconductor element 20 and the bonding wire 74.
また、高周波半導体増幅器１０は、入力端子８０と、入力整合回路５０と、ボンディングワイヤ７０と、をさらに有することができる。 The high frequency semiconductor amplifier 10 can further include an input terminal 80, an input matching circuit 50, and a bonding wire 70.
たとえば、出力整合回路３０において、第１の伝送線路３２は、比誘電率Ｋ１が４０、厚さＴ１が０．１ｍｍの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅Ｗ１が０．２ｍｍ（特性インピーダンスが１６．６Ω）、長さＬ１が０．７ｍｍ（電気長４４°）である。また、第２の伝送線路４０は、比誘電率Ｋ２が１０、厚さＴ２が０．２５４ｍｍの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅Ｗ２が０．４ｍｍ（特性インピーダンスが３８Ω）、長さＬ２が２．７ｍｍ（電気長８７°）である。 For example, in the output matching circuit 30, the first transmission line 32 is a microstrip line including a dielectric layer having a dielectric constant K1 of 40 and a thickness T1 of 0.1 mm. The stripe-shaped upper electrode has a width W1 of 0.2 mm (characteristic impedance: 16.6 Ω) and a length L1 of 0.7 mm (electrical length: 44 °). The second transmission line 40 is a microstrip line including a dielectric layer having a relative dielectric constant K2 of 10 and a thickness T2 of 0.254 mm. The stripe-shaped upper electrode has a width W2 of 0.4 mm (characteristic impedance is 38 Ω) and a length L2 of 2.7 mm (electrical length of 87 °).
入力整合回路５０において、第３の伝送線路５２は、比誘電率Ｋ２が１０、厚さＴ３が０．２５４ｍｍの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅Ｗ３が０．６ｍｍ、長さＬ３が２．７ｍｍである。また、第４の伝送線路６０は、比誘電率Ｋ１が４０、厚さＴ４が０．１ｍｍの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅Ｗ４が０．５ｍｍ、長さＬ４が１．４ｍｍである。 In the input matching circuit 50, the third transmission line 52 is a microstrip line including a dielectric layer having a dielectric constant K2 of 10 and a thickness T3 of 0.254 mm. The stripe-shaped upper electrode has a width W3 of 0.6 mm and a length L3 of 2.7 mm. The fourth transmission line 60 is a microstrip line including a dielectric layer having a relative dielectric constant K1 of 40 and a thickness T4 of 0.1 mm. The stripe-shaped upper electrode has a width W4 of 0.5 mm and a length L4 of 1.4 mm.
入力端子８０には外部負荷ＺＳ、出力端子８２には外部負荷ＺＬがそれぞれ接続される。負荷ＺＳ、ＺＬの抵抗値は、それそれ５０Ωなどとする。 An external load Z S is connected to the input terminal 80, and an external load Z L is connected to the output terminal 82. The resistance values of the loads Z S and Z L are 50 Ω and so on.
図２（ａ）は第１の実施形態において半導体素子の出力電極からみた基本波および２倍波負荷インピーダンスを表すスミス図、図２（ｂ）は基本波の入力側リターンロスを表すグラフ図、図２（ｃ）は２倍波の反射係数を表すグラフ図、である。
図２（ａ）のスミス図は特性インピーダンスＺｃｃが１５Ωとして正規化されている。図２（ｂ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）、である。また図２（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
FIG. 2 (a) is a Smith diagram showing a fundamental wave and a second harmonic load impedance viewed from the output electrode of the semiconductor device in the first embodiment, and FIG. 2 (b) is a graph showing the input side return loss of the fundamental wave. FIG. 2C is a graph showing the reflection coefficient of the double wave.
The Smith diagram in FIG. 2 (a) is normalized with the characteristic impedance Zcc of 15 Ω. In FIG. 2B, the vertical axis is return loss (dB) and the horizontal axis is frequency (GHz). Further, in FIG. 2C, the vertical axis is the reflection coefficient, and the horizontal axis is the frequency (GHz).
ボンディングワイヤ７４の第１の端部７４ａは、半導体素子２０の出力電極に接続される。基準面Ｑ４からみた基本波負荷インピーダンスｚ１＠Ｑ４は、半導体素子２０の出力インピーダンス[（１５ーｊ３０）Ω]と複素共役となるよう設計される。すなわち、（１５＋ｊ３０）Ω近傍となる。この結果、出力側のリターンロスは、図２（ｂ）に表すように、帯域の中心周波数ｆｃ（＝１０ＧＨｚ）で７０ｄＢ以上となり、基本波は整合状態となる。 The first end 74 a of the bonding wire 74 is connected to the output electrode of the semiconductor element 20. The fundamental wave load impedance z1 @ Q4 viewed from the reference plane Q4 is designed to be complex conjugate with the output impedance [(15−j30) Ω] of the semiconductor element 20. That is, it becomes near (15 + j30) Ω. As a result, as shown in FIG. 2B, the return loss on the output side is 70 dB or more at the center frequency fc (= 10 GHz) of the band, and the fundamental wave is in a matching state.
他方、基準面Ｑ４からみた２倍波負荷インピーダンスｚ２＠Ｑ４は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する。この結果、図２（ｃ）に表すように、２倍波（ｍ５＝２ｆｃ＝２０ＧＨｚ）において、反射係数は約０．９８と高く、２倍波が反射により十分に抑制され、電力付加効率を高くできる。高周波半導体増幅器１０の帯域を中心周波数ｆｃの１０％とするとき、下限周波数ｆｌに対する２倍波（ｍ４＝２ｆｌ）は１９ＧＨｚ、上限周波数ｆｈに対する２倍波（ｍ６＝２ｆｈ）は２１ＧＨｚとなる。使用周波数帯域の２倍波における反射係数は０．９７以上が確保されている。 On the other hand, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 has a frequency locus approaching the open impedance while maintaining the inductive property. As a result, as shown in FIG. 2C, in the second harmonic (m5 = 2fc = 20 GHz), the reflection coefficient is as high as about 0.98, and the second harmonic is sufficiently suppressed by the reflection, and the power addition efficiency is It can be expensive. When the band of the high frequency semiconductor amplifier 10 is 10% of the center frequency fc, the second harmonic (m4 = 2fl) to the lower limit frequency fl is 19 GHz, and the second harmonic (m6 = 2fh) to the upper limit frequency fh is 21 GHz. The reflection coefficient at the second harmonic of the used frequency band is 0.97 or more.
図３（ａ）は第１の実施形態において半導体素子の出力電極からみた基本波および２倍波負荷インピーダンスを表すスミス図、図３（ｂ）は基本波の入力側リターンロスを表すグラフ図、図３（ｃ）は２倍波の反射係数を表すグラフ図、である。
第２の実施形態において、出力整合回路３０は、第２の伝送線路を有していないものとする。図３（ａ）のスミス図は特性インピーダンスＺｃｃが１５Ωとして正規化されている。図３（ｂ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）、である。また図３（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。基本波のリターンロスは図２（ｂ）よりも数ｄＢ低くなっているものの、２５ｄＢを確保できている。
なお、第２の伝送線路４９を省略してもよい。インピーダンス変換比が小さいときは、第２の伝送線路４９を省略してもインピーダンス整合が容易である。
3 (a) is a Smith diagram showing a fundamental wave and a second harmonic load impedance seen from the output electrode of the semiconductor device in the first embodiment, and FIG. 3 (b) is a graph showing an input side return loss of the fundamental wave. FIG. 3C is a graph showing the reflection coefficient of the double wave.
In the second embodiment, the output matching circuit 30 does not have the second transmission line. In the Smith diagram of FIG. 3A, the characteristic impedance Zcc is normalized as 15 Ω. In FIG. 3B, the vertical axis is return loss (dB) and the horizontal axis is frequency (GHz). In FIG. 3C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz). Although the return loss of the fundamental wave is several dB lower than in FIG. 2B, 25 dB can be secured.
The second transmission line 49 may be omitted. When the impedance conversion ratio is small, impedance matching is easy even if the second transmission line 49 is omitted.
図４は、第３の実施形態にかかる高周波半導体増幅器の構成を表す模式図である。
高周波半導体増幅器は、半導体素子２０と、出力整合回路３０と、出力端子８２と、を有する。比較例において、セル数が多く、半導体素子２０の出力インピーダンスは、（１．５−ｊ３）Ωのようになる。この結果、インピーダンス変換比が、たとえば、３３などのように大きくなる。
FIG. 4 is a schematic view showing the configuration of the high frequency semiconductor amplifier according to the third embodiment.
The high frequency semiconductor amplifier has a semiconductor element 20, an output matching circuit 30, and an output terminal 82. In the comparative example, the number of cells is large, and the output impedance of the semiconductor element 20 is as (1.5−j 3) Ω. As a result, the impedance conversion ratio is increased to, for example, 33.
第３の実施形態ではセル数が多いので、半導体素子２０のチップは幅広になる。これに対応して第１の伝送線路３２の幅Ｗ１を３ｍｍ（第１の実施形態の第１の伝送線路３２の幅の１５倍）と広くする。 In the third embodiment, since the number of cells is large, the chip of the semiconductor element 20 becomes wide. Corresponding to this, the width W1 of the first transmission line 32 is increased to 3 mm (15 times the width of the first transmission line 32 in the first embodiment).
図５（ａ）は第３の実施形態において半導体素子の出力電極からみた基本波および２倍波負荷インピーダンスを表すスミス図、図５（ｂ）は基本波の入力側リターンロスを表すグラフ図、図５（ｃ）は２倍波の反射係数を表すグラフ図、である。
図５（ａ）のスミス図は特性インピーダンスＺｃｃが１．５Ωとして正規化されている。図５（ｂ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）、である。また図５（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
FIG. 5 (a) is a Smith diagram showing a fundamental wave and a second harmonic load impedance seen from the output electrode of the semiconductor device in the third embodiment, and FIG. 5 (b) is a graph showing the input side return loss of the fundamental wave. FIG. 5C is a graph showing the reflection coefficient of the double wave.
The Smith diagram of FIG. 5A is normalized with the characteristic impedance Zcc of 1.5Ω. In FIG. 5B, the vertical axis represents return loss (dB), and the horizontal axis represents frequency (GHz). Further, in FIG. 5C, the vertical axis is the reflection coefficient, and the horizontal axis is the frequency (GHz).
基準面Ｑ４からみた基本波負荷インピーダンスｚ１＠Ｑ４を、半導体素子２０の出力インピーダンスに整合させるには、図５（ａ）のように、負荷インピーダンスｚ１＠Ｑ４を（１．５＋ｊ３）Ωとすればよい。この場合、出力側のリターンロスは、図５（ｂ）に表すように、中心周波数１０ＧＨｚ近傍で７０ｄＢ以上となり、基本波は整合した状態である。 In order to match the fundamental wave load impedance z1 @ Q4 viewed from the reference plane Q4 to the output impedance of the semiconductor element 20, if the load impedance z1 @ Q4 is (1.5 + j3) Ω as shown in FIG. 5A. Good. In this case, as shown in FIG. 5B, the return loss on the output side is 70 dB or more near the center frequency of 10 GHz, and the fundamental wave is in a matched state.
他方、基準面Ｑ４からみた２倍波負荷インピーダンスｚ２＠Ｑ４は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡となる。この結果、図５（ｃ）に表すように、２倍波（ｍ５＝２ｆｃ＝２０ＧＨｚ）において、反射係数は約０．９８２と高く、２倍波が反射により十分に抑制され、電力付加効率を高くできる。 On the other hand, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 has a frequency locus approaching the open impedance while maintaining the inductive property. As a result, as shown in FIG. 5C, in the second harmonic (m5 = 2fc = 20 GHz), the reflection coefficient is as high as about 0.982, and the second harmonic is sufficiently suppressed by the reflection, and the power addition efficiency is It can be expensive.
図６（ａ）は第３の実施形態において第１伝送線路の電気長に対する２倍波負荷インピーダンスを表すスミス図、図６（ｂ）はリターンロスを表すグラフ図、図６（ｃ）は反射係数を表すグラフ図、である。
図６（ａ）のスミス図は特性インピーダンスＺｃｃが１．５Ωとして正規化されている。図６（ｂ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）、である。また図６（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
図６（ａ）に表すように、第１の伝送線路３２の電気長が９０°であると、２倍波負荷インピーダンスｚ２＠Ｑ４は開放から大きく離間する。すなわち、図６（ｃ）に表すように、電気長が７７°以下の範囲では、２倍波（ｍ５＝２ｆｃ＝２０ＧＨｚ）における反射係数が０．９８２以上となるので十分に反射される。
FIG. 6 (a) is a Smith diagram showing the second harmonic load impedance with respect to the electrical length of the first transmission line in the third embodiment, FIG. 6 (b) is a graph showing return loss, and FIG. It is a graph showing the coefficient.
In the Smith diagram of FIG. 6A, the characteristic impedance Zcc is normalized as 1.5Ω. In FIG. 6B, the vertical axis is return loss (dB) and the horizontal axis is frequency (GHz). Further, in FIG. 6C, the vertical axis is the reflection coefficient, and the horizontal axis is the frequency (GHz).
As shown in FIG. 6A, when the electrical length of the first transmission line 32 is 90 °, the second harmonic load impedance z2 @ Q4 is largely separated from the open state. That is, as shown in FIG. 6C, when the electrical length is in the range of 77 ° or less, the reflection coefficient at the second harmonic (m5 = 2fc = 20 GHz) is 0.982 or more, so the light is sufficiently reflected.
しかし、電気長が７７°よりも大きくなると、図６（ａ）の２倍波負荷インピーダンスｚ２＠Ｑ４は、開放インピーダンスを通り過ぎて容量性に変化する。この結果、電気長が９０°である２倍波周波数（ｍ５＝２ｆｃ）では、反射係数が約０．９４まで低下するので２倍波が十分に反射されない。 However, if the electrical length becomes larger than 77 °, the second harmonic load impedance z2 @ Q4 in FIG. 6A passes the open impedance and changes to capacitive. As a result, at the second harmonic frequency (m5 = 2fc) whose electrical length is 90 °, the reflection coefficient drops to about 0.94, so the second harmonic is not sufficiently reflected.
他方、電気長が５２°以下では、図６（ｂ）に表すように、基本波ｆｃにおける帯域が狭くなる。すなわち、インピーダンス変換比が３３のように高い場合、第１の伝送線路３２の電気長は、７７°以下、かつ５２°以上とすればよい。 On the other hand, when the electrical length is 52 ° or less, as shown in FIG. 6B, the band in the fundamental wave fc becomes narrow. That is, when the impedance conversion ratio is as high as 33, the electrical length of the first transmission line 32 may be 77 ° or less and 52 ° or more.
図７は、比較例にかかる高周波半導体増幅器の構成を表す模式図である。
比較例の半導体素子１２１の出力インピーダンスは、（１５−ｊ３０）Ωであり、インピーダンス変換比は、約３．３と小さい。第１の伝送線路３２の電気長は、７５°（第３実施形態と略同一）とする。伝送線路の幅（Ｗ１＝０．３ｍｍ）は、第３の実施形態の伝送線路の幅Ｗ１＝３ｍｍ）の１０％と狭くしてある。
FIG. 7 is a schematic view showing the configuration of a high frequency semiconductor amplifier according to a comparative example.
The output impedance of the semiconductor device 121 of the comparative example is (15−j30) Ω, and the impedance conversion ratio is as small as about 3.3. The electrical length of the first transmission line 32 is 75 ° (substantially the same as in the third embodiment). The width of the transmission line (W1 = 0.3 mm) is narrowed to 10% of the width W1 = 3 mm of the transmission line of the third embodiment.
図８（ａ）は比較例において第１の伝送線路の電気長に対する２倍波負荷インピーダンスを表すスミス図、図８（ｂ）はリターンロスを表すグラフ図、図８（ｃ）は反射係数を表すグラフ図、である。
図８（ａ）のスミス図は特性インピーダンスＺｃｃ＝１５Ωとして正規化されている。図８（ｂ）において、縦軸はリターンロス（ｄＢ），横軸は周波数（ＧＨｚ）、である。また図８（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
FIG. 8 (a) is a Smith diagram showing the second harmonic load impedance with respect to the electrical length of the first transmission line in the comparative example, FIG. 8 (b) is a graph showing return loss, and FIG. 8 (c) is a reflection coefficient FIG.
The Smith diagram of FIG. 8A is normalized as the characteristic impedance Zcc = 15Ω. In FIG. 8B, the vertical axis is return loss (dB) and the horizontal axis is frequency (GHz). In FIG. 8C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
図８（ａ）に表すように、第１の伝送線路１３１の電気長を７５°にしても、図８（ａ）、（ｂ）に表すように、基本波負荷インピーダンスｚ１＠Ｑ４を半導体素子１２１の出力インピーダンス[（１５−ｊ３０）Ω]に整合させることができる。図８（ａ）に表すように、基準面Ｑ４からみた２倍波負荷インピーダンスｚ２＠Ｑ４は、誘導性を保つが開放インピーダンスから遠ざかる周波数軌跡となる。また、図８（ｃ）に表すように、２倍波（ｍ５＝２ｆｃ＝２０ＧＨｚ）において、反射係数が０．９２と低下する。このため、２倍波の抑制が不十分となり電力付加効率が低下する。 As shown in FIG. 8A, even if the electrical length of the first transmission line 131 is 75 °, as shown in FIGS. 8A and 8B, the fundamental load impedance z1 @ Q4 is a semiconductor element. It can be matched to the output impedance of 121 [(15−j30) Ω]. As shown in FIG. 8A, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 has a frequency locus maintaining inductiveness but moving away from the open impedance. Further, as shown in FIG. 8C, the reflection coefficient decreases to 0.92 at the second harmonic (m5 = 2fc = 20 GHz). For this reason, the suppression of the second harmonic is insufficient and the power addition efficiency is lowered.
図９（ａ）は第１の実施形態にかかる高周波半導体増幅器の第１の伝送線路の電気長の電気長に対する２倍波負荷インピーダンスを示すスミス図、図９（ｂ）はリターンロスを表すグラフ図、図９（ｃ）は反射係数を表すグラフ図、である。
図９（ａ）のスミス図は特性インピーダンスＺｃｃが１５Ωとして正規化されている（変換比は約３．３）。図９（ｂ）において、縦軸はリターンロス（ｄＢ），横軸は周波数（ＧＨｚ）、である。また図９（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
FIG. 9 (a) is a Smith diagram showing the second harmonic load impedance with respect to the electrical length of the first transmission line of the high frequency semiconductor amplifier according to the first embodiment, and FIG. 9 (b) is a graph showing return loss. FIG. 9C is a graph showing the reflection coefficient.
The Smith diagram in FIG. 9A is normalized with the characteristic impedance Zcc of 15 Ω (conversion ratio is about 3.3). In FIG. 9B, the vertical axis is return loss (dB) and the horizontal axis is frequency (GHz). Further, in FIG. 9C, the vertical axis is the reflection coefficient, and the horizontal axis is the frequency (GHz).
図９（ｃ）に表すように、第１の伝送線路３２の電気長が４５°以下にあるとき、反射係数を０．９７以上とでき、２倍波負荷インピーダンスは、誘導性を保ちつつ開放インピーダンスに近づく軌跡を有する。 As shown in FIG. 9C, when the electrical length of the first transmission line 32 is 45 ° or less, the reflection coefficient can be 0.97 or more, and the second harmonic load impedance is open while maintaining the inductive property. It has a trajectory that approaches impedance.
次に、第１の伝送線路３２の電気長が６０°となると反射係数が低下し始め、電気長さらに大きくなるに従い反射係数はさらに低下する。この場合、図９（ａ）に表すように、電気長が４５°から９０°まで増加するに従い、負荷インピーダンスは開放インピーダンスから遠ざかる。十分な２倍波反射を得るには、電気長を５２°以下にすることが好ましい。電気長が４５°以下であれば、インピーダンス変換比が３程度の２倍波（ｍ５＝２ｆｃ）における反射係数を高く保つことができる。 Next, when the electrical length of the first transmission line 32 reaches 60 °, the reflection coefficient starts to decrease, and as the electrical length further increases, the reflection coefficient further decreases. In this case, as shown in FIG. 9 (a), the load impedance moves away from the open impedance as the electrical length increases from 45 ° to 90 °. In order to obtain sufficient second harmonic reflection, it is preferable to set the electrical length to 52 ° or less. If the electrical length is 45 ° or less, it is possible to maintain a high reflection coefficient in the second harmonic (m5 = 2fc) in which the impedance conversion ratio is about 3.
他方、図９（ｂ）に表すように、電気長を３３°以上にしないと基本波における帯域を確保できない。すなわち、第１の実施形態において、第１の伝送線路３２の電気長を３３°以上かつ５２°以下とすることにより、２倍波を抑制し高い電力付加効率を保つことができる。 On the other hand, as shown in FIG. 9B, the band in the fundamental wave can not be secured unless the electrical length is 33 ° or more. That is, in the first embodiment, by setting the electrical length of the first transmission line 32 to 33 ° or more and 52 ° or less, the second harmonic can be suppressed and high power addition efficiency can be maintained.
図１０（ａ）は第４の実施形態にかかる半導体素子の出力電極からみた基本波および２倍波負荷インピーダンスを表すスミス図、図１０（ｂ）は基本波の入力側リターンロスを表すグラフ図、図１０（ｃ）は２倍波の反射係数を表すグラフ図、である。
回路構成は、第１の実施形態と同じとする。第４の実施形態の出力インピーダンスは、（５−ｊ１５）Ωとし、インピーダンス変換比は１０程度とする。図１０（ａ）のスミス図は特性インピーダンスＺｃｃが５Ωとして正規化されている。図１０（ｂ）において、縦軸はリターンロス（ｄＢ）、横軸は周波数（ＧＨｚ）、である。また図１０（ｃ）において、縦軸は反射係数、横軸は周波数（ＧＨｚ）、である。
FIG. 10 (a) is a Smith diagram showing the fundamental wave and second harmonic load impedance seen from the output electrode of the semiconductor device according to the fourth embodiment, and FIG. 10 (b) is a graph diagram showing the input side return loss of the fundamental wave. FIG. 10C is a graph showing the reflection coefficient of the double wave.
The circuit configuration is the same as that of the first embodiment. The output impedance of the fourth embodiment is (5-j15) Ω, and the impedance conversion ratio is about 10. In the Smith diagram of FIG. 10A, the characteristic impedance Zcc is normalized as 5Ω. In FIG. 10B, the vertical axis is return loss (dB), and the horizontal axis is frequency (GHz). Further, in FIG. 10C, the vertical axis is the reflection coefficient, and the horizontal axis is the frequency (GHz).
図１０（ａ）に表すように、第１の伝送線路３２の電気長が７５°であると、２倍波負荷インピーダンスｚ２＠Ｑ４は開放から大きく離間する。すなわち、図１０（ｃ）に表すように、電気長を７０°以下にすると、２倍波（ｍ５＝２ｆｃ＝２０ＧＨｚ）が十分に反射される。 As shown in FIG. 10A, when the electrical length of the first transmission line 32 is 75 °, the second harmonic load impedance z2 @ Q4 is largely separated from the open state. That is, as shown in FIG. 10C, when the electrical length is 70 ° or less, the double wave (m5 = 2fc = 20 GHz) is sufficiently reflected.
インピーダンス変換比に依存して、第１の伝送線路３２の電気長の許容範囲は変化する。第１の伝送線路３２の電気長の下限値は基本波におけるリターンロスで決まり、上限値は２倍波における反射係数で決まる。 Depending on the impedance conversion ratio, the tolerance of the electrical length of the first transmission line 32 changes. The lower limit value of the electrical length of the first transmission line 32 is determined by the return loss of the fundamental wave, and the upper limit value is determined by the reflection coefficient of the double wave.
図１１は、インピーダンス変換比に対する第１伝送線路の電気長依存性を表すグラフ図である。
周波数帯域の上限周波数において、第１の伝送線路３２の第１の端部３２ａと第２の端部３２ｂとの間の電気長の上限値をＹＵ、下限をＹＬとする。また、容量性出力インピーダンスの実部に対する外部負荷ＺＬの抵抗値の比であるインピーダンス変換比をＸとする。
FIG. 11 is a graph showing the dependence of the electrical transmission length of the first transmission line on the impedance conversion ratio.
In the upper limit frequency of the frequency band, the upper limit value of the electrical length between the first end 32a and the second end 32b of the first transmission line 32 is YU, and the lower limit is YL. Further, let X be an impedance conversion ratio which is a ratio of the resistance value of the external load ZL to the real part of the capacitive output impedance.
図１２は、インピーダンス変換比Ｘの逆数に対する第１伝送線路３２の電気長依存性を表すグラフ図である。
図１２に表すシミュレーション結果から、３≦Ｘ≦３０に対して、周波数帯域の上限周波数における電気長の上限ＹＵの近似式を式（１）で表し、その下限ＹＬの近似式を式（２）で表すことができる。
FIG. 12 is a graph showing the electrical length dependency of the first transmission line 32 on the reciprocal of the impedance conversion ratio X.
From the simulation results shown in FIG. 12, for 3 ≦ X ≦ 30, the approximate expression of the upper limit YU of the electrical length at the upper limit frequency of the frequency band is expressed by Formula (1), and the approximate expression of the lower limit YL is Can be represented by
すなわち、周波数帯域の上限周波数における電気長Ｄ（度）は、式（３）を満たすものとする。 That is, it is assumed that the electrical length D (degree) at the upper limit frequency of the frequency band satisfies the equation (3).
インピーダンス変換比Ｘの範囲を複数のグループに分けたとき、電気長の範囲は以下のようになる。インピーダンス変換比Ｘが３近傍の場合、電気長は３０〜５０°、とする。インピーダンス変換比Ｘが５近傍の場合、電気長は４５〜６０°とする。インピーダンス変換比Ｘが１０近傍の場合、電気長は５０〜７０°とする。インピーダンス変換比Ｘが３０近傍の場合、電気長は５０〜８０°とする。 When the range of the impedance conversion ratio X is divided into a plurality of groups, the range of the electrical length is as follows. When the impedance conversion ratio X is near 3, the electrical length is 30 to 50 °. When the impedance conversion ratio X is around 5, the electrical length is 45 to 60 °. When the impedance conversion ratio X is around 10, the electrical length is 50 to 70 °. When the impedance conversion ratio X is around 30, the electrical length is 50 to 80 °.
本実施形態の高周波半導体増幅器は、小型かつ低消費電力であり、レーダー装置や通信機器に広く用いることができる。 The high frequency semiconductor amplifier according to the present embodiment is compact and consumes low power, and can be widely used in radar devices and communication devices.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While certain embodiments of the present invention have been described, these embodiments have been presented by way of example only, and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and the gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１０ 高周波半導体増幅器、２０ 半導体素子、３２ 第１の伝送線路、３２ａ 第１の伝送線路の第１の端部、３２ｂ 第１の伝送線路の第２の端部、４０ 出力整合回路、４９ 第２の伝送線路、７４ ボンディングワイヤ、７４ａ ボンディングワイヤの第１の端部、７４ｂ ボンディングワイヤの第２の端部、８２ 出力端子、ＺＬ 外部負荷、ｆｃ 中心周波数、ｆｈ 上限周波数、ｍ４ ２倍波下限周波数、ｍ５ ２倍波中心周波数、ｍ６ ２倍波上限周波数
Reference Signs List 10 high frequency semiconductor amplifier, 20 semiconductor elements, 32 first transmission line, 32a first end of first transmission line, 32b second end of first transmission line, 40 output matching circuit, 49 second Transmission line 74 bonding wire 74a bonding wire first end 74b bonding wire second end 82 output terminal Z L external load fc center frequency fh upper frequency m4 second harmonic lower limit Frequency, m5 2nd harmonic center frequency, m6 2nd harmonic upper limit frequency
Claims (3)
外部負荷に接続される出力端子と、
第１の端部と、前記第１の端部とは反対の側に設けられた第２の端部と、を有する第１の伝送線路と、前記半導体素子の出力電極と、前記第１の伝送線路の前記第１の端部と、を接続するボンディングワイヤと、を含む出力整合回路と、
を備え、
前記周波数帯域の上限周波数において、前記第１の伝送線路の前記第１の端部と前記第１の伝送線路の前記第２の端部との間の第１の電気長をＤ（度）、前記容量性出力インピーダンスの実部に対する外部負荷の抵抗値の比であるインピーダンス変換比をＸとするとき、
３≦Ｘ≦１０において、 下記式、
An output terminal connected to an external load,
A first end, a second end wherein the first end portion provided on the opposite side, a first transmission line and an output electrodes of said semiconductor element, said first an output matching circuit including a bonding wire, a connecting said first end portion of the transmission line, and
Equipped with
At the upper limit frequency of the frequency band, the first electrical length between said second end of said said first end portion of the first transmission line first transmission line D (degrees), When an impedance conversion ratio which is a ratio of the resistance value of the external load to the real part of the capacitive output impedance is X,
In 3 ≦ X ≦ 10 , the following formula,
前記第２の電気長は、前記第２の伝送線路の第１の端部と、前記第２の伝送線路の前記第１の端部とは反対の側に設けられた前記第２の伝送線路の第２の端部と、の間とされる、請求項１記載の高周波半導体増幅器。 The output matching circuit has a second electric length of 90 degrees or less at the upper limit frequency, and a second characteristic impedance higher than the characteristic impedance of the first transmission line, and the first transmission line further have a second transmission line provided between the output terminal and,
The second transmission line is provided on the side opposite to the first end of the second transmission line and the first end of the second transmission line. The high frequency semiconductor amplifier according to claim 1 , which is between the second end of
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177079A JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177079A JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017055226A JP2017055226A (en) | 2017-03-16 |
| JP6523108B2 true JP6523108B2 (en) | 2019-05-29 |
Family
ID=58317673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015177079A Active JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6523108B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5603893B2 (en) * | 2012-03-08 | 2014-10-08 | 株式会社東芝 | High frequency semiconductor amplifier |
| JP5619055B2 (en) * | 2012-03-08 | 2014-11-05 | 株式会社東芝 | High frequency semiconductor amplifier |
| US9035702B2 (en) * | 2012-03-08 | 2015-05-19 | Kabushiki Kaisha Toshiba | Microwave semiconductor amplifier |
-
2015
- 2015-09-08 JP JP2015177079A patent/JP6523108B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017055226A (en) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5603893B2 (en) | High frequency semiconductor amplifier | |
| JP5619055B2 (en) | High frequency semiconductor amplifier | |
| US9035702B2 (en) | Microwave semiconductor amplifier | |
| CN107210228B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP5468095B2 (en) | High frequency semiconductor amplifier | |
| JP2015149627A (en) | High frequency semiconductor amplifier | |
| US9935581B2 (en) | High-frequency semiconductor amplifier | |
| US20160064791A1 (en) | Impedance converter | |
| US9929693B2 (en) | High-frequency semiconductor amplifier | |
| JP6523108B2 (en) | High frequency semiconductor amplifier | |
| JP6383224B2 (en) | Semiconductor amplifier | |
| JP6273741B2 (en) | Power amplifier and control method using power amplifier | |
| US9590562B2 (en) | Semiconductor amplifier bias circuit and semiconductor amplifier device | |
| JP6648979B2 (en) | Semiconductor amplifier | |
| CN111819788B (en) | Amplifier | |
| US9985584B2 (en) | High-frequency semiconductor amplifier | |
| JP6067976B2 (en) | Microwave terminator | |
| JP6678827B2 (en) | High frequency amplifier | |
| JP2018142583A (en) | Monolithic microwave integrated circuit | |
| JP2018050276A (en) | Microwave semiconductor device | |
| Jeong et al. | A Miniaturized Wide Band Impedance Transformation Circuit Employing Periodic Ground Structure on RFIC | |
| JP2017005534A (en) | High frequency power amplifier | |
| JP2015035758A (en) | Divider/combiner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170907 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6523108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |