JP6520050B2 - Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer - Google Patents

Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer Download PDF

Info

Publication number
JP6520050B2
JP6520050B2 JP2014223208A JP2014223208A JP6520050B2 JP 6520050 B2 JP6520050 B2 JP 6520050B2 JP 2014223208 A JP2014223208 A JP 2014223208A JP 2014223208 A JP2014223208 A JP 2014223208A JP 6520050 B2 JP6520050 B2 JP 6520050B2
Authority
JP
Japan
Prior art keywords
lift pin
susceptor
silicon wafer
epitaxial
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014223208A
Other languages
Japanese (ja)
Other versions
JP2016092130A (en
Inventor
直之 和田
直之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014223208A priority Critical patent/JP6520050B2/en
Publication of JP2016092130A publication Critical patent/JP2016092130A/en
Application granted granted Critical
Publication of JP6520050B2 publication Critical patent/JP6520050B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、リフトピン、該リフトピンを用いたエピタキシャル成長装置、およびエピタキシャルウェーハの製造方法に関し、特に、結晶性の良好なエピタキシャルウェーハの製造に好適のエピタキシャル成長装置を実現するためのリフトピンに関するものである。   The present invention relates to a lift pin, an epitaxial growth apparatus using the lift pin, and a method of manufacturing an epitaxial wafer, and more particularly to a lift pin for realizing an epitaxial growth apparatus suitable for manufacturing an epitaxial wafer with good crystallinity.

一般に、シリコンウェーハは、チョクラルスキー法(CZ法)等により単結晶シリコンを育成し、該シリコン単結晶をブロックに切断した後、薄くスライスし、平面研削(ラッピング)工程、エッチング工程および鏡面研磨(ポリッシング)工程を経て最終洗浄することにより得られる。その後、各種品質検査を行って異常が確認されなければ製品として出荷される。   In general, a silicon wafer grows single crystal silicon by the Czochralski method (CZ method) or the like, cuts the silicon single crystal into blocks, and then thinly slices it into a flat surface grinding (lapping) process, etching process and mirror polishing It can be obtained by final cleaning through the (polishing) step. After that, if various quality inspections are performed and no abnormality is confirmed, the product is shipped.

ここで、結晶の完全性がより要求される場合や抵抗率の異なる多層構造を必要とする場合などには、前記シリコンウェーハ上に単結晶シリコン薄膜を気相成長(エピタキシャル成長)させてエピタキシャルウェーハを製造する。
エピタキシャルウェーハを製造には、例えば枚葉式エピタキシャル成長装置を用いる。ここで、一般的な枚葉式エピタキシャル成長装置について、図1を参照して説明する。図1に示すように、エピタキシャル成長装置1は、上部ドーム11、下部ドーム12及びドーム取付体13に囲まれたエピタキシャル膜形成室2を有する。このエピタキシャル膜形成室2は、その側面の対向する位置に反応ガスの供給及び排出を行うガス供給口31及びガス排出口32が設けられる。一方、エピタキシャル膜形成室2内には、シリコンウェーハWが載置されるサセプタ4が配置される。サセプタ4は、サセプタ回転部40に連結されたサセプタサポートシャフト41によってその下面の外周部が嵌合支持され、サセプタサポートシャフト41とともに回転する。また、サセプタ4には、シリコンウェーハWの昇降を行うためのリフトピン5を通過させる貫通孔42が形成されている。また、リフトピン5は、その基端を昇降シャフト6により支持されて昇降される。
Here, when crystal integrity is more required or when a multilayer structure with different resistivities is required, a single crystal silicon thin film is vapor phase grown (epitaxial growth) on the silicon wafer to form an epitaxial wafer. Manufacture.
For example, a single wafer type epitaxial growth apparatus is used to manufacture an epitaxial wafer. Here, a general single wafer type epitaxial growth apparatus will be described with reference to FIG. As shown in FIG. 1, the epitaxial growth apparatus 1 has an epitaxial film forming chamber 2 surrounded by an upper dome 11, a lower dome 12 and a dome mounting body 13. The epitaxial film formation chamber 2 is provided with a gas supply port 31 and a gas discharge port 32 for supplying and discharging a reaction gas at opposite positions on the side surface. On the other hand, a susceptor 4 on which a silicon wafer W is to be mounted is disposed in the epitaxial film formation chamber 2. The outer periphery of the lower surface of the susceptor 4 is supported by the susceptor support shaft 41 connected to the susceptor rotating unit 40 so as to rotate together with the susceptor support shaft 41. Further, through holes 42 through which lift pins 5 for moving the silicon wafer W up and down pass are formed in the susceptor 4. Further, the lift pin 5 is raised and lowered while being supported by the raising and lowering shaft 6 at its base end.

すなわち、エピタキシャル膜形成室2内に導入したシリコンウェーハWは、サセプタ4の貫通孔42に挿通したリフトピン5をサセプタ4の上方に向けて移動し、図2にサセプタ4の貫通孔41周りを示すように、リフトピン5の頭部50をシリコンウェーハWの裏面に当接させてシリコンウェーハWをリフトピン5で一旦支持する。ここで、前記リフトピン5の上昇移動は、該リフトピン5の基端を支持する昇降シャフト6の上昇移動を介して行う。   That is, the silicon wafer W introduced into the epitaxial film forming chamber 2 moves the lift pins 5 inserted into the through holes 42 of the susceptor 4 toward the upper side of the susceptor 4, and shows around the through holes 41 of the susceptor 4 in FIG. As described above, the head 50 of the lift pin 5 is brought into contact with the back surface of the silicon wafer W, and the silicon wafer W is temporarily supported by the lift pin 5. Here, the upward movement of the lift pin 5 is performed through the upward movement of a lift shaft 6 supporting the proximal end of the lift pin 5.

次いで、前記サセプタ4を支持するサポートシャフト41を上昇してサセプタ4をシリコンウェーハWの位置まで移動し、シリコンウェーハWをサセプタ4上に載置する。この状態において、リフトピン5の頭部50は、サセプタ4の貫通孔40内に収められる。かように、シリコンウェーハWをサセプタ4上に載置し、例えばサセプタ4の上方および下方に配置した複数台の加熱ランプ14によりシリコンウェーハWを1000℃以上の温度に加熱する一方、エピタキシャル膜形成室2内に反応ガスを供給して、所定の厚さのエピタキシャル膜を成長させてエピタキシャルウェーハを製造する。   Then, the support shaft 41 supporting the susceptor 4 is raised to move the susceptor 4 to the position of the silicon wafer W, and the silicon wafer W is mounted on the susceptor 4. In this state, the head 50 of the lift pin 5 is accommodated in the through hole 40 of the susceptor 4. As described above, the silicon wafer W is placed on the susceptor 4 and heated to a temperature of 1000 ° C. or more by, for example, a plurality of heating lamps 14 disposed above and below the susceptor 4 while forming an epitaxial film. A reaction gas is supplied into the chamber 2 to grow an epitaxial film of a predetermined thickness to manufacture an epitaxial wafer.

その後、サポートシャフト41の下降によってサセプタ4を下降する。この下降は、リフトピン5が昇降シャフト6に支持されサセプタ4から突出する位置まで行い、シリコンウェーハWをリフトピン5にて支持しておく。そして、エピタキシャル膜形成室2内に図示しない搬送ブレードを導入し、リフトピン5を下降して搬送ブレード上にシリコンウェーハWを載置することにより、シリコンウェーハWをリフトピン5から搬送ブレードに受け渡す。その後、搬送ブレードとともにシリコンウェーハWを成長装置1から退出させる。   Thereafter, the susceptor 4 is lowered by lowering the support shaft 41. This lowering is performed to a position where the lift pins 5 are supported by the lift shaft 6 and protrude from the susceptor 4, and the silicon wafer W is supported by the lift pins 5. Then, a transfer blade (not shown) is introduced into the epitaxial film forming chamber 2 and the lift pins 5 are lowered to place the silicon wafer W on the transfer blade, thereby delivering the silicon wafer W from the lift pins 5 to the transfer blade. Thereafter, the silicon wafer W is withdrawn from the growth apparatus 1 together with the transfer blade.

以上で説明したエピタキシャルウェーハの製造工程において、成長装置1内に導入したシリコンウェーハWをサセプタ4上に載置するまでの過程および、エピタキシャル成長後のシリコンウェーハWをサセプタ4から搬送ブレードに受け渡す過程では、シリコンウェーハWをリフトピン5にて当接支持することになる。このシリコンウェーハ裏面のリフトピン5が当接する部分は、リフトピン5が上昇しながら当り、引き続き頭部の接触が維持されるために、該部分での疵の発生をまねいていた。   In the epitaxial wafer manufacturing process described above, the process of placing the silicon wafer W introduced into the growth apparatus 1 on the susceptor 4 and the process of delivering the silicon wafer W after epitaxial growth from the susceptor 4 to the transfer blade Then, the silicon wafer W is supported in contact with the lift pins 5. The portion of the back surface of the silicon wafer on which the lift pin 5 abuts is hit while the lift pin 5 ascends, and since the contact of the head is maintained, the generation of wrinkles in this portion is caused.

さらに、前記の過程およびその前後には、リフトピン5を昇降することが必須になるが、このリフトピン5の昇降動作において、リフトピン5がサセプタ4の貫通孔40周りの壁面と摺れ合う結果、発塵をまねいていた。この塵はパーティクルとなってエピタキシャル層表面に付着し、シリコンウェーハ品質を低下させるため、その抑制が望まれていた。   Furthermore, it is essential to lift and lower the lift pin 5 in the above process and before and after that, but as the lift pin 5 slides on the wall surface around the through hole 40 of the susceptor 4 in lifting and lowering operation of the lift pin 5 I was dusting. This dust is in the form of particles and adheres to the surface of the epitaxial layer to reduce the quality of the silicon wafer.

特許文献1には、リフトピンの基板と接触する面を該基板よりも低い表面硬さの材料層とすることが提案されている。この材料層としては、ガラス状の炭素が示されているが、リフトピンの基材が炭化珪素(SiC)であり、ガラス状炭素のSiCに対する密着性が弱いことから、材質の異なる基材と材料層との熱膨張差に起因した材料層の部分的な剥離を避けることができず、ウェーハの疵付きを長期にわたって保証することが難しい。   Patent Document 1 proposes that the surface of the lift pin in contact with the substrate be a material layer having a surface hardness lower than that of the substrate. As this material layer, glassy carbon is shown, but since the base material of the lift pin is silicon carbide (SiC) and adhesion of the glassy carbon to SiC is weak, the base material and the material are made of different materials. It is difficult to avoid partial peeling of the material layer due to the thermal expansion difference with the layer, and it is difficult to guarantee wafer wrinkling over a long period of time.

特許文献2には、SiCで形成されたさや部と該さや部にはめ込まれたガラス状カーボンの頭部とを備えるリフトピンが提案されている。ここでは、頭部をさや部にはめ込むために、エピタキシャル成長処理時の高熱処理によって、頭部およびさや部の材質が異なることによる熱膨張差に起因して、はめ込み部が割れてしまい使用できないおそれがある。さらに、リフトピンの昇降動作に伴ってサセプタの貫通孔周りと摺動した際の発塵の問題は解決されない。   Patent Document 2 proposes a lift pin including a sheath made of SiC and a head of glassy carbon embedded in the sheath. Here, in order to fit the head into the sheath, the inset may be broken due to the difference in thermal expansion due to the difference in the material of the head and sheath due to the high heat treatment at the time of the epitaxial growth process. is there. Furthermore, the problem of dust generation when sliding around the through hole of the susceptor as the lift pin moves up and down is not solved.

特許文献3には、プラズマCVD装置に用いるリフトピンに関して、ウェーハの支持部によるウェーハのスクラッチ欠陥を抑制するために、該支持部をウェーハより表面硬さの低い物質としたリフトピンが提案されている。該リフトピンは、低温で成長させるプラズマCVD装置に適用することから、その本体部はアノダイジング処理アルミニウム、アルミニウム酸化物、チタンまたはチタン窒化物であるが、これらの材料は、エピタキシャル成長装置のサセプタ(SiC製)より軟質である。そのために、リフトピンの昇降動作に伴ってサセプタの貫通孔周りと摺動した際に発塵を回避することができないため、エピタキシャル成長装置に適用するには支障がある。また、本体部の熱伝導はサセプタ材質(SiC)よりも低いため、リフトピンが位置する部分で温度が低下し、ウェーハ面内の温度分布が大きく崩れてしまい、形成するエピタキシャル層の厚み分布が悪化することが予想される。さらに、支持部を熱圧着法にて本体部に結合させる形態では、支持部の側周面もウェーハより低い硬度であるため、サセプタと摺動した際の発塵はより顕著になる。   Patent Document 3 proposes lift pins for use in a plasma CVD apparatus, in which the support portion is made of a material having a surface hardness lower than that of the wafer in order to suppress scratch defects of the wafer due to the support portion of the wafer. The lift pins are applied to a plasma CVD apparatus which is grown at low temperature, and the main body is anodized aluminum, aluminum oxide, titanium or titanium nitride, but these materials are susceptors (SiC made of epitaxial growth apparatus) ) Softer. For this reason, dust generation can not be avoided when sliding around the through hole of the susceptor as the lift pin moves up and down, which is problematic for application to an epitaxial growth apparatus. In addition, since the thermal conductivity of the main body is lower than that of the susceptor material (SiC), the temperature is lowered at the position where the lift pins are located, the temperature distribution in the wafer surface is largely broken, and the thickness distribution of the formed epitaxial layer is deteriorated. It is expected to do. Furthermore, in the configuration in which the support is bonded to the main body by thermocompression bonding, the side peripheral surface of the support is also lower in hardness than the wafer, so that dusting when sliding with the susceptor becomes more noticeable.

特表2011‐505691号公報JP 2011-505691 Publication 特開2003‐142407号公報JP 2003-142407 A 特表2011‐519393号公報JP 2011-519393 gazette

そこで、本発明の目的は、リフトピンによるシリコンウェーハ裏面の疵付きを回避するとともに、該リフトピンがサセプタの貫通孔周りの壁面と摺れ合うことによる発塵を抑制するための構造を、エピタキシャル成長装置用のリフトピンに与えることにある。   Therefore, it is an object of the present invention to prevent the occurrence of the sticking of the back surface of the silicon wafer by the lift pins and to suppress the dust generation due to the lift pins sliding against the wall surface around the through hole of the susceptor. It is to give to the lift pin.

発明者らは、上記課題を解決するための方途について鋭意検討した結果、リフトピンの基材をSiCとした場合に、該ピン頭部のシリコンウェーハとの接触面をファインセラミックスの被覆層とすること、そしてサセプタと摺動するピン直胴部の表面粗さを規制することが、有効であることを見出し、本発明を完成するに到った。   The inventors of the present invention have intensively studied the solution to the above problems, and when the base material of the lift pin is SiC, the contact surface of the pin head with the silicon wafer is a coating layer of fine ceramic. And, it has been found that it is effective to control the surface roughness of the pin straight body sliding with the susceptor, and the present invention has been accomplished.

即ち、本発明の要旨構成は以下の通りである。
(1)エピタキシャル成長装置内に設置するサセプタの貫通孔内を該貫通方向に移動可能に挿通され、前記サセプタに載置するシリコンウェーハを支持しながら該シリコンウェーハを前記サセプタに対して進退させるリフトピンであって、
前記シリコンシリコンウェーハと当接する頭部および前記貫通孔内に挿通される直胴部を有し、前記頭部および直胴部はSiCの基材からなり、少なくとも前記直胴部は算術平均粗さで0.2μm以下の表面粗さを有し、前記頭部の前記シリコンウェーハとの当接面が、前記シリコンウェーハの表面硬さより低い表面硬さを有するファインセラミックスの被覆層であるリフトピン。
That is, the gist configuration of the present invention is as follows.
(1) A lift pin which is movably inserted in the penetration direction in the through hole of the susceptor installed in the epitaxial growth apparatus and supports the silicon wafer mounted on the susceptor while advancing and retracting the silicon wafer with respect to the susceptor There,
And a straight body portion inserted into the through hole, the head portion and the straight body portion being made of a base material of SiC, and at least the straight body portion having an arithmetic mean roughness A lift pin having a surface roughness of 0.2 μm or less, and a contact surface of the head with the silicon wafer being a coating layer of fine ceramic having a surface hardness lower than that of the silicon wafer.

(2)前記被覆層は、窒化アルミニウム、フォルステライト、コージェライト、イットリアおよびステアタイトの何れかである、前記(1)に記載のリフトピン。 (2) The lift pin according to (1), wherein the covering layer is any of aluminum nitride, forsterite, cordierite, yttria and steatite.

(3)前記被覆層は、0.1〜200μmの厚みを有する、前記(1)または(2)に記載のリフトピン。 (3) The lift pin according to (1) or (2), wherein the covering layer has a thickness of 0.1 to 200 μm.

(4)前記(1)から(3)のいずれかに記載のリフトピンを有するエピタキシャル成長装置。 (4) The epitaxial growth apparatus which has a lift pin in any one of said (1) to (3).

(5)前記(4)に記載のエピタキシャル成長装置を用いてシリコンウェーハ上にエピタキシャル膜を成長させるエピタキシャルウェーハの製造方法。 (5) A method of manufacturing an epitaxial wafer, wherein an epitaxial film is grown on a silicon wafer using the epitaxial growth apparatus described in (4).

本発明のリフトピンをエピタキシャル成長装置に適用することによって、リフトピンによるシリコンウェーハ裏面の疵付き並びに、リフトピンの昇降に伴う発塵を抑制することができる。従って、本発明のリフトピンを用いたエピタキシャル成長装置にてエピタキシャル成長を行うことによって、ウェーハ裏面疵が少なく、かつパーティクル付着の少ない高品位なエピタキシャルウェーハを製造することが可能になる。   By applying the lift pin of the present invention to an epitaxial growth apparatus, it is possible to suppress the occurrence of the sticking of the back surface of the silicon wafer by the lift pin and the dust generation accompanying the elevation of the lift pin. Therefore, by performing epitaxial growth in the epitaxial growth apparatus using the lift pins of the present invention, it is possible to manufacture a high quality epitaxial wafer with less wafer back surface wrinkle and less particle adhesion.

エピタキシャル成長装置の断面図である。It is sectional drawing of an epitaxial growth apparatus. エピタキシャル成長装置におけるサセプタの貫通孔周りを示す断面図である。It is sectional drawing which shows the surroundings of the through-hole of the susceptor in epitaxial growth apparatus. 本発明に従うリフトピンを示す部分断面図である。FIG. 5 is a partial cross-sectional view showing a lift pin according to the present invention.

以下、図面を参照して、本発明のリフトピンについて詳しく説明する。
図3は、本発明に従うリフトピン5を示す図であり、図1に示したサセプタ4の貫通孔42に挿通される棒状の直胴部50と、該直胴部50および貫通孔40より太径の頭部51とを有する。なお、リフトピン5は、棒状の直胴部の先端にシリコンウェーハを直接支持する頭部を有するものであれば、形状は限定する必要はなく、従って、図示の形状に限定されるわけではない。
Hereinafter, lift pins of the present invention will be described in detail with reference to the drawings.
FIG. 3 is a view showing the lift pin 5 according to the present invention, and the rod-like straight body portion 50 inserted into the through hole 42 of the susceptor 4 shown in FIG. And the head 51 of the The shape of the lift pin 5 is not limited as long as the lift pin 5 has a head directly supporting a silicon wafer at the tip of a rod-like straight body, and therefore, the shape is not limited to the illustrated shape.

ここで、前記直胴部50および頭部51はSiCの基材からなり、少なくとも直胴部50は算術平均粗さで0.2μm以下の表面粗さを有し、頭部51のシリコンウェーハWとの当接面が、シリコンウェーハWの表面硬さより低い表面硬さを有するファインセラミックスの被覆層52であることが必要になる。
すなわち、リフトピン5の基材をSiCとするのは、まず、サセプタ4と同等の表面硬さを有すること、かつ後述のファインセラミックスの被覆層との密着性が良好であること、を満足するためである。
Here, the straight body 50 and the head 51 are made of a base material of SiC, and at least the straight body 50 has a surface roughness of 0.2 μm or less in arithmetic average roughness, and the silicon wafer W of the head 51 is It is necessary that the contact surface thereof be the covering layer 52 of fine ceramic having a surface hardness lower than the surface hardness of the silicon wafer W.
That is, to make the base material of the lift pin 5 be SiC, first, it is satisfied to have a surface hardness equivalent to that of the susceptor 4 and to have good adhesion with a coating layer of fine ceramic described later. It is.

特に、リフトピン5の基材をSiCとする場合、サセプタ4の貫通孔40周りと摺動する直胴部50は、その表面粗さを算術平均粗さで0.2μm以下とすることが肝要である。なぜなら、表面粗さを0.2μmRa以下とすることによって、上述したリフトピン5の昇降に伴って直胴部50が貫通孔40周りと摺動した際の、発塵が抑制されるため、パーティクルの付着影響のないエピタキシャルウェーハの製造が可能になる。   In particular, when the base material of the lift pins 5 is SiC, it is important that the surface roughness of the straight body 50 sliding around the through holes 40 of the susceptor 4 be 0.2 μm or less in arithmetic average roughness. is there. This is because, by setting the surface roughness to 0.2 μm Ra or less, dusting is suppressed when the straight barrel 50 slides around the through hole 40 as the lift pin 5 moves up and down. It is possible to manufacture an epitaxial wafer free from adhesion effects.

なお、直胴部50において表面粗さを規制するとは、直胴部50の少なくとも貫通孔40周りと摺動する領域の表面粗さを0.2μmRa以下とすればよいことであり、直胴部50全体の表面粗さを0.2μmRa以下としてもよい。なお、本発明において、「表面粗さ」とは、JIS B 0601(2001年)に規定の算術平均粗さRaを意味している。   Note that regulating the surface roughness of the straight body portion 50 means that the surface roughness of at least a region of the straight body portion 50 that slides around the through hole 40 should be 0.2 μm Ra or less, and the straight body portion The surface roughness of the entire 50 may be 0.2 μm Ra or less. In the present invention, "surface roughness" means arithmetic mean roughness Ra defined in JIS B 0601 (2001).

また、被覆層52をファインセラミックスとするのは、SiC基材に施す被覆層として、例えばガラス状炭素に比べて高い密着性を有するからである。
このファインセラミックスとしては、窒化アルミニウム、フォルステライト、コージェライト、イットリアおよびステアタイトの何れかが適している。これらのセラミックスは、いずれもシリコンウェーハWの表面硬さより低い表面硬さを有する上に、エピタキシャル気相成長雰囲気に適合している。すなわち、エピタキシャル気相成長雰囲気は最高温度1200℃でエッチングガスとしてHClを使用するが、この雰囲気に対して前記セラミックスは耐性を有するものである。
In addition, the reason why the coating layer 52 is made of fine ceramic is that the coating layer applied to the SiC substrate has higher adhesion than, for example, glassy carbon.
As the fine ceramics, any of aluminum nitride, forsterite, cordierite, yttria and steatite is suitable. Each of these ceramics has a surface hardness lower than the surface hardness of the silicon wafer W, and is compatible with the epitaxial vapor phase growth atmosphere. That is, although the epitaxial vapor phase growth atmosphere uses HCl as an etching gas at a maximum temperature of 1200 ° C., the ceramic is resistant to this atmosphere.

ちなみに、上記したセラミックスの表面硬さは、次のとおりである。いずれも、シリコンウェーハの表面硬さ:1081HV未満である。
・窒化アルミニウム:1060HV
・フォルステライト:744HV
・コージェライト:734HV
・イットリア:612HV
・ステアタイト:591HV
Incidentally, the surface hardness of the above-mentioned ceramics is as follows. Both are less than the surface hardness of 1081 HV of a silicon wafer.
・ Aluminum nitride: 1060 HV
Forsterite: 744 HV
-Cordierite: 734 HV
・ Yttria: 612 HV
Steatite: 591 HV

中でも、イットリアは、高い密着性が得られるプラズマCVD処理に適した素材であり、かつシリコンウェーハの疵付きを防止するために適当な表面硬さを有するため、被覆層52に良く適合する。   Among them, yttria is a material suitable for plasma CVD processing that can obtain high adhesion, and has a surface hardness suitable for preventing the silicon wafer from being scratched, so it is well compatible with the covering layer 52.

なお、被覆層52は、図3に示すように、頭部51のシリコンウェーハWとの当接面に限定して設ける必要がある。すなわち、サセプタ4の貫通孔40周りと接触する可能性のある、頭部51の側周面や下面にまで被覆層52を設けると、被覆層52より硬質のサセプタ4と接触し発塵をまねくことになるため、これを防ぐ必要がある。   In addition, it is necessary to limit and provide the coating layer 52 in the contact surface with the silicon wafer W of the head 51, as shown in FIG. That is, when the covering layer 52 is provided on the side peripheral surface or the lower surface of the head portion 51 which may come in contact with the periphery of the through hole 40 of the susceptor 4, it contacts the susceptor 4 harder than the covering layer 52 to cause dust generation. It is necessary to prevent this because

また、被覆層52は、化学蒸着法(CVD法)によって形成することが好ましい。なぜなら、所期する表面粗さが得やすく、密着性かつ均一性に優れる被覆層を形成できるからである。   The covering layer 52 is preferably formed by a chemical vapor deposition method (CVD method). This is because the desired surface roughness can be easily obtained, and a coating layer excellent in adhesion and uniformity can be formed.

また、被覆層52は、0.1〜200μmの厚さで形成することが好ましい。すなわち、厚みが0.1μm未満では素材硬さを被覆層において十分に発揮することが難しくなり、一方200μmを超えると、被覆層の密着性が低下し基材からの剥離をまねく、おそれがある。   The covering layer 52 is preferably formed to a thickness of 0.1 to 200 μm. That is, if the thickness is less than 0.1 μm, it is difficult to sufficiently exhibit the hardness of the material in the coating layer, while if it exceeds 200 μm, the adhesion of the coating layer is reduced to cause peeling from the substrate. .

以下、本発明の実施例について説明する。
図1に示したエピタキシャル成長装置1に、表1に示す仕様になる種々のリフトピンを適用し、上記した手順に従って、エピタキシャルウェーハを製造した。
ここで、サセプタ1は、カーボン基材の表面にSiCコートしたものを用いた。また、エピタキシャルウェーハの基板としては、ボロンドープされた直径300mmのシリコンウェーハWを用いた。
エピタキシャルウェーハの製造は、まず、原料ソースガスであるトリクロロシランガスを温度1150℃にて供給し、サセプタ1の表面に対してシリコンコートを施した。次いで、シリコンウェーハWを成長装置2内に導入し、リフトピンを用いてサセプタ4上に載置した。続いて、1150℃にて、水素ガスを供給し、水素ベークを行った後、1150℃にて、シリコンのエピタキシャル膜を4μm成長させてエピタキシャルシリコンウェーハを得た。ここで、原料ソースガスとしてはトリクロロシランガスを用い、また、ドーパントガスとしてジボランガス、キャリアガスとして水素ガスを用いた。
Hereinafter, examples of the present invention will be described.
Various lift pins having specifications shown in Table 1 were applied to the epitaxial growth apparatus 1 shown in FIG. 1, and an epitaxial wafer was manufactured according to the above-described procedure.
Here, the susceptor 1 used was a carbon substrate coated with SiC. In addition, as a substrate of the epitaxial wafer, a silicon wafer W having a diameter of 300 mm and doped with boron was used.
In the manufacture of the epitaxial wafer, first, trichlorosilane gas which is a source gas was supplied at a temperature of 1150 ° C., and the surface of the susceptor 1 was coated with silicon. Next, the silicon wafer W was introduced into the growth apparatus 2 and mounted on the susceptor 4 using lift pins. Subsequently, hydrogen gas was supplied at 1150 ° C. and hydrogen baking was performed, and then an epitaxial silicon film was grown to 4 μm at 1150 ° C. to obtain an epitaxial silicon wafer. Here, trichlorosilane gas was used as a source gas, diborane gas was used as a dopant gas, and hydrogen gas was used as a carrier gas.

種々のリフトピンを適用して上記のエピタキシャルウェーハの製造を行った。かくして得られたエピタキシャルウェーハについて、表面および裏面の品質とピン頭部の被覆層の密着性とを評価した。なお、各評価手法は次のとおりである、   Various lift pins were applied to produce the above epitaxial wafer. With respect to the epitaxial wafer thus obtained, the quality of the front and back surfaces and the adhesion of the coating layer of the pin head were evaluated. In addition, each evaluation method is as follows,

[表面品質]
得られたエピタキシャルウェーハについて、0.25μmLPD発生密度を測定した。すなわち、作製したエピタキシャルウェーハについて、ウェーハ表面検査装置(ケーエルエーテンコール社製、SP−2)を用いて、エピタキシャル層表面で観察されるサイズ0.25μm以上の表面欠陥(LPD:Light Point Defect)を評価した。この測定結果によって、発塵によるパーティクルの発生状況を評価することができる。
[Surface quality]
The density of 0.25 μmL PD generation was measured for the obtained epitaxial wafer. That is, with respect to the manufactured epitaxial wafer, a surface defect (LPD: Light Point Defect) of a size of 0.25 μm or more observed on the surface of the epitaxial layer using a wafer surface inspection apparatus (SP-2 manufactured by KEL Atencor Co., Ltd.) Was evaluated. Based on this measurement result, it is possible to evaluate the generation state of particles due to dust generation.

[裏面品質]
得られたエピタキシャルウェーハについて、リフトピン当接部のピンマーク強度として、ウェーハ表面検査装置(ケーエルエーテンコール社製、SP−2)を用いて、リフトピン接触領域における、レーザー反射の設定値以上の散乱強度を有する領域の面積を測定し、ウェーハ裏面のリフトピン起因の疵付きを評価した。
[Back side quality]
For the obtained epitaxial wafer, scattering of the laser reflection setting value or more in the lift pin contact area is performed using a wafer surface inspection device (SP-2 manufactured by KEL Aitcor Co., Ltd.) as the pin mark strength of the lift pin contact portion. The area of the area having the strength was measured to evaluate wrinkles caused by lift pins on the back surface of the wafer.

[被覆層密着性]
サセプタに取付ける前のリフトピン頭部への被覆層形成量と、実際にサセプタに取り付けてウェーハ裏面への接触支持操作を100回繰り返し実施した後のリフトピン頭部の被覆層残量との比率を密着性の指標とした。被覆層厚みの測定は、Gaイオンビームを用いたFIB加工により、ウェーハ裏面と接触するリフトピン頭部の被覆層厚み方向に切開処理した後、切開断面を走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて観察評価して被覆層厚みを測定した。
[Cover layer adhesion]
The ratio between the coating layer formation amount on the lift pin head before attaching to the susceptor and the coating layer remaining amount of the lift pin head after performing the contact support operation on the wafer backside actually attached to the susceptor repeatedly 100 times It was used as a sex indicator. The thickness of the coating layer is measured by FIB processing using a Ga ion beam after cutting the covering layer in the thickness direction of the lift pin head in contact with the back surface of the wafer, and then cutting the cut section with a scanning electron microscope (SEM: Scanning Electron Microscope) The thickness of the coating layer was measured by observation and evaluation using

Figure 0006520050
Figure 0006520050

なお、被覆層の材質をフォルステライト、コージェライト、ステアタイトに変更して同様の試験を行ったところ、表1におけるNo.4および5のAlN被覆層の場合とほぼ同様の結果が得られた。   In addition, when the material of the coating layer was changed to forsterite, cordierite, steatite and the same test was conducted, No. 1 in Table 1 was obtained. Similar results were obtained with the 4 and 5 AlN coatings.

1 エピタキシャル成長装置
2 エピタキシャル膜形成室
4 サセプタ
5 リフトピン
6 昇降シャフト
W シリコンウェーハ
11 上部ドーム
12 下部ドーム
13 ドーム取付体
40 サセプタ回転部
41 サセプタサポートシャフト
42 貫通孔
50 頭部
51 直胴部
52 被覆層
Reference Signs List 1 epitaxial growth apparatus 2 epitaxial film forming chamber 4 susceptor 5 lift pin 6 lift shaft W silicon wafer 11 upper dome 12 lower dome 13 dome mounting body 40 susceptor rotating portion 41 susceptor support shaft 42 through hole 50 head 51 straight body portion 52 covering layer

Claims (3)

エピタキシャル成長装置内に設置するサセプタの貫通孔内を該貫通方向に移動可能に挿通され、前記サセプタに載置するシリコンウェーハを支持しながら該シリコンウェーハを前記サセプタに対して進退させるリフトピンであって、
前記シリコンシリコンウェーハと当接する頭部および前記貫通孔内に挿通される直胴部を有し、前記頭部および直胴部はSiCの基材からなり、少なくとも前記直胴部は算術平均粗さで0.2μm以下の表面粗さを有し、前記頭部の前記シリコンウェーハとの当接面が、前記シリコンウェーハの表面硬さより低い表面硬さを有するファインセラミックスの被覆層であり、
前記被覆層は、窒化アルミニウム、フォルステライト、コージェライト、イットリアおよびステアタイトの何れかであり、
前記被覆層は、0.1〜200μmの厚みを有するリフトピン。
A lift pin which is movably inserted in the through direction in a through hole of a susceptor installed in an epitaxial growth apparatus and supports the silicon wafer mounted on the susceptor while advancing and retracting the silicon wafer relative to the susceptor.
And a straight body portion inserted into the through hole, the head portion and the straight body portion being made of a base material of SiC, and at least the straight body portion having an arithmetic mean roughness in having a surface roughness of less than 0.2 [mu] m, the contact surface between the silicon wafer of the head, Ri coating layer der of fine ceramics having a surface hardness lower than the surface hardness of the silicon wafer,
The covering layer is any of aluminum nitride, forsterite, cordierite, yttria and steatite,
The coating layer, that have a thickness of 0.1~200μm lift pins.
請求項1に記載のリフトピンを有するエピタキシャル成長装置。 An epitaxial growth apparatus having the lift pin according to claim 1 . 請求項に記載のエピタキシャル成長装置を用いてシリコンウェーハ上にエピタキシャル膜を成長させるエピタキシャルウェーハの製造方法。

A method of manufacturing an epitaxial wafer, wherein an epitaxial film is grown on a silicon wafer using the epitaxial growth apparatus according to claim 2 .

JP2014223208A 2014-10-31 2014-10-31 Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer Active JP6520050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014223208A JP6520050B2 (en) 2014-10-31 2014-10-31 Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014223208A JP6520050B2 (en) 2014-10-31 2014-10-31 Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2016092130A JP2016092130A (en) 2016-05-23
JP6520050B2 true JP6520050B2 (en) 2019-05-29

Family

ID=56016364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014223208A Active JP6520050B2 (en) 2014-10-31 2014-10-31 Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6520050B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435992B2 (en) * 2015-05-29 2018-12-12 株式会社Sumco Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus
WO2018142788A1 (en) * 2017-02-02 2018-08-09 株式会社Sumco Lift pin, epitaxial growth device using said lift pin, and silicon epitaxial wafer manufacturing method
CN109216254A (en) * 2017-06-30 2019-01-15 上海新昇半导体科技有限公司 Wafer thimble and forming method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964158A (en) * 1995-08-29 1997-03-07 Toshiba Mach Co Ltd Sample lifting apparatus
JP3931578B2 (en) * 2001-03-30 2007-06-20 信越半導体株式会社 Vapor growth equipment
CN100367485C (en) * 2003-04-21 2008-02-06 东京毅力科创株式会社 Device for applying semiconductor treatment to treatment subject substrate
KR100818842B1 (en) * 2006-12-27 2008-04-01 주식회사 실트론 Wafer support pin in capable of preventing slip during thermal treatment to wafer and thermal treatment method to wafer
NL1034780C2 (en) * 2007-11-30 2009-06-03 Xycarb Ceramics B V Device for layerally depositing different materials on a semiconductor substrate as well as a lifting pin for use in such a device.
KR20100100269A (en) * 2009-03-06 2010-09-15 주식회사 코미코 Lift pin and apparatus for processing a wafer including the same

Also Published As

Publication number Publication date
JP2016092130A (en) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6288371B2 (en) Susceptor, epitaxial growth apparatus, and epitaxial wafer
JP6507573B2 (en) Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer
KR102262311B1 (en) A lift pin, an epitaxial growth apparatus using the lift pin, and a method for manufacturing a silicon epitaxial wafer
JP6435992B2 (en) Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus
WO2016174859A1 (en) Susceptor and epitaxial growth device
JP6520050B2 (en) Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer
US10619267B2 (en) Diamond substrate
US10351949B2 (en) Vapor phase growth method
US20220170153A1 (en) Chemical vapor deposition apparatus and method of forming film
JP6451508B2 (en) Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus
JP6844529B2 (en) Epitaxial wafer manufacturing method and epitaxial wafer
KR102652637B1 (en) Film formation method and film formation equipment
TW202339093A (en) WAFER LIFT PIN AND SiC FILM COATED GLASSY CARBON MATERIAL
JP2011119391A (en) Susceptor for epitaxial growth, and epitaxial growth device using the susceptor
JP6149796B2 (en) Epitaxial growth equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250