JP6519236B2 - Receiver - Google Patents

Receiver Download PDF

Info

Publication number
JP6519236B2
JP6519236B2 JP2015046116A JP2015046116A JP6519236B2 JP 6519236 B2 JP6519236 B2 JP 6519236B2 JP 2015046116 A JP2015046116 A JP 2015046116A JP 2015046116 A JP2015046116 A JP 2015046116A JP 6519236 B2 JP6519236 B2 JP 6519236B2
Authority
JP
Japan
Prior art keywords
metal pattern
node
diode
antenna
antenna metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015046116A
Other languages
Japanese (ja)
Other versions
JP2016167686A (en
Inventor
佐藤　優
優 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015046116A priority Critical patent/JP6519236B2/en
Publication of JP2016167686A publication Critical patent/JP2016167686A/en
Application granted granted Critical
Publication of JP6519236B2 publication Critical patent/JP6519236B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Aerials (AREA)
  • Support Of Aerials (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、受信装置に関する。   The present invention relates to a receiver.

第１のダイオードのカソードと第２のダイオードのカソードを接続し、第１のダイオードのアノードをアンテナの給電点に接続し、第２のダイオードのアノードを高周波的に接地したマイクロ波検波給電回路が知られている（特許文献１参照）。マイクロ波検波給電回路は、低域通過フィルタを介して、第１及び第２のダイオードのカソードより得られた検波電圧から電源供給を行う。   A microwave detection feeding circuit in which the cathode of the first diode and the cathode of the second diode are connected, the anode of the first diode is connected to the feeding point of the antenna, and the anode of the second diode is grounded in a high frequency manner It is known (refer patent document 1). The microwave detection feed circuit supplies power from the detection voltage obtained from the cathodes of the first and second diodes via a low pass filter.

また、誘電体基板の裏面に形成されたグランド導体と、誘電体基板の表面に形成されたアンテナ素子となる第１の平面導体と、誘電体基板の表面に形成されたアンテナ素子となる第２の平面導体とを有するパッチアンテナ装置が知られている（特許文献２参照）。スイッチ素子は、第１の出力端子が第１の平面導体と接続され、第２の出力端子が第２の平面導体と接続される。インダクタ素子は、一端が第２の平面導体と接続され、他端がグランド導体と接続される。給電線は、内部導体が第１の平面導体と接続され、外部導体がグランド導体と接続される。パッチアンテナ装置は、スイッチ素子のオン／オフ制御により、第１の平面導体と第２の平面導体とを電気的に切断又は接続する。   Further, a ground conductor formed on the back surface of the dielectric substrate, a first planar conductor serving as an antenna element formed on the surface of the dielectric substrate, and a second conductor serving as an antenna element formed on the surface of the dielectric substrate There is known a patch antenna device having a planar conductor of (1) (see Patent Document 2). The switch element has a first output terminal connected to the first planar conductor and a second output terminal connected to the second planar conductor. One end of the inductor element is connected to the second plane conductor, and the other end is connected to the ground conductor. In the feeder, the inner conductor is connected to the first planar conductor, and the outer conductor is connected to the ground conductor. The patch antenna device electrically disconnects or connects the first planar conductor and the second planar conductor by on / off control of the switch element.

また、直線偏波用パッチアンテナ素子と、直線偏波用パッチアンテナ素子に互いに直交する方向から取り付けた二つの給電回路とを有する直線偏波受信用アンテナが知られている（特許文献３参照）。第１及び第２のインピーダンス回路網は、給電回路の各々に対してパッチアンテナ素子からパッチアンテナ素子に結合させる電波の略１／４波長の長さとなる位置に設けられる。第１のインピーダンス回路網を短絡状態として他方の第２のインピーダンス回路網を設けた給電回路から直線偏波信号を取り出す。第２のインピーダンス回路網を短絡状態として他方の第１のインピーダンス回路網を設けた給電回路から直線偏波信号に対して交差偏波となる直線偏波信号を取り出す。   There is also known a linearly polarized wave receiving antenna having a linearly polarized patch antenna element and two feeding circuits attached to the linearly polarized patch antenna element in directions orthogonal to each other (see Patent Document 3). . The first and second impedance networks are provided at positions corresponding to about 1/4 wavelength of radio waves to be coupled from the patch antenna element to the patch antenna element for each of the feeding circuits. A linearly polarized signal is taken out from a feeding circuit provided with the other second impedance network while the first impedance network is short-circuited. The second impedance network is short-circuited, and a linearly polarized signal that is cross polarized with respect to the linearly polarized signal is extracted from the feeding circuit provided with the other first impedance network.

特開平７−２３１５８５号公報JP 7-231585 A 特開平１０−１９０３４７号公報Unexamined-Japanese-Patent No. 10-190347 特開平７−１７６９４２号公報Japanese Patent Application Laid-Open No. 7-176942

本発明の目的は、新たな方式の検波を行うことができる受信装置を提供することである。   An object of the present invention is to provide a receiver capable of performing detection of a new scheme.

受信装置は、アンテナ金属パターンと、グランド金属パターンと、前記アンテナ金属パターン及び前記グランド金属パターンに接続される検波回路とを有し、前記検波回路は、出力端子と、前記アンテナ金属パターンの第１のノード及び前記グランド金属パターン間に接続される第１のダイオードと、前記アンテナ金属パターンの第２のノード及び前記出力端子間に接続されるインダクタと、前記出力端子及び前記グランド金属パターン間に接続される容量と、前記アンテナ金属パターンの第３のノード及び前記グランド金属パターン間に接続される第２のダイオードとを有し、前記第１のノード及び前記第２のノードの間隔は、前記第２のノード及び前記第３のノードの間隔と同じである。
また、受信装置は、アンテナ金属パターンと、グランド金属パターンと、前記アンテナ金属パターン及び前記グランド金属パターンに接続される検波回路とを有し、前記検波回路は、出力端子と、前記アンテナ金属パターンの第１のノード及び前記グランド金属パターン間に接続される第１のダイオードと、前記アンテナ金属パターンの第２のノード及び前記出力端子間に接続されるインダクタと、前記出力端子及び前記グランド金属パターン間に接続される容量と、前記アンテナ金属パターンの第３のノード及び前記グランド金属パターン間に接続される第２のダイオードとを有し、前記第１のノードの電圧及び前記第２のノードの電圧は、相互に位相が反転した電圧である。 The receiving device includes an antenna metal pattern, a ground metal pattern, and a detection circuit connected to the antenna metal pattern and the ground metal pattern, the detection circuit includes an output terminal, and the first of the antenna metal patterns. A first diode connected between the node and the ground metal pattern, an inductor connected between the second node of the antenna metal pattern and the output terminal, and a connection between the output terminal and the ground metal pattern a capacitance, said to have a third node and a second diode connected between the ground metal pattern of the antenna metal pattern, the interval between the first node and the second node, the first The distance between the second node and the third node is the same .
Further, the receiving device includes an antenna metal pattern, a ground metal pattern, and a detection circuit connected to the antenna metal pattern and the ground metal pattern, and the detection circuit includes an output terminal and the antenna metal pattern. A first diode connected between the first node and the ground metal pattern, an inductor connected between the second node of the antenna metal pattern and the output terminal, and between the output terminal and the ground metal pattern And a second diode connected between the third node of the antenna metal pattern and the ground metal pattern, the voltage of the first node and the voltage of the second node. Are voltages whose phases are reversed to each other.

新たな方式により、アンテナ金属パターンにより受信した信号に対する検波電圧を出力端子から出力することができる。   The detection voltage for the signal received by the antenna metal pattern can be output from the output terminal by the new method.

図１（Ａ）は第１の実施形態による受信装置の構成例を示す斜視図であり、図１（Ｂ）は図１（Ａ）の受信装置の断面図である。FIG. 1A is a perspective view showing a configuration example of a receiving apparatus according to the first embodiment, and FIG. 1B is a cross-sectional view of the receiving apparatus of FIG. 図２は、アンテナ金属パターンの電界強度を示す図である。FIG. 2 is a diagram showing the electric field strength of the antenna metal pattern. 図３（Ａ）〜（Ｃ）は、検波回路を示す図である。FIGS. 3A to 3C are diagrams showing a detection circuit. 図４は、図３（Ａ）の検波回路を含む受信装置の構成例を示す斜視図である。FIG. 4 is a perspective view showing a configuration example of a receiving device including the detection circuit of FIG. 3 (A). 図５は、図３（Ａ）のノード及び出力端子の１周期の電圧波形を示すタイムチャートである。FIG. 5 is a time chart showing a voltage waveform of one cycle of the node and the output terminal of FIG. 3A. 図６は、第２の実施形態による受信装置の構成例を示す図である。FIG. 6 is a diagram showing an exemplary configuration of a receiving apparatus according to the second embodiment. 図７は、第３の実施形態による受信装置の構成例を示す図である。FIG. 7 is a diagram showing an exemplary configuration of a receiving device according to the third embodiment. 図８（Ａ）は第４の実施形態による検波回路の構成例を示す回路図あり、図８（Ｂ）は図８（Ａ）のノード及び出力端子の１周期の電圧波形を示すタイムチャートである。FIG. 8A is a circuit diagram showing a configuration example of a detection circuit according to the fourth embodiment, and FIG. 8B is a time chart showing a voltage waveform of one cycle of a node and an output terminal of FIG. is there.

（第１の実施形態）
図１（Ａ）は第１の実施形態による受信装置１００の構成例を示す斜視図であり、図１（Ｂ）は図１（Ａ）の受信装置１００の線１０７に沿った断面図である。受信装置１００は、誘電体基板１０８と、アンテナ金属パターン１０１と、グランド金属パターン１０２とを有する。アンテナ金属パターン１０１は、四角形（長方形）パターンの不平衡アンテナ（パッチアンテナ）であり、誘電体基板１０８の第１の面（表面）に形成される。グランド金属パターン１０２は、誘電体基板１０８の第１の面（表面）とは異なる第２の面（裏面）の全面に形成される。アンテナ金属パターン１０１は、高周波数の無線信号を受信する。 First Embodiment
FIG. 1A is a perspective view showing a configuration example of the receiving device 100 according to the first embodiment, and FIG. 1B is a cross-sectional view of the receiving device 100 of FIG. 1A along the line 107. . The receiver 100 has a dielectric substrate 108, an antenna metal pattern 101, and a ground metal pattern 102. The antenna metal pattern 101 is a square (rectangular) pattern unbalanced antenna (patch antenna), and is formed on the first surface (surface) of the dielectric substrate 108. The ground metal pattern 102 is formed on the entire surface of the second surface (rear surface) different from the first surface (front surface) of the dielectric substrate 108. The antenna metal pattern 101 receives a high frequency radio signal.

誘電体基板１０８は、検波回路として、第１のダイオード１０３ａ及び第２のダイオード１０３ｂを有する。第１のダイオード１０３ａのアノードはアンテナ金属パターン１０１のノード１０４ａに接続され、第１のダイオード１０３ａのカソードはグランド金属パターン１０２のノード１０５ａに接続される。第２のダイオード１０３ｂのアノードはアンテナ金属パターン１０１のノード１０４ｂに接続され、第２のダイオード１０３ｂのカソードはグランド金属パターン１０２のノード１０５ｂに接続される。   The dielectric substrate 108 has a first diode 103 a and a second diode 103 b as a detection circuit. The anode of the first diode 103 a is connected to the node 104 a of the antenna metal pattern 101, and the cathode of the first diode 103 a is connected to the node 105 a of the ground metal pattern 102. The anode of the second diode 103 b is connected to the node 104 b of the antenna metal pattern 101, and the cathode of the second diode 103 b is connected to the node 105 b of the ground metal pattern 102.

ノード１０４ａは、図１（Ａ）のアンテナ金属パターン１０１の第１の辺（下辺）の中央部に位置する。ノード１０４ｂは、図１（Ａ）のアンテナ金属パターン１０１の第１の辺（下辺）に対向する第２の辺（上辺）の中央部に位置する。ノード１０４ａ及び１０４ｂの間隔は、アンテナ金属パターン１０１が受信する信号の波長λの１／２の長さである。   The node 104 a is located at the central portion of the first side (lower side) of the antenna metal pattern 101 of FIG. 1 (A). The node 104 b is located at the center of a second side (upper side) opposite to the first side (lower side) of the antenna metal pattern 101 of FIG. 1A. The distance between the nodes 104a and 104b is half the wavelength λ of the signal received by the antenna metal pattern 101.

線１０７は、ノード１０４ａ及び１０４ｂを通る直線である。アンテナ金属パターン１０１は、図１（Ａ）の下半分のアンテナ金属パターン１０１ａ及び図１（Ａ）の上半分のアンテナ金属パターン１０１ｂを有する。アンテナ金属パターン１０１ａの線１０７上の長さは、λ／４である。アンテナ金属パターン１０１ｂの線１０７上の長さも、λ／４である。   Line 107 is a straight line passing through nodes 104a and 104b. The antenna metal pattern 101 has an antenna metal pattern 101a in the lower half of FIG. 1 (A) and an antenna metal pattern 101b in the upper half of FIG. 1 (A). The length of the antenna metal pattern 101a on the line 107 is λ / 4. The length of the antenna metal pattern 101b on the line 107 is also λ / 4.

アンテナ金属パターン１０１は、線１０７と同じ方向１０６の電波信号を受信する。ノード１０４ａ及び１０４ｂの間隔はλ／２であるので、ノード１０４ａの電圧とノード１０４ｂの電圧との位相差は１８０度である。すなわち、ノード１０４ａの電圧及びノード１０４ｂの電圧は、相互に位相が反転した電圧である。   The antenna metal pattern 101 receives a radio signal in the same direction 106 as the line 107. Since the distance between the nodes 104a and 104b is λ / 2, the phase difference between the voltage of the node 104a and the voltage of the node 104b is 180 degrees. That is, the voltage of the node 104a and the voltage of the node 104b are voltages whose phases are reversed to each other.

図２は、アンテナ金属パターン１０１のノード１０４ａ及び１０４ｂを結ぶ直線上の電界強度２０１を示す図である。ノード１０４ａ側の電界強度２０１が正である場合には、ノード１０４ｂ側の電界強度２０１が負になる。逆に、ノード１０４ａ側の電界強度が負である場合には、ノード１０４ｂ側の電界強度が正になる。また、アンテナ金属パターン１０１において、ノード１０４ａ及び１０４ｂを結ぶ直線１０７に対して垂直方向の直線上では、ノード１０４ａ及び１０４ｂを含む中央部が最大の電界強度となる。   FIG. 2 is a diagram showing the electric field intensity 201 on the straight line connecting the nodes 104 a and 104 b of the antenna metal pattern 101. When the electric field intensity 201 on the node 104 a side is positive, the electric field intensity 201 on the node 104 b side is negative. Conversely, when the electric field strength on the node 104 a side is negative, the electric field strength on the node 104 b side is positive. In the antenna metal pattern 101, the central portion including the nodes 104a and 104b has the maximum electric field strength on the straight line in the direction perpendicular to the straight line 107 connecting the nodes 104a and 104b.

ノード１０４ａ及び１０４ｂの位置について説明する。電界強度２０１は、ノード１０４ａ及び１０４ｂを結ぶ直線上において、アンテナ金属パターン１０１の一端のノード１０４ａが最大となり、アンテナ金属パターン１０１の他端のノード１０４ｂが最小となる。第１のダイオード１０３ａ及び第２のダイオード１０３ｂは、電圧の絶対値が大きい位置のノード１０４ａ及び１０４ｂに接続するのが好適である。したがって、ノード１０４ａ及び１０４ｂは、アンテナ金属パターン１０１の端又は端の近くに設けることが望ましい。ノード１０４ａ及び１０４ｂは、アンテナ金属パターン１０１の中で電圧振幅の変化が最も大きい地点のノードであることが好ましい。ちなみに、ノード１０４ａ及び１０４ｂ間の直線の中心点は、常に電界強度が０となるので、ダイオードを配置しても検波に寄与しない。   The positions of the nodes 104a and 104b will be described. In the electric field strength 201, the node 104a at one end of the antenna metal pattern 101 is maximum and the node 104b at the other end of the antenna metal pattern 101 is minimum on the straight line connecting the nodes 104a and 104b. The first diode 103a and the second diode 103b are preferably connected to the nodes 104a and 104b at positions where the absolute value of the voltage is large. Therefore, it is desirable that the nodes 104 a and 104 b be provided at or near the end of the antenna metal pattern 101. Nodes 104 a and 104 b are preferably nodes of the antenna metal pattern 101 at which the change in voltage amplitude is the largest. Incidentally, the central point of the straight line between the nodes 104a and 104b always has an electric field strength of 0, so that even if a diode is arranged, it does not contribute to detection.

図１（Ｂ）の誘電体基板１０８は、図３（Ａ）の検波回路を有する。図３（Ａ）は、誘電体基板１０８内の検波回路の構成例を示す回路図である。検波回路は、第１のダイオード１０３ａ及び第２のダイオード１０３ｂの他、インダクタ３０１、容量３０２及び出力端子Ｖｄｅｔを有する。   The dielectric substrate 108 of FIG. 1 (B) has the detection circuit of FIG. 3 (A). FIG. 3A is a circuit diagram showing a configuration example of a detection circuit in the dielectric substrate 108. As shown in FIG. The detection circuit includes an inductor 301, a capacitor 302, and an output terminal Vdet, in addition to the first diode 103a and the second diode 103b.

アンテナ金属パターン１０１ａ及び１０１ｂは、図１（Ａ）のアンテナ金属パターン１０１に対応する。ノード３０３は、アンテナ金属パターン１０１ａ及び１０１ｂの境界のノードである。アンテナ金属パターン１０１ａのノード１０４ａ及び３０３の間隔は、λ／４の長さである。アンテナ金属パターン１０１ｂのノード１０４ｂ及び３０３の間隔も、λ／４の長さである。ノード１０４ａ及び１０４ｂの間隔は、λ／２である。   The antenna metal patterns 101a and 101b correspond to the antenna metal pattern 101 of FIG. 1 (A). The node 303 is a node at the boundary between the antenna metal patterns 101a and 101b. The distance between the nodes 104 a and 303 of the antenna metal pattern 101 a is λ / 4 long. The distance between the nodes 104b and 303 of the antenna metal pattern 101b is also λ / 4 long. The spacing between nodes 104a and 104b is λ / 2.

第１のダイオード１０３ａのアノードはアンテナ金属パターン１０１ａのノード１０４ａに接続され、第１のダイオード１０３ａのカソードはグランド金属パターン１０２に接続される。第２のダイオード１０３ｂのアノードはアンテナ金属パターン１０１ｂのノード１０４ｂに接続され、第２のダイオード１０３ｂのカソードはグランド金属パターン１０２に接続される。インダクタ３０１は、ノード３０３及び出力端子Ｖｄｅｔ間に接続される。容量３０２は、出力端子Ｖｄｅｔ及びグランド金属パターン１０２間に接続される。   The anode of the first diode 103 a is connected to the node 104 a of the antenna metal pattern 101 a, and the cathode of the first diode 103 a is connected to the ground metal pattern 102. The anode of the second diode 103 b is connected to the node 104 b of the antenna metal pattern 101 b, and the cathode of the second diode 103 b is connected to the ground metal pattern 102. The inductor 301 is connected between the node 303 and the output terminal Vdet. A capacitor 302 is connected between the output terminal Vdet and the ground metal pattern 102.

高周波数の無線の信号ＲＦｉｎは、アンテナ１０１のノード１０４ａに入力される。ノード１０４ａの信号は、アンテナ金属パターン１０１ａ及び１０１ｂを介して、ノード１０４ｂに到達する。ノード１０４ａ及び１０４ｂの間隔はλ／２であるので、ノード１０４ｂの信号は、ノード１０４ａの信号に対して１８０度遅延した信号になる。すなわち、ノード１０４ａの信号及びノード１０４ｂの信号は、相互に位相が反転した信号である。   The high frequency radio signal RFin is input to the node 104 a of the antenna 101. The signal at node 104a arrives at node 104b via antenna metal patterns 101a and 101b. Since the distance between nodes 104a and 104b is λ / 2, the signal at node 104b is a signal delayed 180 degrees with respect to the signal at node 104a. That is, the signal of the node 104a and the signal of the node 104b are signals whose phases are inverted to each other.

図４は、図３（Ａ）の検波回路を含む受信装置１００の構成例を示す斜視図である。ノード３０３は、直線１０７に対する垂直２等分線上に設けられる。インダクタ３０１は、線路の寄生インダクタでもよい。ノード１０４ａ及び３０３の間隔は、ノード１０４ｂ及び３０３の間隔と同じである。上記のように、アンテナ１０１が信号ＲＦｉｎを受信しているとき、上記の垂直２等分線上では電界強度が０となる。したがって、インダクタ３０１に接続するノード３０３を上記の垂直２等分線上に設けても高周波的には影響を与えない。   FIG. 4 is a perspective view showing a configuration example of the receiving device 100 including the detection circuit of FIG. 3 (A). The node 303 is provided on a perpendicular bisector to the straight line 107. The inductor 301 may be a parasitic inductor of a line. The spacing between nodes 104a and 303 is the same as the spacing between nodes 104b and 303. As described above, when the antenna 101 receives the signal RFin, the electric field strength is 0 on the vertical bisector. Therefore, even if node 303 connected to inductor 301 is provided on the above-mentioned vertical bisector, it does not affect high frequency.

図５は、図３（Ａ）のノード１０４ａ，１０４ｂ及び出力端子Ｖｄｅｔの１周期の電圧波形を示すタイムチャートである。ノード１０４ａの電圧及びノード１０４ｂの電圧は、相互に位相が反転した電圧である。時刻ｔ１〜ｔ２では、ノード１０４ａの電圧は正値であり、ノード１０４ｂの電圧は負値である。これに対し、時刻ｔ２〜ｔ３では、ノード１０４ａの電圧は負値であり、ノード１０４ｂの電圧は正値である。   FIG. 5 is a time chart showing a voltage waveform of one cycle of the nodes 104a and 104b and the output terminal Vdet in FIG. 3A. The voltage of the node 104a and the voltage of the node 104b are voltages whose phases are reversed to each other. From time t1 to t2, the voltage of the node 104a is a positive value, and the voltage of the node 104b is a negative value. On the other hand, at time t2 to t3, the voltage of the node 104a is a negative value, and the voltage of the node 104b is a positive value.

図３（Ｂ）は、図５の時刻ｔ１〜ｔ２における図３（Ａ）の検波回路の動作を説明するための等価回路図である。ノード１０４ｂの電圧は負値であるので、第２のダイオード１０３ｂはオフ状態になる。したがって、ノード１０４ｂは、第２のダイオード１０３ｂに対して切断され、オープン状態になる。これに対し、ノード１０４ａの電圧は正値であるので、第１のダイオード１０３ａはオン状態になり、容量３０２から、インダクタ３０１、アンテナ金属パターン１０１ａ及び第１のダイオード１０３ａを介して、グランド金属パターン１０２に電流３０４が流れる。その結果、容量３０２の出力端子Ｖｄｅｔ側の電極は、負電荷が蓄積され、負の電圧になる。インダクタ３０１及び容量３０２は、ローパスフィルタであるので、出力端子Ｖｄｅｔの電圧は、直流の負の電圧Ｖｎになる。第１のダイオード１０３ａの整流及びローパスフィルタにより、出力端子Ｖｄｅｔは、ノード１０４ａの電圧に対する検波電圧Ｖｎを出力する。   FIG. 3B is an equivalent circuit diagram for explaining the operation of the detection circuit of FIG. 3A at times t1 to t2 of FIG. Since the voltage at node 104b is negative, the second diode 103b is turned off. Therefore, the node 104b is disconnected to the second diode 103b and becomes open. On the other hand, since the voltage of the node 104a is a positive value, the first diode 103a is turned on, and the ground metal pattern from the capacitor 302 through the inductor 301, the antenna metal pattern 101a and the first diode 103a. A current 304 flows in 102. As a result, a negative charge is accumulated at the electrode on the output terminal Vdet side of the capacitor 302 to become a negative voltage. Since the inductor 301 and the capacitor 302 are low pass filters, the voltage of the output terminal Vdet becomes a direct current negative voltage Vn. The output terminal Vdet outputs the detected voltage Vn with respect to the voltage of the node 104a by the rectification and low-pass filter of the first diode 103a.

図３（Ｃ）は、図５の時刻ｔ２〜ｔ３における図３（Ａ）の検波回路の動作を説明するための等価回路図である。ノード１０４ａの電圧は負値であるので、第１のダイオード１０３ａはオフ状態になる。したがって、ノード１０４ａは、第１のダイオード１０３ａに対して切断され、オープン状態になる。これに対し、ノード１０４ｂの電圧は正値であるので、第２のダイオード１０３ｂはオン状態になり、容量３０２から、インダクタ３０１、アンテナ金属パターン１０１ｂ及び第２のダイオード１０３ｂを介して、グランド金属パターン１０２に電流３０５が流れる。その結果、容量３０２の出力端子Ｖｄｅｔ側の電極は、負電荷が蓄積され、負の電圧になる。インダクタ３０１及び容量３０２は、ローパスフィルタであるので、出力端子Ｖｄｅｔの電圧は、直流の負の電圧Ｖｎになる。第２のダイオード１０３ｂの整流及びローパスフィルタにより、出力端子Ｖｄｅｔは、ノード１０４ｂの電圧に対する検波電圧Ｖｎを出力する。   FIG. 3C is an equivalent circuit diagram for explaining the operation of the detection circuit of FIG. 3A at times t2 to t3 of FIG. Since the voltage at node 104a is negative, the first diode 103a is turned off. Therefore, the node 104a is disconnected to the first diode 103a and becomes open. On the other hand, since the voltage of the node 104b is a positive value, the second diode 103b is turned on, and the capacitor 302 is connected to the ground metal pattern via the inductor 301, the antenna metal pattern 101b and the second diode 103b. A current 305 flows in 102. As a result, a negative charge is accumulated at the electrode on the output terminal Vdet side of the capacitor 302 to become a negative voltage. Since the inductor 301 and the capacitor 302 are low pass filters, the voltage of the output terminal Vdet becomes a direct current negative voltage Vn. The output terminal Vdet outputs the detected voltage Vn with respect to the voltage of the node 104b by the rectification and low pass filter of the second diode 103b.

以上のように、受信装置１００は、アンテナ金属パターン１０１により受信した信号に対して、第１のダイオード１０３ａ及び第２のダイオード１０３ｂにより全波整流し、出力端子Ｖｄｅｔから検波電圧Ｖｎを出力することができる。検波回路は、高周波数の信号ＲＦｉｎの大きさを示す直流の電圧Ｖｎを出力する。   As described above, the receiving device 100 performs full-wave rectification on the signal received by the antenna metal pattern 101 by the first diode 103a and the second diode 103b, and outputs the detected voltage Vn from the output terminal Vdet. Can. The detection circuit outputs a DC voltage Vn indicating the magnitude of the high frequency signal RFin.

なお、本実施形態の受信装置１００は、図３（Ｂ）のように、第２のダイオード１０３ｂを削除してもよい。その場合、上記のように、第１のダイオード１０３ａの半波整流により、時刻ｔ１〜ｔ２で検波を行い、時刻ｔ２〜ｔ３では検波を行わないことになる。   Note that the receiving device 100 according to the present embodiment may omit the second diode 103b as shown in FIG. 3 (B). In that case, as described above, detection is performed at time t1 to t2 by half-wave rectification of the first diode 103a, and detection is not performed at time t2 to t3.

また、本実施形態の受信装置１００は、図３（Ｃ）のように、第１のダイオード１０３ａを削除してもよい。その場合、上記のように、第２のダイオード１０３ｂの半波整流により、時刻ｔ１〜ｔ２で検波を行わず、時刻ｔ２〜ｔ３で検波を行うことになる。   In addition, the receiving device 100 according to the present embodiment may omit the first diode 103a as shown in FIG. 3C. In that case, as described above, due to the half-wave rectification of the second diode 103b, detection is not performed at time t1 to t2, and detection is performed at time t2 to t3.

ただし、図３（Ａ）のように、第１のダイオード１０３ａ及び第２のダイオード１０３ｂの両方を設けることにより、検波電圧Ｖｎの絶対値が大きくなり、高効率かつ高感度の検波を行うことができる。   However, as shown in FIG. 3A, by providing both the first diode 103a and the second diode 103b, the absolute value of the detection voltage Vn becomes large, and high efficiency and high sensitivity detection can be performed. it can.

また、平衡アンテナを用いた受信装置は、平衡アンテナと検波回路が別になり、サイズが大きくなってしまう課題がある。本実施形態の受信装置１００は、不平衡アンテナを用いることにより、不平衡アンテナ及び検波回路を一体化し、サイズを小さくすることができる。また、不平衡アンテナを用いた場合には、１個のダイオードによる半波整流の検波は可能であったが、それでは検波効率及び検波感度が低くなる課題があった。本実施形態は、不平衡アンテナを用いた場合にも、２個のダイオード１０３ａ及び１０３ｂによる全波整流の検波が可能になるので、検波効率及び検波感度を向上させることができる。   In addition, a receiving apparatus using a balanced antenna has a problem that the balanced antenna and the detection circuit become separate, and the size becomes large. The receiving apparatus 100 according to the present embodiment can integrate the unbalanced antenna and the detection circuit and reduce the size by using the unbalanced antenna. In the case of using an unbalanced antenna, detection of half-wave rectification with one diode was possible, but with this, there was a problem that the detection efficiency and the detection sensitivity become low. In this embodiment, even when an unbalanced antenna is used, detection of full-wave rectification by the two diodes 103a and 103b becomes possible, so that detection efficiency and detection sensitivity can be improved.

本実施形態の受信装置１００は、受信する高周波信号ＲＦｉｎの強度に応じた電圧Ｖｎを出力することができ、振幅変調（ＡＭ：Amplitude Modulation）された信号の復調、レーダー、ワイヤレス給電などに用いることができる。   The receiving apparatus 100 according to the present embodiment can output a voltage Vn according to the intensity of the high frequency signal RFin to be received, and is used for demodulation of an amplitude modulated (AM: Amplitude Modulation) signal, radar, wireless power feeding, etc. Can.

（第２の実施形態）
図６は、第２の実施形態による受信装置１００の構成例を示す図である。本実施形態（図６）は、第１の実施形態（図１（Ａ））に対して、ノード１０４ａの位置が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。ノード１０４ａの位置は、アンテナ金属パターン１０１とダイオード１０３ａ，１０３ｂのインピーダンス整合に応じて、変わる。ダイオード１０３ａ及び１０３ｂのサイズを大きくすると、ダイオード１０３ａ及び１０３ｂのインピーダンス（接合抵抗）が小さくなる。その場合、アンテナ金属パターン１０１及びダイオード１０３ａ，１０３ｂのインピーダンス整合させるために、ノード１０４ａの位置をノード１０ｂ側に近づける。アンテナ金属パターン１０１に切り欠き部を設け、アンテナ金属パターン１０１の切り欠き部の端にノード１０４ａを設ける。なお、アンテナ金属パターン１０１のノード１０４ｂ側にも、切り欠き部を設け、ノード１０４ｂもアンテナ金属パターン１０１の切り欠き部の端に設けてもよい。アンテナ金属パターン１０１は、概ね四角形（概ね長方形）のパターンである。ノード１０４ａ及び１０４ｂの間隔は、アンテナ金属パターン１０１が受信する信号の波長λの１／２〜３／８の範囲内である。この場合も、インピーダンス整合により、ノード１０４ａの電圧とノード１０４ｂの電圧は、相互に位相が反転した電圧になる。本実施形態は、第１の実施形態と同様の効果を得ることができる。 Second Embodiment
FIG. 6 is a diagram showing a configuration example of the receiving device 100 according to the second embodiment. The present embodiment (FIG. 6) is different from the first embodiment (FIG. 1 (A)) in the position of the node 104a. The differences between the present embodiment and the first embodiment will be described below. The position of the node 104a changes according to the impedance matching of the antenna metal pattern 101 and the diodes 103a and 103b. When the size of the diodes 103a and 103b is increased, the impedance (junction resistance) of the diodes 103a and 103b decreases. In that case, in order to match the impedance of the antenna metal pattern 101 and the diodes 103a and 103b, the position of the node 104a is brought closer to the node 10b side. A notch is provided in the antenna metal pattern 101, and a node 104a is provided at the end of the notch in the antenna metal pattern 101. A notch may be provided on the side of the node 104 b of the antenna metal pattern 101, and the node 104 b may be provided at the end of the notch of the antenna metal pattern 101. The antenna metal pattern 101 is a substantially square (generally rectangular) pattern. The distance between the nodes 104 a and 104 b is in the range of 1/2 to 3/8 of the wavelength λ of the signal received by the antenna metal pattern 101. Also in this case, due to the impedance matching, the voltage of the node 104a and the voltage of the node 104b become voltages whose phases are reversed to each other. The present embodiment can obtain the same effect as that of the first embodiment.

（第３の実施形態）
図７は、第３の実施形態による受信装置１００の構成例を示す図である。本実施形態（図７）は、第１の実施形態（図１（Ａ））に対して、ノード１０４ａ及び１０４ｂの位置が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の実施形態（図１（Ａ）では、検波回路は、方向１０６の電波信号を検波することができる。本実施形態（図７）では、斜め方向７０２の電波信号を検波することができる。 Third Embodiment
FIG. 7 is a diagram showing a configuration example of the receiving device 100 according to the third embodiment. The present embodiment (FIG. 7) differs from the first embodiment (FIG. 1 (A)) in the positions of the nodes 104a and 104b. The differences between the present embodiment and the first embodiment will be described below. In the first embodiment (FIG. 1A), the detection circuit can detect a radio wave signal in the direction 106. In the present embodiment (FIG. 7), a radio wave signal in the oblique direction 702 can be detected. .

ノード１０４ａ及び１０４ｂは、四角形のアンテナ金属パターン１０１の対角線７０１上に位置する。好ましくは、ノード１０４ａは、四角形のアンテナ金属パターン１０１の第１の角の頂点に設けられる。ノード１０４ｂは、四角形のアンテナ金属パターン１０１の第１の角に対向する第２の角の頂点に設けられる。ノード１０４ａ及び１０４ｂの間隔は、λ／２の長さである。なお、第１の実施形態と同様に、インピーダンス整合のため、ノード１０４ａ及び１０４ｂの間隔は、アンテナ金属パターン１０１が受信する信号の波長λの１／２〜３／８の範囲内であればよい。また、アンテナ金属パターン１０１は、概ね四角形（概ね長方形）のパターンでもよい。   The nodes 104 a and 104 b are located on the diagonal 701 of the square antenna metal pattern 101. Preferably, the node 104 a is provided at the top of the first corner of the square antenna metal pattern 101. The node 104 b is provided at the top of a second corner opposite to the first corner of the rectangular antenna metal pattern 101. The spacing between nodes 104a and 104b is λ / 2 long. As in the first embodiment, the distance between the nodes 104a and 104b may be within the range of 1/2 to 3/8 of the wavelength λ of the signal received by the antenna metal pattern 101 for impedance matching. . Further, the antenna metal pattern 101 may be a substantially square (generally rectangular) pattern.

本実施形態によれば、アンテナ金属パターン１０１は、対角線７０１に平行な方向７０２の電波信号を受信する。ノード１０４ａの電圧及びノード１０４ｂの電圧は、相互に位相が反転した電圧になる。検波回路は、斜め方向７０２の電波信号を検波することができる。   According to the present embodiment, the antenna metal pattern 101 receives a radio wave signal in the direction 702 parallel to the diagonal line 701. The voltage of the node 104a and the voltage of the node 104b become voltages whose phases are reversed to each other. The detection circuit can detect a radio wave signal in the oblique direction 702.

（第４の実施形態）
図８（Ａ）は、図３（Ａ）に対応し、第４の実施形態による検波回路の構成例を示す回路図ある。本実施形態（図８（Ａ））は、第１の実施形態（図３（Ａ））に対し、第１のダイオード１０３ａ及び第２のダイオード１０３ｂの極性が逆である。以下、本実施形態が第１の実施形態と異なる点を説明する。 Fourth Embodiment
FIG. 8A corresponds to FIG. 3A and is a circuit diagram showing a configuration example of a detection circuit according to the fourth embodiment. In this embodiment (FIG. 8A), the polarities of the first diode 103a and the second diode 103b are opposite to those of the first embodiment (FIG. 3A). The differences between the present embodiment and the first embodiment will be described below.

第１のダイオード１０３ａのカソードはアンテナ金属パターン１０１ａのノード１０４ａに接続され、第１のダイオード１０３ａのアノードはグランド金属パターン１０２に接続される。第２のダイオード１０３ｂのカソードはアンテナ金属パターン１０１ｂのノード１０４ｂに接続され、第２のダイオード１０３ｂのアノードはグランド金属パターン１０２に接続される。   The cathode of the first diode 103 a is connected to the node 104 a of the antenna metal pattern 101 a, and the anode of the first diode 103 a is connected to the ground metal pattern 102. The cathode of the second diode 103 b is connected to the node 104 b of the antenna metal pattern 101 b, and the anode of the second diode 103 b is connected to the ground metal pattern 102.

図８（Ｂ）は、図８（Ａ）のノード１０４ａ，１０４ｂ及び出力端子Ｖｄｅｔの１周期の電圧波形を示すタイムチャートである。ノード１０４ａ及び１０４ｂの電圧波形は、図５のものと同じである。   FIG. 8B is a time chart showing a voltage waveform of one cycle of the nodes 104a and 104b and the output terminal Vdet in FIG. 8A. The voltage waveforms at nodes 104a and 104b are the same as those in FIG.

時刻ｔ１〜ｔ２では、ノード１０４ａの電圧は正値であるので、第１のダイオード１０３ａはオフ状態になる。したがって、ノード１０４ａは、第１のダイオード１０３ａに対して切断され、オープン状態になる。これに対し、ノード１０４ｂの電圧は負値であるので、第２のダイオード１０３ｂはオン状態になり、グランド金属パターン１０２から、第２のダイオード１０３ｂ、アンテナ金属パターン１０１ｂ及びインダクタ３０１を介して、容量３０２に電流が流れる。その結果、容量３０２の出力端子Ｖｄｅｔ側の電極は、正電荷が蓄積され、正の電圧になる。インダクタ３０１及び容量３０２は、ローパスフィルタであるので、出力端子Ｖｄｅｔの電圧は、直流の正の電圧Ｖｐになる。第２のダイオード１０３ｂの整流及びローパスフィルタにより、出力端子Ｖｄｅｔは、ノード１０４ｂの電圧に対する検波電圧Ｖｐを出力する。   In time t1 to t2, the voltage of the node 104a is a positive value, so the first diode 103a is turned off. Therefore, the node 104a is disconnected to the first diode 103a and becomes open. On the other hand, since the voltage of the node 104b is a negative value, the second diode 103b is turned on, and the capacitance from the ground metal pattern 102 through the second diode 103b, the antenna metal pattern 101b and the inductor 301 is obtained. A current flows in 302. As a result, a positive charge is accumulated in the electrode on the output terminal Vdet side of the capacitor 302 to become a positive voltage. Since the inductor 301 and the capacitor 302 are low pass filters, the voltage of the output terminal Vdet becomes a direct current positive voltage Vp. The output terminal Vdet outputs the detection voltage Vp with respect to the voltage of the node 104b by the rectification and low pass filter of the second diode 103b.

時刻ｔ２〜ｔ３では、ノード１０４ｂの電圧は正値であるので、第２のダイオード１０３ｂはオフ状態になる。したがって、ノード１０４ｂは、第２のダイオード１０３ｂに対して切断され、オープン状態になる。これに対し、ノード１０４ａの電圧は負値であるので、第１のダイオード１０３ａはオン状態になり、グランド金属パターン１０２から、第１のダイオード１０３ａ、アンテナ金属パターン１０１ａ及びインダクタ３０１を介して、容量３０２に電流が流れる。その結果、容量３０２の出力端子Ｖｄｅｔ側の電極は、正電荷が蓄積され、正の電圧になる。インダクタ３０１及び容量３０２は、ローパスフィルタであるので、出力端子Ｖｄｅｔの電圧は、直流の正の電圧Ｖｐになる。第１のダイオード１０３ａの整流及びローパスフィルタにより、出力端子Ｖｄｅｔは、ノード１０４ａの電圧に対する検波電圧Ｖｐを出力する。   From time t2 to t3, the voltage of the node 104b is a positive value, and the second diode 103b is turned off. Therefore, the node 104b is disconnected to the second diode 103b and becomes open. On the other hand, since the voltage of the node 104a is a negative value, the first diode 103a is turned on, and the capacitance from the ground metal pattern 102 through the first diode 103a, the antenna metal pattern 101a and the inductor 301 is obtained. A current flows in 302. As a result, a positive charge is accumulated in the electrode on the output terminal Vdet side of the capacitor 302 to become a positive voltage. Since the inductor 301 and the capacitor 302 are low pass filters, the voltage of the output terminal Vdet becomes a direct current positive voltage Vp. The output terminal Vdet outputs the detected voltage Vp with respect to the voltage of the node 104a by the rectification and low-pass filter of the first diode 103a.

以上のように、本実施形態によれば、検波回路は、直流の正の検波電圧Ｖｐを出力することができる。   As described above, according to the present embodiment, the detection circuit can output a DC positive detection voltage Vp.

なお、第１の実施形態と同様に、本実施形態は、第１のダイオード１０３ａ及び第２のダイオード１０３ｂのいずれか１個を削除してもよい。また、本実施形態に対して、第２の実施形態又は第３の実施形態を組み合わせることができる。   As in the first embodiment, in the present embodiment, any one of the first diode 103a and the second diode 103b may be deleted. In addition, the second embodiment or the third embodiment can be combined with the present embodiment.

上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation for carrying out the present invention, and the technical scope of the present invention should not be interpreted in a limited manner by these. That is, the present invention can be implemented in various forms without departing from the technical concept or the main features thereof.

１００ 受信装置
１０１，１０１ａ，１０１ｂ アンテナ金属パターン
１０２ グランド金属パターン
１０３ａ 第１のダイオード
１０３ｂ 第２のダイオード
１０４ａ，１０４ｂ，１０５ａ，１０５ｂ ノード
１０６ 電波信号の方向
１０７ 直線
１０８ 誘電体基板 DESCRIPTION OF SYMBOLS 100 Receiving device 101, 101a, 101b Antenna metal pattern 102 Grand metal pattern 103a 1st diode 103b 2nd diode 104a, 104b, 105a, 105b Node 106 Direction 107 of electric wave signal 107 Line 108 dielectric substrate

Claims (11)

アンテナ金属パターンと、
グランド金属パターンと、
前記アンテナ金属パターン及び前記グランド金属パターンに接続される検波回路とを有し、
前記検波回路は、
出力端子と、
前記アンテナ金属パターンの第１のノード及び前記グランド金属パターン間に接続される第１のダイオードと、
前記アンテナ金属パターンの第２のノード及び前記出力端子間に接続されるインダクタと、
前記出力端子及び前記グランド金属パターン間に接続される容量と、
前記アンテナ金属パターンの第３のノード及び前記グランド金属パターン間に接続される第２のダイオードとを有し、
前記第１のノード及び前記第２のノードの間隔は、前記第２のノード及び前記第３のノードの間隔と同じであることを特徴とする受信装置。 Antenna metal pattern,
With ground metal pattern,
A detection circuit connected to the antenna metal pattern and the ground metal pattern;
The detection circuit is
An output terminal,
A first diode connected between the first node of the antenna metal pattern and the ground metal pattern;
An inductor connected between the second node of the antenna metal pattern and the output terminal;
A capacitance connected between the output terminal and the ground metal pattern ;
Have a second diode connected between the third node and the ground metal pattern of the antenna metal pattern,
A receiver , wherein an interval between the first node and the second node is the same as an interval between the second node and the third node . アンテナ金属パターンと、
グランド金属パターンと、
前記アンテナ金属パターン及び前記グランド金属パターンに接続される検波回路とを有し、
前記検波回路は、
出力端子と、
前記アンテナ金属パターンの第１のノード及び前記グランド金属パターン間に接続される第１のダイオードと、
前記アンテナ金属パターンの第２のノード及び前記出力端子間に接続されるインダクタと、
前記出力端子及び前記グランド金属パターン間に接続される容量と、
前記アンテナ金属パターンの第３のノード及び前記グランド金属パターン間に接続される第２のダイオードとを有し、
前記第１のノードの電圧及び前記第２のノードの電圧は、相互に位相が反転した電圧であることを特徴とする受信装置。 Antenna metal pattern,
With ground metal pattern,
A detection circuit connected to the antenna metal pattern and the ground metal pattern;
The detection circuit is
An output terminal,
A first diode connected between the first node of the antenna metal pattern and the ground metal pattern;
An inductor connected between the second node of the antenna metal pattern and the output terminal;
A capacitance connected between the output terminal and the ground metal pattern ;
Have a second diode connected between the third node and the ground metal pattern of the antenna metal pattern,
A receiver according to claim 1, wherein the voltage of the first node and the voltage of the second node are voltages whose phases are reversed to each other . 前記第１のノードは、前記アンテナ金属パターンの中で電圧振幅の変化が最も大きい地点のノードであることを特徴とする請求項１又は２記載の受信装置。 The receiving apparatus according to claim 1 or 2, wherein the first node is a node at a point of the largest change in voltage amplitude among the antenna metal patterns. さらに、前記検波回路を含む誘電体基板を有し、
前記アンテナ金属パターンは、前記誘電体基板の第１の面に形成され、
前記グランド金属パターンは、前記誘電体基板の前記第１の面とは異なる第２の面に形成されることを特徴とする請求項１〜３のいずれか１項に記載の受信装置。 And a dielectric substrate including the detection circuit,
The antenna metal pattern is formed on a first surface of the dielectric substrate,
The receiving device according to any one of claims 1 to 3, wherein the ground metal pattern is formed on a second surface different from the first surface of the dielectric substrate. 前記第１のノード及び前記第３のノードの間隔は、前記アンテナ金属パターンが受信する信号の波長の１／２〜３／８の範囲内であることを特徴とする請求項１〜４のいずれか１項に記載の受信装置。 The distance between the first node and the third node, one of the claims 1 to 4, characterized in that the antenna metal pattern is in the range of 1 / 2-3 / 8 of the wavelength of a signal received Or a receiver according to item 1 . 前記アンテナ金属パターンは、概ね四角形であり、
前記第１のノードは、前記アンテナ金属パターンの第１の辺の中央部に位置し、
前記第３のノードは、前記アンテナ金属パターンの前記第１の辺に対向する第２の辺の中央部に位置することを特徴とする請求項１〜５のいずれか１項に記載の受信装置。 The antenna metal pattern is generally square,
The first node is located at a central portion of a first side of the antenna metal pattern,
The receiver according to any one of claims 1 to 5, wherein the third node is located at a central portion of a second side opposite to the first side of the antenna metal pattern. . 前記アンテナ金属パターンは、概ね四角形であり、
前記第１のノード及び前記第３のノードは、前記概ね四角形の対角線上に位置することを特徴とする請求項１〜５のいずれか１項に記載の受信装置。 The antenna metal pattern is generally square,
The receiving apparatus according to any one of claims 1 to 5, wherein the first node and the third node are located on a diagonal of the substantially square. 前記第１のダイオードのアノードは、前記アンテナ金属パターンの前記第１のノードに接続され、
前記第１のダイオードのカソードは、前記グランド金属パターンに接続されることを特徴とする請求項１〜７のいずれか１項に記載の受信装置。 The anode of the first diode is connected to the first node of the antenna metal pattern,
The receiver according to any one of claims 1 to 7 , wherein a cathode of the first diode is connected to the ground metal pattern. 前記第１のダイオードのカソードは、前記アンテナ金属パターンの前記第１のノードに接続され、
前記第１のダイオードのアノードは、前記グランド金属パターンに接続されることを特徴とする請求項１〜７のいずれか１項に記載の受信装置。 The cathode of the first diode is connected to the first node of the antenna metal pattern,
The receiver according to any one of claims 1 to 7 , wherein an anode of the first diode is connected to the ground metal pattern. 前記第１のダイオードのアノードは、前記アンテナ金属パターンの前記第１のノードに接続され、
前記第１のダイオードのカソードは、前記グランド金属パターンに接続され、
前記第２のダイオードのアノードは、前記アンテナ金属パターンの前記第３のノードに接続され、
前記第２のダイオードのカソードは、前記グランド金属パターンに接続されることを特徴とする請求項１〜７のいずれか１項に記載の受信装置。 The anode of the first diode is connected to the first node of the antenna metal pattern,
The cathode of the first diode is connected to the ground metal pattern,
The anode of the second diode is connected to the third node of the antenna metal pattern,
The receiver according to any one of claims 1 to 7 , wherein a cathode of the second diode is connected to the ground metal pattern. 前記第１のダイオードのカソードは、前記アンテナ金属パターンの前記第１のノードに接続され、
前記第１のダイオードのアノードは、前記グランド金属パターンに接続され、
前記第２のダイオードのカソードは、前記アンテナ金属パターンの前記第３のノードに接続され、
前記第２のダイオードのアノードは、前記グランド金属パターンに接続されることを特徴とする請求項１〜７のいずれか１項に記載の受信装置。 The cathode of the first diode is connected to the first node of the antenna metal pattern,
The anode of the first diode is connected to the ground metal pattern,
The cathode of the second diode is connected to the third node of the antenna metal pattern,
The receiver according to any one of claims 1 to 7 , wherein an anode of the second diode is connected to the ground metal pattern.
JP2015046116A 2015-03-09 2015-03-09 Receiver Active JP6519236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015046116A JP6519236B2 (en) 2015-03-09 2015-03-09 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015046116A JP6519236B2 (en) 2015-03-09 2015-03-09 Receiver

Publications (2)

Publication Number Publication Date
JP2016167686A JP2016167686A (en) 2016-09-15
JP6519236B2 true JP6519236B2 (en) 2019-05-29

Family

ID=56898712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015046116A Active JP6519236B2 (en) 2015-03-09 2015-03-09 Receiver

Country Status (1)

Country Link
JP (1) JP6519236B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1197317A (en) * 1982-05-13 1985-11-26 Prakash Bhartia Broadband microstrip antenna with varactor diodes
US5394159A (en) * 1993-11-02 1995-02-28 At&T Corp. Microstrip patch antenna with embedded detector

Also Published As

Publication number Publication date
JP2016167686A (en) 2016-09-15

Similar Documents

Publication Publication Date Title
JP2016119666A5 (en)
JPH07193424A (en) Antenna unit
JPH036481A (en) Microwave responding apparatus
CN103222113A (en) Antenna device
TW201336352A (en) Static electricity removal device and control circuit
JP3815108B2 (en) Rectenna equipment
US20150077307A1 (en) Antenna structure and wireless communication device employing same
JP4370296B2 (en) Balanced two-line rectenna and rectenna device using the same
JP5234139B2 (en) Wireless communication device
CN109425782A (en) A kind of radio-frequency power supply power amplifier detection device
JP2015180049A5 (en)
JP2015091117A5 (en)
EP3319169A1 (en) Broadband rectenna
JPH07231585A (en) Microwave detecting feeder circuit
JP2020136910A5 (en)
JP6519236B2 (en) Receiver
WO2019205629A1 (en) Amplification circuit and rectifying antenna
KR101585299B1 (en) Microstrip patch antenna
JP2018107562A (en) Rectenna element and rectenna device
KR102143178B1 (en) Plasma power apparatus with rapid response to load variations and its control method
US9645171B1 (en) Traveling wave detector
JP2016072755A (en) High-frequency rectifier
US11196416B2 (en) Inductive proximity switch
JPH0837420A (en) Antenna
GB2536440A (en) An antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190408

R150 Certificate of patent or registration of utility model

Ref document number: 6519236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150