JP6482012B2 - 一体化された圧縮センシングを有する読み出し集積回路 - Google Patents

Description

焦点面アレイ（ＦＰＡ）は、過去数十年にわたって光検出器アレイの寸法が指数関数的に増大してきた。このような光検出器アレイの寸法の増大は、ＦＰＡからの画像を捕捉して伝送するために必要とされる電力、帯域幅、および複雑さに対する絶えず増大する要求をもたらしている。帯域幅の問題に対処する従来のアプローチは、ハードウェアまたはソフトウェアのいずれかで実装されたイメージ圧縮の使用を含む。しかしながら、これらのアプローチは、全体画像の収集を必要とし、したがって、帯域幅削減のための処理の前に、ＦＰＡ内の全ての光検出器のサンプリングを必要とする。収集後にビデオデータを圧縮する伝統的な手法では、面積、電力、アーキテクチャの複雑さのペナルティがある。

実施態様及び実施形態は、一体化された圧縮センシング（ＣＳ）を備えたＦＰＡのための読出し集積回路（ＲＯＩＣ）に関する。以下により詳細に説明するように、一体化されたＣＳを有するＲＯＩＣは、様々なＣＳ方法と一致する光検出器のサンプリングによって、画像全体を表すために使用されるサンプルの数を実質的に減少させる。

一実施形態によれば、一体化された圧縮サンプリングを有する読み出し集積回路（ＲＯＩＣ）が提供される。一体化されたＣＳを有するＲＯＩＣは、複数の光検出器を含む光検出器アレイに結合するための入力と、光検出器アレイに操作可能に接続されたＣＳコンポーネントとを含む。ＣＳコンポーネントは、少なくとも１つのコード化された測定値のベクトルを含む圧縮サンプリング測定マトリックス（ＣＳＭＭ’ｓ）のセットに基づいて光検出器値の複数の和を生成することにより、圧縮画像データを生成し、その圧縮画像データを、例えば信号処理装置へ出力するように構成されている。

一実施形態によれば、複数の光検出器は、行アドレスおよび列アドレスによって個別にアドレス可能である。一実施形態によればコード化された測定値の少なくとも１つのベクトルは、擬似乱数源（メモリ又は乱数生成器であり得る）によって生成される。一実施形態によれば、複数の光検出器は複数の領域にセグメント化され、複数の領域の各々は光検出器の少なくとも１つのグループを含む。

一実施形態によれば、複数の領域の少なくとも１つの領域は、１の圧縮率を有する。一実施形態によれば、少なくとも１つの光検出器のグループは、少なくとも４×４の光検出器のマトリックスを含み、ＣＳコンポーネントは、コード化された測定値の少なくとも１つのベクトルに基づいて少なくとも１つのグループの光検出器の少なくとも１つのサブセットを選択的に読み取ることに基づいて複数の和を並列に計算し、複数の和をコード化された集合に集約し、コード化された集合を圧縮画像に格納するように、さらに構成される。一実施形態によれば、ＣＳコンポーネントは、さらに、圧縮画像に測定コードの少なくとも１つのベクトルを格納するように構成されている。一実施形態によれば、コード化された測定コードの少なくとも１つのベクトルは、１０進数のゼロ及び１０進数の１の少なくとも１つを含む。一実施形態によれば、少なくとも１つのグループは、第１のグループ及び第２のグループであり、圧縮画像データは、第１のグループの少なくとも１つのコード化された集合及び第２のグループの少なくとも１つのコード化された集合をそれぞれ含む。

一実施形態によれば、圧縮画像データは、コード化された集合の総数を含み、この総数は、複数の光検出器のそれぞれの各光検出器が測定された場合の潜在的光検出器値の部分の数の合計である。

一実施態様によれば、ＦＰＡ撮像システムが提供される。ＦＰＡ撮像システムは、メモリと、メモリに結合された少なくとも１つのプロセッサと、複数の光検出器を含む光検出器アレイと、少なくとも１つのプロセッサ及び光検出器アレイに結合された一体化されたＣＳを有するＲＯＩＣと、圧縮画像データに基づいて少なくとも１つの画像を再構成するように少なくとも１つのプロセッサに命令するように構成された画像再構成エンジンとを含む。一体化されたＣＳを有するＲＯＩＣは、コード化された測定値の少なくとも１つのベクトルを含む圧縮サンプリング測定マトリックス（ＣＳＭＭ’ｓ）のセットに基づいて光検出器値の複数の和を生成することによって圧縮画像データを生成し、圧縮画像を少なくとも１つのプロセッサへ出力するように構成されている。

一実施形態によれば、圧縮画像データは、少なくとも１つのコード化された集合を含む。一実施形態によれば、少なくとも１つのコード化された集合は、複数の領域の少なくとも１つの領域を表す。一実施形態によれば、圧縮画像データは、測定コードの少なくとも１つのベクトルを含む。一実施形態によれば、少なくとも１つの領域は第１の領域及び第２の領域であり、再構成エンジンは、第１の領域及び測定コードの少なくとも１つのベクトルに基づいて第１の画像を再構成し、第２の領域および測定コードの少なくとも１つのベクトルに基づいて第２の画像を再構成するように、少なくとも１つのプロセッサに命令するようにさらに構成されており、前記第１の画像と前記第２の画像とは並行して再構成され、前記第１の画像と前記第２の画像とを結びつける。一実施形態によれば、少なくとも１つのプロセッサは、グラフィック処理ユニット（ＧＰＵ）及びフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のうちの少なくとも１つである。

少なくとも１つの実施態様によれば、一体化された圧縮サンプリング（ＣＳ）を有する読み出し集積回路（ＲＯＩＣ）が提供される。ＲＯＩＣは、複数の光検出器を含む光検出器アレイに結合するための入力と、光検出器アレイの少なくとも一部をサンプリングするサンプリングパターンをそれぞれ表す複数の圧縮サンプリング測定マトリックス（ＣＳＭＭｓ）を生成するように構成されたマスク生成器及び制御コンポーネントと、入力及びマスク生成器及び制御コンポーネントに結合された計算素子アレイと、を含む。計算素子アレイは、光検出器アレイから複数の光検出器値を受信し、マスク生成器及び制御コンポーネントからＣＳＭＭを受信し、複数のＣＳＭＭと一致する光検出器アレイをサンプリングすることによって圧縮画像データを生成し、圧縮画像データを少なくとも１つのプロセッサに提供するように構成されている。

一実施形態では、計算素子アレイは、それぞれが論理コアに結合されたメモリを含む複数の計算素子を含む。メモリは、例えば、２ポートスタティックランダムアクセスメモリ（ＳＲＡＭ）を含むことができる。メモリは圧縮画像データを格納し、論理コアは圧縮画像データを決定するように構成されることができる。ＲＯＩＣは、複数の計算素子の各計算素子に複数の光検出器値の少なくとも一部を導くように構成されたブロックマッピングコンポーネントをさらに含むことができることが理解される。

一実施形態では、マスク生成器及び制御コンポーネントは、疑似乱数生成器及び固有乱数生成器のうちの少なくとも１つを含む。一実施形態では、マスク生成器及び制御コンポーネントはメモリを含み、マスク生成器及び制御コンポーネントは、メモリから少なくとも１つの格納されたＣＳＭＭを読み取ることによって少なくとも部分的に複数のＣＳＭＭを生成する。一実施形態では、複数のＣＳＭＭのそれぞれは、１０進数のゼロ、１０進数の１、及び、１０進数の−１のうちの少なくとも１つを含む。

一実施形態では、光検出器アレイは複数の部分を含む。一実施形態では、光検出器アレイの複数の部分のうちの１つ又は複数の部分は、１の圧縮率を有する。一実施形態では、計算素子アレイは、複数のＣＳＭＭと一致する光検出器アレイの複数の部分を選択的にサンプリングすることによって複数のコード化された集合を並列に計算するようにさらに構成されており、圧縮画像データは複数のコード化された集合を含む。

一実施形態では、ＲＯＩＣは、光検出器アレイから受信した複数の光検出器値をデジタル化するように構成され、入力と計算素子アレイとの間に結合されたアナログ‐デジタル変換器（ＡＤＣ）をさらに含む。複数の光検出器は複数のデジタル画素を含み、複数の光検出器値は複数の画素値を含むことができることが理解される。

少なくとも１つの実施態様によれば、フォーカルプレーンアレイ（ＦＰＡ）イメージングシステムが提供される。ＦＰＡイメージングシステムは、少なくとも１つのプロセッサと、複数の光検出器を含む光検出器アレイと、読出し集積回路（ＲＯＩＣ）とを含む。ＲＯＩＣは、少なくとも１つのプロセッサと光検出器アレイとの間に結合された一体化された圧縮サンプリング（ＣＳ）を有する。ＲＯＩＣは、複数の光検出器の少なくとも一部をサンプリングするサンプリングパターンをそれぞれ表す複数の圧縮サンプリング測定マトリックス（ＣＳＭＭ）を生成し、複数のＣＳＭＭｓ一致する複数の光検出器をサンプリングすることによって圧縮画像データを生成し、圧縮画像データを少なくとも１つのプロセッサに出力するように構成される。

一実施形態では、光検出器アレイは、複数のデジタル画素を含む。一実施形態では、ＲＯＩＣは、複数のＣＳＭＭを生成するように構成されたマスク生成器及び制御コンポーネントを含む。一実施形態では、マスク生成器及び制御コンポーネントは、疑似乱数生成及び固有乱数生成器の少なくとも１つを含む。

一実施形態では、ＲＯＩＣは、論理コアに結合されたメモリを含み圧縮画像データを生成するように構成された計算素子アレイを含む。一実施形態では、ＦＰＡは、圧縮画像データに基づいて少なくとも１つの画像を再構成するように少なくとも１つのプロセッサに命令するように構成された画像再構成エンジンをさらに含む。

さらに他の実施態様、実施形態、実施例、及び利点については、以下で詳細に説明する。ここで開示された実施形態及び／又は実施例は、ここで開示された少なくとも１つの原理と一致する任意の方法で、他の実施形態及び／又は実施例と組み合わせることができる。また、「実施形態」、「いくつかの実施形態」、「代替形態」、「様々な実施形態」、「一実施形態」、「実施例」、「いくつかの実施例」、「代替実施例」、「様々な実施例」、「一実施例」、又は、同様のもの、として言及されたものは、必ずしも相互に排他的ではなく、記載された特定の特徴、構造、又は特性が、少なくとも１つの実施形態及び／又は実施例に含まれてもよいことを理解されたい。ここでのそのような用語の出現は、必ずしもすべてが同じ実施形態及び／又は実施例を参照するとは限らない。

少なくとも１つの実施形態の様々な実施態様を、添付の図面を参照して以下に説明する。図面は、縮尺通りに描かれることを意図しない。図面は、様々な実施態様及び実施形態の例示及びさらなる理解を提供するために含まれ、本明細書に組み込まれ、一部を構成するが、本発明の限定の定義を意図するものではない。図面において、様々な図に示されている同一又はほぼ同一のコンポーネントは、同様の符号が付されている。わかりやすくするために、全ての図で全てのコンポーネント同じ符号が付されているわけではない。
本発明の実施態様によるＦＰＡ撮像システムの一例のブロック図である。 本発明の実施態様による例示的なＦＰＡ撮像システムのブロック図である。 本発明の実施態様による例示的なＦＰＡ撮像システムのブロック図である。 本発明の実施態様による例示的な測定マトリックスのセットのブロック図である。 本発明の実施態様によって取り込まれた画像に関連する光検出器値の例示的なマトリックスを示すブロック図である。 圧縮センシングの例示的な方法を示すフローチャートである。 画素値にマスクを適用する例示的な方法を示すフローチャートである。

画像解像度にほとんど影響を与えずに、消費電力を維持又は低減し及び／又はフレームレートを増加させながら、イメージングシステムのビデオ出力帯域幅の要求を低減する必要がある。これらの実施態様は、コンパクトなビデオ記憶装置及び無線伝送の実施に特に関連し得る。したがって、実施態様及び実施形態は、ＲＯＩＣが圧縮画像データを生成することを可能にする一体化オンチップ圧縮センシング（ＣＳ）を備えた読み出し集積回路（ＲＯＩＣ）を対象とする。例えば、一体化ＣＳを有するＲＯＩＣは、複数の光検出器を含む光検出器アレイに結合され、様々なＣＳ技術と一致する光検出器アレイによって取得された画像を表す圧縮画像データを生成することができる。

ＣＳは、信号の「情報レート」が信号の帯域幅によって示唆されるよりも著しく小さいという意味で、多くのビデオ信号又は画像信号を含む多くの信号が「疎」であるという事実を利用する。信号が適切なバイアス又はドメインで表されるとき、多くの係数はゼロに近いか又はゼロに等しくてもよい。信号が、あるドメインにおいて疎である場合、シャノン−ナイキストサンプリング定理の古典的な要求に従う必要はない。したがって、信号は、信号全体を取り込むために必要なデータと比較して、ごく少量のデータを使用することがある疎サンプリングセットによって表すことができる。特定の実施形態によれば、ＲＯＩＣ上の圧縮センシングは、推定された画像信号の希薄さを利用し、元の画素値の代わりに圧縮画像データを提供する。

画像圧縮は、光検出器アレイ内の画素の総数のパーセンテージであるＸ×Ｙの次元をそれぞれ有する測定マトリックス（例えば、マスク）のセットを使用することによって達成され得る。例えば、光検出器アレイが６４０×４８０画素を有する場合、光検出器アレイは、概念的に、それぞれ３２×３２画素（各矩形領域内で合計１０２４画素位置）である複数の矩形領域に分割されてもよい。そうすると、６４０×４８０の光検出器アレイをカバーするために、３２×３２画素の領域が２０×１５だけ存在することになる。１０％の圧縮が望まれる場合、１０２４個の画素位置は１０２個の測定マトリックス（例えば、０。１０×１０２４画素位置）によってサンプリングされる。１０２個の測定マトリックスの各測定マトリックスは、サンプリングされている領域の寸法（例えば、３２×３２）に等しい寸法を有し、各位置に「１」又は「０」を含むことができる。１０２個の測定マトリックスの各々は、コード化された集合を決定するために画素値のセット（例えば、３２×３２）に適用される。コード化された集合は、測定マトリックスが「１」を含む全ての画素位置からの画素値の和を含むことができる。したがって、測定マトリックスの各々は、１つのコード化された集合値（例えば、１０２個の測定マトリックスに対する１０２個のコード化された集合）を提供する。１０２個のコード化された集合値は、オリジナルの１０２４個の値の代わりにＲＯＩＣから送信され、結果として元のサイズの約１０％（９０％削減）になる。測定マトリックス内の「１」と「０」との間の分布は、１つ又は複数の所定の基準を満たすことができることが好ましい。例えば、１０２個の測定マトリックスのセットは、各画素位置に「１」のパーセンテージを必要とすることがある。いくつかの実施形態では、１０２個の測定マトリックスの５０％が任意の所与の画素位置（例えば、［１，１］）に「１」を含むことができる。換言すると、各画素値は、１０２個のコード化された集合の５０％に含まれてもよい。別の実施例では、画素値の所与のブロックに適用される各測定マトリックスのパワースペクトル密度は、定数（例えば、白色）に近くてもよい。

実施態様及び実施形態は、画像圧縮がＲＯＩＣ上で直接実行されるように、一体化ＣＳを有する焦点面アレイ（ＦＰＡ）のためのＲＯＩＣを対象とする。特に、特定の実施形態は、ＦＰＡの光検出器のコード化された集合がサンプリングされ、その結果得られる出力がこのサンプリングされた光検出器のデジタル的にエンコードされた集合である、一種のＲＯＩＣを対象とする。コーディングは、ＲＯＩＣ上のデジタルドメインで完全に実施されてもよく、コレクションコントロール及びタイミングは、以下でさらに説明するように、デジタル制御されてもよい。さらに、以下でさらに述べるように、いくつかの実施態様は、データ測定値が順次取得される従来のポストコレクション圧縮センシングアプローチとは異なり、サンプリングされた光検出器値とそれらの固有のエンコードとの和の並列取得を含む。実施態様及び実施形態によって提供される技術的利点は、従来のアーキテクチャと比較して、所与の数の光検出器に対してオンチップＣＳを有するＲＯＩＣのダイサイズ、実行可能性、コスト、パフォーマンス、帯域幅使用及び電力消費の改善を含む。このアプローチは、帯域幅を本質的に節約し、一部のアプリケーションでは、ＲＯＩＣの電力消費も削減する。

図１は、ＦＰＡ撮像システム１００の一例を示すブロック図である。ＦＰＡ撮像システム１００は、光検出器アレイ１１０内に配置され、入射光１０２を受光するように構成された複数の光検出器１１２を含む検出デバイス１０４を含む。ＦＰＡ撮像システム１００は、さらに、ＲＯＩＣ１０６及び信号プロセッサ１０８を備える。

一実施形態では、検出デバイス１０４は、入射光１０２を受光するために光検出器アレイ１１０に複数の光検出器１１２を採用する。光検出器１１２は、（例えば、電荷結合素子（ＣＣＤ）センサのような）電荷を蓄積することができる、又は、（例えば、相補型金属酸化物半導体（ＣＭＯＳ）センサのような）光検出器１１２に入射する光に応答して電流及び／又は電圧を生成することができる感光装置である。光検出器１１２は、例えば光起電力検出器、バリアデバイス検出器、位置感応検出器（ＰＳＤ）、又は、他の適切な検出器を含むことができる。各光検出器１１２は、固有のアドレス（例えば、行及び列の値）に基づいて個別にアドレス指定されてもよい。光検出器アレイ１１０は、デジタル化された画像データを例えばＲＯＩＣ１０６に提供するデジタル画素を含むことができることが理解される。

いくつかの実施形態では、ＲＯＩＣ１０６が検出デバイス１０４に結合される。ＲＯＩＣ１０６は、例えば、検出デバイス１０４から蓄積された電荷又は電流及び／又は電圧信号を受信し、受信した信号をデジタルプロセッサによる受領のためにデジタル化しうる。ＲＯＩＣ１０６は、画像を表す受信情報を、例えば信号プロセッサ１０８に出力することができる。ＲＯＩＣ１０６は、検出デバイス１０４からデジタル化された画像情報を受信することができ、したがって、アナログ−デジタル変換機能を提供できることが理解される。

いくつかの実施形態では、ＲＯＩＣ１０６は、ＣＳコンポーネントを含む。これらの実施形態では、ＲＯＩＣ１０６は、様々なＣＳ技法と一致する光検出器１１２によって取り込まれた画像を表す圧縮画像データを生成し、例えば信号プロセッサ１０８に圧縮画像データを提供することができる。ＣＳコンポーネントをＲＯＩＣ１０６に一体化することにより、光検出器１１２のサンプリングと圧縮が同時に行われる設計が達成され、画像データを捕捉して伝送するための電力と帯域幅を比例して増加させることなく、より多くの光検出器１１２を利用することが可能になる。ＣＳコンポーネントを備えたＲＯＩＣ１０６の例示的な実装については、図２Ａ及び図２Ｂを参照して以下でさらに説明する。

一実施形態では、信号プロセッサ１０８がＲＯＩＣ１０６に結合され、検出デバイス１０４上の入射光１０２を表すデジタル化された情報をＲＯＩＣ１０６から受信する。ＲＯＩＣ１０６から受信されるデジタル化された情報は、例えば様々な圧縮検知方法と一致する圧縮画像情報を含むことができる。信号プロセッサ１０８は、取り込まれた画像を再構成し、圧縮画像情報を分析し、圧縮画像情報を外部システムに送り、及び／又はＦＰＡイメージングシステムの様々なコンポーネント（例えば回転鏡）を管理する。信号プロセッサ１０８は、汎用プロセッサ又は専用プロセッサ（例えば、デジタル信号プロセッサ）であってもよい。信号プロセッサ１０８は、例えば、ビデオ処理ユニット、グラフィック処理ユニット、埋め込みプロセッサ、単一命令、多重データデジタル信号プロセッサ（ＳＩＭＤ ＤＳＰ）、及び内部メモリ（図示せず）などの他の機能コンポーネントを含むことができる。信号プロセッサ１０８の機能性は、ＲＯＩＣ１０６内に含まれてもよく、及び／又は、ＲＯＩＣ１０６によって実行されてもよいことが理解される。

図２Ａは、ＲＯＩＣ１０６に組込まれたＣＳコンポーネントを有するＦＰＡイメージングシステム２００Ａの一例を示す。ＦＰＡイメージングシステム２００Ａの例は、検出デバイス１０４、ＲＯＩＣ１０６、及び信号プロセッサ１０８を含む。図２Ａに示すように、ＲＯＩＣ１０６は、ブロック・マッピング・コンポーネント２０４、計算素子アレイ２０６、マスク・ジェネレータ及び制御コンポーネント２０８、及びオプションのアナログ・デジタル変換器（ＡＤＣ）２０２を含む。

いくつかの例では、検出デバイス１０４は、それぞれの光検出器（例えば、光検出器１１２）に入射する光の強度及び／又は特性を表すアナログ光検出器値を提供することができる。これらの例では、ＲＯＩＣ１０６は検出デバイス１０４に結合されたＡＤＣ２０２を含み、ＡＤＣ２０２は検出デバイス１０４から受け取ったアナログ光検出器値をデジタル化してデジタル画素値を生成する。ＡＤＣ２０２は、列ＡＤＣを含むことができ、この列ＡＤＣは、例えば、アナログ光検出器値の１つ又は複数の列を一度にデジタル化するように構成される。ＡＤＣ２０２は、デジタル画素又はデジタル画素値を提供する他のタイプの検出デバイス１０４を使用する例では省略されてもよいことが理解される。

図２Ａに示すように、ＦＰＡイメージングシステム２００Ａは、計算素子アレイ２０６に結合されたブロック・マッピング・コンポーネント２０４を含む。ブロック・マッピング・コンポーネント２０４は、計算素子アレイ２０６内の適切な計算素子へ、検出デバイス１０４（及び／又はＡＤＣ２０２）から受信したデジタル画素値を導く。ブロック・マッピング・コンポーネント２０４は、例えば、デジタル画素値をブロックのセットに分割し、各ブロック（又は各ブロックの一部）を計算素子アレイ２０６の特定の計算素子に導くことができる。ブロック・マッピング・コンポーネント２０４は、例えば、デジタル化された画素値の所与のブロック（又はその一部）に対するターゲット計算素子を変更するように再構成可能なプログラム可能なマニホールドを含むことができる。画素値をブロックのセットに分割し、各ブロックを計算素子に導くことで、ＲＯＩＣ１０６が１つの画像の複数のサブセクションを同時に圧縮することができるようにし、それによって１つの画像を圧縮するのに必要な時間を短縮することができる。図２ＢのＦＰＡイメージングシステム２００Ｂに示されるように、ブロック・マッピング・コンポーネント２０４なしで、画像は複数のサブセクションに分割されてもよいことが理解される。検出デバイス１０４又はＡＤＣ２０２と計算素子アレイ２０６との間の相互接続は、計算素子アレイ２０６の予め選択された計算素子に画像の特定の場所のデジタル画素値を出力するように配線で接続されてもよい。

ブロックのサイズは、例えば、所望の圧縮率（ＣＲ）、再構成画像の所望の品質、及び／又はＲＯＩＣ１０６のハードウェア制約を含む任意の数の設計パラメータに基づいて選択されてもよい。本明細書で使用されるＣＲは、非圧縮データサイズと圧縮データサイズとの比として定義される。ＣＲは単純に非圧縮サイズを圧縮サイズで割ったものである。たとえば、画像の元のサイズが１０００Ｍバイトで、圧縮サイズが１００Ｍバイトの場合、ＣＲは１０（１０００Ｍバイト／１００Ｍバイト＝１０）である。いくつかの例では、各ブロックに含まれる光検出器１１２の数を増やすことができる。例えば、ブロックサイズは、光検出器アレイ１１０と同じサイズに設定されてもよい。他の例では、ブロックは、ＣＲを最適化するサイズにスケーリングされ、光検出器アレイ１１０のフルサイズより小さい。例えば、２５６×２５６のブロックサイズは、画像品質を著しく損なうことなく、１０のＣＲを可能にすることができる。光検出器アレイ１１０より小さいブロックサイズを使用することは、ＲＯＩＣ１０６による個々の光検出器グループの並列圧縮を可能にし、それによって画像を圧縮するため計算時間を短縮することもできる。圧縮時間の短縮により、ＲＯＩＣ１０６は、例えば、ライブビデオストリームのフレームを圧縮することができる。１つの例示的な検出デバイス１０４に関する、ブロックサイズ構成の例を以下の表１に示す。

表１は、３２０行２４０列のグリッド内の７６，８００個の総画素を有する検出デバイスの４つの可能なブロックサイズ構成を示す。第１の構成では、選択されるブロックサイズは、合計１６画素を含む４×４画素の正方形である。１６画素のブロックは、４×４の寸法を備える４つの別々の２次元測定マトリックスによって４回サンプリングされる。測定マトリックスは、「ロードマップ」を提供することができ、その（例えば、光検出器アレイ１１０の光検出器１１２の）デジタル画素値のために、ＲＯＩＣ１０６がコード化された集合を生成するためにサンプリング及び合計する必要がある。たとえば、測定マトリックスは、コード化された集合サンプルを形成するために合計１６個の画素値のうちのどの画素値が合計される必要があるかを指示することができる。例示的な測定マトリックスのセットが図３に示されており、以下でさらに詳細に説明される。４つのコード化された集合値は、全体画像を取り込むために、１９，２００のコード化された集合サンプルを得る４，８００個の１６画素のブロックの各々に対して生成されうる。４つの測定マトリックスをブロックの各々に適用することは、ＲＯＩＣ１０６によって実行されるべき３０７，２００の操作（例えば、加算及び／又は減算計算）を必要とする。結果として得られる圧縮画像データは、（７６，８００画素値に対して）１９，２００のコード化された集合サンプルを含み、約４のＣＲをもたらす（例えば、７６，８００／１９，２００）。後の構成（例えば、第２、第３、及び第４の構成）は、４×４平方の画素値から３２×３２画素値のブロックサイズまでのブロックサイズを増加させる効果を示す。表１に示すＣＲは、例えば、圧縮画像をデコードするために必要とされるオーバーヘッド情報を説明するために、いくつかの実装形態においてわずかに低くてもよいことが理解される。いくつかの実施形態では、測定マトリックスは、圧縮画像データとして、コード化された集合サンプルと共に、送信されてもよい。他の実施形態では、コード化された集合のみが圧縮画像データとして伝送されてもよい。これらの実施形態では、ターゲットデバイス（例えば、圧縮画像データを受信するデバイス）は、すでに測定マトリックスのコピーを有していてもよいし、及び／又は、予め決定されたシードに基づいて測定マトリックスを生成することもできる。

表１に示すように、様々なブロックサイズが、ＲＯＩＣ１０６の所望の性能及び／又はハードウェア制約に基づいて、ＲＯＩＣ１０６の任意の特定の実装に使用されうる。例えば、より大きなブロックサイズは、より良好な画像再構成結果を提供する。なぜなら、画素値の所与のブロックに適用される各測定マトリックス（例えば、マスク）のパワースペクトル密度が定数（例えば、白色）に近い場合があるからである。しかしながら、これらのより大きいブロックサイズは、画像を圧縮するためにＲＯＩＣ１０６によって実行される追加の操作を必要とする可能性があり、したがってより早いＲＯＩＣ１０６が必要である及び／又はより遅い速度で画像を処理する。対照的に、より小さいブロックサイズを選択することは、ＲＯＩＣ１０６によって要求される動作の総数を実質的に減少させ、ＲＯＩＣ１０６がより遅い周波数で動作し、及び／又はより高いフレームレートで画像フレームを処理することを可能にする。

いくつかの例では、ＲＯＩＣ１０６は、上記のようにブロックの一部に測定マトリックスを適用し、残りのブロックを圧縮しないままにしてもよい。別の言い方をすれば、ＲＯＩＣ１０６は、残りのブロックについて非圧縮画像データを提供することができる。例えば、ＲＯＩＣ１０６は、関心領域に関連する画像データを取り込んでいる画素値のグループを圧縮しなくてもよい。別の例では、ＲＯＩＣ１０６によって処理される画像は、６０Ｈｚのビデオストリームの一部である。この例では、ＲＯＩＣ１０６は、画素値のアレイを６０個のブロックに分割し、各フレーム内の６０個のブロックのうちの５９個を（ここで説明するＣＳ技術を使用して）圧縮し、最後のブロックを圧縮しないままにすることができる。圧縮されていない特定のブロックは、各ブロックの単一バージョンが毎秒圧縮されずに（例えば、６０フレームごとに）送信されるように、各フレームにおいて変化することができる。これにより、ＲＯＩＣ１０６は、毎秒フル解像度の画像を送信することができる。非圧縮のままにするために、画像の様々な部分を選択するための、他の方法が採用されてもよいことが理解される。

上述したように、ＣＳは測定のランダムセットを実行し、情報が「疎」であることに基づいて「情報」（例えば、非繰り返し画素値）を確実に検出するのに効果的である。ＲＯＩＣ１０６において、計算素子アレイ２０６内の計算素子は、測定マトリックス（例えば、マスク）と一致するデジタル画素値のサンプリングを実行することができる。図３は、例えばマスク生成器及び制御コンポーネント２０８によって、生成され、計算素子アレイ２０６によって画素値に適用される測定マトリックス３００のセットの例を示す。測定マトリックス３００のセットは、４つの２次元マトリックスを含み、２次元マトリックスはそれぞれ、測定コードベクトル３０４，３０６，３０８、及び３１０と、さらに、複数の測定コード３０２とを含む。２次元測定マトリックスのそれぞれは、サンプリングされる画像のセクションと同じ（又は類似の）寸法を備えることができ、各測定コード３０２は、画素値に対応することができる。計算素子アレイ２０６の各計算素子は、測定マトリックスのコード化された集合値を生成するために、対応する測定コード３０２が「１」である画素値を加算し、対応する測定コード３０２が「０」である画素値を無視することによって、画素値のブロックに測定マトリックスを適用することができる。測定マトリックスは、図３に示すように「０」及び「１」以外の１０進値から形成されてもよいことが理解される。例えば、測定マトリックスは、「０」、「１」及び「−１」、又は、「１」及び「−１」の値によって形成されてもよく、「−１」は、コード化された集合を生成するために、対応する画素値が減算（加算の反対）されたことを示す。

計算素子アレイ２０６は、測定マトリックス３００のセット内の各測定マトリックスに対してコード化された集合を提供することができる。例えば、計算素子アレイ２０６は、測定マトリックス３００のセットによって示される４つのマトリックスに対して４つのコード化された集合を提供することができる。コード化された集合を及び対応する測定マトリックスは、ＲＯＩＣ１０６例えば信号プロセッサ１０８によって提供される圧縮画像データを形成しうる。他の実施例では、圧縮画像データは、コード化された集合をと、測定マトリックスを生成するためのシードとを含むことができる。さらに他の例では、コード化された集合が計算されたＦＰＡの動作モード、ＦＰＡの領域定義、サンプリングされたブロックサイズ、ＣＲ、及び、領域情報に関するパラメータを含む、圧縮画像データ内のコード化された集合に、１つ又は複数のパラメータが含まれうる。圧縮画像データは、様々な値の組み合わせを含むことができることが当業者には理解されよう。

図４は、計算素子アレイ２０６によって測定マトリックス３００のセットと結び付けられることができる画素値４００の例示的なマトリックスを示す。画素値のマトリックス４００は、光検出器アレイ１１０の光検出器１１２からの画像情報とそれぞれ関連する複数の値を含む。画素値のマトリックス４００は、画素値列４０４，４０６，４０８及び４１０を含むことができる。計算素子アレイ２０６は、１の値を得るために、第１の測定コードベクトル３０４と第１の画素値列を結び付けることができる。第２の画素値列４０６は、１２の値を得るために、第２の測定コードベクトル３０６と結び付けられてもよい。第３の画素値列４０８は、０の値を得るために、第３の測定コードベクトル３０８と結び付けられてもよい。第４の画素値列４１０は、９の値を得るために、第４の測定コードベクトル３１０と結び付けられてもよい。１、１２、０、及び９の列方向の集合値は、測定マトリックス３００のセットの第１の測定マトリックスに対して２２のコード化された集合値の総計を得るために合計されうる。計算素子アレイ２０６は、４つのコード化された集合値のセットを得るために、画素値４００のマトリックスを有する測定マトリックス３００のセット内の一連の測定マトリックスを有するコード化された集合の計算を続けうる。測定マトリックス３００は、画素値４００のマトリックス内の各画素値が少なくとも１つのコード化された集合に含まれるように構成されてもよいことが理解される。例えば、測定マトリックスのセットの少なくとも１つのマトリックスは、マトリックスの各位置に「１」を含むことができる（例えば、［１，１］）。他の例では、測定マトリックスは、各画素値がコード化された集合の所定の一部に含まれるように構成することができる。例えば、コード化された集合の５０％の各画素値が含まれる測定マトリックスのセットを構成することができる。

上述したように、測定マトリックス３００は、例えば光検出器アレイ１１０からサンプリングすべき光検出器１１２を示す測定コード３０２を含む。いくつかの例では、複数の測定値は、測定マトリックス３００に基づいて光検出器アレイ１１０上に並列に実行される。例えば、第１の並列測定値は第１の測定コードベクトル３０４に基づいており、第２の並列測定値は第２の測定コードベクトル３０６に基づいている。第１の測定及び第２の測定に続いて、測定された光検出器値の総和が集計されうる。他の例では、各測定は順次（例えば、連続的に）行われる。光検出器１１２の測定は、Ｎ回実行され、他の方法で計算されてもよいことを理解されたい。例えば、一実施形態では、実行された各測定からのコード化された集合は、単一の重み付されたコード化された集合を生成するために平均化され及び／又は重みづけされうる。さらに、１０進値、１０進値の総和、及び１０進値の集計は、他の方法で表すことができることを理解されたい。例えば、総和は、バイナリ値に基づいてもよく及びそれに適用されるバイナリ算術に基づいてもよい。

マトリックスのためのコード化された集合は、上記の例に示されているように、最初に列ごとに計算される必要はないことが理解される。測定マトリックス及び関連する画素値は、コード化された集合を生成するために、任意の方法でＲＯＩＣ１０６によって又はわたって横断されてもよい。例えば、ＲＯＩＣ１０６は、行単位又は列単位のトラバースとは対照的に、最初に深さ方向の方法で測定マトリックスの１セットをトラバースすることができる。測定マトリックスのセットを深さ方向に横切ることは、別の画素値へ移動する前に、最初にそれぞれの画素値（例えば画素値［２，３］の）に対応する測定マトリックス値（例えば測定マトリックス値［２，２,ｚ］〜［２，２，１］）の適用によって複数回各画素値（例えば画素値［２，２］のを再訪する必要を排除するため有用である。

上述したように、計算素子アレイ２０６は、測定マトリックス及び画素値に基づいてコード化された集合を生成する。計算素子アレイ２０６内の各計算素子は、例えば、論理コアに結合された専用メモリのブロックを含むことができる。各計算素子内のメモリの専用ブロックは、測定マトリックスのセットの各測定マトリックスについての集合コードを格納することができる。専用メモリブロックは、例えば、１つの読み出しポートと１つの書き込みポートを有する２ポートスタティックランダムアクセスメモリ（ＳＲＡＭ）として実装されるレジスタファイルを含むことができる。２ポートＳＲＡＭを使用すると、読み書き操作を同時に実行できるため、圧縮速度を改善することができる。この例では、ＲＯＩＣ１０６は、より低いクロック周波数で動作し、依然として高いフレームレートを生成することができる。例えば、システムは、２５ＭＨｚのクロックレートを有し、１ｋＨｚを超えるレートでフレームを生成することができる。専用メモリの各ブロックに結合された論理コアは、コード化された集合を生成するために、加算及び／又は減算処理を実行することに加えて、マスク値及び／又は画素値を受け取ることができる。論理コアは、例えば、当業者に知られているように、２つのバイナリ値の加算及び／又は減算を実行することができる電気回路を含むことができる。少なくとも１つの例では、論理コアは、例えば、２つのバイナリ値に対する加算及び／又は減算計算を実行する算術論理ユニット（ＡＬＵ）を含む。メモリの複数の専用ブロックは、いくつかの実装において単一の論理コアを共有してもよいことが理解される。

いくつかの例では、測定マトリックスは「−１」の１０進値を含み、それによって、測定マトリックス値が「−１」である場合に、コード化された集合を決定するために論理コアが減算操作を実行することを要求する。これらの実施例において、画素値は２の歩数値として表現され、論理コアは、ビットをインベンティング（例えばフリッピング）し、画素値を負にする値を加算し、その後、負の画素値を実行中のコード化された集合に加算することにより減算操作を実行することができる。それにより、ビットをインベンティングし、２進値を加算することができる論理コアは、コード化された集合を決定するために減算操作を実行できる。

計算素子アレイ２０６によって使用される測定マトリックスは、マスク生成器及び制御コンポーネント２０８によって生成されてもよい。マスク生成器及び制御コンポーネント２０８は、様々なメカニズムのいずれかによって適切なマスクを生成することができる。例えば、マスクのセットは、メモリに格納され、適宜、メモリから検索されてもよい。他の例では、マスクは、ＲＯＩＣ１０６内のメモリフットプリントを低減するためにオンザフライで生成されてもよい。例えば、マスクは、擬似乱数ジェネレータ又は固有乱数ジェネレータによって生成され、マスクのパワースペクトル密度を一定（例えば、白色）に近づけるためにバランス（例えばフィルタリング）される。別の例では、マスクは、白色（又は白色に近い）測定マトリックスを生成するマスキング関数によって生成することができる。

測定マトリックスは、非ランダム値を含むことができることが理解される。例えば、測定コードの非ランダムベクトルは、初期測定において低周波数サンプリングに重点を置くようにすることができる。この例では、低周波サンプリングは、ＲＯＩＣ上の低減されたリソース需要を伴う初期画像を提供することができる。さらに、低周波サンプリングは、サンプリングされた画像のおおよその「疎さ」を示し、例えば光検出器グループのサイズ、測定コードのランダム性などの後続の計算に使用される。

当業者であれば、本開示の利点を考慮して、圧縮センシングを有するＲＯＩＣは、帯域幅を実質的な規模で大幅に低減することが理解されよう。たとえば、１０のＣＲは、９０％だけ圧縮画像を表現又は送信するために必要な帯域幅を低減する。特定のアーキテクチャでは、同様の規模の電力消費の削減が可能である（例えば、より少ないデジタルラインドライバしか必要とされない）。他の場合には、画像解像度にほとんど影響を与えずに全体の焦点面のフレームレートを増加させることが可能である。このような帯域幅の低減要求は、コンパクトビデオストレージ及び無線伝送の実現にとって重要であり得る。

ＲＯＩＣ１０６は、例えば、ＣＲ、ブロックサイズ、及び／又は、サンプルレートを制御するために、１つ又は複数の外部デバイス（たとえば、信号プロセッサ１０８）によって制御されてもよいことが理解される。いくつかの例では、ＲＯＩＣ１０６は、再構成画像の内容に基づいてＣＲ及び／又はサンプルレートを動的に変更するための制御信号を受信することができる。例えば、ＲＯＩＣ１０６のＣＲは、画像のより高い出力サンプルレート、又は画像内の関心領域（ＲＯＩ）に適合するように調整することができる。上述のように、１０のＣＲは、帯域幅の９０％の削減である。従って、ＦＰＡ全体又はＦＰＡの特定の領域のＣＲを調整することは、非常に柔軟な帯域幅管理を可能にする。一例では、他の領域にわたって一定のＣＲを維持したままで、一定の関心領域のみのＣＲ（及びそれに応じたブロックサイズ）が変更されうる。この例では、画像再構成エンジンは、高サンプルレートＲＯＩに関連するデータと組み合わせて低サンプルレート領域の以前に再構成された画像を再利用することによって再構成画像を生成することができる。換言すると、画像再構成エンジンは、あまり頻繁にサンプリングされない領域からの再構成画像を再利用することにより、異なるサンプリング速度の領域に基づいて画像を生成することができる。

いくつかの例では、画像再構成エンジンは、例えば、画像の再構成のための十分なＲＡＭと、メモリと、プロセッサとを有するコンピュータシステム、及び／又は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含む画像再構成装置の一部であってもよい。これらの例では、画像再構成エンジンは、例えば、グラフィック処理ユニット（ＧＰＵ）を含むプロセッサによって実行されるコンパイルされた命令セットであってもよい。他の例では、画像再構成装置は、再構成された原画像を他のハードウェア装置（例えば、コンピュータシステム、ディスプレイ、デジタルビデオ記録レコーダなど）に出力する集積回路であってもよい。

再構成エンジンは、既知のＣＳ法のレパートリーのいずれかに基づいて画像（又はその一部）を再構成することができる。さらに、画像再構成エンジンは、１つ又は複数の領域、関連するコード化された集合及びその中の測定コードの並列処理に基づいて画像を再構成することができる。この「並列」モードは、単一のプロセッサが画像全体を順次再構成するよりはるかに短い時間で領域ごとに画像を再構成することを可能にする。原画像の領域が再構成されると、それらは、再構成された原画像を形成するために結び付けられる。画像再構成装置は、（たとえば、ＷｉＦｉ（登録商標）、ＲＦ、イーサネット（登録商標）などを介して）遠隔ＲＯＩＣから圧縮画像データを受信することができることが理解される。これらの例では、帯域幅及び電力は、ＲＯＩＣから遠隔装置上で原画像の再構成を実行することによって保存される。無線伝送の場合、ＣＳは、ベースバンド帯域幅を減少させる可能性があり、それは、固有の付加的な暗号特性、検出可能性／妨害能力の低減、伝送距離の改善などを含む、無線伝送の数多くの改善をもたらすことができる。これは、関連する地上の受信機を備えた空中ＦＰＡを含む様々な用途において有利であり得る。他の実施形態では、画像再構成装置はＲＯＩＣに接続され、通信バスを介して圧縮画像データを受信することができる。

図５を参照すると、圧縮画像データを生成するためのＲＯＩＣ（例えば、ＲＯＩＣ１０６）によって実行される例示的な圧縮センシングプロセス５００が示されている。圧縮センシングプロセス５００は、光検出器アレイから受信した画素値に基づいて、例えば信号プロセッサ（例えば、信号プロセッサ１０８）に提供されるべき圧縮画像データを生成する。

動作５０２において、ＲＯＩＣは、例えば検出デバイス（例えば、検出デバイス１０４）から画素値を受信する。画素値は、デジタル画素値及び／又はアナログ画素値であってもよい。ＲＯＩＣがアナログ画素値を受信する例では、ＲＯＩＣは、例えば後続の処理のためにＡＤＣによってアナログ画素値をデジタル化することができる。

動作５０４において、画素値は、計算素子アレイ内の１つ又は複数の計算素子へ導かれる。画素値は、例えば、固定された相互接続のセット及び／又はプログラム可能なマニホールドによって、計算素子に向けられていてもよい。動作５０６において、ＲＯＩＣは計算素子のためのマスクを生成する。マスクは、擬似乱数生成器によってオンザフライで生成され、及び／又は、メモリに格納されてアクセスされてもよい。生成されたマスク値は、コード化された集合を生成するために、動作５０８でＲＯＩＣの計算素子によって画素値に適用されてもよい。コード化された集合を計算する例示的なプロセスは、図６を参照して以下に説明される。

動作５１０において、ＲＯＩＣは圧縮画像を出力する。圧縮画像は、例えば、コード化された集合及び／又はコード化された集合を生成するために使用されるマスクによって表されてもよい。圧縮画像は、画像プロセッサ及び／又は他の外部装置に提供されてもよい。

図６は、１０進値「０」及び「１」を含む測定マトリックスに対して計算素子アレイによって実行されるコード化された集合６００を生成するための例示的なプロセスを示す。２次元画像セクションの画素値はＰＶ［ｘ，ｙ］で表される。所与の測定マトリックスのセットに対するマスク値はＭＶ［ｘ，ｙ，ｚ］によって表され、各ｘ及びｙ座標は画素値（例えばＰＶ［ｘ、ｙ］）に対応し、ｚ座標は、測定マトリックスのセット内の特定の測定マトリックスに対応する。所与の測定マトリックスｚのコード化された集合は、合計値ＳＶ［ｚ］として格納される。プロセス６００は、「０」及び「１」以外の組み合わせ、例えば「−１」「０」及び「１」、又は、「−１」及び「１」を含む組み合わせ、を有する測定マトリックスを使用するように適合されてもよいことが理解できる。

動作６０２では、合計値は、計算素子のメモリ内のゼロ（例えば、ＳＶ［ｚ］）に設定される。メモリ位置をゼロに設定すると、メモリに残っている以前の計算結果が削除されうる。動作６０４では、特定のマスク値（例えばＭＶ［ｘ、ｙ、ｚ］）が読み出される。上述のように、マスク値は、「０」又は「１」のいずれかであってもよい。動作６０６において、計算素子は、読み出されたマスク値が１に等しいかどうかを判定する。マスク値が１に等しい場合、計算素子は動作６０８に進み、マスク値に関連する合計値（例えば、ＳＶ［ｚ］）を読み出し、動作６１０に進み、合計値（例えば、ＳＶ［ｚ］）に画素値（例えば、ＰＶ［ｘ、ｙ］）を加算し、動作６１２に進み、新しい合計値（例えばＳＶｎｅｗ［ｚ］）をメモリに書き込む。そうでない場合、計算素子は、動作６１４に進み、マスクが完全に横断されたかどうかを決定する。マスクが完全に横切られた場合、プロセス６００は終了する。そうでない場合、計算素子は、動作６０４に戻り、新しいマスク値を選択する。

本明細書で開示されるプロセスの各々は、特定の例における１つの特定の一連の動作を示す。これらの各プロセスに含まれる動作は、本明細書で論じたように特別に構成されたオーディオ装置によって実行され又は使用されることができる。いくつかの行為は任意であり、したがって、１つ又は複数の例に従って省略することができる。さらに、ここで論じられるシステム及び方法の範囲から逸脱することなく、動作の順序を変更することができ、又は他の動作を追加することができる。加えて、上述したように、少なくとも１つの例では、特定の特別に構成された装置、すなわちここで開示された実施例に従って構成されたＲＯＩＣ上で動作が実行される。

少なくとも１つの実施形態のいくつかの実施態様を上記で説明したが、当業者には様々な変更、修正、改良が容易に思い付くであろうことを理解されたい。例えば、既知の圧縮アルゴリズム（例えば、ＪＰＥＧ又はＭＰＥＧ圧縮アルゴリズム）は、上記の様々な実施形態と組み合わせて実装されてもよい。そのような変更、修正、及び改良は、本開示の一部であることが意図されており、本発明の範囲内にあるものとする。したがって、前述の説明及び図面は単なる例示である。特定の実施形態の例は、ここでは例示目的でのみ提供されており、限定することを意図するものではない。また、ここで使用される表現及び用語は、説明のためのものであり、限定的であると見なされるべきではない。「含む」、「有する」、「備える」、「含有する」、「包含する」、及びそれらの変形のここでの使用は、その後に列挙される項目及びその等価物並びに追加項目を包含することを意味する。

Claims (19)

1. 複数の光検出器を含む光検出器アレイに結合するように構成された一体化された圧縮サンプリング（ＣＳ）を有する読み出し集積回路（ＲＯＩＣ）であって、
   マスク生成器及び制御コンポーネントであって、前記光検出器アレイの少なくとも一部をサンプリングするためのサンプリングパターンをそれぞれ表す、複数の圧縮サンプリング測定マトリックス（ＣＳＭＭｓ）を生成するように構成されたマスク生成器及び制御コンポーネントと、
   前記光検出器アレイ及び前記マスク生成器及び制御コンポーネントに結合された計算素子アレイと、
   を備え、
   前記計算素子アレイは、
   前記光検出器アレイから複数の光検出器値を受信し、
   前記複数のＣＳＭＭｓを前記マスク生成器及び制御コンポーネントから受信し、
   前記複数のＣＳＭＭｓと一致する前記光検出器アレイの複数の部分を選択的に並列にサンプリングすることによって圧縮画像データを生成し、前記複数のＣＳＭＭｓのそれぞれが前記複数の部分のうち対応する部分においてサンプリングされる選択された光検出器の値を指定し、前記圧縮画像データが複数のコード化された集合を含み、
   前記圧縮画像データを少なくとも１つのプロセッサに提供する、
   ＲＯＩＣ。
2. 前記計算素子アレイは、論理コアに結合されたメモリを各々含む複数の計算素子を含む、
   請求項１に記載のＲＯＩＣ。
3. 前記メモリは、２ポートスタティックランダムアクセスメモリ（ＳＲＡＭ）を含むことを特徴とする、請求項２に記載のＲＯＩＣ。
4. 前記メモリは、前記圧縮画像データを格納し、前記論理コアは、前記圧縮画像データを決定するように構成されている、請求項２に記載のＲＯＩＣ。
5. 前記複数の光検出器値の少なくとも一部を前記複数の計算素子の各計算素子に導くように構成されたブロック・マッピング・コンポーネントをさらに備える、
   請求項２に記載のＲＯＩＣ。
6. 前記マスク生成器及び制御コンポーネントは、擬似乱数生成器及び固有乱数生成器のうちの少なくとも１つを含む、請求項１に記載のＲＯＩＣ。
7. 前記マスク生成器及び制御コンポーネントはメモリを含み、前記マスク生成器及び制御コンポーネントは、前記メモリから少なくとも１つの格納されたＣＳＭＭを少なくとも部分的に読み取ることによって前記複数のＣＳＭＭｓを生成する、
   請求項１に記載のＲＯＩＣ。
8. 前記光検出器アレイの前記複数の部分の１つ又は複数の部分が１つの圧縮率を有する、
   請求項１に記載のＲＯＩＣ。
9. 前記計算素子アレイに結合され、前記光検出器アレイから受信した前記複数の光検出器値をデジタル化するように構成されたアナログ−デジタル変換器（ＡＤＣ）をさらに備える、請求項１に記載のＲＯＩＣ。
10. 前記複数のＣＳＭＭｓの各ＣＳＭＭが、１０進数のゼロ、１０進数の１、及び、１０進数の−１のうちの少なくとも１つを含む、請求項１に記載のＲＯＩＣ。
11. 前記複数の光検出器は、複数のデジタル画素を含み、前記複数の光検出器値は、複数の画素値を含む、請求項１に記載のＲＯＩＣ。
12. 焦点面アレイ（ＦＰＡ）撮像システムであって、
    少なくとも１つのプロセッサと、
    複数の光検出器を含む光検出器アレイと、
    前記少なくとも１つのプロセッサと前記光検出器アレイとの間に結合された、一体化された圧縮サンプリング（ＣＳ）を有する読み出し集積回路（ＲＯＩＣ）と、
    を備え、
    前記ＲＯＩＣは、
    サンプリングパターンをそれぞれ記述する複数の圧縮サンプリング測定マトリックス（ＣＳＭＭｓ）を生成し、前記複数の光検出器の少なくとも一部をサンプリングし、
    前記複数のＣＳＭＭｓと一致する複数の光検出器の複数の部分を選択的に並列にサンプリングすることによって圧縮画像データを生成し、前記複数のＣＳＭＭｓのそれぞれが前記複数の部分のうち対応する部分においてサンプリングされる選択された光検出器の値を指定し、前記圧縮画像データが複数のコード化された集合を含み、
    前記圧縮画像データを少なくとも１つのプロセッサに出力するように構成されている、
    システム。
13. 前記光検出器アレイは、複数のデジタル画素を含む、請求項１２に記載のシステム。
14. 前記ＲＯＩＣは、前記複数のＣＳＭＭｓを生成するように構成されたマスク生成器及び制御コンポーネントを含む、請求項１２に記載のシステム。
15. 前記マスク生成器及び制御コンポーネントは、擬似乱数生成器及び固有乱数生成器の少なくとも１つを含む、請求項１４に記載のシステム。
16. 前記ＲＯＩＣは、論理コアに結合されたメモリを含み前記圧縮画像データを生成するように構成された計算素子アレイを含む、請求項１２に記載のシステム。
17. 前記少なくとも１つのプロセッサに、前記圧縮画像データに基づいて少なくとも１つの画像を再構成するように指示するように構成された画像再構成エンジンをさらに備える、
    請求項１２に記載のシステム。
18. 前記複数のコード化された集合の各コード化された集合は、前記複数のＣＳＭＭｓの１つのＣＳＭＭにより指定される光検出器値の和である、請求項１に記載のＲＯＩＣ。
19. 前記複数のコード化された集合の各コード化された集合は、前記複数のＣＳＭＭｓの１つのＣＳＭＭにより指定される光検出器値の和である、請求項１２に記載のシステム。

Images