JP6459698B2 - Grid interconnection control device - Google Patents
Grid interconnection control device Download PDFInfo
- Publication number
- JP6459698B2 JP6459698B2 JP2015063263A JP2015063263A JP6459698B2 JP 6459698 B2 JP6459698 B2 JP 6459698B2 JP 2015063263 A JP2015063263 A JP 2015063263A JP 2015063263 A JP2015063263 A JP 2015063263A JP 6459698 B2 JP6459698 B2 JP 6459698B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- switching
- reactor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、系統連系制御装置に関する。 The present invention relates to a grid interconnection control device.
系統連系制御装置に係る発明の一例として、特許文献１に記載の発明が挙げられる。特許文献１に記載の系統連系コンバータ装置では、直流電源の正極側に接続されるスイッチング素子および直流電源の負極側に接続されるスイッチング素子のうちの一方のスイッチング素子のみがスイッチング動作される。これにより、特許文献１に記載の系統連系コンバータ装置は、直流電源の正極側に接続されるスイッチング素子および直流電源の負極側に接続されるスイッチング素子の両方のスイッチング素子がスイッチング動作される場合と比べて、スイッチング損失を低減し、スイッチングに起因して発生する交流電流の脈動を低減しようとしている。
As an example of the invention relating to the grid interconnection control apparatus, the invention described in
系統連系制御装置では、インバータの出力電流に含まれる高調波電流を低減するために、リアクトルとコンデンサとを備えるフィルタ回路が配設される。リアクトルに流れるリアクトル電流は、正弦波状に制御される。また、力率を改善するため、負荷に供給される系統連系制御装置の出力電流の位相が系統電圧の位相と同期するように、リアクトル電流の位相が調整される。 In the grid interconnection control device, a filter circuit including a reactor and a capacitor is disposed in order to reduce the harmonic current included in the output current of the inverter. The reactor current flowing through the reactor is controlled in a sine wave shape. In order to improve the power factor, the phase of the reactor current is adjusted so that the phase of the output current of the grid interconnection control device supplied to the load is synchronized with the phase of the grid voltage.
リアクトル電流は、フィルタ回路のコンデンサの影響により、系統電圧（系統連系制御装置の出力電流）に対して、位相が進む。そのため、系統電圧の極性が正極のときにリアクトル電流の極性を負極にすることが必要な期間と、系統電圧の極性が負極のときにリアクトル電流の極性を正極にすることが必要な期間とが生じる。 The phase of the reactor current advances with respect to the system voltage (the output current of the system interconnection control device) due to the influence of the capacitor of the filter circuit. Therefore, there are a period in which the polarity of the reactor current needs to be negative when the polarity of the system voltage is positive, and a period in which the polarity of the reactor current needs to be positive when the polarity of the system voltage is negative. Arise.
しかしながら、特許文献１に記載の系統連系コンバータ装置は、リアクトル電流と系統電圧（系統連系コンバータ装置の出力電流）との間の位相差を考慮したスイッチング素子のスイッチングモード（スイッチングパターン）を備えていない。そのため、特許文献１に記載の系統連系コンバータ装置は、上述の期間で所望の方向にリアクトル電流を流すことができず、系統連系コンバータ装置の出力電流は、ゼロクロス付近で歪む可能性がある。特に、系統連系コンバータ装置の出力電力が小さくなると、出力電力（皮相電力）のうちの有効電力の大きさと、無効電力の大きさとの差が小さくなり、上記位相差が増大する。その結果、リアクトル電流の電流方向を所望の方向に流すことができない期間が長くなり、その影響は大きくなる。
However, the grid-connected converter device described in
本発明は、このような事情に鑑みて為されたものであり、出力電流のゼロクロス付近で生じる歪みを低減可能な系統連系制御装置を提供することを課題とする。 This invention is made in view of such a situation, and makes it a subject to provide the grid connection control apparatus which can reduce the distortion which arises near the zero crossing of an output current.
本発明に係る系統連系制御装置は、直流電力を出力する直流電源と、前記直流電源と交流の系統電源との間に配設され、前記直流電源から出力された前記直流電力を交流電力に変換する複数のスイッチング素子を備えるインバータと、前記インバータと前記系統電源との間に配設され、リアクトルとコンデンサとを備えるフィルタ回路と、前記フィルタ回路の前記リアクトルに流れるリアクトル電流を検出するリアクトル電流検出器と、前記系統電源の系統電圧を検出する系統電圧検出器と、前記リアクトル電流検出器によって検出された前記リアクトル電流の検出値と、前記系統電圧検出器によって検出された前記系統電圧の検出値とがそれぞれ入力され、入力された各前記検出値に基づいて前記インバータの前記複数のスイッチング素子を開閉制御する制御装置と、を具備し、前記制御装置は、前記リアクトル電流の目標値の極性と、前記系統電圧の前記検出値の極性とに基づいて、前記複数のスイッチング素子の開閉状態を表す複数のスイッチングモードのうちの一のスイッチングモードを判定するスイッチングモード判定部と、前記スイッチングモード判定部によって判定された前記一のスイッチングモードに従って、前記複数のスイッチング素子の開閉信号を生成する開閉信号生成部と、を備える。 The grid interconnection control device according to the present invention is arranged between a DC power source that outputs DC power and the DC power source and an AC system power source, and the DC power output from the DC power source is converted to AC power. An inverter including a plurality of switching elements to be converted, a filter circuit disposed between the inverter and the system power supply, and including a reactor and a capacitor, and a reactor current for detecting a reactor current flowing through the reactor of the filter circuit A detector, a system voltage detector for detecting a system voltage of the system power supply, a detected value of the reactor current detected by the reactor current detector, and detection of the system voltage detected by the system voltage detector And a plurality of switching elements of the inverter based on the input detection values. A control device that controls open / close, and the control device represents open / close states of the plurality of switching elements based on a polarity of a target value of the reactor current and a polarity of the detected value of the system voltage. A switching mode determination unit that determines one switching mode among a plurality of switching modes, and an opening / closing signal generation that generates an opening / closing signal of the plurality of switching elements according to the one switching mode determined by the switching mode determination unit A section.
本発明に係る系統連系制御装置によれば、制御装置は、リアクトル電流の目標値の極性と、系統電圧の検出値の極性とに基づいて、複数のスイッチング素子の開閉状態を表す複数のスイッチングモードのうちの一のスイッチングモードを判定するスイッチングモード判定部を備える。これにより、スイッチングモード判定部は、系統電圧の検出値の極性のみならず、リアクトル電流の目標値の極性をも考慮してスイッチングモードを判定することができる。そのため、本発明に係る系統連系制御装置は、系統電圧の極性が正極のときにリアクトル電流の目標値の極性を負極にすることが必要な期間において、リアクトル電流を負極方向に流すことができる。同様に、本発明に係る系統連系制御装置は、系統電圧の極性が負極のときにリアクトル電流の目標値の極性を正極にすることが必要な期間において、リアクトル電流を正極方向に流すことができる。よって、本発明に係る系統連系制御装置は、出力電流のゼロクロス付近で生じる歪みを低減することができる。 According to the grid interconnection control device according to the present invention, the control device includes a plurality of switching states representing the open / closed states of the plurality of switching elements based on the polarity of the target value of the reactor current and the polarity of the detection value of the grid voltage. A switching mode determination unit that determines one of the switching modes is provided. Thereby, the switching mode determination unit can determine the switching mode in consideration of not only the polarity of the detected value of the system voltage but also the polarity of the target value of the reactor current. Therefore, the grid interconnection control apparatus according to the present invention can flow the reactor current in the negative electrode direction during a period in which the polarity of the target value of the reactor current needs to be negative when the polarity of the system voltage is positive. . Similarly, the grid interconnection control device according to the present invention allows the reactor current to flow in the positive direction in a period in which the polarity of the target value of the reactor current is required to be positive when the polarity of the system voltage is negative. it can. Therefore, the grid connection control apparatus according to the present invention can reduce distortion that occurs near the zero crossing of the output current.
以下、本実施形態の系統連系制御装置１０を図面に基づいて説明する。なお、図面は、概念図であり、細部構造の寸法まで規定するものではない。
Hereinafter, the grid
図１に示すように、本実施形態の系統連系制御装置１０は、直流電源１１、コンバータ１２、インバータ１３、フィルタ回路１４、検出器１５および制御装置１６を備えている。また、検出器１５は、リアクトル電流検出器１５ａ、系統電圧検出器１５ｂ、直流電圧検出器１５ｃおよび出力電流検出器１５ｄを備えている。
As shown in FIG. 1, the grid
直流電源１１は、直流電力を出力する。直流電源１１は、直流電力を出力することができれば良く、限定されない。直流電源１１は、例えば、燃料電池を用いることができる。燃料電池は、燃料と酸化剤ガスとによって発電する発電装置であり、種々の燃料電池（例えば、公知の固体酸化物形燃料電池（ＳＯＦＣ：Ｓｏｌｉｄ Ｏｘｉｄｅ Ｆｕｅｌ Ｃｅｌｌ）など）を用いることができる。また、直流電源１１は、燃料電池以外の発電装置（例えば、太陽光発電装置）を用いることもできる。さらに、直流電源１１は、鉛蓄電池（バッテリ）、リチウムイオン電池などを用いることもできる。また、直流電源１１は、ガスエンジン発電機などを用いることもできる。この場合、直流電源１１は、交流発電機が出力する交流電力を平滑回路等で平滑して、直流電力を生成することができる。同図に示すように、直流電源１１は、出力側端子１１ａ，１１ｂを備えている。出力側端子１１ａは、直流電源１１の正極（＋）に接続されており、出力側端子１１ｂは、直流電源１１の負極（−）に接続されている。
The
コンバータ１２は、直流電源１１から出力される直流電力を昇圧して、インバータ１３に出力する。コンバータ１２は、入力側端子１２ａ，１２ｂおよび出力側端子１２ｃ，１２ｄを備えている。直流電源１１の出力側端子１１ａと、コンバータ１２の入力側端子１２ａとの間には、電路１７ａが形成されている。また、直流電源１１の出力側端子１１ｂと、コンバータ１２の入力側端子１２ｂとの間には、電路１７ｂが形成されている。直流電源１１から出力された直流電力は、電路１７ａ，１７ｂを介してコンバータ１２に入力される。そして、コンバータ１２によって昇圧された直流電力は、出力側端子１２ｃ，１２ｄから出力される。電路１７ａ，１７ｂは、例えば、公知の電力用電線を用いることができる。このことは、以降に示す電路についても同様である。
Converter 12 boosts the DC power output from
コンバータ１２は、リアクトル１２ｅ、ダイオード１２ｆ、スイッチング素子１２ｇおよびコンデンサ１２ｈを備えている。これらの素子は、公知の電力用デバイスを用いることができる。例えば、スイッチング素子１２ｇは、公知の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などを用いることができる。コンデンサ１２ｈは、公知の電解コンデンサを用いることができる。
The
コンバータ１２の入力側端子１２ａと出力側端子１２ｃとの間には、電路１７ｃが形成されている。また、コンバータ１２の入力側端子１２ｂと出力側端子１２ｄとの間には、電路１７ｄが形成されている。電路１７ｃには、入力側端子１２ａ側から順に、リアクトル１２ｅ、ダイオード１２ｆが設けられている。また、リアクトル１２ｅとダイオード１２ｆとの間の電路１７ｃには、接続点１２ｉが設けられており、接続点１２ｉには、スイッチング素子１２ｇのドレイン１２ｇ１が接続されている。スイッチング素子１２ｇのソース１２ｇ２は、電路１７ｄに設けられる接続点１２ｊに接続されており、接続点１２ｉと接続点１２ｊとの間には、電路１７ｅが形成されている。なお、スイッチング素子１２ｇのゲート１２ｇ３は、駆動回路１６ｅを介して、後述する制御装置１６に接続されている。駆動回路１６ｅは、公知のドライバ回路を用いることができる。
An
また、ダイオード１２ｆと出力側端子１２ｃとの間の電路１７ｃには、接続点１２ｋが設けられており、接続点１２ｋには、コンデンサ１２ｈの一端側（正極側端子）が接続されている。コンデンサ１２ｈの他端側（負極側端子）は、電路１７ｄに設けられる接続点１２ｌに接続されている。なお、コンバータ１２は、直流電源１１から出力される直流電力を昇圧することができれば良く、上述の構成に限定されるものではない。
Further, a
コンバータ１２の出力側端子１２ｃと、インバータ１３の入力側端子１３ａとの間には、電路１７ｆが形成されている。また、コンバータ１２の出力側端子１２ｄと、インバータ１３の入力側端子１３ｂとの間には、電路１７ｇが形成されている。電路１７ｆと電路１７ｇとの間には、コンバータ１２の出力電圧（インバータ１３に入力される直流電圧）を検出する直流電圧検出器１５ｃが設けられている。
An
直流電圧検出器１５ｃは、例えば、電路１７ｆと電路１７ｇとの間の直流電圧を、抵抗値が既知の抵抗器によって分圧して、分圧された電圧値に基づいてコンバータ１２の出力電圧（インバータ１３に入力される直流電圧）を検出することができる。なお、上述の抵抗器によって分圧された直流電圧を、制御装置１６に入力して、制御装置１６によってコンバータ１２の出力電圧（直流電圧）を算出することもできる。
The
制御装置１６は、出力電力の目標値に基づいて、コンバータ１２のスイッチング素子１２ｇを駆動させるパルス信号のデューティ比を決定する。制御装置１６は、駆動回路１６ｅ（ドライバ回路）を介して、当該デューティ比に基づくパルス信号をスイッチング素子１２ｇのゲート１２ｇ３に付与する。スイッチング素子１２ｇのゲート１２ｇ３に付与される電圧がハイレベルのときには、スイッチング素子１２ｇのドレイン１２ｇ１とソース１２ｇ２との間が導通状態になり、リアクトル１２ｅに電磁エネルギーが蓄えられる。
スイッチング素子１２ｇのゲート１２ｇ３に付与される電圧がローレベルのときには、スイッチング素子１２ｇのドレイン１２ｇ１とソース１２ｇ２との間が遮断された開放状態になり、リアクトル１２ｅに蓄えられた電磁エネルギーがコンデンサ１２ｈに充電されて、コンバータ１２の出力電力は増大する。このようにして、制御装置１６は、コンバータ１２の出力電力を所望の電力値（出力電力の目標値）に制御することができる。
When the voltage applied to the gate 12g3 of the
インバータ１３は、直流電源１１と交流の系統電源２０との間に配設されており、直流電源１１から出力された直流電力を交流電力に変換する。本実施形態では、インバータ１３は、コンバータ１２を介して直流電源１１に接続されているが、直流電源１１が必要な直流電力を出力可能な場合には、コンバータ１２を省略することができる。
The
インバータ１３は、入力側端子１３ａ，１３ｂおよび出力側端子１３ｃ，１３ｄを備えている。インバータ１３の出力側端子１３ｃと、系統電源２０の接続端子２０ａとの間には、電路２１が形成されている。また、インバータ１３の出力側端子１３ｄと、系統電源２０の接続端子２０ｂとの間には、電路２２が形成されている。電路２１，２２は、インバータ１３と系統電源２０との間を電気的に接続する。つまり、インバータ１３から出力された交流電力は、電路２１，２２を介して系統電源２０側に出力される。系統電源２０側には、負荷（図示略）が接続可能になっており、インバータ１３から出力された交流電力は、負荷に供給可能である。なお、系統電源２０は、電力会社が保有する商用の配電線網から供給される電源をいう。
The
インバータ１３は、複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）を備えている。第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、コンバータ１２のスイッチング素子１２ｇと同様に、公知の電界効果トランジスタ（ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などを用いることができる。図１に示すように、これらのスイッチング素子には、還流ダイオードがそれぞれ設けられている。還流ダイオードは、スイッチング素子のボディダイオード（寄生ダイオード）を用いることができる。また、還流ダイオードは、別途設けることもでき、スイッチング素子にそれぞれ並列接続することができる。
The
同図に示すように、インバータ１３の入力側端子１３ａと、第一スイッチング素子１３ｅのドレイン１３ｅ１と、第三スイッチング素子１３ｇのドレイン１３ｇ１との間には、電路１７ｈが形成されている。また、インバータ１３の入力側端子１３ｂと、第二スイッチング素子１３ｆのソース１３ｆ２と、第四スイッチング素子１３ｈのソース１３ｈ２との間には、電路１７ｉが形成されている。
As shown in the figure, an
第一スイッチング素子１３ｅおよび第二スイッチング素子１３ｆは、電路１７ｈと電路１７ｉとの間において直列接続されており、第一スイッチング素子１３ｅのソース１３ｅ２と、第二スイッチング素子１３ｆのドレイン１３ｆ１との間には、電路１７ｊが形成されている。また、第三スイッチング素子１３ｇおよび第四スイッチング素子１３ｈは、電路１７ｈと電路１７ｉとの間において直列接続されており、第三スイッチング素子１３ｇのソース１３ｇ２と、第四スイッチング素子１３ｈのドレイン１３ｈ１との間には、電路１７ｋが形成されている。つまり、直列接続された第一スイッチング素子１３ｅおよび第二スイッチング素子１３ｆと、直列接続された第三スイッチング素子１３ｇおよび第四スイッチング素子１３ｈとは、電路１７ｈと電路１７ｉとの間において並列接続されている。
The
電路１７ｊには、接続点１３ｉが設けられており、接続点１３ｉと、インバータ１３の出力側端子１３ｃとの間には、電路１７ｌが形成されている。また、電路１７ｋには、接続点１３ｊが設けられており、接続点１３ｊとインバータ１３の出力側端子１３ｄとの間には、電路１７ｍが形成されている。以上のようにして、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、フルブリッジ接続されている。
A connection point 13 i is provided in the
第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの各ゲート１３ｅ３〜１３ｈ３は、駆動回路１６ｆを介して、制御装置１６に接続されている。駆動回路１６ｆは、公知のドライバ回路を用いることができる。第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、制御装置１６から出力される駆動信号（開閉信号）に基づいて開閉制御される。例えば、第一スイッチング素子１３ｅのゲート１３ｅ３にハイレベルが付与されると、第一スイッチング素子１３ｅのドレイン１３ｅ１とソース１３ｅ２との間が導通状態になる。また、第四スイッチング素子１３ｈのゲート１３ｈ３にハイレベルが付与されると、第四スイッチング素子１３ｈのドレイン１３ｈ１とソース１３ｈ２との間が導通状態になる。
The gates 13e3 to 13h3 of the
このとき、第二スイッチング素子１３ｆのゲート１３ｆ３には、ローレベルが付与され、第二スイッチング素子１３ｆのドレイン１３ｆ１とソース１３ｆ２との間が遮断された開放状態になる。また、第三スイッチング素子１３ｇのゲート１３ｇ３には、ローレベルが付与され、第三スイッチング素子１３ｇのドレイン１３ｇ１とソース１３ｇ２との間が遮断された開放状態になる。
At this time, a low level is applied to the gate 13f3 of the second switching element 13f, and the drain 13f1 and the source 13f2 of the second switching element 13f are disconnected from each other. Further, a low level is applied to the gate 13g3 of the
この場合、コンバータ１２から出力された直流電流は、インバータ１３の入力側端子１３ａ、電路１７ｈ、第一スイッチング素子１３ｅ、電路１７ｊ、接続点１３ｉ、電路１７ｌ、インバータ１３の出力側端子１３ｃ、電路２１上に設けられるフィルタ回路１４のリアクトル１４ａ、フィルタ回路１４のコンデンサ１４ｃ、電路２２上に設けられるフィルタ回路１４のリアクトル１４ｂ、インバータ１３の出力側端子１３ｄ、電路１７ｍ、接続点１３ｊ、電路１７ｋ、第四スイッチング素子１３ｈ、電路１７ｉ、インバータ１３の入力側端子１３ｂの順に流れる。上述の第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの状態を第一状態とする。また、このときにリアクトル１４ａおよびリアクトル１４ｂに流れる電流（以下、リアクトル電流という。）の電流方向を正極方向とする。なお、フィルタ回路１４の詳細は、後述する。
In this case, the DC current output from the
次に、第一スイッチング素子１３ｅのゲート１３ｅ３にローレベルが付与され、第一スイッチング素子１３ｅのドレイン１３ｅ１とソース１３ｅ２との間が遮断された開放状態になる。また、第四スイッチング素子１３ｈのゲート１３ｈ３にローレベルが付与され、第四スイッチング素子１３ｈのドレイン１３ｈ１とソース１３ｈ２との間が遮断された開放状態になる。
Next, a low level is applied to the gate 13e3 of the
一定時間（デッドタイムＴｄという。）経過後に、第二スイッチング素子１３ｆのゲート１３ｆ３には、ハイレベルが付与され、第二スイッチング素子１３ｆのドレイン１３ｆ１とソース１３ｆ２との間が導通状態になる。また、第三スイッチング素子１３ｇのゲート１３ｇ３には、ハイレベルが付与され、第三スイッチング素子１３ｇのドレイン１３ｇ１とソース１３ｇ２との間が導通状態になる。
After a certain time (referred to as dead time Td), a high level is applied to the gate 13f3 of the second switching element 13f, and the drain 13f1 and the source 13f2 of the second switching element 13f are brought into conduction. Further, a high level is applied to the gate 13g3 of the
この場合、コンバータ１２から出力された直流電流は、インバータ１３の入力側端子１３ａ、電路１７ｈ、第三スイッチング素子１３ｇ、電路１７ｋ、接続点１３ｊ、電路１７ｍ、インバータ１３の出力側端子１３ｄ、電路２２上に設けられるフィルタ回路１４のリアクトル１４ｂ、フィルタ回路１４のコンデンサ１４ｃ、電路２１上に設けられるフィルタ回路１４のリアクトル１４ａ、インバータ１３の出力側端子１３ｃ、電路１７ｌ、接続点１３ｉ、電路１７ｊ、第二スイッチング素子１３ｆ、電路１７ｉ、インバータ１３の入力側端子１３ｂの順に流れる。上述の第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの状態を第二状態とする。また、このときのリアクトル電流の電流方向を負極方向とする。
In this case, the DC current output from the
このように、第二状態のときのリアクトル電流は、第一状態のときのリアクトル電流の電流方向に対して、逆方向に流れる。インバータ１３は、第一状態および第二状態（より正確には、後述する４つのスイッチングモードで表される４つの状態）を順に繰り返すことによって、インバータ１３の入力側端子１３ａ，１３ｂから入力された直流電力を交流電力に変換することができる。なお、制御装置１６は、種々の開閉制御を行うことができる。制御装置１６は、例えば、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によりデューティ比を可変して、当該デューティ比に基づいて第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの導通時間および遮断時間を制御することができる。
Thus, the reactor current in the second state flows in the opposite direction to the current direction of the reactor current in the first state. The
インバータ１３と系統電源２０との間には、フィルタ回路１４が配設されている。フィルタ回路１４は、インバータ１３の出力側端子１３ｃ，１３ｄから出力されたインバータ１３の出力電流に含まれる高調波成分を低減し、インバータ１３の出力電流を正弦波状に整形する。フィルタ回路１４は、リアクトル１４ａ、リアクトル１４ｂおよびコンデンサ１４ｃを備えている。これらの素子は、公知の電力用デバイスを用いることができる。
A
図１に示すように、リアクトル１４ａは、インバータ１３と系統電源２０との間を電気的に接続する複数（本実施形態では、２つ）の電路２１，２２のうちの一の電路２１に設けられている。リアクトル１４ｂは、インバータ１３と系統電源２０との間を電気的に接続する複数（２つ）の電路２１，２２のうちの他の一の電路２２に設けられている。コンデンサ１４ｃは、複数（２つ）の電路２１，２２の間に設けられている。具体的には、コンデンサ１４ｃは、一端側が一のリアクトル１４ａの系統電源２０側の端部１４ｄに接続され、他端側が他の一のリアクトル１４ｂの系統電源２０側の端部１４ｅに接続されている。既述のとおり、インバータ１３から出力される電力は、交流電力であるので、端部１４ｄと端部１４ｅとの間には、電路２３が形成される。なお、フィルタ回路１４は、インバータ１３の出力電流を正弦波状に整形することができれば良く、上述の構成に限定されるものではない。フィルタ回路１４は、例えば、リアクトル１４ａおよびリアクトル１４ｂのうちの少なくとも一方のリアクトルと、コンデンサ１４ｃとを備えることができる。
As shown in FIG. 1, the
検出器１５は、リアクトル電流検出器１５ａ、系統電圧検出器１５ｂ、既述の直流電圧検出器１５ｃおよび出力電流検出器１５ｄを備えている。リアクトル電流検出器１５ａは、フィルタ回路１４のリアクトル１４ａ，１４ｂに流れるリアクトル電流を検出する。本実施形態では、リアクトル電流検出器１５ａは、リアクトル１４ｂの系統電源２０側の端部１４ｅ付近の電路２２に設けられている。リアクトル電流検出器１５ａは、公知の電流検出器を用いることができる。リアクトル電流検出器１５ａは、例えば、カレントトランスを使用した電流検出器を用いることができる。
The
系統電圧検出器１５ｂは、系統電圧（系統電源２０の接続端子２０ａと接続端子２０ｂとの間の電圧）を検出する。系統電圧検出器１５ｂは、公知の電圧検出器を用いることができる。系統電圧検出器１５ｂは、例えば、系統電圧を変圧器によって降圧して、降圧された電圧値に基づいて、系統電圧（電圧値、位相等）を検出することができる。
The
出力電流検出器１５ｄは、系統連系制御装置１０の出力電流を検出する。系統連系制御装置１０の出力電流は、フィルタ回路１４を通過後の電流をいう。本実施形態では、出力電流検出器１５ｄは、フィルタ回路１４のリアクトル１４ｂの系統電源２０側の端部１４ｅと、系統電源２０の接続端子２０ｂとの間の電路２２に設けられている。出力電流検出器１５ｄは、リアクトル電流検出器１５ａと同様に、公知の電流検出器を用いることができる。また、出力電流検出器１５ｄは、省略することもできる。なお、検出器１５は、上記の検出器に限定されるものではなく、系統連系制御装置１０において用いられる種々の検出器を備えることができる。
The output
制御装置１６には、検出器１５の各検出値が入力される。具体的には、リアクトル電流検出器１５ａによって検出されたリアクトル電流の検出値と、系統電圧検出器１５ｂによって検出された系統電圧の検出値と、直流電圧検出器１５ｃによって検出されたインバータ１３に入力される直流電圧の検出値と、出力電流検出器１５ｄによって検出された系統連系制御装置１０の出力電流の検出値とがそれぞれ制御装置１６に入力される。制御装置１６は、入力された各検出値に基づいて、インバータ１３の複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）を開閉制御する。
Each detection value of the
図２に示すように、制御装置１６は、公知の中央演算装置１６ａ、記憶装置１６ｂおよび入出力インターフェース１６ｃを備えており、これらは、バス１６ｄを介して接続されている。制御装置１６は、これらを用いて、種々の演算処理を行うことができ、外部機器との間で、入出力信号（駆動信号を含む）の授受を行うことができる。
As shown in FIG. 2, the
中央演算装置１６ａは、ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔであり、種々の演算処理を行うことができる。記憶装置１６ｂは、第一記憶装置１６ｂ１および第二記憶装置１６ｂ２を備えている。第一記憶装置１６ｂ１は、読み出しおよび書き込み可能な揮発性の記憶装置（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、第二記憶装置１６ｂ２は、読み出し専用の不揮発性の記憶装置（ＲＯＭ：Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）である。入出力インターフェース１６ｃは、外部機器との間で、入出力信号（駆動信号を含む）の授受を行う。
The
例えば、中央演算装置１６ａは、第二記憶装置１６ｂ２に記憶されているインバータ１３の駆動制御プログラムを第一記憶装置１６ｂ１に読み出して、当該駆動制御プログラムを実行する。中央演算装置１６ａは、当該駆動制御プログラムに基づいて、インバータ１３の駆動信号（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの開閉信号）を生成する。生成された駆動信号は、入出力インターフェース１６ｃおよび駆動回路１６ｆ（ドライバ回路）を介して、インバータ１３の第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの各ゲート１３ｅ３〜１３ｈ３に付与される。このようにして、インバータ１３は、制御装置１６によって開閉制御される。以上のことは、コンバータ１２についても同様であり、コンバータ１２は、制御装置１６によって駆動制御される。
For example, the
図３に示すように、制御装置１６は、制御ブロックとして捉えると、位相同期制御部３１、スイッチングモード判定部３２、第一電圧算出部３３、第二電圧算出部３４、出力電圧目標値算出部３５および開閉信号生成部３６を備えている。制御装置１６は、図４に示すフローチャートに従って駆動制御プログラムを実行することにより、インバータ１３の複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）を開閉制御することができる。駆動制御プログラムは、所定時間毎に繰り返し実行される。
As shown in FIG. 3, when the
図４に示すように、制御装置１６は、まず、検出器１５から入力されたリアクトル電流、系統電圧、直流電圧および系統連系制御装置１０の出力電流の各検出値をＡ／Ｄ変換する（ステップＳ１１）。次に、位相同期制御部３１は、リアクトル電流の目標値を生成する（ステップＳ１２）。そして、スイッチングモード判定部３２は、スイッチングモードを判定する（ステップＳ１３）。次に、第一電圧算出部３３は、第一電圧を算出し（ステップＳ１４）、第二電圧算出部３４は、第二電圧を算出する（ステップＳ１５）。
As shown in FIG. 4, the
出力電圧目標値算出部３５は、インバータ１３の出力電圧の目標値を算出する（ステップＳ１６）。そして、開閉信号生成部３６は、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの開閉信号を生成する（ステップＳ１７）。なお、ステップＳ１５は、ステップＳ１４より先に実行することもできる。また、ステップＳ１４およびステップＳ１５は、並行して実行することもできる。さらに、駆動制御プログラムは、上記以外にも種々の演算処理を含めることができる。以下、各制御ブロックについて、詳細に説明する。
The output voltage target
（位相同期制御部３１）
位相同期制御部３１は、系統電圧の検出値の位相と同期した位相に対して、位相が進められたリアクトル電流の目標値を生成する。まず、系統電圧と、系統連系制御装置１０の出力電流と、リアクトル電流（リアクトル電流の目標値）との間の位相差について説明する。
(Phase synchronization control unit 31)
The phase synchronization control unit 31 generates a target value of the reactor current whose phase is advanced with respect to the phase synchronized with the phase of the detection value of the system voltage. First, the phase difference between the grid voltage, the output current of the grid
図５Ａは、系統電圧の経時変化の一例を示す図である。曲線ＣＬ１は、系統電圧を示している。横軸は、時刻を示し、縦軸は、電圧を示している。曲線ＣＬ１は、系統電圧検出器１５ｂによって検出された検出値から取得することができる。同図に示すように、系統電圧は、正弦波状に変化する。系統電圧は、時刻ｔ１１において０になっており、系統電圧の極性は、時刻ｔ１１を境界にして、負極から正極に変化する。そして、系統電圧は、時刻ｔ１３において再び０になっており、系統電圧の極性は、時刻ｔ１３を境界にして、正極から負極に変化する。時刻ｔ１１以前および時刻ｔ１３以降においても、系統電圧の極性は、同様に変化する。なお、直線Ｌ１１は、図の時刻ｔ１１の位置を示し、直線Ｌ１２は、図の時刻ｔ１２の位置を示し、直線Ｌ１３は、図の時刻ｔ１３の位置を示している。図５Ｂおよび図５Ｃ並びに図８Ａおよび図８Ｂにおいても同様である。
FIG. 5A is a diagram illustrating an example of a system voltage change with time. A curve CL1 indicates the system voltage. The horizontal axis indicates time, and the vertical axis indicates voltage. The curve CL1 can be obtained from the detection value detected by the
図５Ｂは、系統連系制御装置１０の出力電流の経時変化の一例を示す図である。曲線ＣＬ２は、系統連系制御装置１０の出力電流を示している。横軸は、時刻を示し、縦軸は、電流を示している。曲線ＣＬ２は、出力電流検出器１５ｄによって検出された検出値から取得することができる。同図に示すように、系統連系制御装置１０の出力電流は、正弦波状に変化し、系統電圧と同期するように制御される。
FIG. 5B is a diagram illustrating an example of a change with time of the output current of the grid
力率を改善するため、本実施形態の系統連系制御装置１０は、力率改善制御を行う。具体的には、系統連系制御装置１０は、力率が１になるように、系統連系制御装置１０の出力電流の位相を系統電圧の位相と同期させる。曲線ＣＬ２は、系統連系制御装置１０が力率改善制御を行ったときの系統連系制御装置１０の出力電流を示している。
In order to improve the power factor, the grid
図５Ｃは、リアクトル電流の目標値の経時変化の一例を示す図である。曲線ＣＬ３は、リアクトル電流の目標値を示している。横軸は、時刻を示し、縦軸は、電流を示している。同図に示すように、リアクトル電流の目標値は、正弦波状に変化し、系統電圧（系統連系制御装置１０の出力電流も同じ。）に対して、位相が進められている。具体的には、リアクトル電流は、時刻ｔ１１より早い時刻０において０になっており、リアクトル電流は、時刻０を境界にして、負極から正極に変化する。そして、リアクトル電流は、時刻ｔ１３より早い時刻ｔ１２において再び０になっており、リアクトル電流は、時刻ｔ１２を境界にして、正極から負極に変化する。時刻０以前および時刻ｔ１２以降においても、リアクトル電流の目標値の極性は、同様に変化する。
FIG. 5C is a diagram illustrating an example of a change with time of the target value of the reactor current. A curve CL3 indicates the target value of the reactor current. The horizontal axis represents time, and the vertical axis represents current. As shown in the figure, the target value of the reactor current changes in a sine wave shape, and the phase is advanced with respect to the system voltage (the output current of the system
フィルタ回路１４のコンデンサ１４ｃの影響により、系統電圧（系統連系制御装置１０の出力電流も同じ。）に対して、リアクトル電流の位相が進む。そのため、リアクトル電流の目標値（インバータ１３から出力させるインバータ１３の出力電流）は、系統電圧（系統連系制御装置１０の出力電流も同じ。）に対して、位相を進ませる必要がある。換言すれば、リアクトル電流の目標値を系統電圧（系統連系制御装置１０の出力電流も同じ。）に対して所定位相差分、進ませることにより、系統連系制御装置１０の出力電流は、系統電圧と同期する。
Due to the influence of the
図３に示すように、位相同期制御部３１には、リアクトル電流の目標値（電流値）と、系統周波数とが入力される。位相同期制御部３１は、位相と電流値が設定されたリアクトル電流の目標値を生成する。リアクトル電流の目標値は、系統電圧（系統電圧の検出値）の位相と同期した位相に対して、所定位相差分、位相が進められる。 As shown in FIG. 3, the target value (current value) of the reactor current and the system frequency are input to the phase synchronization control unit 31. The phase synchronization control unit 31 generates a reactor current target value in which a phase and a current value are set. The target value of the reactor current is advanced by a predetermined phase difference and phase with respect to the phase synchronized with the phase of the system voltage (detected value of the system voltage).
位相同期制御部３１は、位相同期器３１ａ、位相調整器３１ｂ、正弦波発生器３１ｃおよび混合器３１ｄを備えている。位相同期器３１ａは、ＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ Ｃｉｒｃｕｉｔ）ともいい、入力信号に同期した出力信号を生成することができる。また、位相調整器３１ｂは、入力信号の位相を進相または遅相させることができる。本実施形態の位相調整器３１ｂは、位相同期器３１ａによって生成された信号の位相を進ませる。さらに、正弦波発生器３１ｃは、正弦波状の信号を生成することができる。また、混合器３１ｄは、周波数が異なる二つの入力信号の各周波数を加算した出力信号を生成することができる。位相同期器３１ａ、位相調整器３１ｂ、正弦波発生器３１ｃおよび混合器３１ｄは、公知の信号形成器、信号発生器を用いることができる。これらの機能は、ハードウエア（アナログ回路およびデジタル回路のうちの少なくとも一方）で構成しても良く、ソフトウエアで処理しても良く、これらを混在させても良い。
The phase synchronization control unit 31 includes a
制御装置１６は、例えば、系統電圧検出器１５ｂによって検出された系統電圧のゼロクロスを順次検出する。図５Ａに示す例では、制御装置１６は、時刻ｔ１１および時刻ｔ１３において、系統電圧のゼロクロスを検出する。制御装置１６は、検出されたゼロクロスの周期から系統電源２０の系統周波数を算出することができる。系統周波数は、図４に示すフローチャートが繰り返される周期（以下、キャリア周期という。）より遅い周期で算出することができる。
For example, the
系統周波数の算出結果は、位相同期器３１ａに出力され、位相同期の基準周波数になる。位相同期器３１ａは、入力された系統周波数に同期した信号を生成する。位相同期器３１ａによって生成された信号は、位相調整器３１ｂに出力される。位相調整器３１ｂは、系統周波数に同期した信号を、リアクトル電流の目標値（電流値）に応じた位相差分、進ませる。
The calculation result of the system frequency is output to the
まず、リアクトル電流の目標値（電流値）と上記位相差との関係について説明する。図６は、リアクトル電流の目標値の有効電力Ｐと無効電力Ｑとの関係の一例を示す図である。実線の矢印ＣＬ４ａおよび破線の矢印ＣＬ４ｂは、リアクトル電流の目標値を示している。横軸は、有効電力Ｐを示し、縦軸は、無効電力Ｑを示している。実線の矢印ＣＬ４ａで示されるリアクトル電流の目標値は、有効電力Ｐが有効電力Ｐ１であり、無効電力Ｑが無効電力Ｑ１である。無効電力Ｑ１は、コンデンサ１４ｃに供給する無効電力であり、力率を１にするためには、インバータ１３の出力電力（皮相電力）のうちの無効電力を無効電力Ｑ１と等しくしなければならない。一方、破線の矢印ＣＬ４ｂで示されるリアクトル電流の目標値は、実線の矢印ＣＬ４ａで示されるリアクトル電流の目標値と比べて、電流値が大きく、有効電力Ｐが有効電力Ｐ２であり、無効電力Ｑが無効電力Ｑ１である。有効電力Ｐ２は、有効電力Ｐ１と比べて大きい。
First, the relationship between the target value (current value) of the reactor current and the phase difference will be described. FIG. 6 is a diagram illustrating an example of the relationship between the active power P and the reactive power Q that are target values of the reactor current. A solid line arrow CL4a and a broken line arrow CL4b indicate target values of the reactor current. The horizontal axis represents active power P, and the vertical axis represents reactive power Q. As for the target value of the reactor current indicated by the solid line arrow CL4a, the active power P is the active power P1, and the reactive power Q is the reactive power Q1. The reactive power Q1 is reactive power supplied to the
本実施形態の系統連系制御装置１０は、力率改善制御を行っているので、リアクトル電流の電流値が大きくなると、有効電力Ｐが増加し、無効電力Ｑは、ほとんど増加しない。そのため、リアクトル電流の電流値が大きくなる程、リアクトル電流と、系統電圧（系統連系制御装置１０の出力電流も同じ。）との間の位相差は、小さくなる。同図では、実線の矢印ＣＬ４ａで示されるリアクトル電流の目標値と、系統電圧（系統連系制御装置１０の出力電流も同じ。）との間の位相差は、位相差φ１で示されている。また、破線の矢印ＣＬ４ｂで示されるリアクトル電流の目標値と、系統電圧（系統連系制御装置１０の出力電流も同じ。）との間の位相差は、位相差φ２で示されている。位相差φ２は、位相差φ１と比べて小さい。
Since the grid
このように、リアクトル電流の目標値（電流値）によって、上記位相差が異なる。そのため、リアクトル電流の目標値（電流値）に応じて、リアクトル電流の目標値と、系統電圧との間の位相差を予め算出しておくと良い。これらの関係は、マップ、テーブル、関係式などにより表され、図２に示す第二記憶装置１６ｂ２に記憶されている。これらの関係は、インバータ１３の駆動制御プログラムとともに、起動時に第二記憶装置１６ｂ２から第一記憶装置１６ｂ１に読み出される。位相調整器３１ｂは、これらの関係から、リアクトル電流の目標値（電流値）に応じたリアクトル電流の目標値と、系統電圧との間の位相差を取得することができる。そして、位相調整器３１ｂは、位相同期器３１ａによって生成された信号に対して、取得した位相差分、位相を進ませる。なお、出力電流検出器１５ｄによって検出された系統連系制御装置１０の出力電流と、系統電圧検出器１５ｂによって検出された系統電圧の検出値との間の位相差が０になるように、位相調整器３１ｂが進ませる位相量（位相角）を調整することもできる。
Thus, the phase difference varies depending on the target value (current value) of the reactor current. Therefore, the phase difference between the target value of the reactor current and the system voltage may be calculated in advance according to the target value (current value) of the reactor current. These relationships are represented by maps, tables, relational expressions, and the like, and are stored in the second storage device 16b2 shown in FIG. These relationships are read together with the drive control program for the
直流電圧の目標値は、例えば、系統電圧の最大値（ピーク値）に基づいて、設定することができる。例えば、実効値が２００Ｖの系統電圧では、系統電圧の最大値（ピーク値）は、２００×√２（＝約２８３Ｖ）になる。制御装置１６は、系統電圧の最大値（ピーク値）に、フィルタ回路１４のリアクトル１４ａ，１４ｂによる電圧降下分、および、インバータ１３のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）による電圧降下分を加算して、直流電圧の目標値の下限値とすることができる。
The target value of the DC voltage can be set based on, for example, the maximum value (peak value) of the system voltage. For example, in the system voltage having an effective value of 200 V, the maximum value (peak value) of the system voltage is 200 × √2 (= about 283 V). The
また、系統連系制御装置１０の出力電力の目標値が大きくなると、コンバータ１２の出力電力も大きくなり、コンバータ１２の出力電圧（直流電圧）が上昇する。このように、コンバータ１２の出力電圧（直流電圧）は変動するので、リアクトル電流の目標値（電流値）の最大値は、例えば、直流電圧検出器１５ｃによって検出された直流電圧の検出値に応じて、増減させることもできる。この場合、制御装置１６は、例えば、直流電圧検出器１５ｃによって検出された直流電圧の検出値と、直流電圧の目標値との偏差をＰＩ制御して、リアクトル電流の目標値（電流値）の最大値を設定することができる。これにより、コンバータ１２の出力電圧（直流電圧）が一定に保たれる。なお、上記ＰＩ制御は、キャリア周期および系統周波数の算出周期と比べて、遅い周期で行うことができる。上記ＰＩ制御は、例えば、系統周波数（５０Ｈｚまたは６０Ｈｚ）の周期で行うことができる。
Moreover, if the target value of the output power of the grid
正弦波発生器３１ｃは、位相調整器３１ｂによって設定された位相に基づいて、正弦波状の信号を生成する。正弦波発生器３１ｃによって生成される正弦波を基準正弦波という。基準正弦波の振幅の最大値は、１（単位量）に設定されている。図３に示すように、混合器３１ｄには、正弦波発生器３１ｃによって生成された基準正弦波と、リアクトル電流の目標値（電流値）とが入力される。混合器３１ｄは、基準正弦波に同期した出力信号（正弦波）を出力する。出力信号（正弦波）の振幅の最大値は、リアクトル電流の目標値（電流値）に設定される。このようにして、図５Ｃの曲線ＣＬ３で示すリアクトル電流の目標値が生成される。
The
（スイッチングモード判定部３２）
位相同期制御部３１によって生成されたリアクトル電流の目標値は、スイッチングモード判定部３２に出力される。また、スイッチングモード判定部３２には、系統電圧の検出値（瞬時値）が入力される。スイッチングモード判定部３２は、位相同期制御部３１によって生成されたリアクトル電流の目標値の極性と、系統電圧の検出値の極性とに基づいて、複数（本実施形態では、４つ）のスイッチングモードのうちの一のスイッチングモードを判定する。複数（４つ）のスイッチングモードは、複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）の開閉状態を表す。
(Switching mode determination unit 32)
The target value of the reactor current generated by the phase synchronization control unit 31 is output to the switching
図７に示すように、複数（４つ）のスイッチングモードは、例えば、テーブルとして、図２に示す第二記憶装置１６ｂ２に記憶されている。複数（４つ）のスイッチングモードは、インバータ１３の駆動制御プログラムとともに、起動時に第二記憶装置１６ｂ２から第一記憶装置１６ｂ１に読み出される。スイッチングモード判定部３２は、図７に示すテーブルに基づいて、複数（４つ）のスイッチングモードのうちの一のスイッチングモードを判定することができる。
As shown in FIG. 7, a plurality (four) of switching modes are stored in the second storage device 16b2 shown in FIG. 2 as a table, for example. The plural (four) switching modes are read from the second storage device 16b2 to the first storage device 16b1 at the time of activation together with the drive control program of the
具体的には、図７に示すように、系統電圧の検出値の極性が正極「＋」であり、かつ、リアクトル電流の目標値の極性が正極「＋」のとき、スイッチングモード判定部３２は、スイッチングモード２を選択する。このとき、第一スイッチング素子１３ｅは、「ＯＮ」であり、第一スイッチング素子１３ｅは、閉状態（ドレイン１３ｅ１とソース１３ｅ２との間が導通状態）に保持される。第四スイッチング素子１３ｈは、「ＰＷＭ」であり、第四スイッチング素子１３ｈは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｈ１とソース１３ｈ２との間が遮断状態）または閉状態（ドレイン１３ｈ１とソース１３ｈ２との間が導通状態）とが繰り返される。一方、第二スイッチング素子１３ｆおよび第三スイッチング素子１３ｇは、いずれも「ＯＦＦ」であり、第二スイッチング素子１３ｆは、開状態（ドレイン１３ｆ１とソース１３ｆ２との間が遮断状態）に保持され、第三スイッチング素子１３ｇは、開状態（ドレイン１３ｇ１とソース１３ｇ２との間が遮断状態）に保持される。
Specifically, as shown in FIG. 7, when the polarity of the detected value of the system voltage is the positive electrode “+” and the polarity of the target value of the reactor current is the positive electrode “+”, the switching
この場合、既述の第一状態と同様に、リアクトル電流は、正極方向に流れる。具体的には、図１に示すリアクトル１４ａには、インバータ１３の出力側端子１３ｃ側からリアクトル１４ａの系統電源２０側の端部１４ｄ側に向かって、リアクトル電流が流れる。同図に示すリアクトル１４ｂには、リアクトル１４ｂの系統電源２０側の端部１４ｅ側からインバータ１３の出力側端子１３ｄ側に向かって、リアクトル電流が流れる。なお、第一スイッチング素子１３ｅを「ＰＷＭ」とし、第四スイッチング素子１３ｈを「ＯＮ」とすることもできる。この場合も、リアクトル電流は、正極方向に流れる。
In this case, similarly to the first state described above, the reactor current flows in the positive electrode direction. Specifically, a reactor current flows through the
また、図７に示すように、系統電圧の検出値の極性が負極「−」であり、かつ、リアクトル電流の目標値の極性が負極「−」のとき、スイッチングモード判定部３２は、スイッチングモード４を選択する。このとき、第二スイッチング素子１３ｆは、「ＰＷＭ」であり、第二スイッチング素子１３ｆは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｆ１とソース１３ｆ２との間が遮断状態）または閉状態（ドレイン１３ｆ１とソース１３ｆ２との間が導通状態）とが繰り返される。第三スイッチング素子１３ｇは、「ＯＮ」であり、第三スイッチング素子１３ｇは、閉状態（ドレイン１３ｇ１とソース１３ｇ２との間が導通状態）に保持される。一方、第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈは、いずれも「ＯＦＦ」であり、第一スイッチング素子１３ｅは、開状態（ドレイン１３ｅ１とソース１３ｅ２との間が遮断状態）に保持され、第四スイッチング素子１３ｈは、開状態（ドレイン１３ｈ１とソース１３ｈ２との間が遮断状態）に保持される。
Further, as shown in FIG. 7, when the polarity of the detected value of the system voltage is the negative electrode “−” and the polarity of the target value of the reactor current is the negative electrode “−”, the switching
この場合、既述の第二状態と同様に、リアクトル電流は、負極方向に流れる。具体的には、図１に示すリアクトル１４ａには、リアクトル１４ａの系統電源２０側の端部１４ｄ側からインバータ１３の出力側端子１３ｃ側に向かって、リアクトル電流が流れる。同図に示すリアクトル１４ｂには、インバータ１３の出力側端子１３ｄ側からリアクトル１４ｂの系統電源２０側の端部１４ｅ側に向かって、リアクトル電流が流れる。なお、第三スイッチング素子１３ｇを「ＰＷＭ」とし、第二スイッチング素子１３ｆを「ＯＮ」とすることもできる。この場合も、リアクトル電流は、負極方向に流れる。
In this case, similarly to the second state described above, the reactor current flows in the negative electrode direction. Specifically, a reactor current flows through the
既述のとおり、フィルタ回路１４のコンデンサ１４ｃの影響により、系統電圧（系統連系制御装置１０の出力電流も同じ。）に対して、リアクトル電流の位相が進むので、リアクトル電流の目標値の位相が進められる。そのため、図５Ａ〜図５Ｃに示すように、系統電圧の極性が負極のときにリアクトル電流の目標値の極性が正極になる期間（期間Ａ）と、系統電圧の極性が正極のときにリアクトル電流の目標値の極性が負極になる期間（期間Ｂ）とが生じる。
As described above, the phase of the reactor current advances with respect to the system voltage (the output current of the system
仮に、期間Ａにおいて、スイッチングモード判定部３２が、スイッチングモード４を選択した場合を考える。この場合、リアクトル電流の目標値は、リアクトル電流が負極方向に流れるように設定される。期間Ａでは、リアクトル電流の目標値の電流方向は、正極方向に設定する必要があり、リアクトル電流を所望の方向に流すことができない。その結果、系統連系制御装置１０の出力電流は、ゼロクロス付近で歪む可能性がある。図５Ｂの曲線ＣＬ２ａは、リアクトル電流が負極方向に流れるように設定された場合のゼロクロス付近の系統連系制御装置１０の出力電流を示している。図５Ｃの曲線ＣＬ３は、リアクトル電流の目標値を示している。また、図５Ｃの曲線ＣＬ３ａは、リアクトル電流が負極方向に流れるように設定された場合の期間Ａでのリアクトル電流を示している。
Assume that the switching
以上のことは、期間Ｂについても同様であり、図５Ｂの曲線ＣＬ２ｂは、リアクトル電流が正極方向に流れるように設定された場合のゼロクロス付近の系統連系制御装置１０の出力電流を示している。また、図５Ｃの曲線ＣＬ３ｂは、リアクトル電流が正極方向に流れるように設定された場合の期間Ｂでのリアクトル電流を示している。なお、図６に示すように、系統連系制御装置１０の出力電力が小さくなると、出力電力（皮相電力）のうちの有効電力Ｐの大きさと、無効電力Ｑの大きさとの差が小さくなり、リアクトル電流と、系統電圧（系統連系制御装置１０の出力電流も同じ。）との間の位相差が増大する。その結果、リアクトル電流の電流方向を所望の方向に流すことができない期間（期間Ａおよび期間Ｂ）が長くなり、その影響は大きくなる。
The above is the same for the period B, and the curve CL2b in FIG. 5B shows the output current of the grid
本実施形態の系統連系制御装置１０によれば、複数（４つ）のスイッチングモードは、リアクトル電流の目標値の極性と、系統電圧の検出値の極性とが異なるときに、リアクトル電流の目標値の極性に合わせてリアクトル電流を流させるスイッチングモードを含む。図７に示すように、本実施形態では、複数（４つ）のスイッチングモードは、スイッチングモード１およびスイッチングモード３を備えている。
According to the grid
具体的には、系統電圧の検出値の極性が負極「−」であり、かつ、リアクトル電流の目標値の極性が正極「＋」のとき、スイッチングモード判定部３２は、スイッチングモード１を選択する。このとき、第一スイッチング素子１３ｅは、「ＰＷＭ」であり、第一スイッチング素子１３ｅは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｅ１とソース１３ｅ２との間が遮断状態）または閉状態（ドレイン１３ｅ１とソース１３ｅ２との間が導通状態）とが繰り返される。また、第四スイッチング素子１３ｈは、「ＰＷＭ」であり、第四スイッチング素子１３ｈは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｈ１とソース１３ｈ２との間が遮断状態）または閉状態（ドレイン１３ｈ１とソース１３ｈ２との間が導通状態）とが繰り返される。
Specifically, when the polarity of the detected value of the system voltage is negative “−” and the polarity of the target value of the reactor current is positive “+”, the switching
第一スイッチング素子１３ｅが開状態または閉状態に切り替わるタイミングは、第四スイッチング素子１３ｈが開状態または閉状態に切り替わるタイミングと同期している。つまり、第一スイッチング素子１３ｅが開状態から閉状態に切り替わるとき、第四スイッチング素子１３ｈも開状態から閉状態に切り替わる。第一スイッチング素子１３ｅが閉状態から開状態に切り替わるとき、第四スイッチング素子１３ｈも閉状態から開状態に切り替わる。
The timing at which the
一方、第二スイッチング素子１３ｆおよび第三スイッチング素子１３ｇは、いずれも「ＯＦＦ」であり、第二スイッチング素子１３ｆは、開状態（ドレイン１３ｆ１とソース１３ｆ２との間が遮断状態）に保持され、第三スイッチング素子１３ｇは、開状態（ドレイン１３ｇ１とソース１３ｇ２との間が遮断状態）に保持される。この場合、リアクトル電流は、正極方向に流れ、リアクトル電流の目標値の極性である正極「＋」と一致している。
On the other hand, the second switching element 13f and the
また、系統電圧の検出値の極性が正極「＋」であり、かつ、リアクトル電流の目標値の極性が負極「−」のとき、スイッチングモード判定部３２は、スイッチングモード３を選択する。このとき、第二スイッチング素子１３ｆは、「ＰＷＭ」であり、第二スイッチング素子１３ｆは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｆ１とソース１３ｆ２との間が遮断状態）または閉状態（ドレイン１３ｆ１とソース１３ｆ２との間が導通状態）とが繰り返される。また、第三スイッチング素子１３ｇは、「ＰＷＭ」であり、第三スイッチング素子１３ｇは、パルス幅変調（ＰＷＭ）制御により、開状態（ドレイン１３ｇ１とソース１３ｇ２との間が遮断状態）または閉状態（ドレイン１３ｇ１とソース１３ｇ２との間が導通状態）とが繰り返される。
Further, when the polarity of the detected value of the system voltage is the positive electrode “+” and the polarity of the target value of the reactor current is the negative electrode “−”, the switching
第二スイッチング素子１３ｆが開状態または閉状態に切り替わるタイミングは、第三スイッチング素子１３ｇが開状態または閉状態に切り替わるタイミングと同期している。つまり、第二スイッチング素子１３ｆが開状態から閉状態に切り替わるとき、第三スイッチング素子１３ｇも開状態から閉状態に切り替わる。第二スイッチング素子１３ｆが閉状態から開状態に切り替わるとき、第三スイッチング素子１３ｇも閉状態から開状態に切り替わる。
The timing at which the second switching element 13f switches to the open state or the closed state is synchronized with the timing at which the
一方、第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈは、いずれも「ＯＦＦ」であり、第一スイッチング素子１３ｅは、開状態（ドレイン１３ｅ１とソース１３ｅ２との間が遮断状態）に保持され、第四スイッチング素子１３ｈは、開状態（ドレイン１３ｈ１とソース１３ｈ２との間が遮断状態）に保持される。この場合、リアクトル電流は、負極方向に流れ、リアクトル電流の目標値の極性である負極「−」と一致している。
On the other hand, the
本実施形態の系統連系制御装置１０によれば、制御装置１６は、リアクトル電流の目標値の極性と、系統電圧の検出値の極性とに基づいて、複数（４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）の開閉状態を表す複数（４つ）のスイッチングモード（スイッチングモード１〜スイッチングモード４）のうちの一のスイッチングモードを判定するスイッチングモード判定部３２を備える。これにより、スイッチングモード判定部３２は、系統電圧の検出値の極性のみならず、リアクトル電流の目標値の極性をも考慮してスイッチングモードを判定することができる。そのため、本実施形態の系統連系制御装置１０は、系統電圧の極性が正極のときにリアクトル電流の目標値の極性を負極にすることが必要な期間（例えば、図５Ａ〜図５Ｃに示す期間Ｂ）において、リアクトル電流を負極方向に流すことができる。同様に、本実施形態の系統連系制御装置１０は、系統電圧の極性が負極のときにリアクトル電流の目標値の極性を正極にすることが必要な期間（例えば、図５Ａ〜図５Ｃに示す期間Ａ）において、リアクトル電流を正極方向に流すことができる。よって、本実施形態の系統連系制御装置１０は、出力電流のゼロクロス付近で生じる歪みを低減することができる。
According to the grid
（第一電圧算出部３３）
例えば、リアクトル１４ａ，１４ｂ等の部品に、特性のばらつき（例えば、インダクタンス等のばらつき）が存在すると、リアクトル電流がリアクトル電流の目標値に追従できなくなる可能性がある。そこで、本実施形態の系統連系制御装置１０は、これを考慮してインバータ１３の出力電圧の目標値を算出する。具体的には、図３に示すように、第一電圧算出部３３には、リアクトル電流の目標値とリアクトル電流の検出値とが入力され、第一電圧算出部３３は、フィードバック制御により第一電圧を算出すると好適である。第一電圧算出部３３は、第一電圧を算出することができれば良く、その構成は限定されない。例えば、第一電圧算出部３３は、比例演算器、積分演算器および加算器を備えていると好適である。
(First voltage calculation unit 33)
For example, if there is a characteristic variation (for example, a variation in inductance or the like) in the components such as the
比例演算器は、リアクトル電流の目標値と、リアクトル電流の検出値との偏差に比例ゲインを乗じた演算結果を出力する。また、積分演算器は、当該偏差を積分した値に積分ゲインを乗じた演算結果を出力する。さらに、加算器は、少なくとも比例演算器の演算結果と積分演算器の演算結果とを加算する。そして、第一電圧算出部３３は、加算器の演算結果を第一電圧とする。なお、第一電圧算出部３３は、当該偏差を微分した値に微分ゲインを乗じた演算結果を出力する微分演算器を備えることもできる。この場合、加算器は、比例演算器の演算結果と、積分演算器の演算結果と、微分演算器の演算結果とを加算する。
The proportional calculator outputs a calculation result obtained by multiplying the deviation between the target value of the reactor current and the detected value of the reactor current by a proportional gain. The integration calculator outputs a calculation result obtained by multiplying a value obtained by integrating the deviation by an integral gain. Further, the adder adds at least the calculation result of the proportional calculator and the calculation result of the integral calculator. And the 1st
このように、第一電圧算出部３３は、比例制御（Ｐ制御）、積分制御（Ｉ制御）および微分制御（Ｄ制御）のうち、少なくとも比例制御（Ｐ制御）および積分制御（Ｉ制御）を行うことによって、第一電圧を算出することができる。なお、伝達関数Ｇ（ｓ）は、下記数１で表すことができる。ＫＰは比例ゲインを示し、ＫＩは積分ゲインを示し、ｓは、ラプラス演算子を示している。
（数１）
Ｇ（ｓ）＝ＫＰ＋ＫＩ×１／ｓ
Thus, the first
(Equation 1)
G (s) = K P + K I × 1 / s
比例ゲインＫＰおよび積分ゲインＫＩは、図２に示す第二記憶装置１６ｂ２に記憶されている。これらの制御ゲインは、インバータ１３の駆動制御プログラムとともに、起動時に第二記憶装置１６ｂ２から第一記憶装置１６ｂ１に読み出される。比例ゲインＫＰを大きくする程、上記偏差を短時間に小さくすることができる。また、積分ゲインＫＩを大きくする程、上記偏差によるオフセット（定常偏差）を短時間に０にすることができる。さらに、微分ゲインを大きくする程、上記偏差の振動を短時間に小さくすることができ、外乱に対して強くなる。これらの制御ゲインは、例えば、シミュレーション、実機による調整などによって予め取得することができる。
Proportional gain K P and the integral gain K I is stored in the second storage device 16b2 shown in FIG. These control gains are read together with the drive control program for the
図８Ａは、第一電圧の経時変化の一例を示す図である。曲線ＣＬ５ａは、第一電圧算出部３３によって算出された第一電圧を示している。横軸は、時刻を示し、縦軸は、電圧を示している。時刻０、時刻ｔ１１、時刻ｔ１２および時刻ｔ１３は、図５Ａ〜図５Ｃに示す時刻と一致している。曲線ＣＬ５ａに示すように、第一電圧は、特性のばらつきを打ち消すように、経時変化している。また、第一電圧の最大値（ピーク値）は、後述する第二電圧の最大値（ピーク値）と比べて極めて小さい。
FIG. 8A is a diagram illustrating an example of a change with time of the first voltage. A curve CL5a indicates the first voltage calculated by the first
本実施形態の系統連系制御装置１０によれば、第一電圧算出部３３には、リアクトル電流の目標値とリアクトル電流の検出値とが入力され、第一電圧算出部３３は、フィードバック制御により第一電圧を算出する。そのため、例えば、リアクトル１４ａ，１４ｂ等の部品に、特性のばらつきが存在しても、本実施形態の系統連系制御装置１０は、リアクトル電流をリアクトル電流の目標値に追従させることができる。
According to the grid
（第二電圧算出部３４）
インバータ１３の出力電圧の目標値は、第一電圧と第二電圧とを加算した電圧に設定されていると好適である。第二電圧算出部３４は、第二電圧を算出する。図８Ｂは、第二電圧の経時変化の一例を示す図である。曲線ＣＬ５ｂは、第二電圧算出部３４によって算出された第二電圧を示している。横軸は、時刻を示し、縦軸は、電圧を示している。時刻０、時刻ｔ１１、時刻ｔ１２および時刻ｔ１３は、図５Ａ〜図５Ｃおよび図８Ａに示す時刻と一致している。曲線ＣＬ５ｂに示すように、第二電圧算出部３４は、スイッチングモードが切り替わるタイミング（時刻ｔ１１、時刻ｔ１３）で、第二電圧を不連続に変化させる。以下、第二電圧について、詳細に説明する。
(Second voltage calculation unit 34)
The target value of the output voltage of the
例えば、時刻ｔ１１において、スイッチングモード１からスイッチングモード２にスイッチングモードが切り替わる場合を考える。このとき、図７に示すように、第一スイッチング素子１３ｅは、「ＰＷＭ」から「ＯＮ」に制御状態が切り替わる。つまり、第一スイッチング素子１３ｅは、パルス幅変調（ＰＷＭ）制御から閉状態（ドレイン１３ｅ１とソース１３ｅ２との間が導通状態）に保持される制御に切り替わる。そのため、インバータ１３が出力する出力電圧の変動幅は、スイッチングモードが切り替わる前と比べて、小さくなる。
For example, consider a case where the switching mode is switched from switching
具体的には、スイッチングモード１では、第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈは、いずれも「ＰＷＭ」であり、パルス幅変調（ＰＷＭ）制御される。また、第二スイッチング素子１３ｆおよび第三スイッチング素子１３ｇは、いずれも「ＯＦＦ」であり、開状態に保持される。そのため、第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈが、いずれも閉状態のときに、図１に示すコンバータ１２のコンデンサ１２ｈの正極側から出力された電流は、第一スイッチング素子１３ｅ、リアクトル１４ａ、コンデンサ１４ｃ、リアクトル１４ｂ、第四スイッチング素子１３ｈの順に流れ、コンバータ１２のコンデンサ１２ｈの負極側に戻る。このときに、リアクトル１４ａの両端に印加される電圧と、リアクトル１４ｂの両端に印加される電圧とを加算した電圧（第一加算電圧とする。）は、コンバータ１２が出力する直流電圧Ｖｄｃからコンデンサ１４ｃの両端に印加される電圧（系統電源２０の系統電圧と同じ電圧であり電圧Ｖ２０とする。）を減じた電圧（＝Ｖｄｃ−Ｖ２０）と略一致する。なお、スイッチング素子における電圧降下分は無視している。また、インバータ１３の入力側端子１３ａ，１３ｂ、出力側端子１３ｃ，１３ｄ、電路１７ｈ等の電路、接続点１３ｉ等の接続点などは、記載を省略している（以下、同様とする）。
Specifically, in the switching
第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈが、いずれも開状態になり、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈのすべてのスイッチング素子が開状態になっても、リアクトル１４ａおよびリアクトル１４ｂは、上述の方向に電流を流し続けようとする。そのため、コンバータ１２のコンデンサ１２ｈの負極側から流れ出た還流電流は、第二スイッチング素子１３ｆの還流ダイオード、リアクトル１４ａ、コンデンサ１４ｃ、リアクトル１４ｂ、第三スイッチング素子１３ｇの還流ダイオードの順に流れ、コンバータ１２のコンデンサ１２ｈの正極側に戻る。このときに、リアクトル１４ａの両端に印加される電圧と、リアクトル１４ｂの両端に印加される電圧とを加算した電圧（第二加算電圧とする。）は、コンバータ１２が出力する直流電圧Ｖｄｃの逆極性（つまり、−Ｖｄｃ）からコンデンサ１４ｃの両端に印加される電圧（電圧Ｖ２０）を減じた電圧（＝−Ｖｄｃ−Ｖ２０）と略一致する。
Even if the
一方、図７に示すように、スイッチングモード２では、第一スイッチング素子１３ｅは、「ＯＮ」であり、閉状態に保持される。第二スイッチング素子１３ｆ〜第四スイッチング素子１３ｈの開閉状態は、スイッチングモード１と同様である。そのため、第四スイッチング素子１３ｈが閉状態のときに、図１に示すコンバータ１２のコンデンサ１２ｈの正極側から出力される電流の電流経路は、スイッチングモード１において、第一スイッチング素子１３ｅが閉状態の場合に既述した電流経路と同様である。そのため、このときに、リアクトル１４ａの両端に印加される電圧と、リアクトル１４ｂの両端に印加される電圧とを加算した電圧（第三加算電圧とする。）は、第一加算電圧と同じ電圧になり、コンバータ１２が出力する直流電圧Ｖｄｃからコンデンサ１４ｃの両端に印加される電圧（電圧Ｖ２０）を減じた電圧（＝Ｖｄｃ−Ｖ２０）と略一致する。
On the other hand, as shown in FIG. 7, in the switching
スイッチングモード２では、第一スイッチング素子１３ｅは、「ＯＮ」であり、閉状態に保持されている。そのため、第四スイッチング素子１３ｈが開状態になったときに、リアクトル１４ａおよびリアクトル１４ｂに流れる還流電流は、リアクトル１４ａの端部１４ｄを起点にすると、コンデンサ１４ｃ、リアクトル１４ｂ、第三スイッチング素子１３ｇの還流ダイオード、第一スイッチング素子１３ｅの順に流れ、リアクトル１４ａに戻る。このときに、リアクトル１４ａの両端に印加される電圧と、リアクトル１４ｂの両端に印加される電圧とを加算した電圧（第四加算電圧とする。）は、コンデンサ１４ｃの両端に印加される電圧の逆極性の電圧（つまり、−Ｖ２０）と略一致する。
In the switching
スイッチングモード１では、第一加算電圧と第二加算電圧との電圧差は、２×Ｖｄｃになる。一方、スイッチングモード２では、第三加算電圧と第四加算電圧との電圧差は、Ｖｄｃになる。つまり、スイッチングモード２は、スイッチングモード１と比べて、直流電圧Ｖｄｃ分、インバータ１３が出力する出力電圧の変動幅が小さくなる。
In switching
また、リアクトル１４ａに流れるリアクトル電流の電流勾配ｄｉ／ｄｔと、リアクトル１４ａの両端に印加される印加電圧Ｖ１４ａとの間には、下記数２で示す関係がある。但し、リアクトル１４ａのインダクタンスをＬａとする。既述のとおり、スイッチングモード２のときの印加電圧Ｖ１４ａは、スイッチングモード１のときの印加電圧Ｖ１４ａと異なる。そのため、デューティ比（キャリア周期のうちのスイッチング素子が閉状態の割合）が同じであっても、スイッチングモード２のときのリアクトル電流の電流勾配は、スイッチングモード１のときのリアクトル電流の電流勾配と異なる。
（数２）
Ｖ１４ａ＝Ｌａ×ｄｉ／ｄｔ
Further, there is a relationship expressed by the following
(Equation 2)
V14a = La × di / dt
図９は、リアクトル電流の電流勾配の経時変化の一例を示す図である。曲線ＣＬ６ａは、スイッチングモード１のときのリアクトル電流を示し、直線ＣＬ６ｂは、スイッチングモード１のときのリアクトル電流の電流勾配を示している。また、曲線ＣＬ６ｃは、スイッチングモード２のときのリアクトル電流を示し、直線ＣＬ６ｄは、スイッチングモード２のときのリアクトル電流の電流勾配を示している。横軸は、時刻を示し、縦軸は、電流を示している。なお、時刻ｔ２１〜時刻ｔ２２までの時間は、スイッチング素子は、開状態とし、時刻ｔ２２〜時刻ｔ２３までの時間は、スイッチング素子は、閉状態とし、時刻ｔ２３〜時刻ｔ２４までの時間は、スイッチング素子は、開状態とする。また、時刻ｔ２１〜時刻ｔ２４までの時間は、キャリア周期の一周期分に相当するものとする。さらに、直線Ｌ２１は、図の時刻ｔ２１の位置を示し、直線Ｌ２２は、図の時刻ｔ２２の位置を示し、直線Ｌ２３は、図の時刻ｔ２３の位置を示し、直線Ｌ２４は、図の時刻ｔ２４の位置を示している。
FIG. 9 is a diagram illustrating an example of a change with time of the current gradient of the reactor current. A curve CL6a indicates a reactor current in the switching
同図に示すように、スイッチングモードの切り替わりの前後でデューティ比は同じとする。このとき、スイッチングモードの切り替わり後のリアクトル電流の電流勾配（この場合、スイッチングモード２であり、直線ＣＬ６ｄで示される）は、スイッチングモードの切り替わり前のリアクトル電流の電流勾配（この場合、スイッチングモード１であり、直線ＣＬ６ｂで示される）と比べて異なっている。そのため、スイッチングモードの切り替わりの前後で、リアクトル電流が不連続に変化し、系統連系制御装置１０の出力電流の歪みが増加する。以上のことは、リアクトル１４ｂに流れるリアクトル電流についても同様であり、スイッチングモード３からスイッチングモード４に切り替わる場合（図８Ｂの時刻ｔ１３）においても同様である。
As shown in the figure, the duty ratio is the same before and after switching of the switching mode. At this time, the current gradient of the reactor current after switching of the switching mode (in this case, switching
そこで、本実施形態の第二電圧算出部３４は、図８Ｂの曲線ＣＬ５ｂに示す第二電圧を算出する。具体的には、第二電圧算出部３４には、リアクトル電流の目標値と、リアクトル電流の検出値と、系統電圧の検出値と、直流電圧の検出値と、スイッチングモード判定部３２によって判定された一のスイッチングモードとが入力される。第二電圧算出部３４は、これらの入力値からフィードフォワード制御により第二電圧を算出する。第二電圧算出部３４は、第二電圧を算出することができれば良く、その構成は限定されない。
Therefore, the second
第二電圧算出部３４は、例えば、リアクトル１４ａのインダクタンスＬａを用いて、数２に基づいて、リアクトル電流がリアクトル電流の目標値に追従するインバータ１３の最適な出力電圧の目標値を算出することができる。リアクトル１４ｂのインダクタンスＬｂを用いる場合も同様である。これにより、本実施形態の系統連系制御装置１０は、リアクトル電流を正弦波状のリアクトル電流の目標値に追従させることができる。
For example, the second
（出力電圧目標値算出部３５）
出力電圧目標値算出部３５は、インバータ１３の出力電圧の目標値を算出する。出力電圧目標値算出部３５は、第一電圧算出部３３によって算出された第一電圧と、第二電圧算出部３４によって算出された第二電圧とを加算して、インバータ１３の出力電圧の目標値を算出する。
(Output voltage target value calculation unit 35)
The output voltage target
（開閉信号生成部３６）
開閉信号生成部３６は、スイッチングモード判定部３２によって判定された一のスイッチングモードに従って、複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）の開閉信号を生成する。開閉信号生成部３６は、出力電圧目標値算出部３５によって算出されたインバータ１３の出力電圧の目標値を、直流電圧検出器１５ｃによって算出された直流電圧で除して変調率を算出する。開閉信号生成部３６は、算出された変調率に基づいて、パルス幅変調（ＰＷＭ）制御におけるパルス信号を生成する。
(Open / close signal generator 36)
The open /
制御装置１６は、駆動回路１６ｆ（ドライバ回路）を介して、生成されたパルス信号を複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）の各ゲート（１３ｅ３〜１３ｈ３）に付与する。これにより、制御装置１６は、複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）を開閉制御することができる。
The
本発明は、上記し且つ図面に示した実施形態のみに限定されるものではなく、要旨を逸脱しない範囲内で適宜変更して実施することができる。例えば、本発明に係る系統連系制御装置は、多相（例えば、三相）の系統電源およびインバータに適用することもできる。また、例えば、複数のスイッチングモードは、図７に示すスイッチングモードに限定されるものではない。複数のスイッチングモードは、例えば、相補パルス幅変調を行うスイッチングモードを含むことができる。 The present invention is not limited to the embodiment described above and shown in the drawings, and can be implemented with appropriate modifications without departing from the scope of the invention. For example, the grid interconnection control apparatus according to the present invention can be applied to a multiphase (for example, three-phase) grid power supply and an inverter. Further, for example, the plurality of switching modes are not limited to the switching modes shown in FIG. The plurality of switching modes can include, for example, a switching mode that performs complementary pulse width modulation.
ここで、複数（本実施形態では、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）のうち、直流電源１１の正極側に接続される一のスイッチング素子（例えば、第一スイッチング素子１３ｅ）を正極側スイッチング素子とする。また、直流電源１１の負極側に接続され且つ正極側スイッチング素子（例えば、第一スイッチング素子１３ｅ）と直列接続される一のスイッチング素子（この場合、第二スイッチング素子１３ｆ）を負極側スイッチング素子とする。
Here, among a plurality (four in the present embodiment) of switching elements (first switching
図１０Ａは、正極側スイッチング素子の開閉信号の経時変化の一例を示す図である。曲線ＣＬ７ａは、正極側スイッチング素子（例えば、第一スイッチング素子１３ｅ）の開閉信号を示している。横軸は、時刻を示し、縦軸は、ハイレベル（正極側スイッチング素子が閉状態）またはローレベル（正極側スイッチング素子が開状態）を示している。曲線ＣＬ７ａに示すように、正極側スイッチング素子の開閉信号は、時刻０から時刻ｔ３１までの間、ハイレベル（閉状態）に設定され、時刻ｔ３１から時刻ｔ３４までの間、ローレベル（開状態）に設定され、時刻ｔ３４から時刻ｔ３５までの間、ハイレベル（閉状態）に設定される。時刻０から時刻ｔ３５までの間は、キャリア周期の一周期分に相当する。
FIG. 10A is a diagram illustrating an example of a change with time of the open / close signal of the positive-side switching element. A curve CL7a indicates an open / close signal of the positive side switching element (for example, the
図１０Ｂは、負極側スイッチング素子の開閉信号の経時変化の一例を示す図である。曲線ＣＬ７ｂは、負極側スイッチング素子（例えば、第二スイッチング素子１３ｆ）の開閉信号を示している。横軸は、時刻を示し、縦軸は、ハイレベル（負極側スイッチング素子が閉状態）またはローレベル（負極側スイッチング素子が開状態）を示している。曲線ＣＬ７ｂに示すように、負極側スイッチング素子の開閉信号は、時刻０から時刻ｔ３２までの間、ローレベル（開状態）に設定され、時刻ｔ３２から時刻ｔ３３までの間、ハイレベル（閉状態）に設定され、時刻ｔ３３から時刻ｔ３５までの間、ローレベル（開状態）に設定される。なお、正極側スイッチング素子の開閉信号を曲線ＣＬ７ｂに示すように設定し、負極側スイッチング素子の開閉信号を曲線ＣＬ７ａに示すように設定することもできる。
FIG. 10B is a diagram illustrating an example of a change with time of the open / close signal of the negative-side switching element. A curve CL7b indicates an open / close signal of the negative side switching element (for example, the second switching element 13f). The horizontal axis indicates time, and the vertical axis indicates high level (negative electrode side switching element is closed) or low level (negative electrode side switching element is open). As shown by the curve CL7b, the open / close signal of the negative side switching element is set to a low level (open state) from
時刻ｔ３１から時刻ｔ３２までの間、および、時刻ｔ３３から時刻ｔ３４までの間は、正極側スイッチング素子および負極側スイッチング素子の両方がローレベル（開状態）に設定されている。これにより、直流電源１１の正極側と負極側とが、正極側スイッチング素子および負極側スイッチング素子を介して、短絡してしまうことが抑制されている。図１０Ａおよび図１０Ｂでは、上述の時間は、デッドタイムＴｄとして表されている。また、直線Ｌ３１は、図の時刻ｔ３１の位置を示し、直線Ｌ３２は、図の時刻ｔ３２の位置を示し、直線Ｌ３３は、図の時刻ｔ３３の位置を示し、直線Ｌ３４は、図の時刻ｔ３４の位置を示し、直線Ｌ３５は、図の時刻ｔ３５の位置を示している。
From time t31 to time t32 and from time t33 to time t34, both the positive side switching element and the negative side switching element are set to the low level (open state). Thereby, it is suppressed that the positive electrode side and the negative electrode side of the
このように、複数のスイッチングモードは、正極側スイッチング素子および負極側スイッチング素子のうちの一方のスイッチング素子を開状態にするときに他方のスイッチング素子を閉状態にし、正極側スイッチング素子および負極側スイッチング素子のうちの一方のスイッチング素子を閉状態にするときに他方のスイッチング素子を開状態にする相補パルス幅変調を行うスイッチングモードを含むと好適である。 As described above, in the plurality of switching modes, when one of the positive-side switching element and the negative-side switching element is opened, the other switching element is closed, and the positive-side switching element and the negative-side switching are switched. It is preferable to include a switching mode in which complementary pulse width modulation is performed to open the other switching element when one of the switching elements is closed.
例えば、正極側スイッチング素子を第一スイッチング素子１３ｅとし、負極側スイッチング素子を第二スイッチング素子１３ｆとし、スイッチングモード１のときに、相補パルス幅変調を行う場合を考える。まず、負極側スイッチング素子（第二スイッチング素子１３ｆ）は、「ＯＦＦ」とする。このとき、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの開閉状態は、図７に示すスイッチングモード１と同様の状態である。そのため、第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈが、いずれも閉状態のときに、図１に示すコンバータ１２のコンデンサ１２ｈの正極側から出力された電流は、第一スイッチング素子１３ｅ、リアクトル１４ａ、コンデンサ１４ｃ、リアクトル１４ｂ、第四スイッチング素子１３ｈの順に流れ、コンバータ１２のコンデンサ１２ｈの負極側に戻る。
For example, consider a case where the positive switching element is the
第一スイッチング素子１３ｅおよび第四スイッチング素子１３ｈが、いずれも開状態になり、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈのすべてのスイッチング素子が開状態になっても、リアクトル１４ａおよびリアクトル１４ｂは、上述の方向に電流を流し続けようとする。そのため、コンバータ１２のコンデンサ１２ｈの負極側から流れ出た還流電流は、第二スイッチング素子１３ｆの還流ダイオード、リアクトル１４ａ、コンデンサ１４ｃ、リアクトル１４ｂ、第三スイッチング素子１３ｇの還流ダイオードの順に流れ、コンバータ１２のコンデンサ１２ｈの正極側に戻る。
Even if the
このように、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈのすべてのスイッチング素子が開状態になったときに、還流電流は、還流ダイオードを流れる。還流電流が還流ダイオードを流れると、還流電流がスイッチング素子を流れる場合と比べて、損失が大きくなる。そこで、還流電流が還流ダイオードを流れるタイミングで、当該還流ダイオードが設けられるスイッチング素子を閉状態にする。これにより、導通損失を低減することができる。
Thus, when all the switching elements of the
上述の例では、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈのすべてのスイッチング素子が開状態になり、デッドタイムＴｄを経過した後に、負極側スイッチング素子である第二スイッチング素子１３ｆを閉状態にする。これにより、コンバータ１２のコンデンサ１２ｈの負極側から流れ出た還流電流は、第二スイッチング素子１３ｆのドレイン１３ｆ１とソース１３ｆ２との間を流れる。そのため、系統連系制御装置１０は、還流電流が第二スイッチング素子１３ｆの還流ダイオードを流れる場合と比べて、導通損失を低減することができる。以上のことは、正極側スイッチング素子を第三スイッチング素子１３ｇとし、負極側スイッチング素子を第四スイッチング素子１３ｈとする場合においても同様である。また、以上のことは、他のスイッチングモード（スイッチングモード２〜スイッチングモード４）においても同様である。
In the above-described example, all the switching elements of the
複数のスイッチングモードは、正極側スイッチング素子および負極側スイッチング素子のうちの一方のスイッチング素子を開状態にするときに他方のスイッチング素子を閉状態にし、正極側スイッチング素子および負極側スイッチング素子のうちの一方のスイッチング素子を閉状態にするときに他方のスイッチング素子を開状態にする相補パルス幅変調を行うスイッチングモードを含むと好適である。これにより、系統連系制御装置１０は、複数（例えば、４つ）のスイッチング素子（第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈ）のすべてのスイッチング素子が開状態になったときに還流ダイオードに流れる還流電流を、当該還流ダイオードが設けられるスイッチング素子を介して流すことができる。そのため、系統連系制御装置１０は、還流電流が還流ダイオードを流れる場合と比べて、導通損失を低減することができる。
In the plurality of switching modes, when one switching element of the positive electrode side switching element and the negative electrode side switching element is opened, the other switching element is closed, and one of the positive electrode side switching element and the negative electrode side switching element is It is preferable to include a switching mode in which complementary pulse width modulation is performed to open the other switching element when one switching element is closed. Thereby, the grid
１０：系統連系制御装置、
１１：直流電源、
１３：インバータ、
１３ｅ：第一スイッチング素子、１３ｆ：第二スイッチング素子、
１３ｇ：第三スイッチング素子、１３ｈ：第四スイッチング素子、
１４：フィルタ回路、１４ａ，１４ｂ：リアクトル、１４ｃ：コンデンサ、
１５ａ：リアクトル電流検出器、１５ｂ：系統電圧検出器、１５ｃ：直流電圧検出器、
１６：制御装置、
２０：系統電源、
３２：スイッチングモード判定部、
３３：第一電圧算出部、
３４：第二電圧算出部、
３５：出力電圧目標値算出部、
３６：開閉信号生成部。
10: Grid interconnection control device,
11: DC power supply,
13: Inverter
13e: first switching element, 13f: second switching element,
13g: third switching element, 13h: fourth switching element,
14: Filter circuit, 14a, 14b: Reactor, 14c: Capacitor,
15a: reactor current detector, 15b: system voltage detector, 15c: DC voltage detector,
16: control device,
20: System power supply,
32: Switching mode determination unit,
33: First voltage calculation unit,
34: Second voltage calculation unit,
35: Output voltage target value calculation unit,
36: Opening / closing signal generator.
Claims (3)
前記直流電源と交流の系統電源との間に配設され、前記直流電源から出力された前記直流電力を交流電力に変換する複数のスイッチング素子を備えるインバータと、
前記インバータと前記系統電源との間に配設され、リアクトルとコンデンサとを備えるフィルタ回路と、
前記フィルタ回路の前記リアクトルに流れるリアクトル電流を検出するリアクトル電流検出器と、
前記系統電源の系統電圧を検出する系統電圧検出器と、
前記リアクトル電流検出器によって検出された前記リアクトル電流の検出値と、前記系統電圧検出器によって検出された前記系統電圧の検出値とがそれぞれ入力され、入力された各前記検出値に基づいて前記インバータの前記複数のスイッチング素子を開閉制御する制御装置と、
を具備し、
前記制御装置は、
前記リアクトル電流の目標値の極性と、前記系統電圧の前記検出値の極性とに基づいて、前記複数のスイッチング素子の開閉状態を表す複数のスイッチングモードのうちの一のスイッチングモードを判定するスイッチングモード判定部と、
前記スイッチングモード判定部によって判定された前記一のスイッチングモードに従って、前記複数のスイッチング素子の開閉信号を生成する開閉信号生成部と、
を備える系統連系制御装置。 A DC power source that outputs DC power;
An inverter provided between the DC power supply and an AC system power supply, and comprising a plurality of switching elements for converting the DC power output from the DC power supply into AC power;
A filter circuit disposed between the inverter and the system power supply, and including a reactor and a capacitor;
A reactor current detector for detecting a reactor current flowing through the reactor of the filter circuit;
A system voltage detector for detecting a system voltage of the system power supply;
The detected value of the reactor current detected by the reactor current detector and the detected value of the system voltage detected by the system voltage detector are respectively input, and the inverter is based on the input each detected value A control device for controlling opening and closing of the plurality of switching elements;
Comprising
The control device includes:
A switching mode for determining one switching mode among a plurality of switching modes representing open / closed states of the plurality of switching elements based on the polarity of the target value of the reactor current and the polarity of the detection value of the system voltage A determination unit;
An open / close signal generator for generating open / close signals of the plurality of switching elements according to the one switching mode determined by the switching mode determiner;
A grid interconnection control device.
前記制御装置は、前記インバータの出力電圧の目標値を算出する出力電圧目標値算出部を備え、
前記出力電圧目標値算出部は、前記リアクトル電流の前記目標値と前記リアクトル電流の前記検出値とが入力され、フィードバック制御により第一電圧を算出する第一電圧算出部と、
前記リアクトル電流の前記目標値と、前記リアクトル電流の前記検出値と、前記系統電圧の前記検出値と、前記直流電圧検出器によって検出された前記直流電圧の検出値と、前記スイッチングモード判定部によって判定された前記一のスイッチングモードとが入力され、フィードフォワード制御により第二電圧を算出する第二電圧算出部と、
を備え、
前記出力電圧目標値算出部は、前記第一電圧算出部によって算出された前記第一電圧と、前記第二電圧算出部によって算出された前記第二電圧とを加算して、前記出力電圧の前記目標値を算出する請求項１に記載の系統連系制御装置。 The grid interconnection control device includes a DC voltage detector that detects a DC voltage input to the inverter,
The control device includes an output voltage target value calculation unit that calculates a target value of the output voltage of the inverter,
The output voltage target value calculation unit receives the target value of the reactor current and the detection value of the reactor current, and a first voltage calculation unit that calculates a first voltage by feedback control;
The target value of the reactor current, the detected value of the reactor current, the detected value of the system voltage, the detected value of the DC voltage detected by the DC voltage detector, and the switching mode determination unit The determined one switching mode is input, and a second voltage calculation unit that calculates a second voltage by feedforward control;
With
The output voltage target value calculation unit adds the first voltage calculated by the first voltage calculation unit and the second voltage calculated by the second voltage calculation unit, and calculates the output voltage. The grid connection control apparatus according to claim 1, which calculates a target value.
前記複数のスイッチングモードは、前記正極側スイッチング素子および前記負極側スイッチング素子のうちの一方のスイッチング素子を開状態にするときに他方のスイッチング素子を閉状態にし、前記正極側スイッチング素子および前記負極側スイッチング素子のうちの一方のスイッチング素子を閉状態にするときに他方のスイッチング素子を開状態にする相補パルス幅変調を行う前記スイッチングモードを含む請求項１または２に記載の系統連系制御装置。 Among the plurality of switching elements, one switching element connected to the positive electrode side of the DC power supply is a positive electrode switching element, connected to the negative electrode side of the DC power supply, and connected in series with the positive electrode switching element. When the one switching element is a negative side switching element,
In the plurality of switching modes, when one switching element of the positive electrode side switching element and the negative electrode side switching element is opened, the other switching element is closed, and the positive electrode side switching element and the negative electrode side are closed. 3. The system interconnection control device according to claim 1, further comprising: the switching mode that performs complementary pulse width modulation that opens one of the switching elements when the other switching element is closed. 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015063263A JP6459698B2 (en) | 2015-03-25 | 2015-03-25 | Grid interconnection control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015063263A JP6459698B2 (en) | 2015-03-25 | 2015-03-25 | Grid interconnection control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016184998A JP2016184998A (en) | 2016-10-20 |
| JP6459698B2 true JP6459698B2 (en) | 2019-01-30 |
Family
ID=57243314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015063263A Active JP6459698B2 (en) | 2015-03-25 | 2015-03-25 | Grid interconnection control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6459698B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3316735B2 (en) * | 1996-05-16 | 2002-08-19 | 三菱電機株式会社 | Grid-connected inverter device |
| JP2002369388A (en) * | 2001-06-08 | 2002-12-20 | Matsushita Electric Ind Co Ltd | System interconnection inverter |
| JP2006217780A (en) * | 2005-02-07 | 2006-08-17 | Yamaha Motor Co Ltd | Inverter ac power plant |
| JP5924281B2 (en) * | 2013-02-01 | 2016-05-25 | 三菱電機株式会社 | Power conversion apparatus and grid interconnection system |
-
2015
- 2015-03-25 JP JP2015063263A patent/JP6459698B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016184998A (en) | 2016-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Raisz et al. | Power control of virtual oscillator controlled inverters in grid-connected mode | |
| Tarisciotti et al. | Multiobjective modulated model predictive control for a multilevel solid-state transformer | |
| Gu et al. | A DC-link capacitor minimization method through direct capacitor current control | |
| Segaran et al. | Enhanced load step response for a bidirectional DC–DC converter | |
| Böcker et al. | Experimental comparison of model predictive control and cascaded control of the modular multilevel converter | |
| Kakosimos et al. | Fast photovoltaic-system voltage-or current-oriented MPPT employing a predictive digital current-controlled converter | |
| JP6481621B2 (en) | Power converter and three-phase AC power supply | |
| JP6188827B2 (en) | Power converter | |
| Komurcugil et al. | Model-based current control for single-phase grid-tied quasi-Z-source inverters with virtual time constant | |
| Yao et al. | Generalized power decoupling control for single-phase differential inverters with nonlinear loads | |
| Chen et al. | Multiple PR current regulator based dead-time effects compensation for grid-forming single-phase inverter | |
| US10263534B2 (en) | Power conversion device | |
| Stolze et al. | Increasing the performance of finite-set model predictive control by oversampling | |
| Harbi et al. | Low-complexity finite set model predictive control for split-capacitor ANPC inverter with different levels modes and online model update | |
| US20230208137A1 (en) | Devices and methods for improving a grid synchronization of unidirectional power converters | |
| US8964425B2 (en) | Power converter with controlled current source to reduce harmonic distortion | |
| JP6459698B2 (en) | Grid interconnection control device | |
| Kim et al. | Scheme to improve the line current distortion of PFC using a predictive control algorithm | |
| Lee et al. | DC link voltage controller for three phase vienna rectifier with compensated load current and duty | |
| JP5924281B2 (en) | Power conversion apparatus and grid interconnection system | |
| Yepes et al. | Performance enhancement for digital implementations of resonant controllers | |
| Elangovan et al. | PI controlled active front end super-lift converter with ripple free DC link for three phase induction motor drives | |
| Suzdalenko et al. | Single-loop Current Sensorless Control with Self-detection of Conduction Losses Applied to Neutral Point Clamped Multilevel Converter | |
| Kong et al. | Enhanced three phase ac stationary frame PI current regulators | |
| Lakshmi et al. | Observer-based controller for current mode control of an interleaved boost converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6459698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |