JP6439887B1 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP6439887B1 JP6439887B1 JP2018020624A JP2018020624A JP6439887B1 JP 6439887 B1 JP6439887 B1 JP 6439887B1 JP 2018020624 A JP2018020624 A JP 2018020624A JP 2018020624 A JP2018020624 A JP 2018020624A JP 6439887 B1 JP6439887 B1 JP 6439887B1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- file
- node
- calculation
- calculation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Advance Control (AREA)
Abstract
Description
第1のメモリを有しオペレーティングシステムが組み込まれた制御ノードと、第2のメモリを有し、前記制御ノードにより制御される、オペレーティングシステムが組み込まれていない計算ノードとを有し、
前記第1のメモリと前記第2のメモリとには、ファイルの内容を記憶する第1のメモリ領域がそれぞれ形成されており、
前記制御ノードは、前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定するように構成されている。
第1のメモリを有しオペレーティングシステムが組み込まれた制御ノードと、第2のメモリを有し、前記制御ノードにより制御される、オペレーティングシステムが組み込まれていない計算ノードとを有し、前記第1のメモリと前記第2のメモリとには、ファイルの内容を記憶する第1のメモリ領域がそれぞれ形成された情報処理処置が実行する情報処理方法であって、
前記制御ノードは、前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する。
オペレーティングシステムが組み込まれていない計算ノードを制御する機能を有する、オペレーティングシステムが組み込まれた制御ノードであって、
第1のメモリを有し、
前記第1のメモリには、前記計算ノードが有する第2のメモリの第1のメモリ領域に記憶されたファイルと同じファイルの内容を記憶する第1のメモリ領域が形成されており、
前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する判定手段を有する。
第1のメモリを有し、前記第1のメモリには、オペレーティングシステムが組み込まれていない計算ノードが有する第2のメモリの第1のメモリ領域に記憶されたファイルと同じファイルの内容を記憶する第1のメモリ領域が形成されている、前記計算ノードを制御する機能を有する、オペレーティングシステムが組み込まれた制御ノードを、
前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する判定手段として機能させる。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る情報処理装置のハードウェア構成の一例を示すブロック図である。図1を参照すると、本実施形態の情報処理装置は、制御ノード100と、計算ノード200と、制御ノード100と計算ノード200間を接続するノード間通信手段300とから構成されている。図1の例では、計算ノード200は1つであるが、2つ以上あっても良い。
図6は、共有マッピングでファイルをマップするときの動作の一例を説明する図である。以下、図1〜図6を参照して、共有マッピングでファイルをマップするときの動作を説明する。
図7は、読み込み専用のプライベートマッピングでファイルをマップするときの動作の一例を説明する図である。以下、図1〜図5、図7を参照して、読み込み専用のプライベートマッピングでファイルをマップするときの動作を説明する。
図8は、読み書き可能なプライベートマッピングでファイルをマップするときの動作の一例を説明する図である。以下、図1〜図5、図8を参照して、読み書き可能なプライベートマッピングでファイルをマップするときの動作を説明する。
図9は、本発明の第2の実施形態に係る情報処理装置のブロック図である。図9を参照すると、本実施形態の情報処理装置は、制御ノード1000と計算ノード2000とを含んで構成される。
110…計算ノード管理手段
111…計算ノードの物理メモリ共有要否判定手段
120…物理メモリ
130…ファイルシステム
131…ファイル
132…ファイル
140…代理プロセス
150…代理プロセス
160…代理プロセス
170…オペレーティングシステム
180…プロセッサ
190…データ転送手段
200…計算ノード
220…物理メモリ
240…計算プロセス
250…計算プロセス
260…計算プロセス
280…プロセッサ
290…データ転送手段
300…ノード間通信手段
1000…制御ノード
1001…メモリ
1002…メモリ領域
1003…代理プロセス
1004…仮想アドレス空間
1005…判定手段
1006…ファイル
2000…計算ノード
2001…メモリ
2002…メモリ領域
2003…計算プロセス
2004…仮想アドレス空間
2007…計算プロセス
Claims (9)
- 第1のメモリを有しオペレーティングシステムが組み込まれた制御ノードと、第2のメモリを有し、前記制御ノードにより制御される、オペレーティングシステムが組み込まれていない計算ノードとを有し、
前記第1のメモリと前記第2のメモリとには、ファイルの内容を記憶する第1のメモリ領域がそれぞれ形成されており、
前記制御ノードは、前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定するように構成された
情報処理装置。 - 前記制御ノードは、前記共有させるか否かの決定では、前記ファイルの更新日時、読み込み専用か否か、読み書き可能か否かのうちの少なくとも一つをさらに考慮して前記共有させるか否かの決定を行う、
請求項1に記載の情報処理装置。 - 前記制御ノードは、前記決定で共有させると決定した場合、前記制御ノードで動作する、前記第1の計算プロセスに対応する代理プロセスの仮想アドレス空間に前記第1のメモリに形成された前記第1のメモリ領域をマッピングし、前記第1の計算プロセスの仮想アドレス空間に前記第2のメモリに形成された前記第1のメモリ領域をマッピングする、
請求項1または2に記載の情報処理装置。 - 前記制御ノードは、前記決定で共有させないと決定した場合、前記制御ノードで動作する、前記第1の計算プロセスに対応する代理プロセスの仮想アドレス空間に前記第1のメモリに形成された前記第1のメモリ領域をマッピングし、前記第2のメモリに、前記ファイルの内容を記憶する第2のメモリ領域を形成し、前記第1の計算プロセスの仮想アドレス空間に前記第2のメモリ領域をマッピングし、前記第1の計算プロセスに対応する前記代理プロセスの仮想アドレス空間から前記ファイルの内容を前記第1の計算プロセスの仮想アドレス空間にコピーする、
請求項1乃至3の何れかに記載の情報処理装置。 - 前記制御ノードは、前記ファイルが更新されると、前記第1のメモリに前記ファイルの更新内容を格納する第3のメモリ領域を生成する
請求項1乃至4の何れかに記載の情報処理装置。 - 前記制御ノードは、前記ファイルの更新後に、前記決定で共有させないと決定した場合、前記制御ノードで動作する、前記第1の計算プロセスに対応する代理プロセスの仮想アドレス空間に前記第1のメモリに形成された前記第3のメモリ領域をマッピングし、前記第2のメモリに、前記ファイルの内容を記憶する第3のメモリ領域を形成し、前記第1の計算プロセスの仮想アドレス空間に前記第2のメモリの前記第3のメモリ領域をマッピングし、前記第1の計算プロセスに対応する前記代理プロセスの仮想アドレス空間から前記ファイルの更新内容を前記第1の計算プロセスの仮想アドレス空間にコピーする、
請求項5に記載の情報処理装置。 - 第1のメモリを有しオペレーティングシステムが組み込まれた制御ノードと、第2のメモリを有し、前記制御ノードにより制御される、オペレーティングシステムが組み込まれていない計算ノードとを有し、前記第1のメモリと前記第2のメモリとには、ファイルの内容を記憶する第1のメモリ領域がそれぞれ形成された情報処理処置が実行する情報処理方法であって、
前記制御ノードは、前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とファイル更新日時とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する
情報処理方法。 - オペレーティングシステムが組み込まれていない計算ノードを制御する機能を有する、オペレーティングシステムが組み込まれた制御ノードであって、
第1のメモリを有し、
前記第1のメモリには、前記計算ノードが有する第2のメモリの第1のメモリ領域に記憶されたファイルと同じファイルの内容を記憶する第1のメモリ領域が形成されており、
前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する判定手段を有する
制御ノード。 - 第1のメモリを有し、前記第1のメモリには、オペレーティングシステムが組み込まれていない計算ノードが有する第2のメモリの第1のメモリ領域に記憶されたファイルと同じファイルの内容を記憶する第1のメモリ領域が形成されている、前記計算ノードを制御する機能を有する、オペレーティングシステムが組み込まれた制御ノードを、
前記計算ノードで動作する第1の計算プロセスからメモリマップドファイル要求が出されると、ファイル識別情報とマッピング種別とに基づいて、前記第1の計算プロセスと前記計算ノードで前記第1のメモリ領域を利用している第2の計算プロセスとで前記第2のメモリの前記第1のメモリ領域を共有させるか否かを決定する判定手段として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020624A JP6439887B1 (ja) | 2018-02-08 | 2018-02-08 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020624A JP6439887B1 (ja) | 2018-02-08 | 2018-02-08 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6439887B1 true JP6439887B1 (ja) | 2018-12-19 |
JP2019139404A JP2019139404A (ja) | 2019-08-22 |
Family
ID=64668574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020624A Active JP6439887B1 (ja) | 2018-02-08 | 2018-02-08 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6439887B1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157133A (ja) * | 2000-11-21 | 2002-05-31 | Hitachi Ltd | 計算機システム |
JP2016152001A (ja) * | 2015-02-19 | 2016-08-22 | 日本電気株式会社 | 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア |
-
2018
- 2018-02-08 JP JP2018020624A patent/JP6439887B1/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157133A (ja) * | 2000-11-21 | 2002-05-31 | Hitachi Ltd | 計算機システム |
JP2016152001A (ja) * | 2015-02-19 | 2016-08-22 | 日本電気株式会社 | 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア |
Also Published As
Publication number | Publication date |
---|---|
JP2019139404A (ja) | 2019-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10846145B2 (en) | Enabling live migration of virtual machines with passthrough PCI devices | |
US9003149B2 (en) | Transparent file system migration to a new physical location | |
TWI254861B (en) | Data processing system, method, and computer readable medium for sharing input/output facilities of a logical partition with another logical partition | |
US20130060988A1 (en) | Method for symmetric live migration of virtual machines | |
JP3659062B2 (ja) | 計算機システム | |
US8826273B1 (en) | Synchronously logging to disk for main-memory database systems through record and replay | |
US8151275B2 (en) | Accessing copy information of MMIO register by guest OS in both active and inactive state of a designated logical processor corresponding to the guest OS | |
US9122765B1 (en) | Efficient overcommitment of main-memory based virtual database system to disk | |
WO2014090008A1 (zh) | 一种任务处理的方法和虚拟机 | |
WO2019061352A1 (zh) | 数据加载方法及装置 | |
JP2008033483A (ja) | 計算機システム、計算機および計算機動作環境の移動方法 | |
US11003585B2 (en) | Determining affinity domain information based on virtual memory address | |
US10241829B2 (en) | Information processing device, information processing method, recording medium, calculation processing device, calculation processing method | |
US11256530B2 (en) | Targeted page migration for guest virtual machine | |
JP2009157684A (ja) | 仮想化プログラム、シミュレーション装置、仮想化方法 | |
US10565135B2 (en) | Information processing device, information processing method, main processor core, program, information processing method, and sub processor core | |
US11263122B2 (en) | Implementing fine grain data coherency of a shared memory region | |
Chakrabarti et al. | Intel® software guard extensions (Intel® SGX) architecture for oversubscription of secure memory in a virtualized environment | |
JP2005122334A (ja) | メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム | |
US11907589B2 (en) | Unified host memory for coprocessors | |
JP6439887B1 (ja) | 情報処理装置 | |
TWI452468B (zh) | 虛擬機器記憶體的分享方法與電腦系統 | |
JP2024116638A (ja) | 情報処理装置 | |
US10051087B2 (en) | Dynamic cache-efficient event suppression for network function virtualization | |
US11086660B2 (en) | Server virtual address space |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6439887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |