JP6438777B2 - 画像処理装置および半導体装置 - Google Patents
画像処理装置および半導体装置 Download PDFInfo
- Publication number
- JP6438777B2 JP6438777B2 JP2015016372A JP2015016372A JP6438777B2 JP 6438777 B2 JP6438777 B2 JP 6438777B2 JP 2015016372 A JP2015016372 A JP 2015016372A JP 2015016372 A JP2015016372 A JP 2015016372A JP 6438777 B2 JP6438777 B2 JP 6438777B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- control unit
- processing unit
- decoding
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/127—Prioritisation of hardware or computational resources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
- H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
- H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
- H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
図1は、実施形態1の動画像復号装置の構成例を表すブロック図である。動画像復号装置1は、動画像復号処理部4、キャッシュメモリ2、キャッシュ制御部3、アドレス制御部5、タグ比較制御部6、リードコマンド制御部7、キャッシュライン制御部8、及び、イントラマクロブロック割合算出部11を含んで構成される。動画像復号処理部4は、ストリーム91を読込み、これに対して動画像の復号処理を行なう。図示される、機能ブロックの間を接続する矢印は、単数または複数の配線によって実装される信号の流れを示しており、複数の配線を示すバス表記は採用していない。この点は本願における他のブロック図についても同様である。
図5は、実施形態2の動画像復号装置の構成例を表すブロック図である。動画像復号装置1は、図1に示した実施形態1の動画像復号装置と同様に、動画像復号処理部4、キャッシュメモリ2、キャッシュ制御部3、アドレス制御部5、タグ比較制御部6、リードコマンド制御部7、及び、キャッシュライン制御部8を含む一方、イントラマクロブロック割合算出部11に代えてMV分散算出部12を含んで構成される。MV分散算出部12の「MV」は、動きベクトル(Motion Vector)の略であり、符号化に際してインター予測が採用されたマクロブロックに対応する符号化情報の一つ(MV情報94)である。
図8は、実施形態3の動画像復号装置の構成例を表すブロック図である。動画像復号装置1は、動画像復号処理部4、キャッシュメモリ2、復号情報処理部30、及び、キャッシュ構成制御部20を含んで構成される。キャッシュ構成制御部20は、実施形態1のイントラマクロブロック割合算出部11、または、実施形態2のMVばらつき算出部12、或いは、他の復号画像解析手段を含んで、さらに、キャッシュライン制御部8、アドレス制御部5、タグ比較制御部6、リードコマンド制御部7、及び、キャッシュ制御部3により構成される。動画像復号処理部4は、可変長符号の復号処理を行う可変長符号処理部41と、可変長符号の復号結果から、画像信号の復号処理を行う画像信号処理部42とを含んで構成される。復号情報処理部30は、可変長符号処理部41による可変長符号の復号処理結果から、イントラマクロブロックの情報93、もしくはMV情報94等の符号化情報92を抽出し、キャッシュ構成制御部20に出力する。
図9は、実施形態4の動画像処理装置の構成例を表すブロック図である。動画像復号装置1は、動画像復号処理部4、キャッシュメモリ2、符号化情報処理部31、及び、キャッシュ構成制御部20を含んで構成される。キャッシュ構成制御部20は、実施形態1のイントラマクロブロック割合算出部11、または、実施形態2のMVばらつき算出部12、或いは、他の復号画像解析手段を含み、さらに、キャッシュライン制御部8、アドレス制御部5、タグ比較制御部6、リードコマンド制御部7、及び、キャッシュ制御部3により構成される。動画像復号装置1には、例えば外付けされ、或いは内蔵された動画像符号化器70から、ストリーム91に加え、それに対応する符号化情報92が並列に入力される。ここで、符号化情報92とは、動画像符号化器70が原画像に対して符号化処理を行なった際の情報であり、実施形態1において説明したように、イントラ/インターマクロブロック情報93、MV情報94、さらには、量子化パラメータや可変長符号の符号長情報などが含まれる。通常、符号化情報92は、ストリーム91に含まれるが、本実施形態では、これとは並列に、動画像復号装置1内の符号化情報処理部31に供給される。即ち、ストリーム91が動画像復号処理部4に入力され、対応する符号化情報92が符号化情報処理部31に並列に入力される。
以上、実施形態1〜4を示して種々の実施の形態について説明したが、その要旨を逸脱しない範囲において種々変更可能である。
2 キャッシュメモリ
3 キャッシュ制御部
4 動画像復号処理部
5 アドレス制御部
6 タグ比較制御部
7 リードコマンド制御部
8 キャッシュライン制御部
9 キャッシュ構成変更制御部
10 復号対象画像解析部
11 イントラマクロブロック割合算出部
12 動きベクトル(MV)分散算出部
20 キャッシュ構成制御部
30 復号情報処理部
31 符号化情報処理部
41 可変長符号処理部
42 画像信号処理部
50 LSI
51 バス
52 メモリインターフェース
53 CPU
54 DMAC
55 ROM/RAM
56 画像インターフェース
57 動画像入力処理部
58、59 端子
60 外部メモリ
70 動画像符号化器
91 ストリーム
92 符号化情報
93 イントラ/インターマクロブロック情報
94 MV情報
95 リファレンス画像
96 特徴量
97 イントラマクロブロック割合
98 MVのばらつき
401、404、601、604 フレームアドレス
402、405、602、605 エントリアドレス
403、406、603、606 ワードアドレス
901〜908 MVの指し示す領域
Claims (11)
- ストリームが入力される動画像復号処理部と、外部メモリに格納されるデータを一時記憶するキャッシュメモリと、キャッシュ制御部と、復号対象画像解析部と、前記動画像復号処理部からの要求に応じて要求アドレスを出力するアドレス制御部と、タグメモリを有するタグ比較制御部と、リードコマンド制御部と、キャッシュライン制御部とを備え、
前記復号対象画像解析部は、前記ストリームから前記動画像復号処理部による復号対象画像の特徴量を抽出し、
前記キャッシュライン制御部は、前記特徴量に基づいて、前記リードコマンド制御部に対して前記外部メモリから前記キャッシュメモリへのリードサイズを指定し、
前記タグ比較制御部は、前記要求アドレスと前記タグメモリに保持されるタグデータとを比較してキャッシュヒットかキャッシュミスかの判定を行い、
キャッシュヒットの場合、前記キャッシュ制御部は、前記要求アドレスに対応するデータを前記キャッシュメモリから読み出して前記動画像復号処理部に供給し、
キャッシュミスの場合、前記キャッシュ制御部は、前記リードコマンド制御部によって指定されるリードサイズのデータを、前記外部メモリから読み出して前記キャッシュメモリに書き込み、
前記復号対象画像解析部は、前記復号対象画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を前記特徴量として抽出し、
前記キャッシュライン制御部は、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
画像処理装置。 - 請求項1において、前記動画像復号処理部は、可変長符号処理部と、前記可変長符号処理部の復号結果に対して復号処理を行なう画像信号処理部とを備え、
前記可変長符号処理部と前記画像信号処理部とは、1ピクチャ単位でパイプライン動作し、
前記復号対象画像解析部は、前記可変長符号処理部の復号結果から前記特徴量を抽出し、
前記アドレス制御部は、前記画像信号処理部からの要求に応じて前記要求アドレスを出力する、
画像処理装置。 - ストリームが入力される動画像復号処理部と、外部メモリに格納されるデータを一時記憶するキャッシュメモリと、キャッシュ制御部と、復号対象画像解析部と、前記動画像復号処理部からの要求に応じて要求アドレスを出力するアドレス制御部と、タグメモリを有するタグ比較制御部と、リードコマンド制御部と、キャッシュライン制御部と、前記ストリームに対応する符号化情報が入力される符号化情報処理部とを備え、
前記復号対象画像解析部は、前記符号化情報処理部を介して供給される前記符号化情報から、特徴量を抽出し、
前記キャッシュライン制御部は、前記特徴量に基づいて、前記リードコマンド制御部に対して前記外部メモリから前記キャッシュメモリへのリードサイズを指定し、
前記タグ比較制御部は、前記要求アドレスと前記タグメモリに保持されるタグデータとを比較してキャッシュヒットかキャッシュミスかの判定を行い、
キャッシュヒットの場合、前記キャッシュ制御部は、前記要求アドレスに対応するデータを前記キャッシュメモリから読み出して前記動画像復号処理部に供給し、
キャッシュミスの場合、前記キャッシュ制御部は、前記リードコマンド制御部によって指定されるリードサイズのデータを、前記外部メモリから読み出して前記キャッシュメモリに書き込み、
前記復号対象画像解析部は、復号対象画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を前記特徴量として抽出し、
前記キャッシュライン制御部は、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
画像処理装置。 - 請求項3において、前記画像処理装置は、動画像符号化器をさらに備え、
前記動画像符号化器は、動画像に対する符号化処理を行なって生成されるストリームを前記動画像復号処理部に供給し、前記符号化処理における符号化情報を前記符号化情報処理部に供給する、
画像処理装置。 - 動画像復号処理部とキャッシュメモリとキャッシュ構成制御部とを備え、外部メモリを接続可能な半導体装置であって、
前記キャッシュ構成制御部は、復号対象画像解析部とキャッシュ構成変更制御部とキャッシュ制御部とを含み、
前記動画像復号処理部は、前記外部メモリからストリームを読み込み、読み込んだストリームに対して復号処理を行ない、前記復号処理によって生成される復号画像を前記外部メモリに書き込み、
前記復号対象画像解析部は、前記ストリームから前記動画像復号処理部による復号対象画像の特徴量を抽出し、
前記キャッシュ構成変更制御部は、前記特徴量に基づいて、前記キャッシュ制御部に対して前記キャッシュメモリのキャッシュミス時のリードサイズを指定し、
前記復号対象画像解析部は、前記復号対象画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を前記特徴量として抽出し、
前記キャッシュ構成変更制御部は、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
半導体装置。 - 請求項5において、前記動画像復号処理部は、可変長符号処理部と、画像信号処理部とを備え、
前記可変長符号処理部と前記画像信号処理部とは、1ピクチャ単位でパイプライン動作し、
前記復号対象画像解析部は、前記可変長符号処理部の復号結果から前記特徴量を抽出し、
前記画像信号処理部は、前記可変長符号処理部の復号結果に対して復号処理を行なう、
半導体装置。 - 動画像復号処理部とキャッシュメモリとキャッシュ構成制御部とを備え、外部メモリを接続可能な半導体装置であって、
前記キャッシュ構成制御部は、復号対象画像解析部とキャッシュ構成変更制御部とキャッシュ制御部とを含み、
前記動画像復号処理部は、前記外部メモリからストリームを読み込み、読み込んだストリームに対して復号処理を行ない、前記復号処理によって生成される復号画像を前記外部メモリに書き込み、
前記半導体装置は、前記ストリームに対応する符号化情報が入力される符号化情報処理部をさらに備え、
前記復号対象画像解析部は、前記符号化情報処理部を介して供給される前記符号化情報から、特徴量を抽出し、
前記キャッシュ構成変更制御部は、前記特徴量に基づいて、前記キャッシュ制御部に対して前記キャッシュメモリのキャッシュミス時のリードサイズを指定し、
前記復号対象画像解析部は、復号対象画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を前記特徴量として抽出し、
前記キャッシュ構成変更制御部は、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
半導体装置。 - 請求項7において、前記半導体装置は、動画像を符号化して前記ストリームと前記符号化情報とを生成する動画像符号化器をさらに備える、
半導体装置。 - ストリームが入力される動画像復号処理部と、外部メモリに格納されるデータを一時記憶するキャッシュメモリとを備え、
前記動画像復号処理部が前記ストリームを復号する対象の画像から特徴量を抽出し、前記特徴量に基づいて前記外部メモリから前記キャッシュメモリへのキャッシュフィルのリードサイズを変更し、
前記動画像復号処理部が前記ストリームを復号する対象の画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を前記特徴量として抽出し、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
画像処理装置。 - 請求項9において、前記動画像復号処理部は、1ピクチャ単位でパイプライン動作する、可変長符号処理部と画像信号処理部とを備え、
前記画像処理装置は、前記可変長符号処理部の復号結果から前記特徴量を抽出し、
前記画像信号処理部は、前記可変長符号処理部の復号結果に対して復号処理を行なう、
画像処理装置。 - ストリームが入力される動画像復号処理部と、外部メモリに格納されるデータを一時記憶するキャッシュメモリとを備える画像処理装置であって、
前記画像処理装置には、前記ストリームに対応する符号化情報が供給され、
前記画像処理装置は、
供給された前記符号化情報から、前記動画像復号処理部が前記ストリームを復号する対象の画像における1ピクチャ内の全てのマクロブロックに占めるイントラマクロブロックの割合を特徴量として抽出し、
前記特徴量に基づいて、前記外部メモリから前記キャッシュメモリへのキャッシュフィルのリードサイズを変更し、
前記イントラマクロブロックの割合が高い程、前記リードサイズを小さくし、
前記イントラマクロブロックの割合が低い程、前記リードサイズを大きくする、
画像処理装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016372A JP6438777B2 (ja) | 2015-01-30 | 2015-01-30 | 画像処理装置および半導体装置 |
US14/970,603 US9906805B2 (en) | 2015-01-30 | 2015-12-16 | Image processing device and semiconductor device |
CN201510969813.6A CN105847819B (zh) | 2015-01-30 | 2015-12-22 | 图像处理设备和半导体设备 |
EP16152893.0A EP3051816B1 (en) | 2015-01-30 | 2016-01-27 | Cache fill in an image processing device |
KR1020160010035A KR102453652B1 (ko) | 2015-01-30 | 2016-01-27 | 화상 처리 장치 및 반도체 장치 |
US15/871,629 US20180139460A1 (en) | 2015-01-30 | 2018-01-15 | Image Processing Device and Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016372A JP6438777B2 (ja) | 2015-01-30 | 2015-01-30 | 画像処理装置および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016143940A JP2016143940A (ja) | 2016-08-08 |
JP6438777B2 true JP6438777B2 (ja) | 2018-12-19 |
Family
ID=55398184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015016372A Active JP6438777B2 (ja) | 2015-01-30 | 2015-01-30 | 画像処理装置および半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9906805B2 (ja) |
EP (1) | EP3051816B1 (ja) |
JP (1) | JP6438777B2 (ja) |
KR (1) | KR102453652B1 (ja) |
CN (1) | CN105847819B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018002568T5 (de) * | 2017-05-19 | 2020-02-27 | Movidius Ltd. | Verfahren, Systeme und Vorrichtung zur Reduzierung von Speicherlatenz beim Abrufen von Pixelkernen |
CN110800301A (zh) * | 2018-09-30 | 2020-02-14 | 深圳市大疆创新科技有限公司 | 编码设备的控制方法、装置及存储介质 |
US11294808B2 (en) | 2020-05-21 | 2022-04-05 | Micron Technology, Inc. | Adaptive cache |
US11422934B2 (en) | 2020-07-14 | 2022-08-23 | Micron Technology, Inc. | Adaptive address tracking |
US11409657B2 (en) | 2020-07-14 | 2022-08-09 | Micron Technology, Inc. | Adaptive address tracking |
JP7425446B2 (ja) | 2020-07-21 | 2024-01-31 | 日本電信電話株式会社 | 参照画像キャッシュメモリ、データ要求方法及びコンピュータプログラム |
US11507516B2 (en) | 2020-08-19 | 2022-11-22 | Micron Technology, Inc. | Adaptive cache partitioning |
CN114584786B (zh) * | 2022-01-20 | 2024-02-13 | 百果园技术(新加坡)有限公司 | 基于视频解码的内存分配方法及系统 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822760A (en) * | 1994-01-31 | 1998-10-13 | Fujitsu Limited | Cache-memory system having multidimensional cache |
US6009236A (en) * | 1994-09-26 | 1999-12-28 | Mitsubishi Denki Kabushiki Kaisha | Digital video signal record and playback device and method for giving priority to a center of an I frame |
JP3123496B2 (ja) | 1998-01-28 | 2001-01-09 | 日本電気株式会社 | 動き補償処理方法及びシステム並びにその処理プログラムを記録した記録媒体 |
EP1139669A1 (en) * | 2000-03-28 | 2001-10-04 | STMicroelectronics S.r.l. | Coprocessor for motion estimation in digitised video sequence encoders |
US20030142818A1 (en) * | 2001-09-28 | 2003-07-31 | Nec Usa, Inc. | Techniques for efficient security processing |
KR100451584B1 (ko) * | 2001-12-20 | 2004-10-08 | 엘지전자 주식회사 | 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치 |
GB0323284D0 (en) * | 2003-10-04 | 2003-11-05 | Koninkl Philips Electronics Nv | Method and apparatus for processing image data |
US7694078B2 (en) * | 2004-04-22 | 2010-04-06 | Silicon Hive B.V. | Data processing apparatus that provides parallel access to multi-dimensional array of data values |
EP1739672A1 (en) * | 2005-07-01 | 2007-01-03 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for managing memory accesses in an AV decoder |
US7752350B2 (en) * | 2007-02-23 | 2010-07-06 | International Business Machines Corporation | System and method for efficient implementation of software-managed cache |
JP5181325B2 (ja) * | 2007-08-08 | 2013-04-10 | 国立大学法人電気通信大学 | カット部検出システム及びショット検出システム並びにシーン検出システム、カット部検出方法 |
JP2010146205A (ja) | 2008-12-17 | 2010-07-01 | Toshiba Corp | キャッシュメモリ装置及び画像処理装置 |
JP5322038B2 (ja) * | 2009-02-13 | 2013-10-23 | 日本電気株式会社 | 演算資源割当装置、演算資源割当方法、及び、演算資源割当プログラム |
CN101557518B (zh) * | 2009-05-11 | 2011-12-14 | 华亚微电子(上海)有限公司 | 运动补偿方法及装置、高速缓存替换方法及装置 |
JP5115519B2 (ja) * | 2009-05-26 | 2013-01-09 | 富士通株式会社 | 動画像復号装置、動画像復号方法及び動画像復号用コンピュータプログラム |
JP2011097197A (ja) * | 2009-10-27 | 2011-05-12 | Yamaha Corp | メモリアクセス制御装置 |
US9877033B2 (en) * | 2009-12-21 | 2018-01-23 | Qualcomm Incorporated | Temporal and spatial video block reordering in a decoder to improve cache hits |
US20110213932A1 (en) | 2010-02-22 | 2011-09-01 | Takuma Chiba | Decoding apparatus and decoding method |
JP5741073B2 (ja) * | 2011-03-03 | 2015-07-01 | 富士通株式会社 | 画像符号化装置、画像符号化方法、及び画像符号化プログラム |
JP6571314B2 (ja) * | 2013-06-18 | 2019-09-04 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法 |
US10346148B2 (en) * | 2013-08-12 | 2019-07-09 | Amazon Technologies, Inc. | Per request computer system instances |
US9367392B2 (en) * | 2014-08-01 | 2016-06-14 | Winbond Electronics Corporation | NAND flash memory having internal ECC processing and method of operation thereof |
-
2015
- 2015-01-30 JP JP2015016372A patent/JP6438777B2/ja active Active
- 2015-12-16 US US14/970,603 patent/US9906805B2/en active Active
- 2015-12-22 CN CN201510969813.6A patent/CN105847819B/zh active Active
-
2016
- 2016-01-27 EP EP16152893.0A patent/EP3051816B1/en active Active
- 2016-01-27 KR KR1020160010035A patent/KR102453652B1/ko active IP Right Grant
-
2018
- 2018-01-15 US US15/871,629 patent/US20180139460A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2016143940A (ja) | 2016-08-08 |
CN105847819B (zh) | 2020-03-06 |
US20180139460A1 (en) | 2018-05-17 |
KR20160094308A (ko) | 2016-08-09 |
KR102453652B1 (ko) | 2022-10-12 |
EP3051816A1 (en) | 2016-08-03 |
US20160227236A1 (en) | 2016-08-04 |
US9906805B2 (en) | 2018-02-27 |
CN105847819A (zh) | 2016-08-10 |
EP3051816B1 (en) | 2019-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6438777B2 (ja) | 画像処理装置および半導体装置 | |
JP6854888B2 (ja) | ビデオ符号化方法、コンピュータ装置および記憶媒体 | |
US10757437B2 (en) | Motion estimation in block processing pipelines | |
US9380312B2 (en) | Encoding blocks in video frames containing text using histograms of gradients | |
US20170344513A1 (en) | Video encoding and decoding using parallel processors | |
US9473778B2 (en) | Skip thresholding in pipelined video encoders | |
US20080025412A1 (en) | Method and apparatus for processing video stream | |
KR100881539B1 (ko) | 메모리 직접 접근 방식의 이미지 데이터 구조 | |
US20170188033A1 (en) | Method and Apparatus of Bandwidth Estimation and Reduction for Video Coding | |
CN106604036B (zh) | 数据编码设备和数据编码方法 | |
JP2009182623A (ja) | 画像符号化方法 | |
US20150091920A1 (en) | Memory latency tolerance in block processing pipelines | |
US8654850B2 (en) | Image coding device and image coding method | |
JP2016537845A (ja) | 並列のハードウェア及びソフトウェアブロック処理パイプライン | |
JP2004266731A (ja) | 動画符号化方法および装置 | |
JP2011066844A (ja) | 並列復号装置及びプログラム並びに符号化データの並列復号方法 | |
GB2560548A (en) | Video data processing system | |
KR20130130695A (ko) | 복수의 프로세서를 사용하여 비디오 프레임을 인코딩하는 방법 및 시스템 | |
TW201637444A (zh) | 包括用於影像處理的編碼器之方法、系統及裝置 | |
US10674160B2 (en) | Parallel video encoding device and encoder configured to operate in parallel with another encoder | |
US7881367B2 (en) | Method of video coding for handheld apparatus | |
US20100111166A1 (en) | Device for decoding a video stream and method thereof | |
KR100686393B1 (ko) | 하드웨어 구현에 적합한 움직임 예측 장치 및 그 방법 | |
KR102476204B1 (ko) | 멀티 코덱 인코더 및 이를 포함하는 멀티 코덱 인코딩 시스템 | |
JP5803697B2 (ja) | 動画像復号装置及び動画像復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6438777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |