JP6407686B2 - Noise reduction circuit - Google Patents

Noise reduction circuit Download PDF

Info

Publication number
JP6407686B2
JP6407686B2 JP2014243155A JP2014243155A JP6407686B2 JP 6407686 B2 JP6407686 B2 JP 6407686B2 JP 2014243155 A JP2014243155 A JP 2014243155A JP 2014243155 A JP2014243155 A JP 2014243155A JP 6407686 B2 JP6407686 B2 JP 6407686B2
Authority
JP
Japan
Prior art keywords
multiplier
signal
circuit
residual signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014243155A
Other languages
Japanese (ja)
Other versions
JP2016105554A (en
Inventor
桜井 哲夫
哲夫 桜井
彬 斉
彬 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to JP2014243155A priority Critical patent/JP6407686B2/en
Publication of JP2016105554A publication Critical patent/JP2016105554A/en
Application granted granted Critical
Publication of JP6407686B2 publication Critical patent/JP6407686B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Studio Devices (AREA)

Description

本発明の実施形態は、ノイズ低減回路に関する。   Embodiments described herein relate generally to a noise reduction circuit.

一般に、ビデオカメラなどは、被写体が暗くなると、カメラに内蔵されるAGC回路が映像の利得を自動的に調整することで、暗所での撮影が可能となっている。   In general, when a subject becomes dark, a video camera or the like can be photographed in a dark place by automatically adjusting a gain of an image by an AGC circuit built in the camera.

ところで、AGC回路の利得を上げると、映像にノイズも多くのるようになり、見苦しい映像になる。   By the way, when the gain of the AGC circuit is increased, the image becomes more noisy and the image becomes unsightly.

このため、ビデオカメラには、さまざまな技法のノイズ低減装置を搭載し、ノイズ低減を図っている。   For this reason, video cameras are equipped with noise reduction devices of various techniques to reduce noise.

例えばフレーム循環型のノイズ低減装置などは、前後のフレーム間の映像差からノイズ成分を抽出し、抽出したノイズ成分を元の映像から差し引くことで、ノイズ低減を図っている。   For example, a frame circulation type noise reduction device or the like attempts to reduce noise by extracting a noise component from a video difference between previous and next frames and subtracting the extracted noise component from the original video.

特開2000−196916号公報JP 2000-196916 A

しかしながら、従来のフレーム循環型のノイズ低減装置の場合、動きのある映像に対するノイズ低減効果を高めると、前後の映像フレームの差分を利用するため、動画の動きによる残像が大きくなり、映像品質が低下するという問題がある。   However, in the case of a conventional frame-circulating noise reduction device, if the noise reduction effect on moving images is increased, the difference between the previous and next video frames is used, resulting in a larger afterimage due to the motion of the video, resulting in lower video quality. There is a problem of doing.

本発明が解決しようとする課題は、映像のノイズを低減しつつ残像の発生を抑えることで映像品質を向上することができるノイズ低減回路を提供することにある。   The problem to be solved by the present invention is to provide a noise reduction circuit capable of improving video quality by suppressing the occurrence of afterimages while reducing the noise of the video.

実施形態のノイズ低減回路は、遅延部、第1引き算器、乗算器、第2引き算器、リミット回路、制御部を具備する。遅延部は現在の映像の1フレーム前の映像をフレーム単位に保持し遅延させて出力する。第1引き算器は現在の映像のフレームと遅延部より出力された1フレーム前の映像のフレームとの差をとり残差信号を生成する。乗算器は第1引き算器により生成された残差信号のレベルを、与えられた帰還係数に従って調整する。第2引き算器は乗算器によりレベルが調整された残差信号を現在の映像から差し引いた映像を出力する。リミット回路は信号レベルが所定のリミット値を超えた残差信号をリミット値に制限して出力する。制御部はリミット回路に入力される残差信号のレベルが所定のリミット値を超えた後、リミット値以下に低下した場合、帰還係数を急減させて乗算器に与える。   The noise reduction circuit of the embodiment includes a delay unit, a first subtracter, a multiplier, a second subtractor, a limit circuit, and a control unit. The delay unit holds and delays the image one frame before the current image in units of frames. The first subtracter takes a difference between the current video frame and the previous video frame output from the delay unit, and generates a residual signal. The multiplier adjusts the level of the residual signal generated by the first subtracter according to a given feedback coefficient. The second subtracter outputs an image obtained by subtracting the residual signal whose level is adjusted by the multiplier from the current image. The limit circuit outputs a residual signal whose signal level exceeds a predetermined limit value by limiting it to the limit value. When the level of the residual signal input to the limit circuit exceeds a predetermined limit value and then falls below the limit value, the control unit rapidly decreases the feedback coefficient and gives it to the multiplier.

実施形態のビデオカメラの構成を示す図である。It is a figure which shows the structure of the video camera of embodiment. 図1のビデオカメラのノイズ低減回路の構成を示す図である。It is a figure which shows the structure of the noise reduction circuit of the video camera of FIG. テーブルの一例を示す図である。It is a figure which shows an example of a table. リミッタの入出力特性を示す図である。It is a figure which shows the input / output characteristic of a limiter. ノイズ低減回路の動作を示すフローチャートである。It is a flowchart which shows operation | movement of a noise reduction circuit. 時間経過に伴うKNRの出力特性の一例を示す図である。It is a figure which shows an example of the output characteristic of KNR with progress of time. 入力信号に対する残像低減効果(比較例)を示す図である。It is a figure which shows the afterimage reduction effect (comparative example) with respect to an input signal. 入力信号に対する残像低減効果(実施形態)を示す図である。It is a figure which shows the afterimage reduction effect (embodiment) with respect to an input signal.

以下、図面を参照して、実施形態を詳細に説明する。
(実施形態)
図1は一つの実施の形態のビデオカメラの構成を示す図である。
図1に示すように、実施形態のビデオカメラは、撮像素子1、サンプル・ホールド回路(以下S/H回路)2、A/D変換器3、AGC回路5、信号処理回路6、出力フォーマット変換回路7などを備える。
Hereinafter, embodiments will be described in detail with reference to the drawings.
(Embodiment)
FIG. 1 is a diagram showing a configuration of a video camera according to one embodiment.
As shown in FIG. 1, the video camera according to the embodiment includes an imaging device 1, a sample and hold circuit (hereinafter, S / H circuit) 2, an A / D converter 3, an AGC circuit 5, a signal processing circuit 6, and an output format conversion. A circuit 7 is provided.

撮像素子1は被写体を撮像し映像信号(電気信号)に変換(光電変換)してS/H回路2に出力する。   The image sensor 1 captures an object, converts it into a video signal (electrical signal) (photoelectric conversion), and outputs it to the S / H circuit 2.

S/H回路2は撮像素子1で光電変換によって生じた画素ごとの電気信号からクランプパルスを用いてサンプル・ホールドして、信号部分を抽出する。   The S / H circuit 2 samples and holds the electric signal for each pixel generated by photoelectric conversion in the image sensor 1 using a clamp pulse, and extracts a signal portion.

A/D変換器3はS/H回路2によりサンプル・ホールドされた信号部分をデジタルの映像信号に変換する。   The A / D converter 3 converts the signal portion sampled and held by the S / H circuit 2 into a digital video signal.

ノイズ低減回路4はA/D変換器3により変換されたデジタルの映像信号からノイズを除去または低減した映像信号を生成しAGC回路5へ出力する。   The noise reduction circuit 4 generates a video signal from which noise has been removed or reduced from the digital video signal converted by the A / D converter 3 and outputs the video signal to the AGC circuit 5.

AGC回路5はノイズ低減回路4から入力されたデジタル信号を所定の利得で増幅して信号処理回路6に出力する。   The AGC circuit 5 amplifies the digital signal input from the noise reduction circuit 4 with a predetermined gain and outputs the amplified signal to the signal processing circuit 6.

信号処理回路6はAGC回路5により所定の利得で増幅されたデジタル信号にガンマ補正およびディテール処理等の信号処理を施して映像信号として出力フォーマット変換回路7へ出力する。   The signal processing circuit 6 performs signal processing such as gamma correction and detail processing on the digital signal amplified by the AGC circuit 5 with a predetermined gain, and outputs it to the output format conversion circuit 7 as a video signal.

出力フォーマット変換回路7は信号処理回路6から入力された映像信号を例えばUSB、DVI、HDMI等の規格化された信号に変換して外部出力端子に出力する。(なお、HDMIは登録商標である。)   The output format conversion circuit 7 converts the video signal input from the signal processing circuit 6 into a standardized signal such as USB, DVI, or HDMI and outputs the signal to an external output terminal. (HDMI is a registered trademark.)

図2に示すように、ノイズ低減回路4は、第1引き算器としての減算器11、リミット回路としてのリミッタ12、カウンタ13、カウンタ用のフレームメモリ14、制御部15、乗算器16、第2引き算器としての加算器17、遅延部としてのフレームメモリ18、1/64乗算器19などを備える。   As shown in FIG. 2, the noise reduction circuit 4 includes a subtracter 11 as a first subtracter, a limiter 12 as a limit circuit, a counter 13, a frame memory 14 for a counter, a control unit 15, a multiplier 16, a second An adder 17 as a subtracter, a frame memory 18 as a delay unit, a 1/64 multiplier 19 and the like are provided.

減算器11は現在の映像信号と1フレーム前の映像信号(即ちフレームメモリ18により1フレーム遅延された映像信号)とを減算し(差し引く)、映像信号に含まれるノイズ成分である残差信号を生成しリミッタ12に出力する。つまり減算器11は現在の映像のフレームとフレームメモリ18により遅延して出力された1フレーム前の映像のフレームとの差をとり残差信号を生成する。   The subtracter 11 subtracts (subtracts) the current video signal and the video signal one frame before (that is, the video signal delayed by one frame by the frame memory 18), and obtains a residual signal that is a noise component included in the video signal. Generate and output to the limiter 12. That is, the subtractor 11 generates a residual signal by taking the difference between the frame of the current video and the frame of the previous video output delayed by the frame memory 18.

図3に示すように、リミッタ12は入力信号対出力信号の入出力特性を有している。   As shown in FIG. 3, the limiter 12 has input / output characteristics of an input signal versus an output signal.

すなわちリミッタ12は信号レベルが所定のリミット値maxを超えた残差信号をリミット値に制限して出力し、信号レベルがリミット値max以下では残差信号をそのレベルのまま出力する。   That is, the limiter 12 outputs a residual signal with a signal level exceeding a predetermined limit value max, limited to the limit value, and outputs the residual signal as it is when the signal level is equal to or lower than the limit value max.

詳細に説明すると、リミッタ12は減算器11からの入力信号である残差信号が、あるレベル以上では残差信号をある所定のレベル(リミット値max)に制限して出力、つまり動きのある映像(このときは減算器11の出力が大きくなる)に対しては帰還量を制限することでノイズ低減の弊害である残像が多くなるのを防止する。   More specifically, the limiter 12 outputs the residual signal, which is an input signal from the subtractor 11, by limiting the residual signal to a predetermined level (limit value max) when the level is higher than a certain level, that is, a moving image. By limiting the feedback amount (in this case, the output of the subtractor 11 becomes large), it is possible to prevent an afterimage that is a harmful effect of noise reduction from increasing.

完全に静止した被写体を撮像している場合は減算器11の出力にはノイズ成分のみが出てくるが、動きのあるものを撮像している場合は1フレーム前の映像信号と現在の映像信号との映像成分の差分も含まれてくるので、映像差分を含んだ信号を現在の映像信号に加算するために残像が発生する。   When a completely stationary subject is imaged, only the noise component appears at the output of the subtractor 11, but when a moving object is imaged, the video signal of the previous frame and the current video signal are captured. Therefore, an afterimage is generated in order to add a signal including the video difference to the current video signal.

カウンタ13は、制御部15から制御で、予め設定された所定の数値(例えば「15」などの数値)を所定時間毎(1/60sec毎)に減数する。   The counter 13 decrements a predetermined numerical value (for example, a numerical value such as “15”) set in advance every predetermined time (every 1/60 sec) under the control of the control unit 15.

カウンタ用のフレームメモリ14には1フレーム分の各画素にカウンタ13によりカウントされた減数値が設定される。   In the counter frame memory 14, a decrement value counted by the counter 13 is set for each pixel of one frame.

図4に示すように、テーブル10には、カウンタ13の数値(タイマの制限時間)に対する係数KNRの値が設定されている。   As shown in FIG. 4, in the table 10, the value of the coefficient KNR for the numerical value of the counter 13 (timer limit time) is set.

制御部15はカウンタ13を制御してカウントを開始させ、そのカウント値に応じた係数KNRの値をテーブル10から読み出して1/64を掛けて帰還系数Kとして乗算器16に与える。掛ける値は1/64の他、例えば1/128や1/256などでもよい。掛ける値の分母が大きくなるほど分解能が上がる。   The control unit 15 controls the counter 13 to start counting, reads the value of the coefficient KNR corresponding to the count value from the table 10, multiplies it by 1/64, and gives it to the multiplier 16 as the feedback system number K. In addition to 1/64, the value to be multiplied may be 1/128 or 1/256, for example. The resolution increases as the denominator of the value to be multiplied increases.

制御部15はリミッタ12に入力される残差信号のレベルが所定のリミット値を超えた後、リミット値以下に低下した場合、係数KNRを急減させて1/64を掛けた帰還系数Kを乗算器16に与える。すなわち制御部15は係数KNRの値を、急減後、時間の経過と共に徐々に本来の値まで戻すような制御特性にして帰還系数Kを乗算器16に与える。なお制御特性(上昇カーブ)はノイズの特性、残像のレベルおよび時間の優先度の関係で決定するものとする。   When the level of the residual signal input to the limiter 12 drops below the limit value after the control unit 15 falls below the limit value, the control unit 15 multiplies the feedback system number K multiplied by 1/64 by rapidly decreasing the coefficient KNR. To the vessel 16. That is, the control unit 15 gives the feedback system number K to the multiplier 16 with a control characteristic such that the value of the coefficient KNR is gradually reduced and then gradually returned to the original value as time passes. The control characteristic (rising curve) is determined based on the relationship between the noise characteristic, the afterimage level, and the time priority.

1/64乗算器19は制御部15から入力された係数KNRに1/64を乗じた帰還系数Kの値を乗算器16に出力する。
乗算器16はリミッタ12を通じた残差信号に、制御部15から1/64乗算器19を通じて与えられた帰還係数Kを乗じて加算器17へ出力する。つまり乗算器16は減算器11により生成された残差信号のレベルを、与えられた帰還係数Kに従って調整する。帰還係数Kは0以上1までの間の値(0≦K<1)とする。
The 1/64 multiplier 19 outputs the value of the feedback system number K obtained by multiplying the coefficient KNR input from the control unit 15 by 1/64 to the multiplier 16.
The multiplier 16 multiplies the residual signal through the limiter 12 by the feedback coefficient K given from the control unit 15 through the 1/64 multiplier 19 and outputs the result to the adder 17. That is, the multiplier 16 adjusts the level of the residual signal generated by the subtracter 11 according to the given feedback coefficient K. The feedback coefficient K is a value between 0 and 1 (0 ≦ K <1).

帰還係数Kの元となる係数KNRの一例としては、リミッタ12の既定のリミット値として「53」、急激に低下させるときの下限値として「5」とする。   As an example of the coefficient KNR that is a source of the feedback coefficient K, “53” is set as a predetermined limit value of the limiter 12, and “5” is set as a lower limit value when the limit is rapidly decreased.

加算器17は入力された映像信号から残差信号を減算した映像信号を出力する。つまり加算器17は乗算器16によりレベルが調整された残差信号を現在の映像から差し引いた映像を出力する。   The adder 17 outputs a video signal obtained by subtracting the residual signal from the input video signal. That is, the adder 17 outputs a video obtained by subtracting the residual signal whose level has been adjusted by the multiplier 16 from the current video.

フレームメモリ18は1フレーム前に入力された映像信号を保持し、次のフレームの映像信号が入力されたタイミングで減算器11に出力する。つまりフレームメモリ18は現在の映像の1フレーム前の映像をフレーム単位に保持し遅延させて出力する。   The frame memory 18 holds the video signal input one frame before and outputs it to the subtracter 11 at the timing when the video signal of the next frame is input. That is, the frame memory 18 holds and delays the image one frame before the current image in units of frames.

このノイズ低減回路4は、映像信号がフレーム間で相関を有しており、ノイズ成分がフレーム間の相関を有していないことを利用して映像信号のノイズ成分を低減する回路である。   The noise reduction circuit 4 is a circuit that reduces the noise component of the video signal by utilizing the fact that the video signal has a correlation between frames and the noise component does not have a correlation between frames.

続いて、このビデオカメラにおける処理および各部の動作を説明する。
(信号の流れ)
撮像素子1が撮像した映像信号は撮像素子1により電気信号に変換されてS/H回路2を経てAGC回路5に入力される。S/H回路2では、撮像素子1で光電変換によって生じた画素毎の電気信号からクランプパルスを用いてサンプル・ホールドして信号部分を抽出する。
Next, processing in the video camera and operations of each unit will be described.
(Signal flow)
The video signal captured by the image sensor 1 is converted into an electrical signal by the image sensor 1 and input to the AGC circuit 5 via the S / H circuit 2. In the S / H circuit 2, a signal portion is extracted by sampling and holding from an electric signal for each pixel generated by photoelectric conversion in the image sensor 1 using a clamp pulse.

S/H回路2により抽出された信号成分は、AGC回路5で所定の利得で増幅された後、A/D変換器3でデジタル信号に変換されて信号処理回路6に入力され、信号処理回路6でガンマ、ディテール処理等の信号処理を施されて映像信号として外部端子から出力される。   The signal component extracted by the S / H circuit 2 is amplified by the AGC circuit 5 with a predetermined gain, then converted into a digital signal by the A / D converter 3, and input to the signal processing circuit 6, and the signal processing circuit 6 is subjected to signal processing such as gamma and detail processing, and is output as an image signal from an external terminal.

(ノイズ低減回路4の動き)
減算器11は入力された現在の映像信号とフレームメモリ18により1フレーム分遅延された映像信号(1フレーム前の映像信号)とを減算して互いの差分信号、つまり残差信号を生成し、生成した残差信号を、リミッタ12を通じて乗算器16に入力する。
(Operation of noise reduction circuit 4)
The subtractor 11 subtracts the input current video signal and the video signal delayed by one frame by the frame memory 18 (one frame previous video signal) to generate a difference signal, that is, a residual signal, The generated residual signal is input to the multiplier 16 through the limiter 12.

乗算器16は入力された残差信号に帰還係数K(0≦K<1)を乗じて加算器17へ出力する。なお帰還係数Kが1に近づくほどノイズ低減の効果は大きくなるが、動きのある映像での残像が大きくなるため、帰還係数Kはリミッタ12のリミット値とともにカメラの性能、使用条件に合わせて設定するものとする。   The multiplier 16 multiplies the input residual signal by a feedback coefficient K (0 ≦ K <1) and outputs the result to the adder 17. Note that the effect of noise reduction increases as the feedback coefficient K approaches 1, but the afterimage in a moving image increases. Therefore, the feedback coefficient K is set in accordance with the limit value of the limiter 12 and the performance and use conditions of the camera. It shall be.

加算器17は乗算器16から入力された残差信号を現在の映像信号から差し引くことで、ノイズ成分を低減した映像信号を出力する。   The adder 17 subtracts the residual signal input from the multiplier 16 from the current video signal, thereby outputting a video signal with reduced noise components.

このようにビデオカメラのノイズ低減回路4では、映像信号のノイズ成分を低減し、次のAGC回路5での利得上昇に伴うノイズの拡大を防ぐようにしている。   In this manner, the noise reduction circuit 4 of the video camera reduces the noise component of the video signal, and prevents the noise from being increased due to the gain increase in the next AGC circuit 5.

(制御部15の動作)
図5に示すように、制御部15は、残差信号のレベルとリミット値とを比較した結果、残差信号のレベルがリミット値を超えた場合(ステップS101のYes)、テーブル10を参照して係数KNRに値A、カウンタ13のカウント値TMRに値Tをそれぞれ設定し(ステップS102)、設定した係数KNRを1/64乗算器19を通じて乗算器16へ出力し(ステップS103)、元のステップS101の比較処理に戻る。
(Operation of control unit 15)
As illustrated in FIG. 5, when the residual signal level exceeds the limit value as a result of comparing the residual signal level and the limit value, the control unit 15 refers to the table 10 (step S101: Yes). The value A is set to the coefficient KNR and the value T is set to the count value TMR of the counter 13 (step S102), and the set coefficient KNR is output to the multiplier 16 through the 1/64 multiplier 19 (step S103). The process returns to the comparison process in step S101.

その後、リミッタ値超えが続き、あるタイミングで、残差信号のレベルがリミット値以下になった場合(ステップS101のNo)、制御部15は、カウント値TMRが0か否かを判定し(ステップS104)、カウント値TMRが0でない場合(ステップS104のNo)、カウント値TMRを減数し(ステップS105)、そのカウント値TMRに応じたテーブル10の係数KNRを1/64乗算器19を通じて乗算器16へ出力する(ステップS106)。   Thereafter, when the limiter value exceeds and the residual signal level becomes equal to or lower than the limit value at a certain timing (No in step S101), the control unit 15 determines whether or not the count value TMR is 0 (step S101). S104) If the count value TMR is not 0 (No in step S104), the count value TMR is decremented (step S105), and the coefficient KNR of the table 10 corresponding to the count value TMR is multiplied through the 1/64 multiplier 19. 16 (step S106).

例えば図6に示す制御特性図では、初めは残差信号のレベルがリミット値を超えており、タイミングP1〜P4に、残差信号のレベルがリミット値を超えて直ちにリミット値以下になったものとする。   For example, in the control characteristic diagram shown in FIG. 6, the level of the residual signal initially exceeds the limit value, and at the timings P1 to P4, the level of the residual signal immediately exceeds the limit value and immediately falls below the limit value. And

この場合、時刻T1のタイミングP1では、係数KNRは、max値「53」から値A「5」(図4のテーブル10参照)に急減され、この値「5」に1/64を乗じた値(5/64≒0.078)が乗算器16へ出力される。またカウント値TMRは、値Tとして「15」(図4のテーブル10参照)などが設定される。   In this case, at the timing P1 at time T1, the coefficient KNR is rapidly reduced from the max value “53” to the value A “5” (see the table 10 in FIG. 4), and this value “5” is multiplied by 1/64. (5 / 64≈0.078) is output to the multiplier 16. In addition, the count value TMR is set to a value T such as “15” (see the table 10 in FIG. 4).

その後、1/60sec毎にカウンタ13のカウント値TMRが減数されていくと、テーブル10の係数KNRが徐々に上昇し、カウンタ13のカウント値TMRが0に達した時点で、係数KNRが元のmax値「53」に戻る。   Thereafter, when the count value TMR of the counter 13 is decremented every 1/60 sec, the coefficient KNR of the table 10 gradually increases, and when the count value TMR of the counter 13 reaches 0, the coefficient KNR becomes the original value. Return to the max value “53”.

その後もリミッタ値超えが続き、時刻T2のタイミングP2で、残差信号のレベルがリミット値以下になると、係数KNRは、max値「53」から値A「5」に急減され、この値に1/64を乗じた値(5/64≒0.078)が乗算器16へ出力される。   After that, when the limiter value continues to exceed and the level of the residual signal becomes equal to or lower than the limit value at timing P2 at time T2, the coefficient KNR is rapidly reduced from the max value “53” to the value A “5”. A value obtained by multiplying / 64 (5 / 64≈0.078) is output to the multiplier 16.

なお係数KNRのmax値や急減する値A、カウント値TMRについては、映像信号の種類(動画か静止画か、また動画でも早い動きのものか遅い動きのものかなど)、ノイズの量などを考慮してテーブル10に設定するものとする。   Note that the maximum value of the coefficient KNR, the suddenly decreasing value A, and the count value TMR are based on the type of video signal (moving image or still image, whether moving image is fast moving or slow moving), the amount of noise, and the like. The table 10 is set in consideration.

係数KNRを値A「5」に急減させた後、係数KNRが徐々に上昇する中で、カウント値TMRが0になる前の時刻T3のタイミングP3で、残差信号のレベルがリミット値を超えて直ぐにリミット値以下になると、その時点で上昇途中の係数KNRは「5」に急減される。   After the coefficient KNR is rapidly reduced to the value A “5”, the level of the residual signal exceeds the limit value at the timing P3 at time T3 before the count value TMR becomes 0 while the coefficient KNR gradually increases. As soon as it becomes below the limit value, the coefficient KNR on the way up at that point is rapidly reduced to “5”.

それから残差信号のレベルがリミット値以下の状態が続き(時刻T3から時刻T4の期間S)、時刻T4のタイミングP4で、残差信号のレベルがリミット値を超えてリミット値以下になると、カウンタ13のカウントが開始される。   Then, the state where the residual signal level is below the limit value continues (period S from time T3 to time T4), and when the residual signal level exceeds the limit value and falls below the limit value at timing P4 at time T4, the counter A count of 13 is started.

そして、カウンタ13のカウント値TMRが0に達したタイミングP5で、係数KNRが元のmax値「53」に戻る。   Then, at the timing P5 when the count value TMR of the counter 13 reaches 0, the coefficient KNR returns to the original max value “53”.

ここで、係数KNRを調整しない場合の例(比較例)と本実施形態との残像低減効果の違いについて説明する。図7は係数KNRを制御(調整)しない場合(比較例)の映像信号(残像成分)の入出力特性、図8は本実施形態の入出力特性を示す図である。   Here, the difference in the afterimage reduction effect between the example in which the coefficient KNR is not adjusted (comparative example) and the present embodiment will be described. FIG. 7 shows the input / output characteristics of the video signal (afterimage component) when the coefficient KNR is not controlled (adjusted), and FIG. 8 shows the input / output characteristics of this embodiment.

図7の比較例では、入力信号に対して出力信号が遅れる時間が長く、入力信号と出力信号との差分の残像成分の領域S1が多く、残像が多く映像として見難くなることが判る。これに対して、図8の本実施形態では、入力信号に対し出力信号が遅れる時間が短く、入力信号と出力信号との差分の残像成分の領域S2が狭く、残像が見え難く映像が見やすくなっていることが判る。   In the comparative example of FIG. 7, it can be seen that the time for which the output signal is delayed with respect to the input signal is long, there are many afterimage component regions S1 of the difference between the input signal and the output signal, and there are many afterimages, making it difficult to view as an image. On the other hand, in the present embodiment of FIG. 8, the time for which the output signal is delayed with respect to the input signal is short, the afterimage component region S2 of the difference between the input signal and the output signal is narrow, and the afterimage is difficult to see and the video is easy to see. You can see that

このようにこの実施形態のビデオカメラによれば、前後の映像信号の差分である残差信号がリミット値を超えた後に再びリミット値の範囲内に戻ったときに係数KNR(または帰還係数K)を一時的に小さい値に制御することで、映像のノイズ成分を低減しつつ残像を少なくすることができる。すなわち映像のノイズを低減しつつ残像の発生を抑えることで映像品質を向上することができる。   As described above, according to the video camera of this embodiment, the coefficient KNR (or the feedback coefficient K) is obtained when the residual signal that is the difference between the preceding and succeeding video signals exceeds the limit value and then returns to the limit value range again. By temporarily controlling to a small value, it is possible to reduce the afterimage while reducing the noise component of the image. In other words, video quality can be improved by suppressing the occurrence of afterimages while reducing video noise.

リミッタ12の設定を固定したまま、つまり調整するのではなく、乗算器16の帰還係数Kを可変することで、映像の変化に対する追従性を向上することができる。   By keeping the setting of the limiter 12 fixed, that is, without adjusting it, the feedback coefficient K of the multiplier 16 can be varied to improve the follow-up performance with respect to changes in the image.

本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although the embodiment of the present invention has been described, this embodiment is presented as an example and is not intended to limit the scope of the invention. The novel embodiment can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

上記実施形態では、映像信号をフレーム単位に保持したが、フィールド単位であってもよい。また上記実施形態では、カウンタ用のフレームメモリ14と映像遅延用のフレームメモリ18とを別個に設けたが、一つにしてもよい。   In the above embodiment, the video signal is held in units of frames, but may be in units of fields. Further, in the above embodiment, the counter frame memory 14 and the video delay frame memory 18 are provided separately, but may be one.

また上記実施形態では、テーブル10に時間と係数の関係を一つだけ設定したが、テーブル10に撮影モード毎に複数の設定を記憶しておき、撮影モードに応じて帰還系数Kを変化させる特性を変えてもよい。   In the above embodiment, only one relationship between the time and the coefficient is set in the table 10. However, the table 10 stores a plurality of settings for each shooting mode and changes the feedback system number K according to the shooting mode. May be changed.

さらに、上記実施形態では、制御部15と1/64乗算器19とを別個に設けた例を説明したが、制御部15に1/64乗算器19の機能を包含し、制御部15から帰還係数Kを乗算器16へ直接入力するようにしてもよい。   Furthermore, in the above-described embodiment, the example in which the control unit 15 and the 1/64 multiplier 19 are separately provided has been described. However, the control unit 15 includes the function of the 1/64 multiplier 19 and feedback from the control unit 15. The coefficient K may be directly input to the multiplier 16.

上記実施形態に示した各構成要素を、コンピュータのハードディスク装置などのストレージにインストールしたプログラムで実現してもよく、また上記プログラムを、コンピュータ読取可能な電子媒体:electronic mediaに記憶しておき、プログラムを電子媒体からコンピュータに読み取らせることで本発明の機能をコンピュータが実現するようにしてもよい。電子媒体としては、例えばCD−ROM等の記録媒体やフラッシュメモリ、リムーバブルメディア:Removable media等が含まれる。さらに、ネットワークを介して接続した異なるコンピュータに構成要素を分散して記憶し、各構成要素を機能させたコンピュータ間で通信することで実現してもよい。   Each component shown in the above embodiment may be realized by a program installed in a storage such as a hard disk device of a computer, and the program is stored in a computer-readable electronic medium: program. The computer may realize the functions of the present invention by causing the computer to read from the electronic medium. Examples of the electronic medium include a recording medium such as a CD-ROM, flash memory, and removable media. Further, the configuration may be realized by distributing and storing components in different computers connected via a network, and communicating between computers in which the components are functioning.

1…撮像素子、2…サンプル・ホールド回路(S/H回路)、3…A/D変換器、4…ノイズ低減回路、5…AGC回路、6…信号処理回路、7…出力フォーマット変換回路、10…テーブル、11…減算器、12…リミッタ、13…カウンタ、14…フレームメモリ(カウンタ用)、15…制御部、16…乗算器、17…加算器、18…フレームメモリ(遅延用)、19…1/64乗算器。   DESCRIPTION OF SYMBOLS 1 ... Imaging device, 2 ... Sample hold circuit (S / H circuit), 3 ... A / D converter, 4 ... Noise reduction circuit, 5 ... AGC circuit, 6 ... Signal processing circuit, 7 ... Output format conversion circuit, DESCRIPTION OF SYMBOLS 10 ... Table, 11 ... Subtractor, 12 ... Limiter, 13 ... Counter, 14 ... Frame memory (for counter), 15 ... Control part, 16 ... Multiplier, 17 ... Adder, 18 ... Frame memory (for delay), 19: 1/64 multiplier.

Claims (3)

現在の映像の1フレーム前の映像をフレーム単位に保持し遅延させて出力する遅延部と、
前記現在の映像のフレームと前記遅延部より出力された1フレーム前の映像のフレームとの差をとり残差信号を生成する第1引き算器と、
前記第1引き算器により生成された残差信号のレベルを、与えられた帰還係数に従って調整する乗算器と、
前記乗算器によりレベルが調整された残差信号を前記現在の映像から差し引いた映像を出力する第2引き算器と、
信号レベルが所定のリミット値を超えた前記残差信号を前記リミット値に制限して出力するリミット回路と、
前記リミット回路に入力される残差信号のレベルが所定のリミット値を超えた後、リミット値以下に低下した場合、前記帰還係数を急減させて前記乗算器に与える制御部と
を具備するノイズ低減回路。
A delay unit that holds and delays the image one frame before the current image in units of frames;
A first subtracter that generates a residual signal by taking a difference between the frame of the current video and the frame of the previous video output from the delay unit;
A multiplier for adjusting a level of the residual signal generated by the first subtractor according to a given feedback coefficient;
A second subtracter for outputting a video obtained by subtracting the residual signal whose level is adjusted by the multiplier from the current video;
A limit circuit that outputs the residual signal with a signal level exceeding a predetermined limit value, limited to the limit value;
A noise reduction unit comprising a control unit that rapidly reduces the feedback coefficient and supplies the multiplier to the multiplier when the level of the residual signal input to the limit circuit falls below a limit value after exceeding a predetermined limit value. circuit.
前記制御部は、
前記帰還係数を急減後、時間の経過と共に徐々に本来の値まで戻すような制御特性で前記帰還係数を前記乗算器に与える請求項1記載のノイズ低減回路。
The controller is
The noise reduction circuit according to claim 1, wherein the feedback coefficient is given to the multiplier with a control characteristic such that the feedback coefficient is gradually decreased and then gradually returned to the original value as time passes.
前記制御特性を、ノイズの特性、残像のレベルおよび時間の優先度の関係で決定する請求項2記載のノイズ低減回路。   The noise reduction circuit according to claim 2, wherein the control characteristic is determined based on a relationship among a noise characteristic, an afterimage level, and a time priority.
JP2014243155A 2014-12-01 2014-12-01 Noise reduction circuit Active JP6407686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014243155A JP6407686B2 (en) 2014-12-01 2014-12-01 Noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014243155A JP6407686B2 (en) 2014-12-01 2014-12-01 Noise reduction circuit

Publications (2)

Publication Number Publication Date
JP2016105554A JP2016105554A (en) 2016-06-09
JP6407686B2 true JP6407686B2 (en) 2018-10-17

Family

ID=56102008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014243155A Active JP6407686B2 (en) 2014-12-01 2014-12-01 Noise reduction circuit

Country Status (1)

Country Link
JP (1) JP6407686B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177073A (en) * 1985-02-01 1986-08-08 Nec Corp Picture image signal processor
JP3331626B2 (en) * 1992-06-11 2002-10-07 株式会社ニコン Cyclic noise reduction device
JPH06121192A (en) * 1992-10-08 1994-04-28 Sony Corp Noise removing circuit
JP4417780B2 (en) * 2004-05-31 2010-02-17 株式会社東芝 Noise removal apparatus and image display apparatus
JP2007166400A (en) * 2005-12-15 2007-06-28 Toshiba Corp Noise reduction apparatus and noise reduction method
JP4857916B2 (en) * 2006-06-06 2012-01-18 ソニー株式会社 Noise suppression method, noise suppression method program, recording medium recording noise suppression method program, and noise suppression device
JP4679501B2 (en) * 2006-12-14 2011-04-27 三菱電機株式会社 Noise removing device, noise removing method, and video signal display device

Also Published As

Publication number Publication date
JP2016105554A (en) 2016-06-09

Similar Documents

Publication Publication Date Title
US8736748B2 (en) Image capturing apparatus and control method controlling exposure time of image sensor
EP3128740B1 (en) Image-capturing device, method for outputting image data, and program
US8120677B2 (en) Imaging apparatus, adjustment method of black level, and program
JP2011097141A (en) Imaging device, method for controlling the same, and program
US10284796B2 (en) Image capture apparatus and control method thereof
US20210274114A1 (en) Image pickup apparatus, solid-state image pickup device, and control method for image pickup apparatus
US10368017B2 (en) Image processing apparatus, image processing method, and computer-readable recording medium
JP5417746B2 (en) Motion adaptive noise reduction device, image signal processing device, image input processing device, and motion adaptive noise reduction method
US9247150B2 (en) Image capturing apparatus, exposure control method, and computer-readable recording medium
JP4333290B2 (en) Black level correction device and electronic camera
JP6092690B2 (en) Imaging apparatus and control method thereof
JP5882759B2 (en) Imaging device, control method thereof, and control program
US11496688B2 (en) Image capturing apparatus, control method of image capturing apparatus which determines charge accumulation time based on histogram of a pixel value for each area
JP2011044872A (en) Imaging apparatus, method of adjusting exposure, and program
JP6407686B2 (en) Noise reduction circuit
JPWO2016147325A1 (en) Image processing apparatus, image processing method, and program
CN108206920B (en) Image pickup apparatus, control method thereof, and computer-readable storage medium
JP5589284B2 (en) Imaging apparatus and correction amount calculation program
JP6518957B2 (en) Audio signal processing apparatus and imaging apparatus using the same
US20180167568A1 (en) Image processing apparatus, image capturing apparatus, method for controlling image processing apparatus, and non-transitory computer-readable storage medium
JP2015109502A (en) Image sensor and operation method of image sensor, imaging apparatus, electronic apparatus and program
WO2024087183A1 (en) Imaging device, imaging device control method, and computer program product
JP2015041823A (en) Imaging apparatus, control method of the same, program, and storage medium
JP6222904B2 (en) Imaging apparatus and control method thereof
JP5848580B2 (en) Imaging apparatus and control method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20161209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350