JP6397258B2 - Element substrate, liquid discharge head, and recording apparatus - Google Patents

Element substrate, liquid discharge head, and recording apparatus Download PDF

Info

Publication number
JP6397258B2
JP6397258B2 JP2014161891A JP2014161891A JP6397258B2 JP 6397258 B2 JP6397258 B2 JP 6397258B2 JP 2014161891 A JP2014161891 A JP 2014161891A JP 2014161891 A JP2014161891 A JP 2014161891A JP 6397258 B2 JP6397258 B2 JP 6397258B2
Authority
JP
Japan
Prior art keywords
wiring
element substrate
circuit
recording
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014161891A
Other languages
Japanese (ja)
Other versions
JP2016036985A5 (en
JP2016036985A (en
Inventor
卓 谷口
卓 谷口
亮治 大橋
亮治 大橋
好一 小俣
好一 小俣
田村 秀男
秀男 田村
勇治 田丸
勇治 田丸
俊雄 根岸
俊雄 根岸
良太 佐藤
良太 佐藤
洋平 小薄
洋平 小薄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014161891A priority Critical patent/JP6397258B2/en
Publication of JP2016036985A publication Critical patent/JP2016036985A/en
Publication of JP2016036985A5 publication Critical patent/JP2016036985A5/ja
Application granted granted Critical
Publication of JP6397258B2 publication Critical patent/JP6397258B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は素子基板、液体吐出ヘッド、及び記録装置に関し、特に、複数の素子とその駆動回路を実装した素子基板、液体吐出ヘッド、及び、その液体吐出ヘッドをインクジェット記録ヘッドとして用い記録媒体に画像を記録する記録装置に関する。   The present invention relates to an element substrate, a liquid discharge head, and a recording apparatus, and more particularly to an element substrate on which a plurality of elements and their drive circuits are mounted, a liquid discharge head, and the liquid discharge head as an ink jet recording head. The present invention relates to a recording apparatus that records

従来、インクジェット記録装置に搭載される記録ヘッドのヒータ(記録素子)とヒータを選択的に駆動するためのトランジスタ等の半導体素子からなる駆動素子とを含む駆動回路とその配線は、半導体プロセス技術を用いて同一基板上に形成されている。この基板は素子基板と呼ばれている。   2. Description of the Related Art Conventionally, a drive circuit including a heater (recording element) of a recording head mounted on an ink jet recording apparatus and a driving element made of a semiconductor element such as a transistor for selectively driving the heater, and wiring therefor, are semiconductor processing technology. And are formed on the same substrate. This substrate is called an element substrate.

図10はシリコンウェハと素子基板との関係を示す図である。   FIG. 10 is a diagram showing the relationship between the silicon wafer and the element substrate.

図10に示すように、半導体プロセス技術を用いて、1枚のシリコン(Si)ウェハ200上に、インクジェット記録装置に搭載される記録ヘッドの複数個分に相当する素子基板が形成される。その素子基板は、Siウェハ200上に基板の切断領域201、202と共に形成される。図10に示すSiウェハ200の領域Aからは4枚の素子基板が切り取られる。   As shown in FIG. 10, element substrates corresponding to a plurality of recording heads mounted on an ink jet recording apparatus are formed on a single silicon (Si) wafer 200 by using a semiconductor process technology. The element substrate is formed on the Si wafer 200 together with the substrate cutting regions 201 and 202. Four element substrates are cut out from the region A of the Si wafer 200 shown in FIG.

図11は6枚の素子基板100が形成されている様子を示すSi基板の一部の拡大図である。   FIG. 11 is an enlarged view of a part of the Si substrate showing a state in which six element substrates 100 are formed.

図11(a)から分かるように、各素子基板100の中央部には複数のヒータ(記録素子)101が2列形成される。一方、各素子基板100の上下両辺それぞれには複数の電極パッド102が形成される。これらの電極により素子基板は基板外部と電気的に接続される。これに加えて、各素子基板100の左右両辺それぞれの一部には、複数の電極パッド102とは別に、検査用の複数の電極パッド103が形成される。複数の電極パッド103は、Siウェハに素子基板が形成された際に各種回路素子の検査のために用いられる。   As can be seen from FIG. 11A, a plurality of heaters (recording elements) 101 are formed in two rows at the center of each element substrate 100. On the other hand, a plurality of electrode pads 102 are formed on each of the upper and lower sides of each element substrate 100. The element substrate is electrically connected to the outside of the substrate by these electrodes. In addition, a plurality of electrode pads 103 for inspection are formed separately from the plurality of electrode pads 102 on a part of each of the left and right sides of each element substrate 100. The plurality of electrode pads 103 are used for inspection of various circuit elements when an element substrate is formed on a Si wafer.

図11(b)は、素子基板にインク吐出口H1101やインク流路を形成するノズル部材H1100を接合して、ヘッド基板H1000が形成される様子を示している。次に、Siウェハから切断領域201、202をそれぞれ切断分離する工程を経ることで、1つのヘッド基板H1000は形成される。   FIG. 11B shows a state in which the head substrate H1000 is formed by bonding the ink discharge port H1101 and the nozzle member H1100 that forms the ink flow path to the element substrate. Next, one head substrate H1000 is formed through a process of cutting and separating the cutting regions 201 and 202 from the Si wafer.

図12はヘッド基板の構成を示す部分破断斜視図である。   FIG. 12 is a partially broken perspective view showing the configuration of the head substrate.

図12に示すように、ヘッド基板H1000は素子基板100の上にノズル部材H1100を接合することにより作成される。複数のヒータ101は、素子基板100の主平面上を貫通するインク供給口120を挟んだ両側に配列される。   As shown in FIG. 12, the head substrate H1000 is formed by bonding a nozzle member H1100 on the element substrate 100. The plurality of heaters 101 are arranged on both sides of an ink supply port 120 penetrating the main plane of the element substrate 100.

図13は記録ヘッドの底面図である。   FIG. 13 is a bottom view of the recording head.

図10〜図12に示す過程を経て作成されたヘッド基板H1000は、図13に示すように、電極パッド102とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板H1200の電極リードH1201とが電気接合される。その後、封止樹脂H1300によって、電極リードH1201の周辺部を覆う工程を経て、記録素子ユニットH2000が形成される。そして、インク供給ユニット(不図示)と接合されることで、記録ヘッドが作成される。   As shown in FIG. 13, the head substrate H1000 produced through the processes shown in FIGS. 10 to 12 includes an electrode pad 102 and an electrode lead H1201 of a flexible film wiring substrate H1200 that is electrically connected to the outside of the head substrate. Electrically joined. Thereafter, the recording element unit H2000 is formed through a process of covering the periphery of the electrode lead H1201 with the sealing resin H1300. Then, a recording head is created by joining with an ink supply unit (not shown).

近年のインクジェット記録装置では、高画質の画像を高速に得るため、記録ヘッドに複数のヒータを高密度で集積した素子基板を用いるのが主流である。そのため、素子基板上のヒータやその駆動回路、電極パッド数の増加により、素子基板のサイズが大型化するので、1枚のSiウェハから取り出すことができる素子基板の個数が減少する。これは、製造コストの増加に繋がる。   In recent inkjet recording apparatuses, in order to obtain high-quality images at a high speed, it is a mainstream to use an element substrate in which a plurality of heaters are integrated at a high density in a recording head. For this reason, the number of element substrates that can be taken out from a single Si wafer is reduced because the size of the element substrate increases due to an increase in the number of heaters, drive circuits, and electrode pads on the element substrate. This leads to an increase in manufacturing cost.

製造コストを抑えるために、特許文献1は、基板の切断分離工程後に不要となる電極パッドを基板外部の切断領域に設け、切断面に露出した配線部を封止することで基板サイズの拡大を抑えつつ、大気中の水分による配線の腐食を防止する構成を開示している。   In order to reduce the manufacturing cost, Patent Document 1 provides an electrode pad that is not required after the cutting and separating process of the substrate in a cutting region outside the substrate, and enlarging the substrate size by sealing the wiring portion exposed on the cutting surface. The structure which prevents the corrosion of the wiring by the water | moisture content in air | atmosphere is suppressed.

また、基板サイズを小型化した際のキャッピング信頼性確保と更なる製造コスト削減の為、特許文献2は、電極パッドの周囲にのみ封止樹脂を充填した構成を開示している。また、特許文献3は、基板内の電極パッド側の切断領域に、同領域内に設けられた回路を検査する為の電極パッドを配列させ、切断分離工程後の基板断面に残る金属層の残渣による腐食を防止する構成を開示している。   In addition, Patent Document 2 discloses a configuration in which a sealing resin is filled only around the electrode pads in order to ensure capping reliability when the substrate size is reduced and to further reduce manufacturing costs. Further, in Patent Document 3, electrode pads for inspecting a circuit provided in the electrode pad side in the substrate are arranged in the cutting region, and the metal layer residue remaining on the cross section of the substrate after the cutting and separating step is disclosed. The structure which prevents the corrosion by is disclosed.

特開平9−252034号公報Japanese Patent Laid-Open No. 9-252034 特開2009−000904号公報JP 2009-000904 A 特開2006−224527号公報JP 2006-224527 A

特許文献1〜3に開示するような従来のヘッド基板では、そのサイズの小型化と基板内部の電極パッドや配線等の高密度化を図っているので、Siウェハからの切断分離後のヘッド基板の断面に残る配線(配線端面部)も高密度に配列されている。このようなヘッド基板を用いた記録ヘッドを搭載したインクジェット記録装置において、長期間にわたって記録を行った際、封止樹脂で配線端面部を完全に封止しているにも関わらず、配線端面部間で回路がショートするという問題が生じている。   In the conventional head substrate as disclosed in Patent Documents 1 to 3, the size of the head substrate is reduced and the density of electrode pads and wirings inside the substrate is increased. Therefore, the head substrate after being cut and separated from the Si wafer Wirings (wiring end face portions) remaining in the cross section are also arranged with high density. In an ink jet recording apparatus equipped with a recording head using such a head substrate, when recording is performed over a long period of time, the wiring end surface portion is completely sealed with the sealing resin. There is a problem that the circuit is short-circuited.

本発明は上記従来例に鑑みてなされたもので、サイズの増大や製造工程の追加を招くことなく、長期使用後においても回路が短絡しない高信頼性の素子基板、液体吐出ヘッド、及び、そのヘッドを記録ヘッドとして用いる記録装置とを提供すること目的とする。   The present invention has been made in view of the above-described conventional example, and without causing an increase in size or addition of a manufacturing process, a highly reliable element substrate that does not short-circuit even after long-term use, a liquid discharge head, and its It is an object to provide a recording apparatus using the head as a recording head.

上記目的を達成するために本発明の素子基板は次のような構成からなる。   In order to achieve the above object, the element substrate of the present invention has the following configuration.

即ち、シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、前記素子基板に実装される回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続され、前記複数の検査用の電極パッドに印加されるのと同じ電圧が印加される複数の配線と、前記回路を動作させるために電圧を印加する複数のパッドとを有し、前記素子基板が前記シリコンウェハから切断される際に、前記複数の配線が切断される複数の切断点は、前記素子基板の端部において、該複数の切断点それぞれに印加される電圧と隣接する切断点に印加される電圧との間の電位差が大きいほど前記隣接する切断点との間の距離が大きくなるように設けられ、前記複数の切断点の一部が前記素子基板の前記複数のパッドが設けられた側に設けられ、前記複数の切断点の残りが前記素子基板の前記複数のパッドが設けられていない側に設けられることを特徴とする。 That is, a rectangular element substrate formed by a semiconductor manufacturing process on a silicon wafer, and obtained by cutting the silicon wafer after the formation, for the inspection of a circuit mounted on the element substrate, A plurality of wirings connected to a plurality of inspection electrode pads provided outside the element substrate and applied with the same voltage as applied to the plurality of inspection electrode pads, and for operating the circuit A plurality of pads for applying a voltage to the plurality of pads, and when the element substrate is cut from the silicon wafer, a plurality of cutting points at which the plurality of wirings are cut are at the end portions of the element substrate, provided so that the distance between the cutting points the adjacent higher potential is large between the voltage applied to the cutting point adjacent to the voltage applied to the plurality of cutting points is large, the Some number of cutting points are provided on the side where the plurality of pads are provided in the element substrate is provided on the side of the remaining plurality of cutting points of the plurality of pads of the device substrate is not provided It is characterized by that.

また本発明を別の側面から見れば、上記構成の素子基板と、複数のヒータと、外部から供給される液体の供給路と、前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッドを備える。   According to another aspect of the present invention, the element substrate having the above-described configuration, a plurality of heaters, a liquid supply path supplied from the outside, and a plurality of discharge ports that discharge liquids corresponding to the plurality of heaters, respectively. A liquid ejection head characterized by comprising:

さらに本発明を別の側面から見れば、上記の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置を備える。   According to another aspect of the present invention, there is provided a recording apparatus that uses the above-described liquid discharge head as a recording head and performs recording by discharging ink from the recording head onto a recording medium according to an ink jet method.

従って本発明によれば、回路の検査に用いる外部の電極パッドに接続する複数の配線の切断点を、隣接する切断点に印加される電圧との電位差が大きいなら隣接する切断点間の距離を大きくするように配置する。従って、素子基板の長時間使用による部材の劣化に伴って各配線に印加される電圧の電位差によって切断点間の短絡することが抑止される。   Therefore, according to the present invention, if the potential difference between the cutting points of the plurality of wirings connected to the external electrode pads used for the circuit inspection and the voltage applied to the adjacent cutting points is large, the distance between the adjacent cutting points is set. Arrange them to be larger. Therefore, it is possible to prevent a short circuit between cutting points due to a potential difference between voltages applied to the respective wirings as the member deteriorates due to long-time use of the element substrate.

このために、特別な構成や製造工程が必要ではないので、素子基板のサイズが大きくなったり、製造工程が複雑になることもないという利点がある。   For this reason, since a special structure and manufacturing process are not required, there is an advantage that the size of the element substrate is not increased and the manufacturing process is not complicated.

本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。1 is an external perspective view showing an outline of a configuration of an ink jet recording apparatus that is a typical embodiment of the present invention. 図1に示したインクジェット記録装置の制御構成を示すブロック図である。It is a block diagram which shows the control structure of the inkjet recording device shown in FIG. 本発明の実施例1に従う半導体製造工程により6枚の素子基板100が形成されている様子を示すSi基板の一部の拡大図とヘッド基板の構成を示す部分破断斜視図である。FIG. 3 is an enlarged view of a part of a Si substrate showing a state in which six element substrates 100 are formed by a semiconductor manufacturing process according to a first embodiment of the present invention, and a partially broken perspective view showing a configuration of a head substrate. 切断分離前の素子基板の右下端の拡大平面図である。It is an enlarged plan view of the lower right end of the element substrate before cutting and separating. 素子基板100に形成される駆動回路や論理回路を示す図である。2 is a diagram showing a drive circuit and a logic circuit formed on an element substrate 100. FIG. 比較例1の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。6 is an enlarged view of a partial region of an element substrate used in the recording head of Comparative Example 1. FIG. 比較例2の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。6 is an enlarged view of a partial region of an element substrate used in a recording head of Comparative Example 2. FIG. 実施例2に従う切断分離前の素子基板の右下端の拡大平面図である。10 is an enlarged plan view of a lower right end of an element substrate before cutting and separation according to Embodiment 2. FIG. 実施例3に従う切断分離前の素子基板の右下端の拡大平面図である。It is an enlarged plan view of the lower right end of the element substrate before cutting and separation according to the third embodiment. シリコンウェハと素子基板との関係を示す図である。It is a figure which shows the relationship between a silicon wafer and an element substrate. 6枚の素子基板が形成されている様子を示すSi基板の一部の拡大図である。It is an enlarged view of a part of the Si substrate showing a state in which six element substrates are formed. ヘッド基板の構成を示す部分破断斜視図である。It is a partially broken perspective view which shows the structure of a head substrate. 記録ヘッドの底面図である。FIG. 6 is a bottom view of the recording head.

以下に、図面を参照しながら本発明の実施例について詳細に説明する。なお、この明細書において、「記録」(以下、「プリント」とも称する)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。   Embodiments of the present invention will be described below in detail with reference to the drawings. In this specification, “recording” (hereinafter also referred to as “printing”) is not only for forming significant information such as characters and figures, but also for images on a wide range of recording media, regardless of significance. A case where a pattern, a pattern, or the like is formed or a medium is processed is also expressed. It does not matter whether it has been made obvious so that humans can perceive it visually.

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。   “Recording medium” refers not only to paper used in general recording apparatuses but also widely to cloth, plastic film, metal plate, glass, ceramics, wood, leather, and the like that can accept ink. Shall.

また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。   The term “ink” should be broadly interpreted in the same way as the definition of “recording”. When applied to a recording medium, the “ink” forms an image, a pattern, a pattern, or the like, or processes the recording medium. It represents a liquid that can be subjected to the treatment. Examples of the ink treatment include solidification or insolubilization of the colorant in the ink applied to the recording medium.

またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。   Furthermore, unless otherwise specified, the “recording element” collectively refers to an ejection port or a liquid path communicating with the ejection port and an element that generates energy used for ink ejection.

またさらに、「記録素子(又はノズル)」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。   Furthermore, the “recording element (or nozzle)” collectively refers to an ejection port or a liquid path communicating with the ejection port and an element that generates energy used for ink ejection unless otherwise specified.

以下に用いる記録ヘッド用基板(ヘッド基板)とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。   The recording head substrate (head substrate) used below does not indicate a simple substrate made of a silicon semiconductor but indicates a configuration in which each element, wiring, and the like are provided.

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み(built-in)」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。   Further, the term “on the substrate” means not only the element substrate but also the surface of the element substrate and the inside of the element substrate near the surface. In addition, the term “built-in” as used in the present invention is not a term indicating that each individual element is simply arranged separately on the surface of the substrate, but each element is manufactured in a semiconductor circuit. It shows that it is integrally formed and manufactured on an element plate by a process or the like.

<記録装置の概要説明(図1〜図2)>
図1は本発明の代表的な実施例であるインクジェット記録ヘッド(以下、記録ヘッド)を用いて記録を行なう記録装置の構成の概要を示す外観斜視図である。
<Outline of recording apparatus (FIGS. 1-2)>
FIG. 1 is an external perspective view showing an outline of the configuration of a recording apparatus that performs recording using an ink jet recording head (hereinafter referred to as a recording head) that is a typical embodiment of the present invention.

図1に示すようにインクジェット記録装置(以下、記録装置)1はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド(以下、記録ヘッド)3をキャリッジ2に搭載し、キャリッジ2を矢印A方向に往復移動させて記録を行う。記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行なう。   As shown in FIG. 1, an ink jet recording apparatus (hereinafter referred to as a recording apparatus) 1 has an ink jet recording head (hereinafter referred to as a recording head) 3 that performs recording by discharging ink in accordance with an ink jet method. Recording is performed by reciprocating in the direction. A recording medium P such as recording paper is fed through the paper feeding mechanism 5 and conveyed to a recording position, and recording is performed by discharging ink from the recording head 3 to the recording medium P at the recording position.

録装置1のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクタンク6を装着する。インクタンク6はキャリッジ2に対して着脱自在になっている。   In addition to mounting the recording head 3 on the carriage 2 of the recording apparatus 1, an ink tank 6 for storing ink to be supplied to the recording head 3 is mounted. The ink tank 6 is detachable from the carriage 2.

図1に示した記録装置1はカラー記録が可能であり、そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。   The recording apparatus 1 shown in FIG. 1 is capable of color recording. For this reason, the carriage 2 contains four inks containing magenta (M), cyan (C), yellow (Y), and black (K) inks, respectively. An ink cartridge is installed. These four ink cartridges are detachable independently.

この実施例の記録ヘッド3は、熱エネルギを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド(ラインヘッド)を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。   The recording head 3 of this embodiment employs an ink jet system that ejects ink using thermal energy. For this reason, an electrothermal converter is provided. The electrothermal transducer is provided corresponding to each of the ejection ports, and ink is ejected from the corresponding ejection port by applying a pulse voltage to the corresponding electrothermal transducer in accordance with the recording signal. The recording apparatus is not limited to the serial type recording apparatus described above, but a so-called full line type in which recording heads (line heads) in which ejection openings are arranged in the width direction of the recording medium are arranged in the conveyance direction of the recording medium. It can also be applied to other recording devices.

図2は図1に示した記録装置の制御構成を示すブロック図である。   FIG. 2 is a block diagram showing a control configuration of the recording apparatus shown in FIG.

図2に示すように、コントローラ600は、MPU601、ROM602、特殊用途集積回路(ASIC)603、RAM604、システムバス605、A/D変換器606などで構成される。ここで、ROM602は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ASIC603は、キャリッジモータM1の制御、搬送モータM2の制御、及び、記録ヘッド3の制御のための制御信号を生成する。RAM604は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス65は、PU601、ASIC603、RAM60を相互に接続してデータの授受を行う。A/D変換器06は以下に説明するセンサ群からのアナログ信号を入力してA/D変換し、デジタル信号をPU601に供給する。   As shown in FIG. 2, the controller 600 includes an MPU 601, a ROM 602, a special purpose integrated circuit (ASIC) 603, a RAM 604, a system bus 605, an A / D converter 606, and the like. Here, the ROM 602 stores a program corresponding to a control sequence to be described later, a required table, and other fixed data. The ASIC 603 generates control signals for controlling the carriage motor M1, the transport motor M2, and the recording head 3. The RAM 604 is used as a development area for image data, a work area for program execution, and the like. A system bus 605 connects the MPU 601, the ASIC 603, and the RAM 604 to each other to exchange data. The A / D converter 606 inputs analog signals from the sensor group described below, performs A / D conversion, and supplies a digital signal to the MPU 601.

また、図2において、610は画像データの供給源となる図1に示したホストやMFPに対応するホスト装置である。ホスト装置610と記録装置1との間ではインタフェース(I/F)611を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。このパケット通信については後で説明する。なお、インタフェース611としてUSBインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしても良い。   In FIG. 2, reference numeral 610 denotes a host device corresponding to the host or MFP shown in FIG. Image data, commands, status, and the like are transmitted and received by packet communication between the host device 610 and the recording device 1 via an interface (I / F) 611. This packet communication will be described later. Note that a USB interface may be further provided as the interface 611 separately from the network interface so that bit data and raster data transferred serially from the host can be received.

さらに、620はスイッチ群であり、電源スイッチ621、プリントスイッチ622、回復スイッチ623などから構成される。   Reference numeral 620 denotes a switch group, which includes a power switch 621, a print switch 622, a recovery switch 623, and the like.

630は装置状態を検出するためのセンサ群であり、位置センサ631、温度センサ632等から構成される。この実施例では、この他にもインク残量を検出するフォトセンサが設けられる。このフォトセンサの詳細について後述する。   Reference numeral 630 denotes a sensor group for detecting the apparatus state, and includes a position sensor 631, a temperature sensor 632, and the like. In this embodiment, in addition to this, a photo sensor for detecting the remaining amount of ink is provided. Details of this photosensor will be described later.

さらに、640はキャリッジ2を矢印A方向に往復走査させるためのキャリッジモータM1を駆動させるキャリッジモータドライバ、642は記録媒体Pを搬送するための搬送モータM2を駆動させる搬送モータドライバである。   Further, 640 is a carriage motor driver that drives a carriage motor M1 for reciprocating scanning of the carriage 2 in the direction of arrow A, and 642 is a conveyance motor driver that drives a conveyance motor M2 for conveying the recording medium P.

ASIC603は、記録ヘッド3による記走査の際に、RAM604の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子(吐出用のヒタ)を駆動するためのデータを転送する。加えて、この記録装置には、ユーザインタフェースとしてLCDやLEDで構成される表示部が備えられている。   The ASIC 603 transfers data for driving a recording element (ejection heater) to the recording head while directly accessing the storage area of the RAM 604 during recording scanning by the recording head 3. In addition, this recording apparatus is provided with a display unit composed of an LCD or LED as a user interface.

次に、以上の構成の記録装置に記録ヘッドとして用いられる液体吐出ヘッドを構成するヘッド基板の実施例について説明する。   Next, an example of a head substrate constituting a liquid discharge head used as a recording head in the recording apparatus having the above configuration will be described.

図3は実施例1に従う半導体製造工程により6枚の素子基板100が形成されている様子を示すSi基板の一部の拡大図と実施例1に従うヘッド基板の構成を示す部分破断斜視図である。なお、図11(a)と図12において既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。   FIG. 3 is an enlarged view of a part of the Si substrate showing a state where six element substrates 100 are formed by the semiconductor manufacturing process according to the first embodiment, and a partially broken perspective view showing the configuration of the head substrate according to the first embodiment. . In addition, the same reference number is attached | subjected to the same component already demonstrated in Fig.11 (a) and FIG. 12, and the description is abbreviate | omitted.

図3(a)〜図3(b)から分かるように、各素子基板は矩形状の形状をしており、各素子基板の短辺(上辺とした下辺)には複数の電極パッド102が設けられる。また、その長辺(右辺と左辺)の方向には、記録ヘッドに実装した際にインク供給口120として用いられる矩形領域が形成される。   As can be seen from FIGS. 3A to 3B, each element substrate has a rectangular shape, and a plurality of electrode pads 102 are provided on the short side (lower side as the upper side) of each element substrate. It is done. Further, in the direction of the long side (right side and left side), a rectangular region used as the ink supply port 120 when mounted on the recording head is formed.

図3(a)はSiウェハ上に形成された素子基板の平面図である。図3(a)に示されるように、この実施例では、各素子基板100の上下辺それぞれの複数の電極パッド102が形成される領域のさらに外側の領域の切断領域202に、複数の電極パッド102の配列と並行に検査用の複数の電極パッド103が形成される。   FIG. 3A is a plan view of the element substrate formed on the Si wafer. As shown in FIG. 3A, in this embodiment, a plurality of electrode pads are provided in a cutting region 202 in a region further outside the region where the plurality of electrode pads 102 on each of the upper and lower sides of each element substrate 100 are formed. A plurality of electrode pads 103 for inspection are formed in parallel with the array 102.

図3(b)はノズルやインク流路を形成するノズル部材H1100を接合後にSiウェアの切断領域201、202を切断分離することで形成したヘッド基板H1000の部分破断斜視図である。   FIG. 3B is a partially broken perspective view of the head substrate H1000 formed by cutting and separating the cutting areas 201 and 202 of the Si wear after joining the nozzle member H1100 forming the nozzles and the ink flow paths.

図3(b)に示されるように、複数の電極パッド102の配列方向と平行な素子基板の切断面には、複数の電極パッド103と素子基板100の内部の回路を結合していた配線が切断領域202に切断されて露出し、切断点112a〜112cが形成される。   As shown in FIG. 3B, on the cut surface of the element substrate parallel to the arrangement direction of the plurality of electrode pads 102, wirings that couple the plurality of electrode pads 103 and the circuit inside the element substrate 100 are provided. The cut area 202 is cut and exposed to form cutting points 112a to 112c.

素子基板100に形成される複数のヒータ101のヒータ列の両端には、素子基板のサイズを小型化するため、一辺の長さが140μmの正方形の電極パッド102が複数、150μmピッチという高密度で配列される。そして、複数の電極パッド102の配列方向の素子基板の幅に対して余分な空間を極力排するよう、最端部の電極パッドから電極パッド102の配列方向と垂直な素子基板の右辺までの最短距離が35μmとなるように形成されている。   In order to reduce the size of the element substrate at both ends of the heater rows of the plurality of heaters 101 formed on the element substrate 100, a plurality of square electrode pads 102 having a side length of 140 μm are arranged at a high density of 150 μm pitch. Arranged. The shortest distance from the electrode pad at the end to the right side of the element substrate that is perpendicular to the arrangement direction of the electrode pads 102 is to eliminate as much space as possible from the width of the element substrate in the arrangement direction of the plurality of electrode pads 102. The distance is 35 μm.

図4は切断分離前の素子基板の右下端の拡大平面図である。   FIG. 4 is an enlarged plan view of the lower right end of the element substrate before cutting and separation.

図4に示されるように、電極パッド103と素子基板の内部回路を結合する配線は、素子基板100の電源回路に接続される配線111aと、GNDに接続された配線111bと、ヒータ駆動を制御する論理回路に接続された配線111cとを含む。これらの配線は素子基板の内部を半導体製造工程を用いて安定して製造できる最小の配線幅5μm、最小配線間隔を5μmとし、最端部の電極パッド102eと素子基板の右辺との間の領域を並行して通過するように配置される。   As shown in FIG. 4, the wiring that connects the electrode pad 103 and the internal circuit of the element substrate includes a wiring 111 a connected to the power supply circuit of the element substrate 100, a wiring 111 b connected to GND, and heater driving control. Wiring 111c connected to the logic circuit. These wirings have a minimum wiring width of 5 μm and a minimum wiring interval of 5 μm that can be stably manufactured inside the element substrate by using a semiconductor manufacturing process, and a region between the electrode pad 102e at the end and the right side of the element substrate. Are arranged to pass through in parallel.

そして、電極パッド102の配列方向と平行な素子基板100の下辺付近において配線111aと配線111bとの一部が素子基板100の下辺と平行に配設し、配線111cは素子基板100の右辺に平行になるように配設する。そして、配線111a、111b、111cはそれぞれ、切断分離工程において切断される切断点112a、112b、112cを経て検査用の電極パッド103a、103b、103cに接続される。また、切断点112aと112bとの間の距離D1は40μm、切断点112bと112cとの間の距離D0は10μmとなるように、配線111a、111b、111cは配設される。   In the vicinity of the lower side of the element substrate 100 parallel to the arrangement direction of the electrode pads 102, a part of the wiring 111a and the wiring 111b is arranged in parallel with the lower side of the element substrate 100, and the wiring 111c is parallel to the right side of the element substrate 100. It arrange | positions so that it may become. The wirings 111a, 111b, and 111c are connected to the inspection electrode pads 103a, 103b, and 103c through the cutting points 112a, 112b, and 112c cut in the cutting and separating step, respectively. The wirings 111a, 111b, and 111c are arranged so that the distance D1 between the cutting points 112a and 112b is 40 μm and the distance D0 between the cutting points 112b and 112c is 10 μm.

ここで、記録装置の記録動作実行時には、ヒータを駆動する為の駆動回路に接続される配線111aには12Vの電位、GNDに接続された配線111bには0Vの電位、ヒータの駆動を制御する論理回路に接続された配線111cには3Vの電位が印加される。このため、切断点112a、112b、112cにもそれぞれ、12V、0V、3Vの電位が印加され、切断点112aと112bと間の12V(=V1)、切断点112bと112cとの間には3V(=V0)の電位差が生じる。   Here, when the recording operation of the recording apparatus is executed, the wiring 111a connected to the drive circuit for driving the heater controls the potential of 12V, the wiring 111b connected to GND controls the potential of 0V, and the heater driving is controlled. A potential of 3 V is applied to the wiring 111c connected to the logic circuit. Therefore, potentials of 12V, 0V, and 3V are applied to the cutting points 112a, 112b, and 112c, respectively, 12V (= V1) between the cutting points 112a and 112b, and 3V between the cutting points 112b and 112c. A potential difference of (= V0) is generated.

このように、この実施例では、記録動作時に切断点の間に生じる電位差が大きい程、その配線間隔を大きく離間して配設している。   As described above, in this embodiment, the larger the potential difference generated between the cutting points during the recording operation, the larger the wiring interval is.

なお、素子基板100上にパターニングされる配線111a、111b、111cや、電極パッド102、電極パッド103の材質はAlとCuの合金で作成され、電極パッド103の表面は金メッキが施されている。   The wirings 111a, 111b, and 111c patterned on the element substrate 100, the electrode pad 102, and the electrode pad 103 are made of an alloy of Al and Cu, and the surface of the electrode pad 103 is plated with gold.

次に、インク吐出口H1101やインク流路(不図示)を形成するノズル部材H1100を接合し、その後、切断領域201と202を切断して、ヘッド基板H1000を分離する。そして、従来技術で説明したように、ヘッド基板H1000上の電極パッド102とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板の電極リードとを電気接合する。   Next, a nozzle member H1100 that forms an ink discharge port H1101 and an ink flow path (not shown) is joined, and then the cutting regions 201 and 202 are cut to separate the head substrate H1000. Then, as described in the prior art, the electrode pads 102 on the head substrate H1000 and the electrode leads of the flexible film wiring substrate electrically connected to the outside of the head substrate are electrically joined.

この工程後、素子基板100の切断点に露出した配線111a、111b、111cがインクに晒されないよう、複数の電極パッド102と素子基板100の切断面を含む封止領域にエポキシ樹脂による封止樹脂を塗布する。このようにして、図11に示したような記録素子ユニットH2000が形成される。その後、インク供給ユニット(不図示)と接合し、記録ヘッドが完成する。   After this step, an epoxy resin sealing resin is formed in a sealing region including the plurality of electrode pads 102 and the cut surface of the element substrate 100 so that the wirings 111a, 111b, and 111c exposed at the cutting point of the element substrate 100 are not exposed to ink. Apply. In this way, the recording element unit H2000 as shown in FIG. 11 is formed. Thereafter, it is joined to an ink supply unit (not shown) to complete the recording head.

なお、この実施例では、電極パッド103の端から素子基板100の内側方向の距離が50μmとなるように、封止樹脂を塗布している。   In this embodiment, the sealing resin is applied so that the distance from the end of the electrode pad 103 to the inner side of the element substrate 100 is 50 μm.

図5は素子基板100に形成される駆動回路や論理回路を示す図である。   FIG. 5 is a diagram showing a drive circuit and a logic circuit formed on the element substrate 100.

図5に示されるように、インクを吐出するための熱を発生するヒータ(電気熱変換素子)101には、ヒータ駆動用電源端子VHと駆動回路140とが接続されている。駆動回路140は、ヒータ101に所望の電流を供給するための駆動素子(パワートランジスタ)140aと、パワートランジスタ140aにゲート電圧を印加するレベルコンバータ140bからなる。レベルコンバータ140bには、パワートランジスタ駆動用電源端子VHTから駆動電圧発生回路144を介して降圧された第2の駆動電圧が供給される。   As shown in FIG. 5, a heater drive power supply terminal VH and a drive circuit 140 are connected to a heater (electrothermal conversion element) 101 that generates heat for ejecting ink. The drive circuit 140 includes a drive element (power transistor) 140a for supplying a desired current to the heater 101, and a level converter 140b for applying a gate voltage to the power transistor 140a. The level converter 140b is supplied with the second drive voltage that is stepped down from the power transistor drive power supply terminal VHT via the drive voltage generation circuit 144.

また、論理回路は、インク吐出口H1101からインクを吐出するか否かを決定する画像データ信号を一時的に格納するシフトレジスタ143と画像データ信号を各ヒータ毎に保持するためのラッチ回路142とAND回路141とを含む。シフトレジスタ143には、転送クロック信号CLKの入力端子と、画像データ信号をシリアルに入力する画像データ信号DATAの入力端子とが設けられている。ラッチ回路142にはシフトレジスタ143から出力される信号を入力し、ラッチタイミングを制御するためのラッチ信号(LT)を入力する入力端子が設けられている。AND回路141は、ラッチ回路142から出力される信号と、ヒータ101に電流を供給するタイミングを決定するヒートイネーブル信号(HE)とを入力してAND演算を実行する。AND回路141から出力される駆動信号はレベルコンバータ140bを介して昇圧された後、パワートランジスタ140aのゲートに入力される。   The logic circuit also includes a shift register 143 that temporarily stores an image data signal that determines whether or not to eject ink from the ink ejection port H1101, and a latch circuit 142 that holds the image data signal for each heater. And an AND circuit 141. The shift register 143 is provided with an input terminal for the transfer clock signal CLK and an input terminal for the image data signal DATA for serially inputting the image data signal. The latch circuit 142 is provided with an input terminal for inputting a signal output from the shift register 143 and inputting a latch signal (LT) for controlling the latch timing. The AND circuit 141 inputs a signal output from the latch circuit 142 and a heat enable signal (HE) that determines the timing of supplying current to the heater 101, and performs an AND operation. The drive signal output from the AND circuit 141 is boosted through the level converter 140b and then input to the gate of the power transistor 140a.

なお、ヒータ駆動用電源端子VHやラッチ信号LTの入力端子や転送クロック信号CLKの入力端子は電極パッド102に配置されている。   The heater driving power supply terminal VH, the latch signal LT input terminal, and the transfer clock signal CLK input terminal are arranged on the electrode pad 102.

さて、検査用の電極パッド103aは、駆動回路140と検査用の配線111aを介して電気的に接続されている。検査用の電極パッド103bは、ヒータ101のGND端子(GNDH)に接続されるGND配線と検査用の配線111bを介して電気的に接続されている。検査用の電極パッド103cはシフトレジスタ143に検査用の配線111cを介して電気的に接続されている。   The inspection electrode pad 103a is electrically connected to the drive circuit 140 via the inspection wiring 111a. The inspection electrode pad 103b is electrically connected to the GND wiring connected to the GND terminal (GNDH) of the heater 101 via the inspection wiring 111b. The inspection electrode pad 103c is electrically connected to the shift register 143 via the inspection wiring 111c.

これら検査用の電極パッドは、各回路素子と電気的に接続されている為、ヒータ101を駆動した際、電極パッド103aにはパワートランジスタの駆動電圧12Vが印加される。また、電極パッド103cにはシフトレジスタ143から出力される論理電圧3.3Vが印加される。   Since these electrode pads for inspection are electrically connected to each circuit element, when the heater 101 is driven, the drive voltage 12V of the power transistor is applied to the electrode pad 103a. The logic voltage 3.3V output from the shift register 143 is applied to the electrode pad 103c.

次に、この実施例の効果を確認するために、比較例1、2としての記録ヘッドとこの実施例に従う記録ヘッドとを長時間動作させて、これらの電気特性を評価する。   Next, in order to confirm the effect of this embodiment, the recording heads as Comparative Examples 1 and 2 and the recording head according to this embodiment are operated for a long time, and their electrical characteristics are evaluated.

図6は比較例1の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。   FIG. 6 is an enlarged view of a part of the element substrate used in the recording head of Comparative Example 1.

図6と図4とを比較すると分かるように、図6に示す領域は図4に示す領域、即ち、図3(a)の素子基板100の領域Bと同じ領域であり、電極パッド102の最端部近傍の領域である。   6 and 4, the region shown in FIG. 6 is the region shown in FIG. 4, that is, the same region as the region B of the element substrate 100 in FIG. This is a region near the end.

比較例1では、一律5μmの幅で、配線111a〜111cが最端部の電極パッド102eの横から素子基板の右辺までの領域に並行して配置し、切断点112a、112b、112cの隣接間隔が配線間隔と同じD0=D1=5μmとなるようにしている。その他の構成は、図4で説明したのと同じなので、その説明は省略する。   In Comparative Example 1, the wirings 111a to 111c are uniformly 5 μm wide and are arranged in parallel to the region from the side of the electrode pad 102e at the end to the right side of the element substrate, and the adjacent intervals of the cutting points 112a, 112b, and 112c. Is the same as the wiring interval, D0 = D1 = 5 μm. The other configuration is the same as that described with reference to FIG.

図7は比較例2の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。   FIG. 7 is an enlarged view of a partial region of the element substrate used in the recording head of Comparative Example 2.

図7と図4とを比較すると分かるように、図7に示す領域は図4に示す領域、即ち、図3(a)の素子基板100の領域Bと同じ領域であり、電極パッド102の最端部近傍の領域である。   As can be seen by comparing FIG. 7 and FIG. 4, the region shown in FIG. 7 is the region shown in FIG. 4, that is, the same region as the region B of the element substrate 100 in FIG. This is a region near the end.

比較例2の比較例1と異なる点は、配線111a〜111cの間隔を素子基板の下辺近傍で少し広げ、切断点112a、112b、112cの隣接間隔がD0=D1=10μmとした点であり、その他の構成は比較例1と同じである。   The comparative example 2 is different from the comparative example 1 in that the distance between the wirings 111a to 111c is slightly increased near the lower side of the element substrate, and the adjacent distance between the cutting points 112a, 112b, and 112c is set to D0 = D1 = 10 μm. Other configurations are the same as those of the first comparative example.

表1は比較例1、2、及び実施例1に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。   Table 1 shows a result of performing a long-term recording operation test by mounting a recording head on which an element substrate according to Comparative Examples 1 and 2 and Example 1 is mounted on an ink jet recording apparatus, and evaluating electrical characteristics between cutting points. It is a table | surface which shows.

[表1]
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
|記録ヘッド| 切断点間 | 電位差 | 距離 |(1)|(2)|
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112a−112b|V0= 3V|D0= 5μm| ○ | × |
|比較例1 ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112b−112c|V1=12V|D1= 5μm| × | × |
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112a−112b|V0= 3V|D0=10μm| ○ | ○ |
|比較例2 ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112b−112c|V1=12V|D1=10μm| ○ | × |
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112a−112b|V0= 3V|D0=10μm| ○ | ○ |
|実施例1 ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
| |112b−112c|V1=12V|D0=40μm| ○ | ○ |
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
(1)1000時間記録動作後
(2)2000時間記録動作後
○:正常動作(ショートは発生せず)
×:ショート発生
表1に示す結果から、比較例1の記録ヘッドでは、1000時間記録を行うと、12Vの電位差が生じる切断点間112b−112c(配線111b−111c)にショート(リーク電流)が発生することが分かる。さらに、2000時間記録を行うと3Vの電位差が生じる切断点間112a−112b(配線111a−111b)にもショートが発生する。比較例2の記録ヘッドでは、2000時間記録を行うと3Vの電位差が生じる切断点間112a−112b(配線111a−111b)ではショートが発生しないが、12Vの電位差が生じる切断点間112b−112cではショートが発生した。
[Table 1]
-----------------------------------
| Recording head | Between cutting points | Potential difference | Distance | (1) | (2) |
-----------------------------------
|| 112a-112b | V0 = 3V | D0 = 5 μm | ○ | × |
| Comparative Example 1------------------------------
|| 112b-112c | V1 = 12V | D1 = 5 μm | × | × |
-----------------------------------
|| 112a-112b | V0 = 3V | D0 = 10 μm |
| Comparative Example 2------------------------------
|| 112b-112c | V1 = 12V | D1 = 10 μm | ○ | × |
-----------------------------------
|| 112a-112b | V0 = 3V | D0 = 10 μm |
| Example 1------------------------------
|| 112b-112c | V1 = 12V | D0 = 40 μm | ○ | ○ |


-----------------------------------
(1) After 1000 hours of recording operation (2) After 2000 hours of recording operation ○: Normal operation (no short circuit)
X: Short circuit occurrence From the results shown in Table 1, with the recording head of Comparative Example 1, a short (leakage current) occurs between the cutting points 112b-112c (wirings 111b-111c) where a potential difference of 12 V occurs when recording is performed for 1000 hours. It can be seen that it occurs. Further, when recording is performed for 2000 hours, a short circuit also occurs between the cutting points 112a-112b (wirings 111a-111b) where a potential difference of 3V occurs. In the recording head of Comparative Example 2, a short circuit does not occur between the cutting points 112a-112b (wirings 111a-111b) where a potential difference of 3V occurs when recording is performed for 2000 hours, but between the cutting points 112b-112c where a potential difference of 12V occurs. A short circuit occurred.

これに対して、実施例1に従う記録ヘッドでは、2000時間記録を行っても、ショートは発生しない。   On the other hand, the recording head according to the first embodiment does not cause a short circuit even when recording is performed for 2000 hours.

以上の結果より、素子基板の切断分離後に、その切断面に露出する切断点間の距離(D0,D1)が小さい程、電位差(V0,V1)が大きい程、ショートが発生しやすいという相関関係があることが分かる。   From the above results, after the element substrate is cut and separated, there is a correlation that the shorter the distance (D0, D1) between the cut points exposed on the cut surface, the greater the potential difference (V0, V1), the more likely the short circuit occurs. I understand that there is.

この原因は、電極パッドと切断点とを被覆している封止樹脂への水分透過があり、封止樹脂によって被覆保護されている切断点の間に発生した電位差により、配線の切断面の金属がイオンとして溶出して封止樹脂内を移動してショートに至ったと推定される。いわゆるイオンマイグレーションは発生したと考えられる。この現象は、従来の半導体集積回路では想定されていなかったが、素子基板がインクに接しながら使用される記録ヘッドに実装されるというインクジェット記録装置固有の動作環境が要因となって発生したものと考えられる。   The cause of this is that there is moisture permeation to the sealing resin covering the electrode pad and the cutting point, and the metal on the cut surface of the wiring is caused by the potential difference generated between the cutting points covered and protected by the sealing resin. Is eluted as ions and moves through the sealing resin, leading to a short circuit. It is considered that so-called ion migration has occurred. This phenomenon was not assumed in the conventional semiconductor integrated circuit, but occurred due to the operating environment unique to the ink jet recording apparatus in which the element substrate was mounted on the recording head used in contact with ink. Conceivable.

また、この現象は、導体表面の種類、被覆材料の種類、使用条件等の様々な諸条件により、発生程度が異なる。このため、ショートが発生する切断点間の距離と電位差の境界値も上記諸条件により変動する。   In addition, the degree of occurrence of this phenomenon varies depending on various conditions such as the type of the conductor surface, the type of coating material, and usage conditions. For this reason, the distance between the cutting points where the short circuit occurs and the boundary value of the potential difference also vary depending on the above conditions.

しかしながら以上説明した実施例に従えば、最短距離にある2つの切断点間の電位差が大きい程、その切断点間の距離も大きくしているので、たとえ長時間にわたり記録動作を行ったとしても部材の劣化などによりショート(短絡)の発生を抑えることができる。また、この構成は余分のスペースを必要することもないので、素子基板のサイズを大きくすることなく、検査用の電極パッドまでの配線を引き回すことができる。これにより、たとえ、検査用の電極パッドの数が更に増加したとしても、素子基板の小型化がなされた場合においても、高信頼性の素子基板を形成することが可能となる。   However, according to the embodiment described above, the larger the potential difference between the two cutting points at the shortest distance, the larger the distance between the cutting points. Therefore, even if the recording operation is performed for a long time, the member Occurrence of a short circuit due to deterioration of the material can be suppressed. In addition, since this configuration does not require an extra space, it is possible to route the wiring to the electrode pad for inspection without increasing the size of the element substrate. Thereby, even if the number of electrode pads for inspection further increases, a highly reliable element substrate can be formed even when the element substrate is downsized.

図8は実施例2に従う切断分離前の素子基板の右下端の拡大平面図であり、図3(a)の領域Bを拡大したものである。なお、図8において、実施例1において図4を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。   FIG. 8 is an enlarged plan view of the lower right end of the element substrate before cutting and separation according to the second embodiment, and is an enlarged view of the region B in FIG. In FIG. 8, the same components as those described in the first embodiment with reference to FIG. 4 are denoted by the same reference numerals, and the description thereof is omitted.

実施例1と異なる点は、図5に示したヒータ駆動用電源端子(VH)と等電位にある配線に接続される検査用の電極パッド103d、配線111d、切断点112dが追加された点、切断点112dが素子基板100の右辺に設置されるようにした点である。なお、ヒータ駆動用電源端子(VH)には記録動作時に24Vの電位が印加され、これにより、電極パッド103d、配線111d、切断点112dにも24Vの電位が印加される。   The difference from the first embodiment is that an inspection electrode pad 103d, a wiring 111d, and a cutting point 112d connected to a wiring having the same potential as the heater driving power supply terminal (VH) shown in FIG. The cutting point 112d is set on the right side of the element substrate 100. Note that a potential of 24V is applied to the heater driving power supply terminal (VH) during the recording operation, and thereby a potential of 24V is also applied to the electrode pad 103d, the wiring 111d, and the cutting point 112d.

この素子基板を実装した記録ヘッドを搭載して記録装置が記録動作する時は、配線111a、111b、111c、111d及び切断点112a、112b、112c、112dにはそれぞれ、12V、3V、0V、24Vの電位が印加される。この内、配線111a〜111cは最端部の電極パッド102eと素子基板の右辺との間を通過し、切断点112a〜112cは素子基板の下辺に実施例1と同様に電位差の大きさに応じてD0=10μm、D1=30μmの距離を設けて配置される。   When the recording apparatus mounted with the recording head mounted with the element substrate performs a recording operation, the wirings 111a, 111b, 111c, and 111d and the cutting points 112a, 112b, 112c, and 112d are respectively 12V, 3V, 0V, and 24V. Is applied. Among them, the wirings 111a to 111c pass between the electrode pad 102e at the end and the right side of the element substrate, and the cutting points 112a to 112c correspond to the magnitude of the potential difference on the lower side of the element substrate as in the first embodiment. The distances D0 = 10 μm and D1 = 30 μm are provided.

これに対して、切断点112dは素子基板100の右下端から右辺に沿って切断点112dまでの距離がD2=200μmの長さとなるように設けられる。図8から分かるように、電極パッド103dから切断点112dまでの配線は、素子基板100の右辺に沿った外側、即ち、シリコンウェハ200の切断領域201を通って配置される。なお、切断点112dも他の切断点112a〜112cと同様に封止樹脂により被覆保護される。   On the other hand, the cutting point 112d is provided such that the distance from the lower right end of the element substrate 100 to the cutting point 112d along the right side is D2 = 200 μm. As can be seen from FIG. 8, the wiring from the electrode pad 103 d to the cutting point 112 d is arranged outside the right side of the element substrate 100, that is, through the cutting region 201 of the silicon wafer 200. Note that the cutting point 112d is covered and protected by the sealing resin in the same manner as the other cutting points 112a to 112c.

この素子基板を実施例1と同様に記録ヘッドに実装して、インクジェット記録装置に搭載して長時間の記録動作の試験を行い、各切断点間の電気特性の評価を行った。   This element substrate was mounted on a recording head in the same manner as in Example 1 and mounted on an ink jet recording apparatus, and a long-time recording operation test was performed, and electrical characteristics between cutting points were evaluated.

表2は実施例2に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。   Table 2 is a table showing a result of performing a long-term recording operation test by mounting a recording head mounted with an element substrate according to Example 2 on an ink jet recording apparatus and evaluating electrical characteristics between cutting points.

[表2]
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
| 切断点間 | 電位差 | 距離 |(1)|(2)|
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
|112b−112c|V0= 3V|D0= 10μm| ○ | ○ |
|112a−112b|V1= 9V|D1= 30μm| ○ | ○ |
|112c−112d|V2=24V|D2=200μm| ○ | ○ |
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
(1)1000時間記録動作後
(2)2000時間記録動作後
○:正常動作(ショートは発生せず)
表2に示す結果から、この実施例によれば、2000時間の記録を行っても、ショートは発生しなかったことが分かる。
[Table 2]
------------------------------
| Between cutting points | Potential difference | Distance | (1) | (2) |
------------------------------
| 112b−112c | V0 = 3V | D0 = 10 μm | ○ | ○ |
| 112a-112b | V1 = 9V | D1 = 30 μm | ○ | ○ |
| 112c−112d | V2 = 24V | D2 = 200 μm | ○ | ○ |
------------------------------
(1) After 1000 hours of recording operation (2) After 2000 hours of recording operation ○: Normal operation (no short circuit)
From the results shown in Table 2, it can be seen that, according to this example, no short circuit occurred even after 2000 hours of recording.

ここで、最端部の電極パッド102eと素子基板の右辺までの幅は、実施例1、その比較例1、2と変わらず30μmである。このように、異なる電位が印加される4本の検査用の電極パッドを設けられる場合でも、この実施例のようにそれらに対する配線を配設することで素子基板を大きくすることなく信頼性を確保することが可能となる。   Here, the width between the electrode pad 102e at the end and the right side of the element substrate is 30 μm, which is the same as in the first embodiment and the first and second comparative examples. Thus, even when four inspection electrode pads to which different potentials are applied are provided, reliability is ensured without increasing the element substrate by arranging wirings for them as in this embodiment. It becomes possible to do.

また、切断点112dは、図8に示されているように、切断点112a、112b、112cに対して、一辺の長さが140μmの正方形の電極パッド102を挟んだ位置に設けられるため、他の3つの切断点からは必然的に大きく離間される。このため、素子基板の右辺側に配設する切断点と最短距離にある素子基板の下辺に設けられる切断点のそれぞれに印加される電圧の電位差は最も大きくなるように検査用の電極パッドを配置することが望ましい。図8に示す例では、電極パッド103c、103d、及び配線111c、111dにはそれぞれ、0V、24Vの電圧が印加されるので、その電位差は24V、切断点112cと112dとの距離は200μmとなっている。   Further, as shown in FIG. 8, the cutting point 112d is provided at a position sandwiching the square electrode pad 102 having a side length of 140 μm with respect to the cutting points 112a, 112b, and 112c. The three cutting points are inevitably greatly separated from each other. Therefore, the electrode pad for inspection is arranged so that the potential difference between the voltage applied to each of the cutting point provided on the right side of the element substrate and the cutting point provided on the lower side of the element substrate at the shortest distance is maximized. It is desirable to do. In the example shown in FIG. 8, since voltages of 0V and 24V are applied to the electrode pads 103c and 103d and the wirings 111c and 111d, respectively, the potential difference is 24V, and the distance between the cutting points 112c and 112d is 200 μm. ing.

図9は実施例3に従う切断分離前の素子基板の右下端の拡大平面図であり、図3(a)の領域Bを拡大したものである。なお、図9において、実施例1、2において図4、図8をそれぞれ参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。   FIG. 9 is an enlarged plan view of the lower right end of the element substrate before cutting and separation according to the third embodiment, and is an enlarged view of a region B in FIG. In FIG. 9, the same components as those described in the first and second embodiments with reference to FIGS. 4 and 8 are denoted by the same reference numerals, and the description thereof is omitted.

実施例2と異なる点は、ヒータや駆動電圧発生回路の増加等により、記録動作時に12Vと24Vの電位が印加される検査用の電極パッド、配線、切断点がそれぞれ1つずつ追加された点である。即ち、動作時に同電位となる複数の検査用の電極パッド、配線、切断点が混在している点である。動作時に印加される電位が等しい2つの切断点間には電位差が発生しないためマイグレーションによるショートは発生しない。   The difference from the second embodiment is that an inspection electrode pad, a wiring, and a cutting point to which potentials of 12 V and 24 V are applied at the time of the recording operation are added one by one due to an increase in heaters and drive voltage generation circuits. It is. That is, a plurality of inspection electrode pads, wirings, and cutting points that have the same potential during operation are mixed. Since no potential difference is generated between two cutting points having the same potential applied during operation, a short circuit due to migration does not occur.

このため、この実施例では図9に示すように、動作時に印加される電位が等しい2つの切断点112aと112a’(12Vが印加)と、切断点112dと112d’(24Vが印加)とがそれぞれ、最小配線間隔5μmで隣接するように配設している。   For this reason, in this embodiment, as shown in FIG. 9, there are two cutting points 112a and 112a ′ (12V applied) having the same potential applied during operation, and cutting points 112d and 112d ′ (24V applied). They are arranged adjacent to each other with a minimum wiring interval of 5 μm.

この素子基板を実施例1と同様に記録ヘッドに実装して、インクジェット記録装置に搭載して長時間の記録動作の試験を行い、各切断点間の電気特性の評価を行った。   This element substrate was mounted on a recording head in the same manner as in Example 1 and mounted on an ink jet recording apparatus, and a long-time recording operation test was performed, and electrical characteristics between cutting points were evaluated.

表3は実施例3に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。   Table 3 is a table showing the results of carrying out a long-term recording operation test by mounting the recording head mounted with the element substrate according to Example 3 on the ink jet recording apparatus and evaluating the electrical characteristics between the cutting points.

[表3]
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
| 切断点間 | 電位差 | 距離 |(1)|(2)|
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
|112a −112a’|V0= 0V|D0= 5μm| ○ | ○ |
|112d −112d’| | | | |
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
|112b −112c |V1= 3V|D1= 10μm| ○ | ○ |
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
|112a −112b |V2= 9V|D2= 30μm| ○ | ○ |
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
|112c −112d |V3=24V|D3=200μm| ○ | ○ |
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
(1)1000時間記録動作後
(2)2000時間記録動作後
○:正常動作(ショートは発生せず)
表3に示す結果から、この実施例によれば、2000時間の記録を行っても、ショートは発生しなかったことが分かる。
[Table 3]
---------------------------------
| Between cutting points | Potential difference | Distance | (1) | (2) |
---------------------------------
| 112a−112a ′ | V0 = 0V | D0 = 5 μm | ○ | ○ |
| 112d−112d ′ |||||||
---------------------------------
| 112b−112c | V1 = 3V | D1 = 10 μm | ○ | ○ |
---------------------------------
| 112a−112b | V2 = 9V | D2 = 30 μm | ○ | ○ |
---------------------------------
| 112c−112d | V3 = 24V | D3 = 200 μm | ○ | ○ |
---------------------------------
(1) After 1000 hours of recording operation (2) After 2000 hours of recording operation ○: Normal operation (no short circuit)
From the results shown in Table 3, it can be seen that, according to this example, no short circuit occurred even after 2000 hours of recording.

以上のようにこの実施例に従えば、動作時に同電位となる複数の検査用の電極パッド、配線、切断点が混在している場合は、同電位となる切断点を束ね互いに可能な限り小さい配線間隔で配設する。これにより配線のための余分なスペースを増加させることなく、検査用の電極パッドからの配線を引き回すことができる。従って、更なる検査用の電極パッドの増加や素子基板の小型化がなされても高信頼性を確保した素子基板を形成することが可能となる。   As described above, according to this embodiment, when a plurality of inspection electrode pads, wirings, and cutting points that have the same potential during operation are mixed, the cutting points that have the same potential are bundled to be as small as possible. Arrange at the wiring interval. Thereby, the wiring from the electrode pad for inspection can be routed without increasing an extra space for the wiring. Therefore, it is possible to form an element substrate that ensures high reliability even if the number of electrode pads for inspection is further increased and the element substrate is further downsized.

100 素子基板、101 ヒータ、102 電極パッド、102a 塗布領域、
103a、103a’103b、103c、103d、103d’ 電極パッド、
111a、111a’、111b、111c、111d、111d’ 配線、
112a、112a’、112b、112c、112d、112d’ 切断点、
120 インク供給口、140 駆動回路、
140a 駆動素子(パワートランジスタ)、
140b レベルコンバータ、141 AND回路、142 ラッチ回路、
143 シフトレジスタ、144 駆動電圧発生回路、
200 シリコンウェハ(Siウェハ)、201〜202 切断領域、
H1000 ヘッド基板、H2000 記録素子ユニット
100 element substrate, 101 heater, 102 electrode pad, 102a coating area,
103a, 103a′103b, 103c, 103d, 103d ′ electrode pads,
111a, 111a ′, 111b, 111c, 111d, 111d ′ wiring,
112a, 112a ′, 112b, 112c, 112d, 112d ′ cutting points,
120 ink supply port, 140 drive circuit,
140a Drive element (power transistor),
140b level converter, 141 AND circuit, 142 latch circuit,
143 shift register, 144 drive voltage generation circuit,
200 silicon wafer (Si wafer), 201-202 cutting region,
H1000 head substrate, H2000 recording element unit

Claims (13)

シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、
前記素子基板に実装される回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続され、前記複数の検査用の電極パッドに印加されるのと同じ電圧が印加される複数の配線と、
前記回路を動作させるために電圧を印加する複数のパッドとを有し、
前記素子基板が前記シリコンウェハから切断される際に、前記複数の配線が切断される複数の切断点は、前記素子基板の端部において、該複数の切断点それぞれに印加される電圧と隣接する切断点に印加される電圧との間の電位差が大きいほど前記隣接する切断点との間の距離が大きくなるように設けられ
前記複数の切断点の一部が前記素子基板の前記複数のパッドが設けられた側に設けられ、
前記複数の切断点の残りが前記素子基板の前記複数のパッドが設けられていない側に設けられることを特徴とする素子基板。
A rectangular element substrate formed by a semiconductor manufacturing process on a silicon wafer, and obtained by cutting the silicon wafer after the formation,
For the inspection of the circuit mounted on the element substrate, the same voltage is applied to the plurality of inspection electrode pads provided outside the element substrate and applied to the plurality of inspection electrode pads. A plurality of wires to which is applied ,
A plurality of pads for applying a voltage to operate the circuit ;
When the element substrate is cut from the silicon wafer, a plurality of cutting points at which the plurality of wirings are cut are adjacent to voltages applied to the plurality of cutting points at the end portions of the element substrate. The larger the potential difference between the voltage applied to the cutting point, the larger the distance between the adjacent cutting points ,
A part of the plurality of cutting points is provided on the side of the element substrate on which the plurality of pads are provided;
Element substrate having the remaining plurality of cutting points, characterized in Rukoto provided on the side where the plurality of pads of the device substrate is not provided.
前記複数の切断点のうち、同じ電圧が印加される切断点は隣接して設けることを特徴とする請求項に記載の素子基板。 The element substrate according to claim 1 , wherein among the plurality of cutting points, the cutting points to which the same voltage is applied are provided adjacent to each other. 前記複数の切断点は、樹脂によって封止されることを特徴とする請求項1又は2に記載の素子基板。 Wherein the plurality of cutting points, the element substrate according to claim 1 or 2, characterized in that sealed by a resin. 複数のヒータと、
前記複数のヒータを駆動する複数の駆動素子とをさらに有し、
前記回路は、
前記複数の駆動素子を駆動させる駆動回路と、
前記駆動回路の駆動を制御する論理回路とを含むことを特徴とする請求項1乃至のいずれか1項に記載の素子基板。
Multiple heaters;
A plurality of driving elements for driving the plurality of heaters;
The circuit is
A drive circuit for driving the plurality of drive elements;
Element substrate according to any one of claims 1 to 3, characterized in that it comprises a logic circuit for controlling the driving of the drive circuit.
第1辺と該第1辺に隣接する第2辺とを含む面と、前記第1辺を含み前記面と交差する第1の側面と、前記第2辺を含み前記面及び前記第1の側面と交差する第2の側面とを有し、前記面は素子を含む回路と前記回路に接続され前記第1辺に沿って配設された複数のパッドとを備え、前記回路と電気的に接続された第1配線、第2配線、及び第3配線を備える素子基板において、A surface including a first side and a second side adjacent to the first side; a first side surface including the first side and intersecting the surface; and the surface including the second side and the first side A second side surface intersecting the side surface, the surface comprising a circuit including an element and a plurality of pads connected to the circuit and disposed along the first side, and electrically connected to the circuit In an element substrate including the connected first wiring, second wiring, and third wiring,
前記第1配線の端部と前記第2配線の端部とは前記第1の側面に位置し、前記第3配線の端部は前記第2の側面に位置し、The end of the first wiring and the end of the second wiring are located on the first side surface, and the end of the third wiring is located on the second side surface,
前記回路が動作される際、前記第1配線の端部と前記第2配線の端部との電位差は、前記第2配線の端部と前記第3配線の端部との電位差よりも小さく、When the circuit is operated, the potential difference between the end of the first wiring and the end of the second wiring is smaller than the potential difference between the end of the second wiring and the end of the third wiring,
前記第1配線の端部と前記第2配線の端部との間隔は、前記第2配線の端部と前記第3配線の端部との間隔よりも小さいことを特徴とする素子基板。An element substrate, wherein an interval between an end portion of the first wiring and an end portion of the second wiring is smaller than an interval between an end portion of the second wiring and an end portion of the third wiring.
第1辺と該第1辺に隣接する第2辺とを含む面と、前記第1辺を含み前記面と交差する第1の側面と、前記第2辺を含み前記面及び前記第1の側面と交差する第2の側面とを有し、前記面は素子を含む回路と前記回路に接続され前記第1辺に沿って配設された複数のパッドとを備え、前記回路と電気的に接続された第1配線、第2配線、及び第3配線を備える素子基板において、A surface including a first side and a second side adjacent to the first side; a first side surface including the first side and intersecting the surface; and the surface including the second side and the first side A second side surface intersecting the side surface, the surface comprising a circuit including an element and a plurality of pads connected to the circuit and disposed along the first side, and electrically connected to the circuit In an element substrate including the connected first wiring, second wiring, and third wiring,
前記第1配線、前記第2配線、及び前記第3配線はそれぞれ、前記複数のパッドのうち前記第2の側面に最も近いパッドと前記第2の側面とに挟まれる部分と前記第1の側面に位置する端部とを有し、Each of the first wiring, the second wiring, and the third wiring includes a portion sandwiched between the pad closest to the second side surface and the second side surface of the plurality of pads, and the first side surface. And an end located at
前記回路が動作される際、前記第1配線の端部と前記第2配線の端部との電位差は、前記第2配線の端部と前記第3配線の端部との電位差よりも大きく、When the circuit is operated, the potential difference between the end of the first wiring and the end of the second wiring is larger than the potential difference between the end of the second wiring and the end of the third wiring,
前記第1配線の端部と前記第2配線の端部とが隣接し、前記第1配線の端部と前記第2配線の端部との間隔よりも小さい間隔で前記第2配線の端部と前記第3配線の端部とが隣接しており、The end portion of the second wiring is adjacent to the end portion of the first wiring and the end portion of the second wiring at an interval smaller than the interval between the end portion of the first wiring and the end portion of the second wiring. And the end of the third wiring are adjacent to each other,
前記第1配線の端部、前記第2配線の端部、及び前記第3配線の端部のうちの少なくとも一つは、前記第2の側面に最も近いパッドと前記第2の側面とに挟まれる部分よりも前記第2の側面から離れて設けられていることを特徴とする素子基板。At least one of an end portion of the first wiring, an end portion of the second wiring, and an end portion of the third wiring is sandwiched between the pad closest to the second side surface and the second side surface. An element substrate, wherein the element substrate is provided farther from the second side surface than a portion to be provided.
前記第1配線、前記第2配線、及び前記第3配線は、前記素子基板として切断される前のシリコンウェハ上において、前記回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続されることを特徴とする請求項5又は6に記載の素子基板。The first wiring, the second wiring, and the third wiring are provided on a silicon wafer before being cut as the element substrate, and a plurality of wirings provided outside the element substrate for the inspection of the circuit. The element substrate according to claim 5, wherein the element substrate is connected to an electrode pad for inspection. 前記第1配線の端部、前記第2配線の端部、及び前記第3配線の端部は、樹脂によって封止されることを特徴とする請求項5乃至7のいずれか1項に記載の素子基板。The end of the first wiring, the end of the second wiring, and the end of the third wiring are sealed with resin. Element substrate. 前記素子としての複数のヒータと、A plurality of heaters as the element;
前記複数のヒータを駆動する複数の駆動素子とを有し、A plurality of drive elements for driving the plurality of heaters;
前記回路は、The circuit is
前記複数の駆動素子を駆動させる駆動回路と、A drive circuit for driving the plurality of drive elements;
前記駆動回路の駆動を制御する論理回路とを含むことを特徴とする請求項5乃至8のいずれか1項に記載の素子基板。The element substrate according to claim 5, further comprising a logic circuit that controls driving of the driving circuit.
前記論理回路は、
外部からデータ信号を入力して一時的に格納するシフトレジスタと、
前記シフトレジスタに格納されたデータ信号をラッチするラッチ回路と、
前記ヒータに電流を供給するタイミングを決定するヒートイネーブル信号を外部から入力して、前記ラッチ回路によりラッチされたデータ信号とのAND演算を行うAND回路とを含むことを特徴とする請求項4又は9に記載の素子基板。
The logic circuit is:
A shift register for temporarily storing data signals from outside,
A latch circuit for latching a data signal stored in the shift register;
Enter the heat enable signal for determining a timing of supplying a current to the heater from the outside, according to claim 4 or characterized in that it comprises an AND circuit which performs AND operation between the latched data signal by the latch circuit 9. The element substrate according to 9 .
前記駆動回路は、
前記AND回路からの信号を昇圧するレベルコンバータと、
前記レベルコンバータからの信号により駆動される前記駆動素子として動作するトランジスタとを含むことを特徴とする請求項10に記載の素子基板。
The drive circuit is
A level converter that boosts the signal from the AND circuit;
The element substrate according to claim 10 , further comprising a transistor that operates as the driving element driven by a signal from the level converter.
請求項4、又は請求項9乃至11のいずれか1項に記載の素子基板と、
外部から供給される液体の供給口と、
前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッド。
The element substrate according to claim 4 or any one of claims 9 to 11 ,
A liquid supply port supplied from the outside;
A liquid discharge head comprising: a plurality of discharge ports for discharging liquid corresponding to each of the plurality of heaters.
請求項12に記載の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置。 A recording apparatus that uses the liquid discharge head according to claim 12 as a recording head and performs recording by discharging ink from the recording head onto a recording medium according to an ink jet method.
JP2014161891A 2014-08-07 2014-08-07 Element substrate, liquid discharge head, and recording apparatus Active JP6397258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161891A JP6397258B2 (en) 2014-08-07 2014-08-07 Element substrate, liquid discharge head, and recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161891A JP6397258B2 (en) 2014-08-07 2014-08-07 Element substrate, liquid discharge head, and recording apparatus

Publications (3)

Publication Number Publication Date
JP2016036985A JP2016036985A (en) 2016-03-22
JP2016036985A5 JP2016036985A5 (en) 2017-08-31
JP6397258B2 true JP6397258B2 (en) 2018-09-26

Family

ID=55528512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161891A Active JP6397258B2 (en) 2014-08-07 2014-08-07 Element substrate, liquid discharge head, and recording apparatus

Country Status (1)

Country Link
JP (1) JP6397258B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6955205B2 (en) * 2017-09-27 2021-10-27 富士電機株式会社 Power converter
JP7052589B2 (en) * 2018-06-19 2022-04-12 セイコーエプソン株式会社 Liquid discharge head, liquid discharge device and wiring board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068315A (en) * 1998-08-26 2000-03-03 Hitachi Ltd Semiconductor device
JP2006224527A (en) * 2005-02-18 2006-08-31 Canon Inc Structural substrate of recording element base and method of manufacturing recording element base
JP2007320244A (en) * 2006-06-02 2007-12-13 Konica Minolta Holdings Inc Inkjet recording device
ATE544594T1 (en) * 2006-12-22 2012-02-15 Telecom Italia Spa INKJET PRINTHEAD MANUFACTURING METHOD
JP2009125943A (en) * 2007-11-19 2009-06-11 Canon Inc Head for discharging liquid, its controlling method, and recorder
JP5587268B2 (en) * 2011-09-22 2014-09-10 富士フイルム株式会社 Ink jet head and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016036985A (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP4137088B2 (en) Head substrate, recording head, head cartridge, recording apparatus, and information input / output method
JP5147282B2 (en) Inkjet recording substrate, recording head including the substrate, and recording apparatus
JP5184869B2 (en) Head substrate, recording head, head cartridge, and recording apparatus
KR20060109421A (en) Printhead substrate, printhead and printing apparatus
US8182070B2 (en) Liquid ejecting print head, liquid ejecting device including the same, and image forming apparatus including the same
JP2008114378A (en) Element substrate, and recording head, head cartridge and recorder using this
JP2018016054A (en) Element substrate, recording head, and recording apparatus
JP5046855B2 (en) Element substrate, recording head, head cartridge, and recording apparatus
JP4886187B2 (en) Inkjet recording head substrate and inkjet recording head using the substrate
US10265955B2 (en) Liquid discharge apparatus
US8388085B2 (en) Precursor pulse generation for inkjet printhead
JP2008168627A (en) Recording head, head cartridge, recording device
JP2011201292A (en) Substrate for inkjet recording head, inkjet recording head, and recorder
JP6397258B2 (en) Element substrate, liquid discharge head, and recording apparatus
JP2008162271A (en) Element substrate, printing head, head cartridge, and printing apparatus
CN111823715B (en) Multilayer structure element substrate, liquid discharge head, and printing apparatus
JP5137553B2 (en) Printhead substrate, printhead, and printing apparatus
JP2008296561A (en) Element substrate, recording head, head cartridge, recording device, and method for checking electrical connection between recording head or head cartridge and recording device
JP5430215B2 (en) Recording element substrate, recording head, and recording apparatus
JP2016036986A (en) Element substrate, liquid discharge head, and recording device
JP6948116B2 (en) Recording element substrate, recording head, and recording device
JP4865534B2 (en) Substrate for liquid discharge head and liquid discharge head
JP2007301937A (en) Recording head and board for the recording head
CN115593099A (en) Recording apparatus and control method
JP2012232601A (en) Element substrate, recording head with the element substrate, and recording apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180831

R151 Written notification of patent or utility model registration

Ref document number: 6397258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151