JP6386759B2 - Temperature history storage device - Google Patents
Temperature history storage device Download PDFInfo
- Publication number
- JP6386759B2 JP6386759B2 JP2014055110A JP2014055110A JP6386759B2 JP 6386759 B2 JP6386759 B2 JP 6386759B2 JP 2014055110 A JP2014055110 A JP 2014055110A JP 2014055110 A JP2014055110 A JP 2014055110A JP 6386759 B2 JP6386759 B2 JP 6386759B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- temperature history
- storage device
- pth
- ptl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、温度履歴記憶装置に関し、より詳細には、所定の温度を超える温度履歴を経たか否かを判別する温度履歴を記憶する装置に関わり、例えば車両のエンジン内の温度やトランスミッション内の温度などを測定し、その温度履歴を残す技術に関するものである。 The present invention relates to a temperature history storage device, and more particularly to a device for storing a temperature history for determining whether or not a temperature history exceeding a predetermined temperature has passed, for example, a temperature in a vehicle engine or a transmission in a transmission. The present invention relates to a technique for measuring temperature and the like and leaving the temperature history.
近年の車両のエンジンやトランスミッションの制御には、電子制御装置などが用いられているが、運転条件や環境温度によっては電子制御装置の動作限界温度を超える可能性があり、電子制御装置の誤動作や故障が発生する場合がある。このことは、エンジンやトランスミッション自体の温度も設計温度を超え、故障を引き起こす原因となる。このため、これらの部位の温度を測定し、所定の温度以上になったか否か、温度履歴を残しておくことが出来れば故障原因の調査が容易になる。 In recent years, electronic control devices have been used to control vehicle engines and transmissions. However, depending on operating conditions and environmental temperature, there is a possibility that the operating limit temperature of the electronic control device may be exceeded. Failure may occur. This causes the engine and transmission itself to exceed the design temperature and cause a failure. For this reason, if the temperature of these parts is measured and a temperature history can be kept whether or not the temperature has become equal to or higher than a predetermined temperature, it becomes easy to investigate the cause of the failure.
温度履歴を把握する方法の1つとして、温度ヒューズを用いる方法がある。温度ヒューズを用いると、所定の融点を有する金属等を使用し、所定の温度に達した際に温度ヒューズが溶融・断線することによって端子間の抵抗値が無限大となり温度履歴を把握することが可能である。しかしながら、温度ヒューズをプリント基板等にはんだ付けで実装する場合、その熱によって金属が溶融して断線してしまうことがある。すなわち、はんだ付けに用いられる230℃〜280℃程度より低い温度を対象としては、安定的に温度ヒューズで温度履歴を把握することは困難であった。 One method for grasping the temperature history is to use a thermal fuse. If a thermal fuse is used, a metal having a predetermined melting point is used, and when the temperature reaches a predetermined temperature, the temperature fuse melts or breaks, resulting in an infinite resistance between the terminals, so that the temperature history can be grasped. Is possible. However, when a thermal fuse is mounted on a printed circuit board or the like by soldering, the heat may cause the metal to melt and break. That is, it is difficult to stably grasp the temperature history with a thermal fuse for a temperature lower than about 230 ° C. to 280 ° C. used for soldering.
関連する技術としては、特許文献1〜3がある。これらについて以下に説明する。
As related technologies, there are
特許文献1には、一定温度になると変色し、以後その色を維持する温感レベルを測定部位に貼り付けることが記載されている。また、特許文献2および特許文献3においては、温度センサからの出力を温度データとしてメモリに書き込みこむことで温度履歴を記憶する構成が記載されている。
また、特許文献4には、ヒューズ素子とPTCサーミスタの並列回路が開示されている。特許文献5には、アンチヒューズ素子とPTCサーミスタの並列回路が複数直列に接続された回路が開示されている。非定常高温を検出してPTCサーミスタが高抵抗になった場合、並列に接続されたアンチヒューズ素子に印加される電圧がトリガー電圧を超えるため、アンチヒューズ素子が絶縁状態から導通状態へ遷移することが記載されている。またその検出は、前記並列回路に接続された分圧回路の出力電圧の変化をマイクロコンピュータに取り込むことで判定することが記載されている。 Patent Document 4 discloses a parallel circuit of a fuse element and a PTC thermistor. Patent Document 5 discloses a circuit in which a plurality of parallel circuits of antifuse elements and PTC thermistors are connected in series. When an unsteady high temperature is detected and the PTC thermistor becomes high resistance, the voltage applied to the antifuse elements connected in parallel exceeds the trigger voltage, so that the antifuse element transitions from the insulated state to the conductive state. Is described. Further, it is described that the detection is performed by taking a change in the output voltage of the voltage dividing circuit connected to the parallel circuit into a microcomputer.
特許文献6では、温度によって変化するトランジスタのオフリーク電流によってキャパシタを充電し、その電位をインバータ入力に接続して、その出力をカウンタに接続することで温度変化情報を得ている。 In Patent Document 6, a capacitor is charged by an off-leakage current of a transistor that changes with temperature, the potential is connected to an inverter input, and the output is connected to a counter to obtain temperature change information.
非特許技術1の、図1には「周波数変調出力方式の薄膜フォトセンサ」回路が記載されている。トランジスタの光リーク電流によるキャパシタの電位変動をリングオシレータ(多段のインバータ)の入力とし、またその出力の一部をリセットトランジスタのゲート電極に接続し、前記キャパシタの充電を制御している。本回路では出力端子から、光量(照度)変化を電圧パルスの周波数変調信号として得られることが特徴である。 FIG. 1 of Non-Patent Technology 1 describes a “frequency modulation output type thin film photosensor” circuit. The potential fluctuation of the capacitor due to the light leakage current of the transistor is used as the input of the ring oscillator (multi-stage inverter), and a part of the output is connected to the gate electrode of the reset transistor to control the charging of the capacitor. This circuit is characterized in that a change in light quantity (illuminance) can be obtained from the output terminal as a frequency modulation signal of a voltage pulse.
特許文献1では、屋外で用いる車両の環境下においては、長期間にわたって汚れなどが付着する為、色保持機能を維持することは困難であり、実際には車両などには用いることは難しかった。
In
特許文献2および特許文献3においては、詳細な温度履歴データが取得可能であるが、システムが複雑で高価なものとなり、用途や設置場所は制限されてしまう。故障原因の調査として測定対象の部位が所定の温度以上に達したか否かの温度履歴を判断する為には、より簡便な方式が望まれていた。
In
特許文献4に記載の技術は、温度履歴記憶装置として動作するものではなく、回路保護装置として機能する装置である。 The technique described in Patent Document 4 does not operate as a temperature history storage device but is a device that functions as a circuit protection device.
また、特許文献4の請求項1には、ヒューズ素子はPTCサーミスタよりも低い抵抗を有していることのみ記載されているだけである。
Further,
特許文献5、特許文献6は、ヒューズ素子とPTCサーミスタとの並列回路ではない。
非特許技術1の回路では出力端子から、光量(照度)変化を電圧パルスの周波数変調信号として得られることが特徴であり、それ以上の開示はない。ヒューズやサーミスタの抵抗値、およびヒューズの定格電流との関係の開示はない。
Patent Documents 5 and 6 are not parallel circuits of a fuse element and a PTC thermistor.
The circuit of
本発明は、測定対象部位が所定の温度を超える温度履歴を経たか否かを簡単に判定可能とすることを目的とする。また、温度履歴記憶装置の動作時における消費電力の低減を実現させることを目的とする。 An object of the present invention is to make it possible to easily determine whether or not a measurement target region has passed a temperature history exceeding a predetermined temperature. It is another object of the present invention to reduce power consumption during operation of the temperature history storage device.
本発明では、従来技術の問題点に鑑み、測定部位が所定の温度を超える温度履歴を経たか否かを簡単に判別できる温度履歴記憶装置を提供する。 The present invention provides a temperature history storage device that can easily determine whether or not a measurement site has passed a temperature history exceeding a predetermined temperature in view of the problems of the prior art.
本発明の一観点によれば、電流ヒューズ素子(F1)とPTCサーミスタ素子(PT1)との並列回路を含み、前記並列回路に印加される電圧をVとし、前記PTCサーミスタ(PT1)は、所定温度Tc以下の低い温度で抵抗値Rptlを、前記所定温度Tcより高い温度で抵抗値Rpthを有し、電流ヒューズ(F1)の内部抵抗値Rf1は、Rptl<Rf1<Rpthであり、前記電流ヒューズ素子(F1)の定格電流Irは、V*Rptl/{R0(Rf1+Rptl)+Rf1Rptl}<Ir<V*Rpth/{R0(Rf1+Rpth)+Rf1Rpth}の関係を有することを特徴とする温度履歴記憶装置が提供される。
但し、R0は、前記並列回路に直列に接続保護抵抗Rの抵抗値である。
According to one aspect of the present invention, current fuse element (F 1) and comprises a parallel circuit of a PTC thermistor element (PT 1), the voltage applied to the parallel circuit and is V, the PTC thermistor (PT 1) is the resistance value R ptl in the following low temperature the predetermined temperature T c, the a predetermined temperature T c resistance R pth at higher temperatures, the internal resistance value R f1 of the current fuse (F 1) is R ptl <a R f1 <R pth, rated current I r of the current fuse element (F 1) is, V * R ptl / {R 0 (R f1 + R ptl) + R f1 R ptl} <I r <V There is provided a temperature history storage device characterized by having a relationship of * R pth / {R 0 (R f1 + R pth ) + R f1 R pth }.
However, R 0 is the resistance value of the connection protection resistor R in series with the parallel circuit.
この温度履歴記憶装置によれば、温度ヒューズを用いた場合と比べて、電流ヒューズ素子(F1)の溶断温度とは独立したパラメータであるPTCサーミスタ素子(PT1)のキューリー温度に依存して温度履歴を得ることができる。 According to this temperature history storage device, it depends on the Curie temperature of the PTC thermistor element (PT 1 ), which is a parameter independent of the fusing temperature of the current fuse element (F 1 ), compared with the case where a thermal fuse is used. A temperature history can be obtained.
本発明は、上記に記載の並列回路が複数直列接続され、それぞれの並列回路の前記PTCサーミスタが、異なるTcを有していることを特徴とする温度履歴記憶装置である。 The present invention is a temperature history storage device in which a plurality of the parallel circuits described above are connected in series, and the PTC thermistors of the respective parallel circuits have different Tc.
例えば、複数の並列回路の所定温度Tcを異なるものとすれば、複数の異なる温度履歴の有無を判定できる。 For example, if the predetermined temperatures Tc of the plurality of parallel circuits are different, the presence / absence of a plurality of different temperature histories can be determined.
また、本発明は、電流ヒューズ素子Fi(i=1,2,・・・,n)とPTCサーミスタ素子PTi(i=1,2,・・・,n)とが二股に分かれて接続され、その分岐点において、前記分岐点に印加される電圧をVとし、前記PTCサーミスタ素子PTi (i=1,2,・・・,n)へヒューズ素子Fi+1 (i=1,2,・・・,n) とPTCサーミスタ素子PTi+1が接続され、前記電流ヒューズ素子Fi(i=1,2,・・・,n)は接地される単位回路の繰り返しにより形成される複数の温度検知部で構成され、第1から第nまでの前記PTCサーミスタ素子は、所定温度Tc以下で抵抗値Rptlを有し、Tcより高い温度で抵抗値Rpthを有する場合、第mの電流ヒューズ素子の抵抗値Rfmは、以下の関係を有する温度履歴記憶装置である。 In the present invention, the current fuse element F i (i = 1, 2,..., N) and the PTC thermistor element PT i (i = 1, 2,..., N) are divided into two branches and connected. At that branch point, the voltage applied to the branch point is V, and the PTC thermistor element PT i (i = 1, 2,..., N) is connected to the fuse element F i + 1 (i = 1, 2, ..., n) and a PTC thermistor element PT i + 1 are connected, and the current fuse element F i (i = 1, 2, ..., n) is formed by repeating a grounded unit circuit. that a plurality of consists of a temperature detection unit, the PTC thermistor element from the first to the n has a resistance value R ptl below the predetermined temperature T c, if it has a resistance value R pth at a temperature above the T c The resistance value R fm of the m-th current fuse element is a temperature history storage device having the following relationship.
Rptl+Rf(m+1)||{ Rptl+ Rf(m+2) ||{Rptl+ Rf(m+3) || ・・・|| {Rptl+ (Rfm|| Rptl)}}}<Rfm<Rpth+Rf(m+1)||{ Rpth+ Rf(m+2) ||{Rpth+ Rf(m+3) || ・・・|| {Rpth+ (Rfm|| Rpth)}}}
ここで、mは1≦m≦nであり、また記号:||は並列接続の合成抵抗を示す。
R ptl + R f (m + 1) || {R ptl + R f (m + 2) || {R ptl + R f (m + 3) || ・ ・ ・ || {R ptl + (R fm || R ptl )}}} <R fm <R pth + R f (m + 1) || {R pth + R f (m + 2) || {R pth + R f (m + 3) || ... || {R pth + (R fm || R pth )}}}
Here, m is 1 ≦ m ≦ n, and the symbol: || indicates the combined resistance of the parallel connection.
第1から第nまでの電流ヒューズ素子の各々の第一の端子または第二の端子のいずれか、もしくは両方を前記温度履歴記憶装置から電気的に切り離し、前記第1から第mまでの電流ヒューズ素子の各々の第一の端子と第二の端子の間の抵抗が初期値よりも大きくなっているか否かを判定することにより、測定部位の温度履歴が所定温度Tcよりも高い温度を、少なくとも各ヒューズ素子の溶断時間の合計であるtf1 + tf2 + …+tfmの期間を経たことを判断することができる。 Either the first terminal, the second terminal, or both of the first to n-th current fuse elements are electrically disconnected from the temperature history storage device, and the first to m-th current fuses are electrically disconnected. By determining whether or not the resistance between the first terminal and the second terminal of each of the elements is greater than the initial value, the temperature history of the measurement site is higher than the predetermined temperature Tc , It can be determined that at least t f1 + t f2 +... + T fm , which is the total of the fusing time of each fuse element, has passed.
前記PTCサーミスタにおける異なるTcを、チタン酸バリウム(BaTiO3)のBaの一部をストロンチウム(Sr)又は鉛(Pb)等に置換し、その濃度を調整することより得るようにしてもよい。これにより、キューリー温度の異なるサーミスタ素子を簡単に得ることができる。 Different Tc in the PTC thermistor may be obtained by substituting a part of Ba of barium titanate (BaTiO 3 ) with strontium (Sr) or lead (Pb) and adjusting the concentration thereof. Thereby, it is possible to easily obtain thermistor elements having different Curie temperatures.
前記電流ヒューズの両端間の抵抗を測定するための測定端子を有するようにしてもよい。 You may make it have a measurement terminal for measuring the resistance between the both ends of the said current fuse.
また、前記温度履歴記憶装置は、温度履歴駆動時に、間欠的に前記電圧Vを印加する駆動回路を設けることで、消費電力を少なくすることができる。 The temperature history storage device can reduce power consumption by providing a drive circuit that intermittently applies the voltage V during temperature history driving.
また、前記温度履歴記憶装置は、温度履歴駆動時に、間欠的に前記電圧Vを印加する駆動回路を有し、前記駆動回路は、前記並列回路又は前記単位回路に保護抵抗として抵抗体と直列に接続した温度履歴記憶装置に並列に容量Csを有するキャパシタCを接続し、前記並列回路又は前記単位回路の一方の電極は接地電位に接続され、他方の電極はインバータ回路が複数段接続されたインバータ回路の入力に接続され、前記インバータ回路が奇数段の場合は、前記インバータ回路の出力は、前記他方の電極と電源との間に設けられたn型トランジスタのゲートに接続され、前記インバータ回路が偶数段の場合は、前記インバータ回路の出力は、前記他方の電極と電源との間に設けられたP型トランジスタのゲートに接続され、前記n型トランジスタまたはP型トランジスタのソースおよびドレイン電極の一方は前記電源電圧に接続され、他の一方は前記他方の電極に接続されるようにしても良い。 The temperature history storage device has a drive circuit that intermittently applies the voltage V during temperature history drive, and the drive circuit is connected in series with a resistor as a protective resistor to the parallel circuit or the unit circuit. An inverter in which a capacitor C having a capacitance Cs is connected in parallel to the connected temperature history storage device, one electrode of the parallel circuit or the unit circuit is connected to a ground potential, and the other electrode is connected to a plurality of stages of inverter circuits When the inverter circuit has an odd number of stages, the output of the inverter circuit is connected to the gate of an n-type transistor provided between the other electrode and a power source, and the inverter circuit In the case of an even number of stages, the output of the inverter circuit is connected to the gate of a P-type transistor provided between the other electrode and the power source, and is connected to the n-type transistor. Alternatively, one of the source and drain electrodes of the P-type transistor may be connected to the power supply voltage, and the other one may be connected to the other electrode.
前記PTCサーミスタ素子に代えて、所定の温度Tc以下で導通し、Tcより高い温度において非導通状態となるバイメタルによるスイッチに用いても良い。 Instead of the PTC thermistor element, it may be used for a bimetal switch that conducts at a predetermined temperature Tc or lower and becomes non-conductive at a temperature higher than Tc .
本発明によれば、測定対象部位が所定の温度を超える温度履歴を経たか否かを簡単に判定可能とすることができる。 According to the present invention, it can be easily determined whether or not the measurement target site has passed a temperature history exceeding a predetermined temperature.
また、温度履歴記憶装置の動作時における消費電力の低減を実現させることができる。 In addition, a reduction in power consumption during operation of the temperature history storage device can be realized.
以下、本発明の実施の形態による温度履歴記憶装置について図面を参照しながら詳細に説明する。 Hereinafter, a temperature history storage device according to an embodiment of the present invention will be described in detail with reference to the drawings.
(第1の実施の形態)
図1Aは、本発明の第1の実施の形態における温度履歴記憶装置の一構成例を示す回路図である。図1Aに示すように、本実施の形態による温度履歴記憶装置1は、電流ヒューズ素子(F1)とPTCサーミスタ素子(PT1)の並列回路を含み、この並列回路に、保護抵抗として抵抗値R0を有する抵抗体(R)を直列接続した構成を有する。
(First embodiment)
FIG. 1A is a circuit diagram showing a configuration example of a temperature history storage device according to the first embodiment of the present invention. As shown in FIG. 1A, the temperature
PTCサーミスタ(PT1)は、所定温度Tc以下の低い温度で抵抗値Rptlを有し、Tcより高い温度で抵抗値Rpthを有する。電流ヒューズ(F1)の内部抵抗値Rf1を、Rptl<Rf1<Rpthとする。図1に示す温度履歴記憶装置1において、少なくともPTCサーミスタ(PT1)を測定部位付近に設置し、電源電圧(V)を印加する。
The PTC thermistor (PT 1 ) has a resistance value R ptl at a temperature lower than a predetermined temperature T c and has a resistance value R pth at a temperature higher than T c . The internal resistance value R f1 of the current fuse (F 1 ) is set to R ptl <R f1 <R pth . In the temperature
PCTサーミスタは、図2に実線で示すような温度−抵抗率特性を有する(出典「温度センサ」 著者:二木久夫、村上孝一 発行:日刊工業新聞社)。すなわち、所定の温度Tcにおいて抵抗値が大きく変化(温度上昇により抵抗値が急激に高くなる)するCTR(Critical Temperature Resistor)特性を有する。 The PCT thermistor has a temperature-resistivity characteristic as shown by the solid line in FIG. 2 (Source: “Temperature Sensor” Author: Hisao Futaki, Koichi Murakami Published by Nikkan Kogyo Shimbun). That is, it has a CTR (Critical Temperature Resistor) characteristic in which the resistance value changes greatly at a predetermined temperature Tc (the resistance value suddenly increases as the temperature rises).
サーミスタは、チタン酸バリウム(BaTiO3)をベースにして一部のBaをストロンチウム(Sr)やカルシウム(Ca)や鉛(Pd)に置換した材料で形成することができる。また、抵抗率を調整する為に、イットリウム(Y)を添加したものでも良い。さらには、所定温度Tcにおける抵抗率変化を急崚にするため、マンガン(Mn)を添加したものでも良い。また、Zn、Ti、Niを含む酸化物やPb、Fe、Nbを含む酸化物、多結晶Si、グラファイト等の導電材を含有したポリエチレン等のポリマー材料でも良い。 The thermistor can be formed of a material in which a part of Ba is replaced with strontium (Sr), calcium (Ca), or lead (Pd) based on barium titanate (BaTiO 3 ). Further, yttrium (Y) may be added to adjust the resistivity. Further, in order to make the change in resistivity at a predetermined temperature Tc abrupt, manganese (Mn) may be added. Alternatively, an oxide containing Zn, Ti, Ni, an oxide containing Pb, Fe, or Nb, a polymer material such as polyethylene containing a conductive material such as polycrystalline Si, or graphite may be used.
図2に示すように、PTCサーミスタでは、キューリー温度において抵抗率が大きく変化するという特徴がある。例えば、キューリー温度以下の低い温度領域では、10℃の温度変化に対して抵抗値の変化は2倍程度又はそれ以下であるが、キューリー温度を超える温度領域では10℃の温度変化に対しておよそ一桁以上の大きな抵抗値変化を示す。 As shown in FIG. 2, the PTC thermistor is characterized in that the resistivity changes greatly at the Curie temperature. For example, in the low temperature range below the Curie temperature, the change in resistance value is about twice or less than the temperature change of 10 ° C. It shows a large change in resistance value by one digit or more.
例えば、測定すべき所定の温度TcとPTCサーミスタのキューリー温度とを同一又はその近傍に調整しておくことにより、Tc以下の温度領域に比べてTcより高い温度領域ではPTCサーミスタ素子の抵抗値は大きく変化(RptlからRpthに増大)する。 For example, by previously adjusted to the same or near the Curie temperature of the predetermined temperature T c and the PTC thermistor to be measured, the PTC thermistor element in a high temperature range than the T c in comparison with the following temperature range T c resistance changes significantly (increase from R ptl to R pth).
以下に温度履歴記憶装置1の動作について説明する。所定温度Tc以下の温度においては、電流ヒューズ(F1)を流れる電流IflおよびPTCサーミスタ(PT1)を流れる電流Iptlは各々、以下のように表される。
The operation of the temperature
Ifl=V* Rptl/{ R0(Rf1+Rptl)+Rf1Rptl} (1)
Iptl=V* Rf1/{ R0(Rf1+Rptl)+Rf1Rptl} (2)
I fl = V * R ptl / {R 0 (R f1 + R ptl) + R f1 R ptl} (1)
I ptl = V * R f1 / {R 0 (R f1 + R ptl ) + R f1 R ptl } (2)
ここで、Rptl<Rf1であるため、PTCサーミスタ(PT1)を流れる電流Ipt1が大きく、電流ヒューズ(F1)を流れる電流Iflは小さくなる。Iflは電流ヒューズ(F1)の定格電流Irに比べて小さくなるように設定されている。これにより、所定温度Tc以下の温度範囲においては、電流ヒューズ(F1)が溶断することはない。 Here, since R ptl <R f1 , the current I pt1 flowing through the PTC thermistor (PT 1 ) is large, and the current I fl flowing through the current fuse (F 1 ) is small. I fl is set to be smaller than the rated current I r of the current fuse (F 1 ). Thus, the current fuse (F 1 ) is not blown in the temperature range below the predetermined temperature T c .
測定部位の温度が上昇し、所定温度Tcより高い温度になった場合について説明する。 A case will be described in which the temperature of the measurement site rises and becomes higher than the predetermined temperature Tc .
Tcより高い温度領域における電流ヒューズ(F1)を流れる電流IfhおよびPTCサーミスタ(PT1)を流れる電流Ipthは、各々以下のように記される。 The current I fh flowing through the current fuse (F 1 ) and the current I pth flowing through the PTC thermistor (PT 1 ) in the temperature region higher than T c are respectively described as follows.
Ifh =V*Rpth/{R0(Rf1+Rpth)+ Rf1Rpth} (3)
Ipth=V* Rf1/{R0(Rf1+Rpth)+ Rf1Rpth} (4)
I fh = V * R pth / {R 0 (R f1 + R pth ) + R f1 R pth } (3)
I pth = V * R f1 / {R 0 (R f1 + R pth ) + R f1 R pth } (4)
ここで、Rf1<Rpthであるため、PTCサーミスタ(PT1)を流れる電流Ipthが小さく、電流ヒューズ(F1)を流れる電流Ifhが大きくなる。そして、Ifhは、電流ヒューズ(F1)の定格電流Irに比べて大きくなるように設計する。その結果、電流ヒューズ(F1)は溶断する。その後、測定部位が所定温度TCよりも低くなっても電流ヒューズ(F1)は溶断したままで保持される。 Here, since R f1 <R pth , the current I pth flowing through the PTC thermistor (PT 1 ) is small, and the current I fh flowing through the current fuse (F 1 ) is large. And I fh is designed to be larger than the rated current I r of the current fuse (F 1 ). As a result, the current fuse (F 1 ) is blown. Thereafter, the current fuse (F 1 ) is kept blown even if the measurement site becomes lower than the predetermined temperature T C.
以上のように、電流ヒューズ(F1)の内部抵抗値Rf1は、Rptl<Rf1<Rpthであり、電流ヒューズ素子(F1)の定格電流Irは、(1)から(4)式より、以下の式で表される。 As described above, the internal resistance R f1 of the current fuse (F 1) is an R ptl <R f1 <R pth , the rated current I r of the current fuse element (F 1), (1) (4 ) From the following formula:
V*Rptl/{R0(Rf1+Rptl)+Rf1Rptl}<Ir<V*Rpth/{R0(Rf1+Rpth)+Rf1Rpth} (5)
但し、R0は、並列回路に直列に接続された保護抵抗Rの抵抗値である。
V * R ptl / {R 0 (R f1 + R ptl ) + R f1 R ptl } <I r <V * R pth / {R 0 (R f1 + R pth ) + R f1 R pth } (5)
However, R 0 is the resistance value of the protective resistor R connected in series to the parallel circuit.
後から電流ヒューズ(F1)の両端間の抵抗値を抵抗計(接続を破線で示す。)などで計測することで、電流ヒューズ(F1)が切れているかどうかを判定することができ、従って、PTCサーミスタ(PT1)が、TCより高い温度履歴を受けたかどうかを判定することが容易にできる。 Later, by measuring the resistance value between both ends of the current fuse (F 1 ) with an ohmmeter (connection is indicated by a broken line), you can determine whether the current fuse (F 1 ) is blown, Therefore, PTC thermistor (PT 1) has, can easily be determined whether the received high temperature history than T C.
このように、例えば、エンジンなどの測定対象部位における故障解析などにより測定部位の温度履歴を調査する際には、電流ヒューズ(F1)の第一の端子T1、または第二の端子T2のいずれか、または、両方T1、T2を温度履歴記憶装置1から電気的に切り離し、電流ヒューズ(F1)の第一の端子T1と第二の端子T2との間の抵抗値から溶断の有無を確認することができる。
Thus, for example, when investigating the temperature history of the measurement site due to a failure analysis in the measurement target site, such as engines, one of the first terminal T1 or the second terminal T2, the current fuse (F 1) Alternatively, both T1 and T2 are electrically disconnected from the temperature
例えば、図3Aに示すように、電流ヒューズ(F1)とPTCサーミスタ(PT1)の一方の端子T2を直接接続せず、ソケット1b等の部品を通じて接続することが望ましい。これにより、温度履歴を調査する際には、本体1aからソケット1bを取り外すことで、電流ヒューズ(F1)の端子T1、T2間抵抗を容易に確認することができ、異常(電流ヒューズ(F1)の溶断)が検出されていない場合には、本体1aを再度ソケット1bに取り付け使用することが可能となる。 For example, as shown in FIG. 3A, it is desirable not to directly connect one terminal T2 of the current fuse (F 1 ) and the PTC thermistor (PT 1 ) but to connect through a component such as a socket 1b. Thereby, when investigating the temperature history, the resistance between the terminals T1 and T2 of the current fuse (F 1 ) can be easily confirmed by removing the socket 1b from the main body 1a, and abnormal (current fuse (F When the fusing 1 ) is not detected, the main body 1a can be attached to the socket 1b again and used.
図3Bは、その他の測定方法の一例を示す図である。図3B(a)に示すように、電流ヒューズ(F1)間において、基板11が、電流ヒューズ(F1)の両端で切断するように、コの字状の領域11yが基板11から抜けるようにしても良い(図3B(b))。抜けた残りの基板11xに、図3B(c)に示すように、コの字状の領域11yと同じ形状の測定用基板11zを挿入して、電流ヒューズ(F1)間の抵抗値を測定するようにすると便利である。この場合には、測定用基板11zには、抵抗計の端子が電流ヒューズ(F1)の両端にそれぞれ接続されていて抵抗値を測定することができる。
FIG. 3B is a diagram illustrating an example of another measurement method. As shown in FIG. 3B (a), the U-shaped region 11y is removed from the
以上の方法により、本実施の形態による温度履歴記憶装置を用いると、測定部位の温度履歴が所定温度Tcを超えたか否かを簡単な構成の装置で判断することが可能となる。 When the temperature history storage device according to the present embodiment is used by the above method, it is possible to determine whether or not the temperature history of the measurement site has exceeded the predetermined temperature Tc with a device having a simple configuration.
本実施の形態によれば、電流ヒューズを用いるとともに、PTCサーミスタ(PT1)の抵抗値変化が起こり電流ヒューズが溶断する温度Tcをはんだ付け等の実装温度より低い温度設定にすることが可能であり、従来の温度ヒューズを使用した場合のような実装温度におけるような制約を受けない。 According to the present embodiment, a current fuse is used, and the temperature Tc at which the resistance value of the PTC thermistor (PT 1 ) changes and the current fuse is blown can be set to a temperature lower than the mounting temperature such as soldering. Thus, there is no restriction on the mounting temperature as in the case of using a conventional thermal fuse.
また、本実施の形態におけるPTCサーミスタ素子を、バイメタルによるスイッチに置換えることも可能である。すなわち、所定の温度Tc以下で導通し、Tcより高い温度において非導通状態となるバイメタルを電流ヒューズ(F1)と並列に接続しておくことにより、PTCサーミスタ素子と同様の効果を得ることが可能である。その他、PTCサーミスタ素子、ヒューズと同様な特性を有する素子を任意に組み合わせて利用することができることは言うまでもない。 It is also possible to replace the PTC thermistor element in the present embodiment with a bimetal switch. That is, the same effect as that of a PTC thermistor element is obtained by connecting a bimetal that conducts at a predetermined temperature T c or less and is in a non-conduction state at a temperature higher than T c in parallel with the current fuse (F 1 ). It is possible. In addition, it goes without saying that PTC thermistor elements and elements having the same characteristics as fuses can be used in any combination.
図1Bは、温度履歴記憶装置の構造の一例を示す図である。図1B(a)に示すように、温度履歴記憶装置は、絶縁性の基板11、または導電性の基板の少なくとも片側の面上に絶縁膜が堆積している基板11上に形成する。
FIG. 1B is a diagram illustrating an example of the structure of the temperature history storage device. As shown in FIG. 1B (a), the temperature history storage device is formed on an insulating
図1B(b)の(A)- (A´)断面構造で示すように、電流ヒューズ(F1)を形成するためには、絶縁性基板、または絶縁膜が堆積されている基板11上にヒューズおよび配線層51を堆積する。 図1B(c)の平面図で示すように、電流ヒューズ(F1)は、例えばCu膜が途中でくびれた形状をしている。
As shown in the sectional structure (A)-(A ′) of FIG. 1B (b), in order to form the current fuse (F 1 ), an insulating substrate or a
図1B(d)の(B)- (B´)断面構造で示すように、PTCサーミスタ(PT1)用のPT膜71には、下部電極81と上部電極91とにより、膜厚方向に電流が流れる構造とする。これによりヒューズの抵抗値(例えば1Ω程度)に対し、一般に比抵抗の高いPTC素子の抵抗値を0.1Ω〜10Ω程度にすることができる。ここでは、抵抗膜61を用いた抵抗素子も同じ基板11上に形成されている。図1B(e)の(B)- (B´)断面構造で示すように、下部電極81上の一部に配線層51が形成されていても良い。
As shown in the sectional structure (B)-(B ′) of FIG. 1B (d), the
PTCサーミスタ(PT1)は上下電極81、91に挟まれているが、下部電極81はソケットを介して電流ヒューズ(F1)側の配線に接続するか、または、下部電極81上の一部に配線層が接続されているようにしても良い。尚、上記構造の全体または一部に保護膜として絶縁膜が形成されても良い。
The PTC thermistor (PT 1 ) is sandwiched between the upper and
このように、図1Aに示す温度履歴記憶装置は、基板11上に集積化することが簡単にできる。
In this manner, the temperature history storage device shown in FIG. 1A can be easily integrated on the
以上に説明したように、本実施の形態によれば、測定対象部位が所定の温度を超える温度履歴を経たか否かを簡単に判定可能とすることができる。 As described above, according to the present embodiment, it can be easily determined whether or not the measurement target site has passed a temperature history exceeding a predetermined temperature.
(第2の実施の形態)
次に、本発明の第2の実施の形態による温度履歴記憶装置について説明する。本実施の形態による温度履歴記憶装置は、第1の実施の形態による温度履歴記憶装置1の電流ヒューズ(F1)とPTCサーミスタ(PT1)の並列回路に接続して温度履歴記憶装置の消費電力の低減を行う駆動回路が追加されている。
(Second Embodiment)
Next, a temperature history storage device according to the second embodiment of the present invention will be described. The temperature history storage device according to the present embodiment is connected to the parallel circuit of the current fuse (F 1 ) and the PTC thermistor (PT 1 ) of the temperature
図4に示すように、本実施の形態による駆動回路付き温度履歴記憶装置は、電流ヒューズ(F1)とPTCサーミスタ(PT1)の並列回路を含み、この並列回路に保護抵抗として抵抗値R0を有する抵抗体(R)と直列に接続した温度履歴記憶装置(例えば、図1Aに示す回路)に、並列に容量Csを有するキャパシタCを接続し、並列回路の一方の電極Gは接地電位に接続され、他方の電極Nはインバータが奇数段(nが奇数)接続されたインバータ回路INV21の入力に接続されている。インバータ回路INV21の出力は、電極(N)と電源(V)間に設けられたn型トランジスタTrのゲートに接続され、n型トランジスタTrのソースおよびドレイン電極の一方は電源電圧Vに接続され、他の一方は前記電極Nに接続されている。 As shown in FIG. 4, the temperature history storage device with a drive circuit according to the present embodiment includes a parallel circuit of a current fuse (F 1 ) and a PTC thermistor (PT 1 ), and a resistance value R as a protective resistance is included in this parallel circuit. A capacitor C having a capacitance Cs is connected in parallel to a temperature history storage device (for example, the circuit shown in FIG. 1A) connected in series with a resistor (R) having 0, and one electrode G of the parallel circuit is connected to the ground potential. The other electrode N is connected to the input of an inverter circuit INV21 in which inverters are connected in odd stages (n is an odd number). The output of the inverter circuit INV21 is connected to the gate of the provided with an electrode (N) between the power supply (V) n-type transistor T r, connected to one of a source and a drain electrode of the n-type transistor T r is the power supply voltage V The other one is connected to the electrode N.
以下に、図4の回路の動作については、図5を用いて説明する。
まずn型トランジスタTrがオン状態(通電状態)である場合を考える。この場合、n型トランジスタTrを経由して温度履歴記憶装置(保護抵抗(R)、および電流ヒューズ(F1)とPTCサーミスタ(PT1)の並列回路)1には電圧が印加される。
Hereinafter, the operation of the circuit of FIG. 4 will be described with reference to FIG.
First, consider a case where the n-type transistor Tr is in an on state (energized state). In this case, the temperature history storage device via the n-type transistor T r (protective resistor (R), and the parallel circuit of the current fuse (F 1) and the PTC thermistor (PT 1)) to 1 and a voltage is applied.
ここで、測定部位の温度が所定の温度Tc以下で低ければ、電流は保護抵抗(R)およびPTCサーミスタ(PT1)を流れ、電流ヒューズ(F)は溶断しない。同時に、温度履歴記憶装置1に並列に接続されたキャパシタCにも電圧が印加されキャパシタCが充電される。キャパシタCの充電により電極Nの電位VnがインバータINV1の論理反転の閾値Vthを上回ると、インバータINV1の入力はHigh状態と認識される。そして、インバータにより論理は反転し、n段後(nは奇数)のインバータINVnの出力はLow状態となる(P21)。
Here, if the temperature of the measurement site is lower than the predetermined temperature Tc , the current flows through the protective resistance (R) and the PTC thermistor (PT 1 ), and the current fuse (F) is not blown. At the same time, a voltage is applied to the capacitor C connected in parallel to the temperature
このインバータINVnの出力は、n型トランジスタTrのゲートに接続されているため、Trはオフ状態(略非通電)となり、電源Vと電極Nとは略遮断状態となる。ここで、Trがオフ状態になると、キャパシタCに充電されていた電荷は、温度履歴記憶装置1を通じで放電する。この時も、測定部位の温度が所定の温度Tc以下で低ければ、放電電流は保護抵抗(R)およびPTCサーミスタ(PT1)を流れ、電流ヒューズ(F1)は溶断しない。
The output of the inverter INVn is because it is connected to the gate of the n-type transistor T r, T r is the off state (substantially non-energized), and a substantially blocked state and the power supply V and the electrode N. Here, when Tr is turned off, the charge charged in the capacitor C is discharged through the temperature
電極Nの電位Vnは、保護抵抗(R)、PTCサーミスタ(PT1)、電流ヒューズ(F1)の抵抗値、およびキャパシタCの容量C0を用いると、図5に示すように、Exp (-1 / { (R0+ Rf Rptl / (Rf+Rptl) ) C0 } に比例し、L1に沿って、時間t1からt2まで低下する。キャパシタCの放電により電極Nの電位VnがインバータINV1の論理反転の閾値Vthを下回ると、インバータINV1の入力はLow状態と認識され、奇数段後のインバータINVnの出力はHigh状態となる(P22)。これによりTrはオン状態となり、電源Vと電極Nとは略導通状態となる。
以下、この動作を繰り返す。
As shown in FIG. 5, the potential V n of the electrode N can be calculated by using the protective resistance (R), the PTC thermistor (PT 1 ), the resistance value of the current fuse (F 1 ), and the capacitance C 0 of the capacitor C as shown in FIG. (-1 / {(R 0 + R f R ptl / (R f + R ptl )) C 0 }, and decreases from time t 1 to t 2 along L 1 by discharging capacitor C. When the potential V n of N falls below the logic inversion threshold V th of the inverter INV1, the input of the inverter INV1 is recognized as the low state, and the output of the inverter INV n after the odd-numbered stage becomes the high state (P22). Tr is turned on, and the power supply V and the electrode N are in a substantially conductive state.
Thereafter, this operation is repeated.
この動作により、電極Nの電位VnはインバータINV1の論理反転の閾値Vth付近において時間軸に沿ってキャパシタCの充放電に伴う電位変動をする(図5:VthL〜VthH)。これにより、電源Vからは、キャパシタCの充放電に伴う電荷のみを間欠的に供給すればよく、従来に比べて低い消費電力で動作が可能となる。 By this operation, the potential V n of the electrode N fluctuates along the time axis with the charge / discharge of the capacitor C in the vicinity of the logic inversion threshold V th of the inverter INV1 (FIG. 5: V thL to V thH ). As a result, only the electric charge accompanying charging / discharging of the capacitor C needs to be intermittently supplied from the power source V, and the operation can be performed with lower power consumption than in the prior art.
Vnの電位変動の幅(VthL〜VthH)は、図6に示すインバータINV1の入出力特性における遷移領域の幅ΔVthに関係し、更にこれはインバータINVを構成するn型およびp型のトランジスタの特性に起因している。トランジスタのオフ状態からオン状態への立ち上がり特性が急峻、すなわち閾値電圧下におけるSubthreshold swing(S値)が小さければΔVthは小さく、S値が大きければΔVthは大きくなる。 The potential fluctuation width (V thL to V thH ) of V n is related to the width ΔV th of the transition region in the input / output characteristics of the inverter INV1 shown in FIG. 6, and this is the n-type and p-type constituting the inverter INV. This is due to the characteristics of the transistor. If the rise characteristic of the transistor from the off state to the on state is steep, that is, if the threshold swing (S value) under the threshold voltage is small, ΔV th is small, and if the S value is large, ΔV th is large.
インバータINVを構成するn型およびp型のトランジスタのチャネル幅は、入力段側のインバータ(INV1)では小さく、出力段側に向かって徐々に大きくし、n番目の最終段のインバータ(INVn)の出力電圧が、インバータの電源電圧VddおよびVssと略同等の振幅を有することが望ましい。より具体的には、トランジスタのチャネル幅を2倍から3倍程度ずつ大きくすると良い。そして、実質的にはインバータの段数は3段以上であり、特に、n=5またはn=7程度が好適である。これにより電極Nの電位は、図5に示したようにVthLからVthHの間を変動する。 The channel width of the n-type and p-type transistors constituting the inverter INV is small in the input stage side inverter (INV1) and gradually increases toward the output stage side, and the nth final stage inverter (INVn) It is desirable that the output voltage has substantially the same amplitude as the power supply voltages V dd and V ss of the inverter. More specifically, the channel width of the transistor is preferably increased by about 2 to 3 times. In practice, the number of inverter stages is three or more, and in particular, n = 5 or n = 7 is preferable. As a result, the potential of the electrode N varies between V thL and V thH as shown in FIG.
温度履歴記憶装置1が動作状態、すなわち測定部位の温度が所定温度Tcより高くなった場合には、PTCサーミスタ(PT1)の抵抗値はRpthとなり、ヒューズ(F1)を溶断させる状態を保持するためには、電圧VthLとヒューズの定格電流Irに対して次式の関係が成り立つようにすれば良い。
State temperature
Ir≦Ifh = VthLRpth /{R0(Rf+Rpth)+RfRpth} I r ≤ I fh = V thL R pth / {R 0 (R f + R pth ) + R f R pth }
同時に、測定部位の温度が所定温度Tc以下の低い場合にヒューズ(F1)が溶断しない状態を保持するためには、ヒューズの定格電流Irに対して次式の関係が成り立つよう設計する。 At the same time, the temperature of the measurement site holds the state of the fuse (F 1) is not blown when the following lower predetermined temperature T c is designed so that the following relationship is established with respect to the rated current I r of the fuse .
Ir>Ifl = VthLRptl/{R0(Rf+Rptl)+RfRptl}
これにより、電極Nの電圧がVthL以上であれば常に測定部位の温度をモニタすることになる。
I r > I fl = V thL R ptl / {R 0 (R f + R ptl ) + R f R ptl }
Thereby, if the voltage of the electrode N is V thL or more, the temperature of the measurement site is always monitored.
なお、電極Nの電位がVthHになった時のみ、温度履歴記憶装置1を動作状態にすることも可能である。この場合には、以下の2つの式が成り立つように設計すればよい。
Note that the temperature
Ir≦Ifh = VthHRpth/{R0(Rf+Rpth)+RfRpth}
Ir>Ifl = VthHRptl/{R0(Rf+Rptl)+RfRptl}
I r ≤ I fh = V thH R pth / {R 0 (R f + R pth ) + R f R pth }
I r > I fl = V thH R ptl / {R 0 (R f + R ptl ) + R f R ptl }
電位変動の周期がTの場合、1秒間に1/T回のみ間欠的に測定部位の温度をモニタすることになり、消費電力を一層低減することが可能となる。 When the period of potential fluctuation is T, the temperature of the measurement site is intermittently monitored only 1 / T times per second, and the power consumption can be further reduced.
これらの応用として、VthLとVthHの間に温度履歴記憶装置1を動作状態の閾値を設定することも可能である。
As these applications, it is also possible to set a threshold value for operating the temperature
以上のように、測定部位の温度履歴を連続的又は間欠的にモニタし、所定温度Tcを超えたか否かを判断することが可能となる。本実施の形態によれば、外部からの制御信号等は必要なく、簡易な駆動回路によって前度履歴記憶装置を連続的又は間欠的に動作させ、当該装置の駆動の消費電力を低く抑えることができる。 As described above, the temperature history of the measurement site can be monitored continuously or intermittently to determine whether or not the predetermined temperature Tc has been exceeded. According to this embodiment, there is no need for an external control signal or the like, and the previous history storage device is operated continuously or intermittently by a simple drive circuit, so that the power consumption of driving the device can be kept low. it can.
なお、本実施の形態では、Trはn型トランジスタで、インバータINVは奇数段から構成される場合について説明したが、Trがp型トランジスタで、インバータINVが偶数段から構成される場合についても同様の動作が可能である。 In this embodiment, Tr is an n-type transistor and inverter INV is configured from an odd number of stages. However, Tr is a p-type transistor and inverter INV is configured from an even number of stages. The same operation is possible.
また、この駆動回路は、下記の第3、第4の実施の形態においても利用することができる。 This drive circuit can also be used in the following third and fourth embodiments.
また、この駆動回路は、例えば、温度測定部位の温度変化がヒューズの溶断に要する時間trよりも長い時間幅で発生するものであれば、温度履歴記憶装置1に印加する電圧は、tr以上の時間幅(電圧印加される時間幅)を有するパルス状の波形(電圧が印加される時間Tonと印加されない時間Toffの和を周期とする。)に置き換えることが可能である。
Further, the drive circuit is, for example, if the temperature change of the temperature measurement site occurs at longer duration than the time t r necessary for the blowing of the fuse, the voltage applied to the temperature
(第3の実施形態)
図7は、本発明の第3の実施の形態による温度履歴装置の構成例を示す図である。第1の実施形態においては、一組の電流ヒューズおよびPTCサーミスタの並列回路による温度履歴記憶回路について説明したが、本実施の形態では、第1の実施の形態における並列回路を直列に複数接続している。各並列回路のPTCサーミスタは抵抗値変化の発生する温度が異なるものによって構成しても良い。そして、各電流ヒューズの両端を、例えば抵抗計で示される抵抗値からヒューズの溶断の有無を確認することで、異なる複数の所定温度に対しての温度履歴を把握することが可能となる。図7を例にして、並列回路をn段直列に接続した温度履歴記憶装置について説明する。尚、図における抵抗計は、測定時に用いるものであり、実際には、1つの抵抗計を用いて温度履歴を調べることができる。
(Third embodiment)
FIG. 7 is a diagram showing a configuration example of a temperature history device according to the third embodiment of the present invention. In the first embodiment, the temperature history storage circuit using a parallel circuit of a pair of current fuses and PTC thermistors has been described. In this embodiment, a plurality of parallel circuits in the first embodiment are connected in series. ing. The PTC thermistor of each parallel circuit may be configured with different temperatures at which resistance value changes occur. Then, it is possible to grasp the temperature history for a plurality of different predetermined temperatures by confirming whether or not the fuses are blown from both ends of each current fuse, for example, from a resistance value indicated by an ohmmeter. A temperature history storage device in which n stages of parallel circuits are connected in series will be described using FIG. 7 as an example. Note that the ohmmeter in the figure is used at the time of measurement, and in fact, the temperature history can be examined using one ohmmeter.
PTCサーミスタ素子PT1、PT2、…、PTiは、各Tc1、Tc2、…、Tciの温度において、抵抗値変化が発生する特性を有する。異なる特性を有するPTCサーミスタ素子は、例えば、図8に示すように、チタン酸バリウム(BaTiO3)のBaの一部をストロンチウム(Sr)や鉛(Pb)等に置換し、その濃度を調整することより異なるTcを有する材料を得ることにより形成することが出来る(出典「温度センサ」 著者:二木久夫、村上孝一 発行:日刊工業新聞社)。また、各PTCサーミスタ素子の抵抗値は、その膜厚(図1B(d)の71の厚み)や面積(図1B(d)の91の重なり部分)によって調整できる。 PTC thermistor element PT 1, PT 2, ..., PT , each T c1, T c2, ..., at a temperature of T ci, has a characteristic that the resistance value change occurs. For example, as shown in FIG. 8, a PTC thermistor element having different characteristics replaces a part of Ba of barium titanate (BaTiO 3 ) with strontium (Sr), lead (Pb), etc., and adjusts its concentration. It can be formed by obtaining materials with different T c (Source: “Temperature Sensor” Author: Hisao Futaki, Koichi Murakami Published by Nikkan Kogyo Shimbun). Further, the resistance value of each PTC thermistor element can be adjusted by the film thickness (the thickness of 71 in FIG. 1B (d)) and the area (the overlapping portion of 91 in FIG. 1B (d)).
図1Cは、基板11上に異なるTcを有するサーミスタ素子を形成する工程例を示す図である。まず、図1C(a)に示すように、基板11上に、例えばBaTiO3膜17を形成する。次いで、図1C(b)に示すように、基板11上に一部領域に第1の開口を有するマスク31a等を形成し、例えば、Sr33を添加する。これにより、第1の開口に対応する領域のBaTiO3膜17のBaが一部Srに置き換わり、Ba1−ySryTiO3膜41になる。
FIG. 1C is a diagram illustrating a process example of forming the thermistor elements having different Tc on the
次いで、図1C(c)に示すように、基板11上に第1の開口とは異なる一部領域に第2の開口を有するマスク31b等を形成し、例えば、Pb34を添加する。これにより、第2の開口に対応する領域のBaTiO3膜17のBaが一部Pbに置き換わり、Ba1−yPbyTiO3膜43になる。
Next, as shown in FIG. 1C (c), a mask 31b or the like having a second opening in a partial region different from the first opening is formed on the
このようにして図1C(d)に示すような、異なるTcを有するサーミスタ膜を任意の領域に形成することができ、プレーナ構造で形成することができる。 In this way, the thermistor films having different Tc as shown in FIG. 1C (d) can be formed in any region, and can be formed with a planar structure.
これらの作成方法は一例であり、限定的に解釈されるものではない。例えば、異なる組成の膜をそれぞれに領域にフォトリソグラフィー技術を利用して形成するようにしても良い。 These creation methods are examples, and are not construed as limiting. For example, a film having a different composition may be formed in each region using a photolithography technique.
m番目(1≦m≦n)の並列回路のPTCサーミスタ素子PTmは、Tcm以下の低い温度において、抵抗値Rptml、Tcmより高い温度において抵抗値Rptmhとなるようにしている。各PTCサーミスタ素子PTmに並列に接続されている電流ヒューズFmの抵抗値はRfmである。これらにおいては、第1の実施形態と同様に、Rptml<Rfm<Rptmhの関係を有する。本実施形態においては、説明をわかりやすくする為に、Tc1<Tc2<…<Tcnの関係があるものとする。 PTC thermistor PT m of the parallel circuit of the m-th (1 ≦ m ≦ n), in T cm below low temperature, the resistance value R Ptml, so that the resistance value R Ptmh at temperatures above T cm. The resistance of the current fuse F m which are connected in parallel to each PTC thermistor element PT m is R fm. These have the relationship of R ptml <R fm <R ptmh as in the first embodiment. In the present embodiment, in order to facilitate understanding of the explanation, and T c1 <T c2 <... <that there is a relation of T cn.
測定部位の温度TがT<Tc1の場合においては、電圧Vを印加した際に並列回路に流れる電流は主に各並列回路のPTm側を流れる為、電流ヒューズFmの溶断は発生しない。 When the temperature T of the measurement site is T <T c1 , the current that flows in the parallel circuit when the voltage V is applied flows mainly on the PT m side of each parallel circuit, so the current fuse F m does not melt. .
測定部位の温度TがTcm<T<Tc(m+1)に上昇した場合には、一番目からm番目の並列回路において、Rfm<Rptmhとなることから、電流ヒューズFmに多くの電流が流れる。この際に流れる電流を電流ヒューズFmの定格電流以上にしておくことにより、電流ヒューズFmの溶断が発生するようにしておく。 When the temperature T of the measurement part rises to T cm <T <T c (m + 1) , R fm <R ptmh in the first to m-th parallel circuits, so that the current fuse F m A lot of current flows. By keeping the above rated current of the current-current fuse F m flowing when this in advance as fusing current fuse F m is generated.
一方で、m+1番目からn番目の並列回路では、Rpt(m+1)<Rf(m+1)であることから、PTCサーミスタ素子PT(m+1)に多くの電流が流れる。この際に電流ヒューズF(m+1)に流れる電流量を定格電流より小さくしておくことにより、電流ヒューズF(m+1)の溶断は発生しない。 On the other hand, in the (m + 1) th to nth parallel circuits, since R pt (m + 1) <R f (m + 1) , a large amount of current flows through the PTC thermistor element PT (m + 1). . By keeping the amount of current flowing through the current fuse F (m + 1) smaller than the rated current during this, fusing the current fuse F (m + 1) does not occur.
測定部位の温度履歴を調査する際には、本発明の第1の実施の形態と同様にテスタによる抵抗値測定や図3Bのように各温度履歴記憶素子に対して抵抗計によって抵抗値を測定しても良い。これにより、測定部位の温度履歴が所定温度Tcmよりも高い温度で且つTc(m+1)以下の低い温度を経たことを判断することが可能となる。 When investigating the temperature history of the measurement site, as in the first embodiment of the present invention, the resistance value is measured by a tester, or the resistance value is measured for each temperature history memory element as shown in FIG. 3B. You may do it. As a result, it is possible to determine that the temperature history of the measurement site has passed a temperature higher than the predetermined temperature T cm and lower than T c (m + 1) .
また、全てのヒューズの定格電流を同じにすると、すなわち、定格電流が同じヒューズを複数使用した場合には、同じヒューズをしているので溶断までに至る時間はどのヒューズも同じであるため、次のヒューズが溶断するまでに要した時間を把握したい場合には、溶断時間に溶断したヒューズの素子数を乗じることで比較的容易に所定温度を超えた期間の長さを知ることができる。 Also, if all fuses have the same rated current, that is, if multiple fuses with the same rated current are used, the fuses are the same and the time to blow is the same for all fuses. When it is desired to grasp the time required for the fuse to blow, the length of the period exceeding the predetermined temperature can be known relatively easily by multiplying the fusing time by the number of fuse elements blown.
ここで、第2実施形態と同様に、電流ヒューズ(F1)とPTCサーミスタ(PT1)の並列回路に接続した駆動回路を第3実施形態にも適用することにより消費電力の低減を実現させることができる。 Here, similarly to the second embodiment, the drive circuit connected to the parallel circuit of the current fuse (F 1 ) and the PTC thermistor (PT 1 ) is also applied to the third embodiment, thereby realizing a reduction in power consumption. be able to.
(第4の実施形態)
本発明の第4の実施形態について説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described.
図9、10は、本実施の形態による温度履歴記録装置の一構成例を示す図である。本実施の形態による温度履歴記録装置は、第一の電流ヒューズ素子F1と、正の温度係数(PTC)を持つ第一のPTCサーミスタ素子PT1とが並列(二股)に接続され、第一のPTCサーミスタ素子PT1には直列に、第二の電流ヒューズ素子F2と第二のPTCサーミスタ素子PT2との並列回路が接続され、これらの単位回路が以降同様に繰り返され、第(n-1)の電流ヒューズ素子Fn-1と第(n-1)のPTCサーミスタ素子PTn-1とが並列に接続され、第(n-1)のPTCサーミスタ素子PTn-1には直列に、第nの電流ヒューズ素子Fnと第nのPTCサーミスタ素子PTnとの並列回路が接続されている回路を含み、第一から第nまでのPTCサースタ素子は所定温度Tc以下で抵抗値Rptlを有し、Tcより高い温度で抵抗値Rpthを有する場合、第mの電流ヒューズ素子の抵抗値Rfmは、以下の関係を有する温度履歴記憶装置である。 9 and 10 are diagrams showing a configuration example of the temperature history recording apparatus according to the present embodiment. In the temperature history recording apparatus according to the present embodiment, a first current fuse element F 1 and a first PTC thermistor element PT 1 having a positive temperature coefficient (PTC) are connected in parallel (bifurcated). A parallel circuit of the second current fuse element F 2 and the second PTC thermistor element PT 2 is connected in series to the PTC thermistor element PT 1 , and these unit circuits are repeated in the same manner, and the (n -1) current fuse element Fn-1 and (n-1) th PTC thermistor element PTn -1 are connected in parallel, and the (n-1) th PTC thermistor element PTn -1 is connected in series. to include a circuit parallel circuit of a PTC thermistor element PT n current fuse element F n and the n of the n are connected, PTC Sasuta element from the first to the n-th resistor below the predetermined temperature T c has a value R ptl, if having a resistance value R pth at a temperature higher than the T c, the resistance value R fm of the current fuse element of the m, the temperature history SL having the following relationship It is a device.
Rptl+Rf(m+1)||{ Rptl+ Rf(m+2) ||{Rptl+ Rf(m+3) || ・・・|| {Rptl+ (Rfn|| Rptl)}}}<Rfm<Rpth+Rf(m+1)||{ Rpth+ Rf(m+2) ||{Rpth+ Rf(m+3) || ・・・|| {Rpth+ (Rfn || Rpth)}}}
ここで、mは1≦m≦nであり、また記号:|| は並列接続の合成抵抗を示す。
R ptl + R f (m + 1) || {R ptl + R f (m + 2) || {R ptl + R f (m + 3) || ・ ・ ・ || {R ptl + (R fn || R ptl )}}} <R fm <R pth + R f (m + 1) || {R pth + R f (m + 2) || {R pth + R f (m + 3) || ... || {R pth + (R fn || R pth )}}}
Here, m is 1 ≦ m ≦ n, and the symbol: || indicates the combined resistance of the parallel connection.
上記の式は、図9の回路構成を、ヒューズn個、PTCサーミスタn個の構成まで拡張したものである。第1番目(最上段)においては、RとF1を除く全ての回路構成が合成抵抗に寄与し、第2番目では、さらに、RとF1とF2とPT1とを除く部分が寄与するというように、順次、下段の回路のみを考慮した内部抵抗を考えれば良いことになる。 The above formula extends the circuit configuration of FIG. 9 to a configuration of n fuses and n PTC thermistors. In the first (uppermost stage), all circuit configurations except R and F 1 contribute to the combined resistance, and in the second, the parts excluding R, F 1 , F 2 and PT 1 contribute. Thus, it is sufficient to consider the internal resistance in consideration of only the lower circuit.
すなわち、上記の式は、二股接続で複数の温度履歴装置が接続された場合に関するものであり、m番目のヒューズの内部抵抗値Rfmと、Tc以下の低い温度におけるm番目のPTCサーミスタPTmからn番目のPTCサーミスタPTnまでの合成抵抗値と、Tcより高い温度におけるm番目のPTCサーミスタPTmからn番目のPTCサーミスタPTnまでの合成抵抗値と、以上3つの抵抗値の大小関係を表している。PTCサーミスタの特性から、Rptl<Rpthの関係を有しているため、上記の不等式で表される。 That is, the above formula relates to a case where a plurality of temperature history devices are connected in a bifurcated connection, and the m th PTC thermistor PT at a low temperature equal to or lower than T c and the internal resistance value R fm of the m th fuse. The combined resistance value from m to the n th PTC thermistor PT n , the combined resistance value from the m th PTC thermistor PT m to the n th PTC thermistor PT n at a temperature higher than T c , and the above three resistance values Represents a magnitude relationship. Since the relationship of R ptl <R pth is obtained from the characteristics of the PTC thermistor, it is expressed by the above inequality.
上記の関係を有する温度履歴記憶装置において、第1から第nまでの電流ヒューズ素子の一部また全てはスローブローヒューズの特徴を有しており、第1から第nまでの電流ヒューズ素子は、定格電流Ir1=Ir2=…=Irn=Irであり、溶断時間について、tf1<tf2<…<tfnの関係を有する電流ヒューズである。 In the temperature history storage device having the above relationship, a part or all of the first to nth current fuse elements have the characteristics of a slow blow fuse, and the first to nth current fuse elements are: It is a current fuse having a rated current I r1 = I r2 =... = I rn = I r and having a relationship of f1 < tf2 <... < tfn with respect to the fusing time.
温度履歴記憶装置において、第1から第nまでの電流ヒューズ素子の各々の第一の端子または第二の端子のいずれか、もしくは両方を前記温度履歴記憶装置から電気的に切り離し、前記第1から第mまでの電流ヒューズ素子の各々の第一の端子と第二の端子の間の抵抗が初期値よりも大きくなっているか否かを判定することにより、測定部位の温度履歴が所定温度Tcよりも高い温度を、少なくとも各ヒューズ素子の溶断時間の合計であるtf1 + tf2 + …+tfmの期間を経たことを判断する温度履歴判定方法を提供することができる。 In the temperature history storage device, the first terminal and / or the second terminal of each of the first to n-th current fuse elements is electrically disconnected from the temperature history storage device, and the first to nth current fuse elements are electrically disconnected. By determining whether or not the resistance between the first terminal and the second terminal of each of the current fuse elements up to the m-th is greater than the initial value, the temperature history of the measurement site is equal to the predetermined temperature T c It is possible to provide a temperature history determination method for determining that a higher temperature has passed a period of t f1 + t f2 +... + T fm , which is at least the total fusing time of each fuse element.
以上の方法により測定部位の温度履歴が、所定温度Tcを超えたか否かを判断することが可能となり、更に所定温度Tcを超えた期間の長さも把握可能となる。 Above the temperature history of the measurement site by the method, it is possible to determine whether more than a predetermined temperature T c, it becomes possible to grasp more the length of time that exceeds the predetermined temperature T c.
尚、ヒューズ素子の選定に関して、温度測定したい対象物により設計し、溶断時間をtr1<tr2<tr3<tr4のように下にいくほど長くしていく方法には2通りある。第1の方法は、溶断時間の設計を細かい刻みで温度履歴を把握したい場合に適しており、1つ前(上段)のヒューズに比べて少し溶断時間がずれたヒューズを採用する方法である。 With respect to the selection of the fuse element, designed according to the object to be temperature measurement, there are two ways in the way going longer toward the bottom as the fusing time t r1 <t r2 <t r3 <t r4. The first method is suitable for the case where it is desired to grasp the temperature history in fine steps by designing the fusing time, and a method in which a fusing time slightly deviated from the previous (upper) fuse is employed.
第2の方法は、第1の方法とは逆に、大まかな刻みで温度履歴を把握したい場合に適しており、1つ前のヒューズに比べて溶断時間が長いヒューズを採用し、対象物の温度を把握ようにしても良い。 In contrast to the first method, the second method is suitable when it is desired to grasp the temperature history in rough steps. A fuse that has a longer fusing time than the previous fuse is used, and You may make it grasp temperature.
また、スローブローヒューズを用いると以下の利点がある。 The use of the slow blow fuse has the following advantages.
速断タイプのヒューズと比較して溶断時間が長いスローブローヒューズを用いることにより、時間スケールに合わせて温度計測したい対象の温度変化、すなわち、温度履歴を的確に把握ができる。例えば、第一のヒューズを通常の速断タイプのヒューズとし、第二のヒューズをスローブローヒューズとして温度履歴装置を設計した場合、短時間で所定温度Tcを越える温度履歴があったか否かを第一のヒューズの溶断時間で判断し、第一のヒューズのTcを超えて、第二のヒューズのTcを超えて溶断するまでに要する時間(第二のヒューズの溶断時間による)を合計し、所定温度に達するまでに要する時間と温度とを把握することが可能である。すなわち、上記のように、どのくらいの刻みで温度履歴を把握したいかによって任意に溶断時間の異なるヒューズ(定格電流が異なるもの)を選択して設計することができるので、用途に応じて設計の自由度を持たせることができる。 By using a slow blow fuse that has a longer fusing time than a fast blow type fuse, it is possible to accurately grasp the temperature change of the object whose temperature is to be measured in accordance with the time scale, that is, the temperature history. For example, when a temperature history device is designed with the first fuse as a normal fast-breaking fuse and the second fuse as a slow blow fuse, it is determined whether or not the temperature history exceeds a predetermined temperature Tc in a short time. the judged by fusing time of the fuse, beyond the T c of the first fuse, and a total second time required until the blown beyond the T c of the fuse (by fusing time of the second fuse), It is possible to grasp the time and temperature required to reach the predetermined temperature. That is, as described above, it is possible to select and design fuses with different fusing times (those with different rated currents) depending on how much temperature history you want to grasp. Can have a degree.
ここで、第2実施形態と同様に、電流ヒューズ(F1)とPTCサーミスタ(PT1)の並列回路に接続した駆動回路を第4実施形態にも適用することにより消費電力の低減を実現させることができる。 Here, similarly to the second embodiment, the drive circuit connected to the parallel circuit of the current fuse (F 1 ) and the PTC thermistor (PT 1 ) is also applied to the fourth embodiment, thereby realizing reduction in power consumption. be able to.
上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 In the above-described embodiment, the configuration and the like illustrated in the accompanying drawings are not limited to these, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。 Each component of the present invention can be arbitrarily selected, and an invention having a selected configuration is also included in the present invention.
本発明は、温度履歴記憶装置として利用可能である。 The present invention can be used as a temperature history storage device.
1…温度履歴記憶装置(並列回路)、1a…本体、1b…ソケット、F(n)…ヒューズ素子、PT(n)…PTCサーミスタ素子、R…保護抵抗の抵抗体、21…インバータ装置、Tr…トランジスタ。
DESCRIPTION OF
Claims (7)
前記並列回路に印加される電圧をVとし、前記PTCサーミスタ(PT1)は、所定温度Tc以下の低い温度で抵抗値Rptlを、前記所定温度Tcより高い温度で抵抗値Rpthを有し、電流ヒューズ(F1)の内部抵抗値Rf1は、Rptl<Rf1<Rpthであり、
前記電流ヒューズ素子(F1)の定格電流Ir1は、
V*Rptl/{R0(Rf1+Rptl)+Rf1Rptl}<Ir<V*Rpth/{R0(Rf1+Rpth)+Rf1Rpth}
の関係を有することを特徴とする温度履歴記憶装置。
但し、R0は、前記並列回路に直列に接続する保護抵抗Rの抵抗値である。 Including parallel circuit of current fuse element (F 1 ) and PTC thermistor element (PT 1 )
The voltage applied to the parallel circuit and is V, the PTC thermistor (PT 1) has a resistance value R ptl in the following low temperature the predetermined temperature T c, the resistance R pth at a temperature higher than the predetermined temperature T c And the internal resistance value R f1 of the current fuse (F 1 ) is R ptl <R f1 <R pth ,
The rated current I r1 of the current fuse element (F 1) is
V * R ptl / {R 0 (R f1 + R ptl ) + R f1 R ptl } <I r <V * R pth / {R 0 (R f1 + R pth ) + R f1 R pth }
A temperature history storage device characterized by the following relationship:
However, R 0 is the resistance value of the protective resistor R connected in series to the parallel circuit.
Rptl+Rf(m+1)||{ Rptl+ Rf(m+2) ||{Rptl+ Rf(m+3) || ・・・|| {Rptl+ (Rfn|| Rptl)}}}<Rfm<Rpth+Rf(m+1)||{ Rpth+ Rf(m+2) ||{Rpth+ Rf(m+3) || ・・・|| {Rpth+ (Rfn|| Rpth)}}}
ここで、mは1≦m≦nであり、また記号:||は並列接続の合成抵抗を示す。 The current fuse element F i (i = 1, 2,..., N) and the PTC thermistor element PT i (i = 1, 2,..., N) are divided into two branches and connected at the branch point. , V is a voltage applied to the branch point, and the fuse element F i + 1 (i = 1, 2,..., To the PTC thermistor element PT i (i = 1, 2,..., N). n) and a PTC thermistor element PT i + 1 are connected, and the current fuse element F i (i = 1, 2,..., n) is a plurality of temperature detection units formed by repetition of a grounded unit circuit in the structure, the PTC thermistor element from the first to the n has a resistance value R ptl below the predetermined temperature T c, if it has a resistance value R pth at a temperature higher than the T c, current fuse of the m The resistance value R fm of the element is a temperature history storage device having the following relationship.
R ptl + R f (m + 1) || {R ptl + R f (m + 2) || {R ptl + R f (m + 3) || ・ ・ ・ || {R ptl + (R fn || R ptl )}}} <R fm <R pth + R f (m + 1) || {R pth + R f (m + 2) || {R pth + R f (m + 3) || ... || {R pth + (R fn || R pth )}}}
Here, m is 1 ≦ m ≦ n, and the symbol: || indicates the combined resistance of the parallel connection.
温度履歴駆動時に、間欠的に前記電圧Vを印加する駆動回路を有することを特徴とする請求項1から5までのいずれか1項に記載の温度履歴記憶装置。 The temperature history storage device
The temperature history storage device according to any one of claims 1 to 5 , further comprising a drive circuit that intermittently applies the voltage V during temperature history driving.
温度履歴駆動時に、間欠的に前記電圧Vを印加する駆動回路を有し、
前記駆動回路は、
前記並列回路又は前記単位回路に保護抵抗として抵抗体と直列に接続した温度履歴記憶装置に並列に容量Csを有するキャパシタCを接続し、
前記並列回路又は前記単位回路の一方の電極は接地電位に接続され、他方の電極はインバータ回路が複数段接続されたインバータ回路の入力に接続され、
前記インバータ回路が奇数段の場合は、前記インバータ回路の出力は、前記他方の電極と電源との間に設けられたn型トランジスタのゲートに接続され、前記インバータ回路が偶数段の場合は、前記インバータ回路の出力は、前記他方の電極と電源との間に設けられたP型トランジスタのゲートに接続され、前記n型トランジスタまたはP型トランジスタのソースおよびドレイン電極の一方は前記電源電圧に接続され、他の一方は前記他方の電極に接続されていることを特徴とする請求項6に記載の温度履歴記憶装置。 The temperature history storage device
A drive circuit that intermittently applies the voltage V during temperature history driving;
The drive circuit is
A capacitor C having a capacitance Cs is connected in parallel to a temperature history storage device connected in series with a resistor as a protective resistor to the parallel circuit or the unit circuit,
One electrode of the parallel circuit or the unit circuit is connected to a ground potential, and the other electrode is connected to an input of an inverter circuit in which a plurality of inverter circuits are connected,
When the inverter circuit has an odd number of stages, the output of the inverter circuit is connected to the gate of an n-type transistor provided between the other electrode and a power source, and when the inverter circuit has an even number of stages, The output of the inverter circuit is connected to the gate of a P-type transistor provided between the other electrode and the power supply, and one of the source and drain electrodes of the n-type transistor or P-type transistor is connected to the power supply voltage. The temperature history storage device according to claim 6 , wherein the other one is connected to the other electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055110A JP6386759B2 (en) | 2014-03-18 | 2014-03-18 | Temperature history storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055110A JP6386759B2 (en) | 2014-03-18 | 2014-03-18 | Temperature history storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015175838A JP2015175838A (en) | 2015-10-05 |
JP6386759B2 true JP6386759B2 (en) | 2018-09-05 |
Family
ID=54255132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055110A Active JP6386759B2 (en) | 2014-03-18 | 2014-03-18 | Temperature history storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6386759B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6081729A (en) * | 1983-10-11 | 1985-05-09 | 株式会社東芝 | Power fuse |
JP2008305286A (en) * | 2007-06-11 | 2008-12-18 | Hitachi Ltd | Controller |
US20090027821A1 (en) * | 2007-07-26 | 2009-01-29 | Littelfuse, Inc. | Integrated thermistor and metallic element device and method |
JP2013024718A (en) * | 2011-07-21 | 2013-02-04 | Auto Network Gijutsu Kenkyusho:Kk | Temperature abnormality detecting sensor |
JP2013257963A (en) * | 2012-06-11 | 2013-12-26 | Calsonic Kansei Corp | Safety device |
-
2014
- 2014-03-18 JP JP2014055110A patent/JP6386759B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015175838A (en) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Oblea et al. | Silver chalcogenide based memristor devices | |
US8222917B2 (en) | Impedance matching and trimming apparatuses and methods using programmable resistance devices | |
EP1331671B1 (en) | Point contact array and electronic circuit comprising the same | |
US8054602B2 (en) | Power supply controller | |
US8270138B2 (en) | Power supply controller and threshold adjustment method thereof | |
KR100599826B1 (en) | Integrated circuit apparatus and neuro element | |
US8598859B2 (en) | Power supply controller | |
CN1879274B (en) | Overheat protection device and electrical system having same | |
US9015094B2 (en) | Delay generator using a programmable resistor based on a phase-change material | |
KR101446994B1 (en) | Method for automatically breaking power at high temperature and high current based on Metal-Insulator Transition and switch for using the same | |
US9190166B2 (en) | Memory element, semiconductor device, and writing method | |
US20170324379A1 (en) | Spike train generating circuit | |
US9910639B2 (en) | Random number generation using threshold switching mechanism | |
WO2005093944A1 (en) | Organic semiconductor inverting circuit | |
US20110317319A1 (en) | Electrostatic discharge protection circuit | |
JP2004146866A (en) | Oscillator circuit | |
JP6386779B2 (en) | Temperature history storage device | |
JP6386759B2 (en) | Temperature history storage device | |
Higgins et al. | Electrical properties of vanadate-glass threshold switches | |
CN108886094A (en) | It is used to form the multistage voltage of resistive random access memory (RRAM) unit filament | |
US10727404B1 (en) | Tunable resistive element | |
US20160365213A1 (en) | Detection of Dependent Failures | |
US20100073032A1 (en) | Voltage comparator and electronic device | |
US6549063B1 (en) | Evaluation circuit for an anti-fuse | |
Zhou et al. | Multi-Resistance States Through Electrically Driven Phase Transitions in $\hbox {VO} _ {2}/\hbox {HfO} _ {2}/\hbox {VO} _ {2} $ Heterostructures on Silicon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6386759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |