JP6383793B2 - 可変な数のコア群、入出力(i/o)装置、ディレクトリ構造、及びコヒーレンシポイントを有する、キャッシュコヒーレントnoc(ネットワークオンチップ) - Google Patents
可変な数のコア群、入出力(i/o)装置、ディレクトリ構造、及びコヒーレンシポイントを有する、キャッシュコヒーレントnoc(ネットワークオンチップ) Download PDFInfo
- Publication number
- JP6383793B2 JP6383793B2 JP2016543578A JP2016543578A JP6383793B2 JP 6383793 B2 JP6383793 B2 JP 6383793B2 JP 2016543578 A JP2016543578 A JP 2016543578A JP 2016543578 A JP2016543578 A JP 2016543578A JP 6383793 B2 JP6383793 B2 JP 6383793B2
- Authority
- JP
- Japan
- Prior art keywords
- noc
- network
- chip
- directory
- cache coherency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
Claims (14)
- 設定変更可能なネットワークオンチップ(NoC)であって、
仕様に基づいて前記ネットワークオンチップのハードウェア要素群から構成された、前記仕様に基づく数の1つ又は複数のシステムエージェントインタフェースと、
システムエージェント群の前記仕様に基づいて前記ネットワークオンチップの前記ハードウェア要素群から構成された、前記仕様に基づく他の数の1つ又は複数のキャッシュコヒーレンシーコントローラと、
を具備する、ネットワークオンチップ。 - 請求項1記載のネットワークオンチップにおいて、
前記システムエージェント群のキャッシュコヒーレンスを管理するように構成されたディレクトリをさらに具備し、
前記1つ又は複数のキャッシュコヒーレンシーコントローラは、それぞれ、前記ディレクトリの一部分と関連付けられている、
ネットワークオンチップ。 - 請求項2記載のネットワークオンチップにおいて、
前記ディレクトリは、複数のアドレスを具備し、
各アドレスは、各システムエージェントがプライベートキャッシュを有している前記システムエージェント群の1つ又は複数のキャッシュにおけるアドレスと関連付けられており、
前記ディレクトリは、前記システムエージェントの各プライベートキャッシュにおける前記アドレスの有効性を示す、複数のビットベクトルをさらに具備する、
ネットワークオンチップ。 - 請求項3記載のネットワークオンチップにおいて、
カッコウハッシュによって前記ディレクトリを管理するように構成された、ハッシュテーブルをさらに具備する、
ネットワークオンチップ。 - 請求項1記載のネットワークオンチップにおいて、
前記1つ又は複数のシステムエージェントインタフェースは、複数のプロトコルをサポートするように構成されており、
各システムエージェントインタフェースは、前記仕様に基づいて、前記複数のプロトコルのうちの少なくとも1つをサポートするように構成されている、
ネットワークオンチップ。 - 請求項1記載のネットワークオンチップにおいて、
前記1つ又は複数のキャッシュコヒーレンシーコントローラは、フレキシブルプロトコルを利用するように構成されており、
各キャッシュコヒーレンシーコントローラは、前記フレキシブルプロトコルのサブセット群を利用するように構成され、各システムエージェントインタフェースと関連付けられた少なくとも1つのプロトコルに対する伝達を容易にする、
ネットワークオンチップ。 - 請求項1記載のネットワークオンチップにおいて、
前記1つ又は複数のシステムエージェントインタフェースは、異なる複数のバス幅をサポートするように構成されており、
前記1つ又は複数のシステムエージェントインタフェースの各バスのバス幅は、前記仕様に基づいて設定されている、
ネットワークオンチップ。 - 設定変更可能なネットワークオンチップ(NoC)のための方法において、
仕様に基づいて、1つ又は複数のNoCエージェントインタフェースを構成し、
NoCエージェント群の前記仕様に基づいて、1つ又は複数のキャッシュコヒーレンシーコントローラを構成し、
前記1つ又は複数のNoCエージェントインタフェースを構成することは、前記仕様に基づく数の、前記ネットワークオンチップのハードウェア要素群を、前記1つ又は複数のNoCエージェントインタフェースに構成することを含み、
前記1つ又は複数のキャッシュコヒーレンシーコントローラを構成することは、前記仕様に基づく他の数の、前記ネットワークオンチップのハードウェア要素群を、前記1つ又は複数のキャッシュコヒーレンシーコントローラに構成することを含む、
方法。 - 請求項8記載の方法において、
ディレクトリを用いて、前記NoCエージェント群のキャッシュコヒーレンスを管理し、
前記1つ又は複数のキャッシュコヒーレンシーコントローラは、それぞれ、前記ディレクトリの一部分と関連付けられている、
方法。 - 請求項9記載の方法において、
前記ディレクトリは、複数のアドレスを具備し、
各アドレスは、各NoCエージェントがキャッシュを有している前記NoCエージェント群の1つ又は複数のキャッシュにおけるエントリに対応しており、
前記ディレクトリは、前記1つ又は複数のキャッシュのそれぞれにおけるキャッシュの有効性を示す、複数のビットベクトルをさらに具備する、
方法。 - 請求項10記載の方法において、
ハッシュテーブルを用いたカッコウハッシュによって前記ディレクトリを管理する、
方法。 - 請求項8記載の方法において、
前記1つ又は複数のNoCエージェントインタフェースを、複数のプロトコルをサポートするように構成し、
各NoCエージェントインタフェースを、前記仕様に基づいて、前記複数のプロトコルのうちの少なくとも1つをサポートするように構成する、
方法。 - 請求項8記載の方法において、
前記1つ又は複数のキャッシュコヒーレンシーコントローラを、フレキシブルプロトコルを利用するように構成し、
各キャッシュコヒーレンシーコントローラを、前記フレキシブルプロトコルのサブセット群を利用するように構成して、各NoCエージェントインタフェースと関連付けられた少なくとも1つのプロトコルに対する伝達を容易にする、
方法。 - 請求項8記載の方法において、
前記1つ又は複数のNoCエージェントインタフェースを、異なる複数のバス幅をサポートするように構成し、
前記1つ又は複数のNoCエージェントインタフェースの各バスのバス幅は、前記仕様に基づいて設定されている、
方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/144,321 US20150186277A1 (en) | 2013-12-30 | 2013-12-30 | Cache coherent noc with flexible number of cores, i/o devices, directory structure and coherency points |
US14/144,321 | 2013-12-30 | ||
PCT/US2014/060886 WO2015102725A1 (en) | 2013-12-30 | 2014-10-16 | Cache coherent noc with flexible number of cores, i/o devices, directory structure and coherency points |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017502418A JP2017502418A (ja) | 2017-01-19 |
JP2017502418A5 JP2017502418A5 (ja) | 2017-11-16 |
JP6383793B2 true JP6383793B2 (ja) | 2018-08-29 |
Family
ID=53481911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016543578A Active JP6383793B2 (ja) | 2013-12-30 | 2014-10-16 | 可変な数のコア群、入出力(i/o)装置、ディレクトリ構造、及びコヒーレンシポイントを有する、キャッシュコヒーレントnoc(ネットワークオンチップ) |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150186277A1 (ja) |
JP (1) | JP6383793B2 (ja) |
KR (1) | KR20160102445A (ja) |
WO (1) | WO2015102725A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9727464B2 (en) | 2014-11-20 | 2017-08-08 | International Business Machines Corporation | Nested cache coherency protocol in a tiered multi-node computer system |
US9886382B2 (en) * | 2014-11-20 | 2018-02-06 | International Business Machines Corporation | Configuration based cache coherency protocol selection |
EP3171418A1 (en) * | 2015-11-23 | 2017-05-24 | Novaled GmbH | Organic semiconductive layer comprising phosphine oxide compounds |
US10255181B2 (en) * | 2016-09-19 | 2019-04-09 | Qualcomm Incorporated | Dynamic input/output coherency |
NO344681B1 (en) | 2017-09-05 | 2020-03-02 | Numascale As | Coherent Node Controller |
CN108694156B (zh) * | 2018-04-16 | 2021-12-21 | 东南大学 | 一种基于缓存一致性行为的片上网络流量合成方法 |
JP7003021B2 (ja) * | 2018-09-18 | 2022-01-20 | 株式会社東芝 | ニューラルネットワーク装置 |
CN110086709B (zh) * | 2019-03-22 | 2021-09-03 | 同济大学 | 针对超大规模片上网络容忍众故障的确定性路径路由方法 |
CN116578523B (zh) * | 2023-07-12 | 2023-09-29 | 上海芯高峰微电子有限公司 | 片上网络系统及其控制方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6668308B2 (en) * | 2000-06-10 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Scalable architecture based on single-chip multiprocessing |
US7051150B2 (en) * | 2002-07-29 | 2006-05-23 | Freescale Semiconductor, Inc. | Scalable on chip network |
US7546422B2 (en) * | 2002-08-28 | 2009-06-09 | Intel Corporation | Method and apparatus for the synchronization of distributed caches |
US7382154B2 (en) * | 2005-10-03 | 2008-06-03 | Honeywell International Inc. | Reconfigurable network on a chip |
US8010750B2 (en) * | 2008-01-17 | 2011-08-30 | International Business Machines Corporation | Network on chip that maintains cache coherency with invalidate commands |
US8131944B2 (en) * | 2008-05-30 | 2012-03-06 | Intel Corporation | Using criticality information to route cache coherency communications |
GB2491588A (en) * | 2011-06-06 | 2012-12-12 | St Microelectronics Res & Dev | Multiprocessor with different cache coherency protocols between different parts |
US20130073811A1 (en) * | 2011-09-16 | 2013-03-21 | Advanced Micro Devices, Inc. | Region privatization in directory-based cache coherence |
US9448940B2 (en) * | 2011-10-28 | 2016-09-20 | The Regents Of The University Of California | Multiple core computer processor with globally-accessible local memories |
US9274960B2 (en) * | 2012-03-20 | 2016-03-01 | Stefanos Kaxiras | System and method for simplifying cache coherence using multiple write policies |
US20130318308A1 (en) * | 2012-05-24 | 2013-11-28 | Sonics, Inc. | Scalable cache coherence for a network on a chip |
US9229803B2 (en) * | 2012-12-19 | 2016-01-05 | Advanced Micro Devices, Inc. | Dirty cacheline duplication |
-
2013
- 2013-12-30 US US14/144,321 patent/US20150186277A1/en not_active Abandoned
-
2014
- 2014-10-16 JP JP2016543578A patent/JP6383793B2/ja active Active
- 2014-10-16 WO PCT/US2014/060886 patent/WO2015102725A1/en active Application Filing
- 2014-10-16 KR KR1020167017440A patent/KR20160102445A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2017502418A (ja) | 2017-01-19 |
US20150186277A1 (en) | 2015-07-02 |
WO2015102725A1 (en) | 2015-07-09 |
KR20160102445A (ko) | 2016-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6383793B2 (ja) | 可変な数のコア群、入出力(i/o)装置、ディレクトリ構造、及びコヒーレンシポイントを有する、キャッシュコヒーレントnoc(ネットワークオンチップ) | |
US9477280B1 (en) | Specification for automatic power management of network-on-chip and system-on-chip | |
US8667439B1 (en) | Automatically connecting SoCs IP cores to interconnect nodes to minimize global latency and reduce interconnect cost | |
US9571420B2 (en) | Integrated NoC for performing data communication and NoC functions | |
US9563735B1 (en) | Automatic pipelining of NoC channels to meet timing and/or performance | |
US9294354B2 (en) | Using multiple traffic profiles to design a network on chip | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
US9244845B2 (en) | System and method for improving snoop performance | |
US9473388B2 (en) | Supporting multicast in NOC interconnect | |
US9529400B1 (en) | Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements | |
US9253085B2 (en) | Hierarchical asymmetric mesh with virtual routers | |
US20140211622A1 (en) | Creating multiple noc layers for isolation or avoiding noc traffic congestion | |
US9185023B2 (en) | Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance | |
US9007920B2 (en) | QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes | |
US10313269B2 (en) | System and method for network on chip construction through machine learning | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
US20180183672A1 (en) | System and method for grouping of network on chip (noc) elements | |
US20180219738A1 (en) | Cost Management Against Requirements for the Generation of a NoC | |
US9762474B2 (en) | Systems and methods for selecting a router to connect a bridge in the network on chip (NoC) | |
US9864728B2 (en) | Automatic generation of physically aware aggregation/distribution networks | |
US9774498B2 (en) | Hierarchical asymmetric mesh with virtual routers | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning | |
Ben Abdallah et al. | Multicore SoC On-Chip Interconnection Networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6383793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |