JP6382446B2 - デッドロック回避のための方法及び回路 - Google Patents

デッドロック回避のための方法及び回路 Download PDF

Info

Publication number
JP6382446B2
JP6382446B2 JP2017523259A JP2017523259A JP6382446B2 JP 6382446 B2 JP6382446 B2 JP 6382446B2 JP 2017523259 A JP2017523259 A JP 2017523259A JP 2017523259 A JP2017523259 A JP 2017523259A JP 6382446 B2 JP6382446 B2 JP 6382446B2
Authority
JP
Japan
Prior art keywords
circuit
communication
posted
write
communication circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017523259A
Other languages
English (en)
Other versions
JP2018502359A (ja
Inventor
サギール アーマッド，
サギール アーマッド，
トマイ クノップ，
トマイ クノップ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2018502359A publication Critical patent/JP2018502359A/ja
Application granted granted Critical
Publication of JP6382446B2 publication Critical patent/JP6382446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G06F13/4036—Coupling between buses using bus bridges with arbitration and deadlock prevention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Communication Control (AREA)

Description

本開示は、一般に集積回路（ＩＣ）に関し、より詳細にはデータ通信に関する。
プログラマブル集積回路（ＩＣ）は、特定の論理機能を実行するようにプログラムすることができるデバイスである。１つのタイプのプログラマブルＩＣであるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、通常、プログラマブルタイルのアレイを含む。各プログラマブルタイルは、プログラマブルインターコネクトとプログラマブルロジックの両方を含み得る。プログラマブルインターコネクトは、プログラマブルインターコネクトポイント（ＰＩＰ）によって相互接続された様々な長さの多数のインターコネクトラインを、通常、含む。プログラマブルロジックは、例えば、ファンクションジェネレータ、レジスタ、算術論理などを含むことができるプログラマブルエレメントを使用して、ユーザーデザインのロジックを実装する。プログラマブルインターコネクトおよびプログラマブルロジックは、プログラマブルエレメントがどのように構成されるかを規定する内部コンフィギュレーションメモリセルにコンフィギュレーションデータストリームをロードすることによって、通常、プログラムされる。コンフィギュレーションデータは、メモリから（例えば、外部ＰＲＯＭから）読み出すことができ、または外部デバイスによってＦＰＧＡに書き込むことができる。その後、個々のメモリセルの集合状態が、ＦＰＧＡの機能を決定する。
いくつかのプログラマブルＩＣには、プログラムコードを実行できるエンベデッドプロセッサが含まれる。プロセッサは、ＩＣの「プログラマブル回路」とも総称されるプログラマブルロジック回路およびプログラマブルインターコネクト回路を含む同じダイの一部として製造することができる。プロセッサ内でのプログラムコードの実行は、ＩＣ上で利用可能であり得るプログラマブル回路を「プログラムすること」または「構成すること」と区別できる、ということを理解されたい。ＩＣのプログラマブル回路をプログラムまたは構成する行為は、プログラマブル回路内にコンフィギュレーションデータによって特定される様々な物理的回路の実装をもたらす。
エンベデッドプロセッサシステムを有するプログラマブルＩＣは、しばしば、オペレーティングメモリ、ソフトウェア命令記憶部、入力／出力、およびコンピュータシステムの他の構成要素を含み、システムオンチップ（ＳＯＣ）ソリューションと呼ばれることもある。設計者は、プログラマブルロジックに複雑な機能を実装して、効率とスループットを向上させることができる。このアーキテクチャーの組み合わせにより、シリアルとパラレルの処理の有利な混合、フレキシビリティ、およびスケーラビリティがもたらされ、特にインテリジェントビデオ、デジタル通信、マシンシステム、医療機器の分野において、より最適なシステムパーティションが可能になる。
設計者に利用可能な様々なオプションが与えられると、設計は、ソフトウェアと１つ以上の集積回路のプログラマブルロジックとの間で分割されたいくつかの部分を含むことができる。しかしながら、異なる部分間の通信のための適切なアレンジメントを実装することは、設計者に課題を提起する。データバスアーキテクチャは、システムの様々な部分間における及び外部装置とのデータ通信のための便利な方法を提供する。
データバスは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）、ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）、ＡＭＢＡ（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｂｕｓ Ａｒｃｈｉｔｅｃｔｕｒｅ）などの多数の異なるデータバスプロトコルで実装することができる。設計者は、選択されたデータバスプロトコルに準拠した方法でデータバスとの間でデータを通信するためのインターフェース回路を実装する。
第１の通信プロトコルを使用して第１のデータポートを介してデータを通信する第１の通信回路を含むシステムが開示される。システムはまた、第２の通信プロトコルを使用して第２のデータポートを介してデータを通信する第２の通信回路を含む。第２の通信プロトコルは、リードリクエストとライトリクエストが受信される順序で、リードリクエストとライトリクエストを処理する。ブリッジ回路が、第１の通信回路の第１のデータポートと第２の通信回路の第２のデータポートとの間でデータを通信するように構成される。ブリッジ回路は、バッファ回路を介してノンポステッドライトを第２の通信回路に伝達し、ポステッドライトを、バッファ回路をバイパスする通信経路を介して第２の通信回路に伝達するように構成される。
データ通信のための方法もまた開示される。第１の通信回路を使用して、データは、第１の通信プロトコルを使用して第１のデータバスを介して通信される。第２の通信回路を使用して、リードリクエストとライトリクエストが受信される順序でリードリクエストとライトリクエストを処理する第２の通信プロトコルを使用して第２のデータバスを介して、データが通信される。ノンポステッドライトは、バッファ回路を介して第１の通信回路から第２の通信回路に伝達される。ポステッドライトは、バッファ回路をバイパスする通信経路を介して第１の通信回路から第２の通信回路に伝達される。
第１の通信プロトコルを使用して第１のデータポートを介してデータを通信する第１の通信回路を含む他のシステムも開示される。システムはまた、リードリクエストとライトリクエストが受信される順序でリードリクエストとライトリクエストを処理する第２の通信プロトコルを使用して第２のデータポートを介してデータを通信する第２の通信回路を含む。システムはブリッジ回路も含む。ブリッジ回路は、バッファ回路を含む第１および第２のデータポート間の第１の通信経路を有する。ブリッジ回路はまた、バッファ回路をバイパスする第１および第２のデータポート間の第２の通信経路を有する。ブリッジ回路は、第１の通信回路から受信したライトトランザクションがポステッドライトかノンポステッドライトかを判定するように構成された入力回路を含む。ライトトランザクションがノンポステッドライトであると判定したことに応答して、入力回路は、ノンポステッドライトを第２の通信経路を介して第２の通信回路に供給する。ライトトランザクションがポステッドライトであると判定したことに応答して、入力回路は、ポステッドライトを第２の通信経路を介して第２の通信回路に供給する。
他の特徴が、以下の詳細な説明および特許請求の範囲の考察から認識されるであろう。
開示された方法および回路の様々な態様および特徴は、以下の詳細な説明を概観し、図面を参照して明らかになるであろう。
１つ以上の実施形態と一致する、通信ブリッジ回路を有するシステムを示す。 １つ以上の実施形態と一致する、第１および第２の通信回路並びに通信ブリッジ回路を動作させるプロセスを示す。 １つ以上の実施形態と一致する、ＡＸＩ−ＰＣＩｅブリッジ回路を示す。 １つ以上の実施形態と一致して構成され得るプログラマブルＩＣを示す。
プログラマブルＩＣは、異なるそれぞれの通信プロトコルを使用してデータを通信する回路を含むことができる。例えば、プログラマブルＩＣは、ＡＸＩ通信プロトコルを使用して、第１のバス上のシステムの異なる部分間でデータを通信し、ＰＣＩｅ通信プロトコルを使用して、システムのＩ／Ｏポートに接続された外部デバイスと通信してもよい。異なる通信プロトコルを使用する回路間でデータを通信する場合、各プロトコルで使用されるデータフォーマット間でデータを変換するためにインターフェース回路を使用することができる。
しかし、様々な通信プロトコルによって使用される順序付け規則のために、通信回路が処理を続ける前に、各通信回路が他からのデータを必要とするデッドロック状況が生じることがある。たとえば、ＡＸＩデバイスからＰＣＩｅデバイスへのデータチャネルがノンポステッドライトによってブロックされると、デッドロックが発生することがある。ノンポステッドライトでは、送信デバイスが次のデータトランザクションを進める前に、受信デバイスがトランザクションの成功または失敗を示すために、確認応答で応答する必要がある。ノンポステッドライトは、例えば、Ｉ／Ｏ書き込み、及び／又はコンフィギュレーションライトを含むことができる。対照的に、ポステッドライトは、他のトランザクションを進める前に確認応答を必要としないライトトランザクションである。ポステッドライトは、例えば、メモリ書き込みおよび／またはデータメッセージを含むことができる。参照を容易にするために、ポステッド及びノンポステッドのリード及びライトは、データトランザクションと総称されることがある。
幾つかのアプローチは、ダウンストリームＰＣＩｅデバイスが追加のデータトランザクションを処理できる状態になるまで、ブリッジ回路内にＡＸＩデバイスからのすべてのダウンストリームデータトランザクションをバッファリングすることによって、ＡＸＩデバイスとＰＣＩｅデバイス間のデッドロックを防止することができる。データトランザクションをバッファリングすることにより、順序付け規則を維持しながら、ＡＸＩデバイスが新しいデータトランザクションを発行し続けるようにすることができる。より具体的には、ＡＸＩデバイスは、ＰＣＩｅデバイスからのアップストリーム確認応答をブロックする可能性のある保留中のアップストリームデータトランザクションを完了するために必要なデータトランザクションを発行してもよい。しかし、バッファリングされ得るダウンストリームトランザクションの数は、ブリッジ回路で利用可能なバッファ記憶によって制限される。さらに、アプリケーションに応じて、ノンポステッドライトが完了するのを待っている間に、多数のダウンストリームリード／ライトトランザクションを受け取ることがある。
第１の通信プロトコル（例えば、ＡＸＩ）を使用してデータを通信する第１のデバイスと、第２の通信プロトコル（例えばＰＣＩｅ）を使用してデータを通信する第２のデバイスとの間でデータを通信するためのデッドロック耐性のあるブリッジ回路を含むシステムが開示される。ブリッジ回路は、第１の通信プロトコルを使用して第１の通信回路とデータを通信し、第２の通信プロトコルを使用して第２の通信回路とデータを通信するように構成される。通信プロトコルのうちの少なくとも１つは、リードリクエストとライトリクエストが受信される順序で、リードリクエストとライトリクエストを処理するように構成される。ブリッジは、バッファを介して第２のデバイスへダウンストリームノンポステッドライトを伝達することによってデッドロックを防止するように構成される。他のダウンストリームリード／ライトリクエストは、バッファリングすることなく、第１のデバイスから第２のデバイスに伝達される。このアプローチでは、すべてのダウンストリームデータトランザクションをバッファリングするアプローチと比較して、バッファリングする必要があるデータトランザクションが少なくなる。したがって、バッファサイズを縮小することができ、それにより製造コストを低減することができる。
開示された回路および方法は、様々な通信プロトコルを使用して回路間でデータを通信するために使用され得る。しかし、説明を簡単にするために、ＡＸＩデバイスとＰＣＩｅデバイスとの間のデータ通信を参照して、例と実施形態を主に説明する。
ここで図面を参照すると、図１は、１つ以上の実施形態による通信ブリッジ回路１２０を有するシステムを示す。システムは、第１の通信プロトコル（例えば、ＡＸＩ）を使用して第１のデータポート１１２を介して通信するように構成された第１の通信回路１１０を含む。システムはまた、リードリクエストとライトリクエストが受信される順序でリードリクエストとライトリクエストを処理する第２の通信プロトコル（たとえばＰＣＩｅ）を使用して第２のデータポート１３２を介してデータを通信するように構成された第２の通信回路１３０を含む。
ブリッジ回路１２０が、第１の通信回路の第１のデータポートと第２の通信回路の第２のデータポートとの間でデータを通信するように構成される。ブリッジ回路１２０は、第１の通信プロトコルを使用して第１の通信回路１１０とデータを通信し、第２の通信プロトコルを使用して第２の通信回路１３０とデータを通信するように構成される。
図２は、１つ以上の実施形態と一致する、第１および第２の通信回路並びに通信ブリッジ回路を動作させるためのプロセスを示す。説明を容易にするために、図１および図２を一緒に議論する。ブロック２１０において、データは、第１の通信プロトコルを使用して第１の通信回路１１０によって通信される。ブロック２２０において、データは、第２の通信回路１３０によって通信される。ブロック２１０および２２０で実行される通信は、例えば、第１および第２の通信回路１１０および１３０、処理回路１４０、メモリ１６０、および／または外部回路を含む様々な回路とデータを送受信することができる。第１および第２の通信回路によって通信されるデータが、第１および第２の通信回路間の通信のためである場合、判定ブロック２３０が、プロセスをブロック２４０に向ける。そうでない場合、判定ブロック２３０は、プロセスをブロック２１０に戻す。
ブロック２４０において、データは、ブリッジ回路１２０を使用して、第１の通信回路と第２の通信回路との間で通信される。ブリッジ回路１２０は、２つの通信プロトコルによって使用されるそれぞれのデータフォーマット間でデータメッセージ／パケットを変換することによって、第１および第２の通信回路間でデータを通信する。ブリッジ回路１２０は、ライトトランザクションがポステッドライトトランザクションかノンポステッドライトトランザクションかによって、第１の通信回路１１０から第２の通信回路１３０へライトトランザクションを異なる方法で通信する２４２。ノンポステッドライトトランザクションの場合、判定ブロック２４４は、ブロック２４６において、ブリッジ回路１２０に、バッファ回路１２２を介して第１の通信回路１１０から第２の通信回路１３０へノンポステッドライトトランザクションを通信させる。ポステッドライトトランザクションの場合、判定ブロック２４４は、ブロック２４８で、ブリッジ回路１２０に、バッファ回路１２２をバイパスする通信パスを使用して第２の通信回路１３０にポステッドライトを通信させる。上述したように、第１の通信回路１１０から第２の通信回路１３０へのノンポステッドライトのバッファリングは、第１および第２の通信回路がデッドロック状態になるのを防止するのに役立つ。
様々なアプリケーションにおいて、第１および第２の通信回路は、通信に加える機能を実行してもよく、様々な通信プロトコルを使用して通信してもよい。１つの可能なアプリケーションでは、第１の通信回路１１０は、処理回路１４０のキャッシュ１５０に記憶されたデータとメモリ１６０に記憶されたデータとの間の一貫性を維持するように構成されたキャッシュコヒーレントインターコネクトであってもよい。処理回路１４０、キャッシュ１５０、およびメモリ１６０（破線で示されている）は、例示的なアプリケーションの議論を容易にするために図１に示されており、システムの他のいくつかの実施形態には必要とされない。
例示的なキャッシュコヒーレントインターコネクトアプリケーションでは、第１の通信回路は、データポート１１２でのリードリクエストの受信に応答して、キャッシュ１５０およびメモリ１６０内のデータ値を読み取り／スヌープし、修正／ライトバックすることができる。例えば、キャッシュ１５０によってキャッシュされるメモリ１４０のメモリアドレスを示すリードリクエストを受信することに応答して、第１の通信回路１１０は、メモリアドレスに対応するデータ値をキャッシュから取り出すことができる。第１の通信回路１１０は、メモリ１６０およびキャッシュ１５０とデータを通信し、キャッシュコヒーレンシを維持するために、ＡＸＩコヒーレンシ・エクステンション（ＡＣＥ）を使用することができる。
ブリッジ回路１２０によるノンポステッドライトのバッファリングがなければ、デッドロックが、第１のＡＸＩ通信回路（例えば１１０）と第２のＰＣＩｅ通信回路（例えば１３０）との間で発生する可能性がある。次の例は、図１に示すシステムにおいてデッドロックがどのように発生し、防止されるかを示す。
１）メモリ１６０のメモリアドレス（Ｘ）が、キャッシュ１５０にキャッシュされる。
２）第２の通信回路１３０が、キャッシュされたメモリアドレス（Ｘ）へのアップストリームライト（Ａ）を実行する。
３）処理回路１４０が、第２の通信回路１３０へのダウンストリームノンポステッドライト（Ｂ）を実行する。このノンポステッドライト（Ｂ）は、第２の通信回路１３０が、ノンポステッドライト（Ｂ）を完了するための確認応答（Ｃ）を提供する前に、アップストリームライト（Ａ）の完了を必要とする。
４）第１の通信回路のデータポート１１２が、例えば、ノンポステッドライト（Ｂ）のためにブリッジ１２０によって受け入れられない保留中のダウンストリームリード／ライトリクエスト（Ｄ）によって、ブロックされるようになる。
５）前のステップとは無関係に、キャッシュ１５０は、キャッシュされたアドレス（Ｘ）のメモリへのライトバック（Ｅ）をトリガすることができる。
６）ライトバック（Ｅ）は、ノンポステッドライト（Ａ）の後にスケジュールされる。
７）アップストリームライト（Ａ）は、第１の通信回路１１０に、キャッシュされたアドレス（Ｘ）をスヌープ（Ｆ）させる。
上記のシナリオでは、アドレス（Ｘ）の前回のライトバック（Ｅ）が完了するまで、アドレス（Ｘ）のスヌープ（Ｆ）は確認応答されない。ノンポステッドライト（Ｂ）が前に進んで、第１の通信回路１１０によってリード／ライトリクエスト（Ｄ）が発行されるまで、ライトバック（Ｅ）は完了しない。スヌープ（Ｆ）で待機中のアップストリームライト（Ａ）が完了するまで、ノンポステッドライト（Ｂ）は完了できない。これらのトランザクションのいずれも進行できないため、通信回路はデッドロック状態にある。ダウンストリームリード／ライトリクエストをバッファリングすることによって、ブリッジ回路は、ノンポステッドライトが完了するのを待つ間に、新しいリード／ライトトランザクションを受け取り続けることができる。したがって、第１の通信回路は、リード／ライトリクエストＤによってブロックされず、アドレス（Ｘ）のライトバック（Ｅ）を実行し、スヌープ（Ｆ）を実行して、アップストリームライトＡを完了することができ、それによって、デッドロックを解決する。
上に示したように、デッドロックは、すべてのダウンストリームリード／ライトトランザクションをバッファリングすることによって回避することができる。ブリッジ回路１２０は、ダウンストリームリード／ライトトランザクションを必ずしも全てバッファリングせずとも、デッドロックを防止することができる。１つ以上の実施形態では、ブリッジ回路１２０は、バッファ回路（図１に図示せず）内に第１の通信回路１３０から第２の通信回路１７０へのノンポステッドライトのみをバッファリングするように構成される。ノンポステッドライトは、例えば、先入れ先出し（ＦＩＦＯ）バッファにバッファリングされてもよい。ブリッジ回路１２０は、バッファリングすることなく、第２の通信回路１３０に他のダウンストリームリード／ライトトランザクションを提供する。これにより、バッファリングする必要があるデータトランザクションの数が削減され、全てのダウンストリームデータトランザクションをバッファリングする場合と比較して、バッファサイズが縮小される。いくつかの実施形態では、バッファ回路は、所与の時間に保留中のノンポステッドライトの少なくとも最大数を格納するように構成される。例えば、ブリッジ回路および第２の通信回路が、第１の期間内にノンポステッドライトを完了するように構成されている場合、バッファ回路は、第１の期間内に第１の通信回路によって発行され得るノンポステッドライトリクエストの少なくとも最大数をバッファリングするように構成することができる。ノンポステッドライトの数は、ポステッドライトおよびノンポステッドライトの合計数よりも大幅に少なくなる可能性があるため、バッファサイズは、第１の期間内に発行される可能性のあるポステッドライトおよびノンポステッドライトの最大数をバッファリングするために必要なバッファサイズよりも小さくすることができる。
ブリッジ回路１２０は、ブリッジ回路によってバッファリングされている保留中のノンポステッドライトよりもポステッドライトを優先させることができる。これにより、ブリッジ回路は、ポステッドライトの進行を保証することができる。さらに、ポステッドライトは、さもなければアイドル状態であるダウンストリームチャネルを利用することができ、それによってスループットが向上する。
様々なアプリケーションにおいて、第１および第２の通信回路１１０および１３０は、ノンポステッドライトによってブロックされているダウンストリームチャネルから生じる他のデッドロックシナリオに従い得ることが理解される。ブリッジ回路１２０によるノンポステッドライトのバッファリングは、同様に、このようなシナリオにおけるデッドロックを回避するのに役立つ。
図３は、１つ以上の実施形態と一致するＡＸＩ−ＰＣＩｅブリッジ回路を示す。ＡＸＩ−ＰＣＩｅブリッジ回路３１０は、ＡＸＩ通信回路（図３には図示せず）とＰＣＩｅインターフェース３４０との間でデータを通信するように構成される。ＰＣＩｅインターフェース３４０は、ＰＣＩｅ通信プロトコルに従って、ＰＣＩｅインターフェースに接続されたＰＣＩｅデバイス（図示せず）とのデータトランザクション３５０を開始する。ＰＣＩｅは、トランザクション層３４２、データリンク層３４４、および物理層３４６からなる階層プロトコルである。トランザクション層３４２は、（リクエストおよびレスポンスに関する）パケットベースのスプリットトランザクションを使用して、パケットベースのトランザクションを開始および維持する。データリンク層３４４は、データパケットの送信のためのシーケンス番号付けおよび巡回冗長検査（ＣＲＣ）を提供する。物理層３４６は、それぞれが送信ペアの信号線と受信ペアの信号線とを含むいくつかのデータレーンを使用して、データを送信および受信する。
ＡＸＩ−ＰＣＩｅブリッジ回路３１０は、ダウンストリームデータ３０２をＡＸＩ通信回路からＰＣＩｅインターフェース３４０に通信するためのダウンストリーム回路３２０を含む。ノンポステッドライトは、先入れ先出し（ＦＩＦＯ）バッファ３２８を介して、ＡＸＩ−ＰＣＩｅブリッジ回路３１０によってＰＣＩｅインターフェース３４０に伝達される。他のデータトランザクション（ポステッドリード／ライトおよびノンポステッドリード）は、ＦＩＦＯバッファ３２８をバイパスするデータパス３２２を介して、ＡＸＩ−ＰＣＩｅブリッジ回路３１０によってＰＣＩｅインターフェース３４０に伝達される。図３に示すように、ダウンストリーム回路は、ＡＸＩプロトコルによって使用されるアドレス（例えば、ＡＸＩデータバス上のＡＸＩ−ＰＣＩｅブリッジ回路３１０のアドレス）と、ＰＣＩｅインターフェース３４０に接続されたＰＣＩｅデバイスに使用されるアドレスとの間の変換を実行するように構成されたアドレス変換回路３２６を含んでもよい。ＰＣＩｅの場合、デバイスのコンフィギュレーションレジスタにアクセスするため、コンフィギュレーションリード／ライト（コンフィギュレーションライトはノンポステッドである）にアドレス変換は不要であることに留意されたい。従って、ノンポステッドリードは、データパス３２４を経由してアドレス変換回路３２６をバイパスすることができる。
いくつかの実施形態では、ＡＸＩ−ＰＣＩｅブリッジ回路３１０は、ダウンストリームデータ３０２内のノンポステッドライトを識別し、ノンポステッドライトをＦＩＦＯバッファ３２８にルーティングする入力回路３２１を含む。いくつかの実施形態では、入力回路３２１は、ライトリクエストの宛先アドレスに基づいて、ライトリクエストがポステッドライトかノンポステッドライトかを判定することができる。宛先アドレスがコンフィギュレーションアドレス空間の範囲内にある場合、ライトリクエストはノンポステッドライトと判定される。
ＡＸＩ−ＰＣＩｅブリッジ回路３１０はまた、アップストリームデータ３０４をＰＣＩｅインターフェース３４０からＡＸＩ通信デバイスに伝達するためのアップストリーム回路３３０を含む。アップストリーム回路３３０は、ＰＣＩｅデバイスによって使用されるアドレスとＡＸＩプロトコルによって使用されるアドレスとの間の変換を実行するように構成されたアドレス変換回路３３６を含む。ダウンストリーム回路３２０と同様に、変換回路３３６は、割り込みなどの、いくつかのアップストリームデータに対してアドレス変換を実行する必要はない。アドレス変換を必要としないアップストリームデータは、アドレス変換回路３３６をバイパスするデータパス３３４を経由してＡＸＩ通信回路に伝達されてもよい。
図３は、ＡＸＩ−ＰＣＩｅブリッジ回路に含まれ得るすべての回路を示すものではなく、他の回路が様々な実施形態において含まれることを排除するものではない。むしろ、開示された回路は、様々な他の機能を実行するための追加の回路を含むように適合されてもよい。例えば、いくつかの実施形態では、ＡＸＩ−ＰＣＩｅブリッジ回路３１０は、アドレス変換なしでプロトコルの１つによって使用されるアドレスへの直接アクセスを提供するために使用され得るダイレクトメモリアクセス（ＤＭＡ）回路３６０を含み得る。種々の実施形態は、追加的または代替的に、様々な他の回路を含むことができる。
図４は、１つ以上の実施形態に従って構成され得るプログラマブルＩＣ４０２を示す。プログラマブルＩＣは、プロセッシングサブシステム４１０およびプログラマブルロジックサブシステム４３０を含むシステムオンチップ（ＳＯＣ）とも呼ばれる。プロセッシングサブシステム４１０は、ユーザープログラムの実行を介して、ユーザーデザインのソフトウェア部分を実行するようにプログラムされてもよい。プログラムは、コンフィギュレーションデータストリームの一部として指定されてもよく、またはオンチップ若しくはオフチップのデータストレージデバイスから取り出されてもよい。プロセッシングサブシステム４１０は、１つ以上のソフトウェアプログラムを実行するための様々な回路４１２，４１４，４１６、および４１８を含むことができる。回路４１２，４１４，４１６、および４１８は、例えば、１つ以上のプロセッサコア、浮動小数点ユニット（ＦＰＵ）、割り込み処理ユニット、オンチップメモリ、メモリキャッシュ、および／またはキャッシュコヒーレントインターコネクトを含むことができる。
プログラマブルＩＣ４０２のプログラマブルロジックサブシステム４３０は、ユーザーデザインのハードウェア部分を実装するようにプログラムすることができる。例えば、プログラマブルロジックサブシステムは、コンフィギュレーションデータストリームに指定された一組の回路を実装するようにプログラムすることができるいくつかのプログラマブルリソース４３２を含むことができる。プログラマブルリソース４３２は、プログラマブルインターコネクト回路、プログラマブルロジック回路、およびコンフィギュレーションメモリセルを含む。プログラマブルロジックは、例えば、ファンクションジェネレータ、レジスタ、算術論理などを含むことができるプログラマブルエレメントを使用して、ユーザーデザインのロジックを実装する。プログラマブルインターコネクト回路は、プログラマブルインターコネクトポイント（ＰＩＰ）によって相互接続された様々な長さの多数のインターコネクトラインを含むことができる。
プログラマブルリソース４３２は、プログラマブルインターコネクト回路およびプログラマブルロジック回路がどのように構成されるかを定めるコンフィギュレーションメモリセルにコンフィギュレーションデータストリームをロードすることによってプログラムすることができる。次いで、個々のメモリセルの集合状態が、プログラマブルリソース４３２の機能を判定する。コンフィギュレーションデータは、メモリから（例えば、外部ＰＲＯＭから）読み出すことができ、または外部デバイスによってプログラマブルＩＣ４０２に書き込むことができる。いくつかの実施形態では、コンフィギュレーションデータは、プログラマブルロジックサブシステム４３０に含まれるコンフィギュレーションコントローラ４３４によってコンフィギュレーションメモリセルにロードされてもよい。いくつかの他の実施形態では、コンフィギュレーションデータは、プロセッシングサブシステム４１０によって実行される始動プロセスによってコンフィギュレーションメモリセルにロードされてもよい。
プログラマブルＩＣ４０２は、プロセッシングサブシステム４１０を、プログラマブルロジックサブシステム４３０内に実装された回路と相互接続するための様々な回路を含むことができる。この例では、プログラマブルＩＣ４０２は、プロセッシングサブシステム４１０およびプログラマブルロジックサブシステム４３０の様々なデータポート間でデータ信号をルーティングすることができるコアスイッチ４２６を含む。コアスイッチ４２６はまた、プログラマブルロジックサブシステム４３０またはプロセッシングサブシステム４１０のいずれかと、プログラマブルＩＣの様々な他の回路（例えば、内部データバス）との間でデータ信号をルーティングすることもできる。代替的または追加的に、プロセッシングサブシステム４１０は、コアスイッチ４２６をバイパスして、プログラマブルロジックサブシステムに直接接続するためのインターフェースを含むことができる。そのようなインターフェースは、例えば、ＡＲＭによって公表されたＡＭＢＡ ＡＸＩプロトコル仕様（ＡＸＩ）を使用して、実装することができる。
いくつかの実施形態では、プロセッシングサブシステム４１０およびプログラマブルロジックサブシステム４３０は、メモリコントローラ４２１を介してオンチップメモリ４２２またはオフチップメモリ（図示せず）のメモリ位置を読み書きすることもできる。メモリコントローラ４２１は、限定しないが、１６ビット、３２ビット、ＥＣＣ付き１６ビットなどであれ、デュアルデータレート（ＤＤＲ）２、ＤＤＲ３、低電力（ＬＰ）ＤＤＲ２タイプのメモリを含む１つ以上の異なるタイプのメモリ回路と通信するように実装することができる。メモリコントローラ４２１が通信することができる異なるメモリタイプのリストは、例示のみのために提供されており、限定または網羅的なものではない。図４に示すように、プログラマブルＩＣ４０２は、サブシステム４１０および４３０によって使用される仮想メモリアドレスを、メモリコントローラ４２１が特定のメモリ位置にアクセスするために使用する物理メモリアドレスに変換するためのメモリ管理ユニット４２０およびトランスレーションルックアサイドバッファ４２４を含むことができる。
プログラマブルＩＣは、外部回路とのデータ通信のための入出力（Ｉ／Ｏ）サブシステム４５０を含むことができる。Ｉ／Ｏサブシステム４５０は、例えば、フラッシュメモリタイプＩ／Ｏデバイス、高性能Ｉ／Ｏデバイス（例えば、ＰＣＩｅ）、低性能インターフェース、デバッグＩ／Ｏデバイス、および／またはＲＡＭ Ｉ／Ｏデバイスを含む様々なタイプのＩ／Ｏデバイスまたはインターフェースを含むことができる。
Ｉ／Ｏサブシステム４５０は、４６０Ａおよび４６０Ｂとして示す１つ以上のフラッシュメモリインターフェース４６０を含むことができる。例えば、フラッシュメモリインターフェース４６０のうちの１つ以上は、４ビット通信用に構成されたクワッドシリアル・ペリフェラル・インターフェース（ＱＳＰＩ）として実装することができる。フラッシュメモリインターフェース４６０のうちの１つ以上は、パラレル８ビットＮＯＲ／ＳＲＡＭタイプのインターフェースとして実装することができる。フラッシュメモリインターフェース４６０のうちの１つ以上は、８ビットおよび／または１６ビット通信用に構成されたＮＡＮＤインターフェースとして実装することができる。記載された特定のインターフェースは、例示のために提供され、限定のためではないことを理解されたい。異なるビット幅を有する他のインタフェースを使用することができる。
Ｉ／Ｏサブシステム４５０は、メモリインタフェース４６０より高い性能レベルを提供する１つ以上のインターフェース４６２を含むことができる。インターフェース４６２Ａ〜４６２Ｃの各々は、ＤＭＡコントローラ４６４Ａ〜４６４Ｃにそれぞれ結合することができる。例えば、インターフェース４６２のうちの１つ以上は、ユニバーサルシリアルバス（ＵＳＢ）タイプのインターフェースとして実装することができる。インターフェース４６２のうちの１つ以上は、ギガビットイーサネットタイプのインターフェースとして実装することができる。インターフェース４６２のうちの１つ以上は、セキュアデジタル（ＳＤ）タイプのインターフェースとして実装することができる。
Ｉ／Ｏサブシステム４５０はまた、インターフェース４６２よりも低い性能レベルを提供する、インターフェース４６６Ａ〜４６６Ｄなどの１つ以上のインターフェース４６６を含むことができる。例えば、インターフェース４６６のうちの１つ以上は、汎用Ｉ／Ｏ（ＧＰＩＯ）タイプのインターフェースとして実装することができる。インターフェース４６６のうちの１つ以上は、汎用非同期送受信回路（ＵＡＲＴ）タイプのインターフェースとして実装することができる。インターフェース４６６のうちの１つ以上は、シリアル・ペリフェラル・インターフェース（ＳＰＩ）バスタイプのインターフェースの形態で実装することができる。インターフェース４６６のうちの１つ以上は、コントローラエリアネットワーク（ＣＡＮ）タイプのインターフェースおよび／またはＩ２Ｃタイプのインターフェースの形態で実装することができる。インターフェース４６６のうちの１つ以上は、トリプルタイマーカウンタ（ＴＴＣ）および／またはウォッチドッグタイマー（ＷＤＴ）タイプのインターフェースの形態で実装することもできる。
Ｉ／Ｏサブシステム４５０は、プロセッサＪＴＡＧ（ＰＪＴＡＧ）インターフェース４６８Ａおよびトレースインターフェース４６８Ｂなどの１つ以上のデバッグインターフェース４６８を含むことができる。ＰＪＴＡＧインターフェース４６８Ａは、プログラマブルＩＣ４０２のための外部デバッグインターフェースを提供することができる。トレースインターフェース４６８Ｂは、プロセッシングサブシステム４１０またはプログラマブルロジックサブシステム４３０からデバッグ、例えば、トレース情報を受信するためのポートを提供することができる。
図示されているように、インターフェース４６０，４６２，４６６、および４６８の各々は、マルチプレクサ４７０に結合することができる。マルチプレクサ４７０は、プログラマブルＩＣ４０２の外部ピン、例えばプログラマブルＩＣ４０２が配置されるパッケージのボールなどに直接ルーティングまたは結合され得る複数の出力を提供する。例えば、プログラマブルＩＣ４０２のＩ／Ｏピンは、インターフェース４６０，４６２，４６６、および４６８の間で共有することができる。ユーザは、インターフェース４６０〜４６８のどれを使用するか、したがって、どれをマルチプレクサ４７０を介してプログラマブルＩＣ４０２のＩ／Ｏピンに結合するかを選択するように、コンフィギュレーションデータストリームによって、マルチプレクサ４７０を構成することができる。Ｉ／Ｏサブシステム４５０はまた、インターフェース４６２〜４６８をプログラマブルロジックサブシステムのプログラマブルロジック回路に接続するためのファブリックマルチプレクサＩ／Ｏ（ＦＭＩＯ）インターフェース（図示せず）を含むことができる。これに加えて、またはこれに代えて、プログラマブルロジックサブシステム４３０は、プログラマブルロジック内に１つ以上のＩ／Ｏ回路を実装するように構成することができる。いくつかの実施形態では、プログラマブルＩＣ４０２は、電力および／または安全管理のための様々な回路を有するサブシステム４４０を含むこともできる。例えば、サブシステム４４０は、プログラマブルＩＣ４０２の様々なサブシステムに電力を供給するために使用される１つ以上の電圧ドメインを監視および維持するように構成された電力管理ユニット４４６を含むことができる。いくつかの実施形態では、電力管理ユニット４４６は、使用中のサブシステムへの電力を停止することなく、アイドル時に、個々のサブシステムの電力を停止して、電力消費を低減することができる。
サブシステム４４０は、正しい動作を保証するためにサブシステムのステータスを監視する安全回路を含むこともできる。例えば、サブシステム４４０は、（例えば、ステータスレジスタ４４４に示されるような）様々なサブシステムのステータスを監視するように構成された１つ以上のリアルタイムプロセッサ４４２を含むことができる。リアルタイムプロセッサ４４２は、エラーを検出することに応答して幾つかのタスクを実行するように構成することができる。例えば、いくつかのエラーの場合、リアルタイムプロセッサ４４２は、エラーの検出に応答してアラートを生成することができる。別の例として、リアルタイムプロセッサ４４２は、サブシステムをリセットして、サブシステムを正しい動作に復元しようと試みることができる。サブシステム４４０は、様々なサブシステムを相互接続するために使用され得るスイッチネットワーク４４８を含む。例えば、スイッチネットワーク４４８は、様々なサブシステム４１０，４３０，及び４４０をＩ／Ｏサブシステム４５０の様々なインターフェースに接続するように構成することができる。いくつかのアプリケーションでは、スイッチネットワーク４４８を使用して、監視されるサブシステムからリアルタイムプロセッサ４４２を分離することもできる。そのような分離は、リアルタイムプロセッサ４４２が他のサブシステムで発生するエラーの影響を受けないことを保証するために、特定のアプリケーション規格（例えば、ＩＥＣ−６１５０８ ＳＩＬ３またはＩＳＯ−２６２６２規格）によって要求されることがある。
第１の通信プロトコルを使用して第１のデータポートを介してデータを通信するように構成された第１の通信回路と、リード及びライトリクエストが受信される順序でリード及びライトリクエストを処理する第２の通信プロトコルを使用して第２のデータポートを介してデータを通信するように構成された第２の通信回路と、第１の通信回路の第１のデータポートと第２の通信回路の第２のデータポートとの間でデータを通信するように構成されたブリッジ回路であって、ノンポステッドライトを、バッファ回路を経由して第２の通信回路に伝達し、ポステッドライトを、バッファ回路をバイパスする通信経路を経由して第２の通信回路に伝達するように構成されたブリッジ回路と、を含むシステムが開示され得る。
そのようなシステムは、第１の通信回路に接続されたメモリと、第１の通信回路に結合され、メモリからデータをキャッシュするためのキャッシュを有する処理回路とを更に含んでもよく、第１の通信回路は、キャッシュによってキャッシュされるメモリのメモリアドレスを示すリードリクエストを第１のデータポートで受信することに応答して、キャッシュからメモリアドレスに対応するデータ値を取り出すように更に構成され、保留中のノンポステッドライトによってブロックされているキャッシュからのデータ値のライトバックに関するデッドロックが、バッファ回路を経由する第２の通信回路へのノンポステッドライトの通信によって、防止される。
そのようなシステムでは、ブリッジ回路は、第２の通信回路へのノンポステッドライトよりも第２の通信回路へのポステッドライトを優先させるようにさらに構成することができる。
そのようなシステムでは、バッファ回路が、先入れ先出し（ＦＩＦＯ）バッファであってもよい。
そのようなシステムでは、ブリッジ回路は、第１の通信プロトコルを使用して第１の通信回路とデータを通信し、第２の通信プロトコルを使用して第２の通信回路とデータを通信するように構成されてもよい。
そのようなシステムでは、ブリッジ回路は、第１の通信回路と第２の通信回路との間のポステッドリードおよびライトトランザクションのためにアドレス変換を実行するように構成および準備されたアドレス変換回路を含むことができる。
そのようなシステムでは、ブリッジ回路は、第１または第２の通信回路のうちの１つからのリードおよびライトトランザクションに、アドレス変換回路をバイパスするデータパスでの、第１または第２の通信回路のうちの他の１つへのアクセスを提供するように構成されたダイレクトメモリアクセス回路を含んでもよい。
そのようなシステムでは、ブリッジ回路および第２の通信回路は、第１の通信回路からのノンポステッドライトを受信したことに応答して、第１の期間内にノンポステッドライトに確認応答を提供するように構成されてもよく、バッファ回路は、第１の期間において第１の通信回路によって発行され得るノンポステッドライトリクエストの少なくとも最大数をバッファリングするように構成される。
そのようなシステムでは、バッファ回路は、第１の期間に第１の通信回路によって発行され得るノンポステッドおよびポステッドライトリクエストの最大数より少ない数をバッファリングするように構成することができる。
そのようなシステムでは、ブリッジ回路は、第１の通信回路からの書き込みに応答して、書き込みがポステッドライトかノンポステッドライトかを判定するように構成された回路を含むことができる。
そのようなシステムでは、ブリッジ回路は、第１の通信回路からの書き込みに応答して、書き込みがポステッドライトかノンポステッドライトかを宛先アドレスに基づいて判定するように構成された回路を含むことができる。
別の例では、データ通信のための方法が提供され得る。そのようなデータ通信方法は、第１の通信回路を使用して、第１の通信プロトコルを使用して第１のデータポートを介してデータを通信することと、第２の通信回路を使用して、リードリクエストとライトリクエストが受信される順序でリードリクエストとライトリクエストを処理する第２の通信プロトコルを使用して第２のデータポートを介してデータを通信することと、第１の通信回路から第２の通信回路へバッファ回路を経由してノンポステッドライトを通信することと、バッファ回路をバイパスする通信経路を経由して第１の通信回路から第２の通信回路へポステッドライトを通信することと、を含み得る。
このような方法では、第１の通信回路から第２の通信回路へのポステッドライトの通信は、バッファ回路に記憶されたノンポステッドライトを通信する前に、ポステッドライトを第２の通信回路に通信することを含んでもよい。
このような方法は、第１の通信回路に接続されたメモリと第１の通信回路に接続されたキャッシュに記憶されたデータの間のデータコヒーレンシを維持するために、第１の通信回路を用いることを更に含んでもよい。
そのような方法では、バッファ回路が、先入れ先出し（ＦＩＦＯ）バッファである。
そのような方法は、第１の通信回路と第２の通信回路との間のポステッドリードトランザクションおよびライトトランザクションのためのアドレス変換を実行することをさらに含むことができる。
このような方法は、第１の通信回路から書き込みを受信することに応答して、書き込みがポステッドライトかノンポステッドライトかを宛先アドレスに基づいて判定することをさらに含むことができる。
そのような方法は、書き込みがノンポステッドライトであると判定したことに応答して、ノンポステッドライトをバッファ回路にルーティングすることと、書き込みがポステッドライトであると判定したことに応答して、バッファ回路をバイパスする通信経路にポステッドライトをルーティングすることとを、更に含んでもよい。
他のシステムが開示され得る。このようなシステムは、第１の通信プロトコルを使用して第１のデータポートを介してデータを通信するように構成された第１の通信回路と、リードリクエストとライトリクエストが受信される順序でリードリクエストとライトリクエストを処理する第２の通信プロトコルを使用して第２のデータポートを介してデータを通信するように構成された第２の通信回路と、バッファ回路を含む第１のデータポートと第２のデータポートとの間の第１の通信経路、バッファ回路をバイパスする第１および第２のデータポート間の第２の通信経路、及び第１の通信回路から受信したライトトランザクションがポステッドライトかノンポステッドライトかを判定し、ライトトランザクションがノンポステッドライトであると判定したことに応答して、ノンポステッドライトを第２の通信経路を経由して第２の通信回路に提供し、ライトトランザクションがポステッドライトであると判定したことに応答して、ポステッドライトを第２の通信経路を経由して第２の通信回路に提供するように構成された入力回路を含むブリッジ回路とを含んでもよい。
そのようなシステムでは、入力回路は、ライトトランザクションがポステッドライトであるかノンポステッドライトであるかを、ライトトランザクションに示された宛先アドレスに基づいて判定するように、構成することができる。
この方法および回路は、様々なシステムおよびアプリケーションに適用可能であると考えられる。他の態様および特徴は、明細書の考察から当業者には明らかであろう。例えば、態様および特徴は、場合によっては個々の図に記述されることがあるが、組合せが明示的に示されていない場合でも、組合せとして明示的に記述されている場合でも、ある図の特徴を他の図の特徴と組み合わせることができる、ということが理解されるであろう。本明細書および図面は、単なる例示としてみなされ、本発明の真の範囲は、添付の特許請求の範囲によって示されることが意図されている。

Claims (15)

  1. 第１の通信プロトコルを使用して第１のデータポートを介してデータを通信するように構成された第１の通信回路と、
    リードリクエスト及びライトリクエストが受信される順序で前記リードリクエスト及び前記ライトリクエストを処理する第２の通信プロトコルを使用して第２のデータポートを介してデータを通信するように構成された第２の通信回路と、
    前記第１の通信回路の前記第１のデータポートと前記第２の通信回路の前記第２のデータポートとの間でデータを通信するように構成されたブリッジ回路であって、バッファ回路を経由して前記第２の通信回路に全てのノンポステッドライトを通信し、前記バッファ回路をバイパスする通信経路を経由してバッファリングなしで前記第２の通信回路にポステッドライトを通信するように構成されたブリッジ回路と
    を備えるシステム。
  2. 前記第１の通信回路に接続されたメモリと、
    前記第１の通信回路に結合され、前記メモリからデータをキャッシュするためのキャッシュを有する処理回路と
    を更に備え、
    前記第１の通信回路は、前記キャッシュによってキャッシュされている前記メモリのメモリアドレスを示すリードリクエストを前記第１のデータポートで受信したことに応答して、前記キャッシュから前記メモリアドレスに対応するデータ値を取り出すように更に構成され、
    保留中のノンポステッドライトによってブロックされている前記キャッシュからのデータ値のライトバックに関するデッドロックが、バッファ回路を経由する前記第２の通信回路への前記ノンポステッドライトの通信によって防止される、請求項１に記載のシステム。
  3. 前記ブリッジ回路は、前記第２の通信回路へのノンポステッドライトよりも前記第２の通信回路へのポステッドライトを優先させるように更に構成される、請求項１又は２に記載のシステム。
  4. 前記バッファ回路は、先入れ先出し（ＦＩＦＯ）バッファであり、
    前記ブリッジ回路は、前記バッファ回路をバイパスする通信経路を経由してポステッド及びノンポステッドリードを通信するように構成される、請求項１から３のいずれか一項に記載のシステム。
  5. 前記ブリッジ回路は、前記第１の通信プロトコルを使用して前記第１の通信回路とデータを通信し、前記第２の通信プロトコルを使用して前記第２の通信回路とデータを通信するように構成される、請求項１から４のいずれか一項に記載のシステム。
  6. 前記ブリッジ回路は、前記第１の通信回路と前記第２の通信回路との間のポステッドリード及びライトトランザクションのためのアドレス変換を実行するように構成及び準備されたアドレス変換回路を含む、請求項１から５のいずれか一項に記載のシステム。
  7. 前記ブリッジ回路は、前記第１の通信回路又は前記第２の通信回路の一方からのリード及びライトトランザクションに、前記アドレス変換回路をバイパスするデータパスでの、前記第１の通信回路又は前記第２の通信回路の他方へのアクセスを提供するように構成されたダイレクトメモリアクセス回路を含む、請求項６に記載のシステム。
  8. 前記ブリッジ回路及び前記第２の通信回路は、前記第１の通信回路からノンポステッドライトを受信したことに応答して、第１の期間内に前記ノンポステッドライトに確認応答を提供するように構成され、
    前記バッファ回路は、前記第１の期間において前記第１の通信回路によって発行され得るノンポステッドライトリクエストの少なくとも最大数をバッファリングするように構成される、請求項１から７のいずれか一項に記載のシステム。
  9. 前記バッファ回路は、前記第１の期間において前記第１の通信回路によって発行され得るノンポステッド及びポステッドライトリクエストの最大数より少ない数をバッファリングするように構成される、請求項８に記載のシステム。
  10. 前記ブリッジ回路は、前記第１の通信回路からの書き込みに応答して、前記書き込みがポステッドライトかノンポステッドライトかを宛先アドレスに基づいて判定するように構成された回路を含む、請求項１から９のいずれか一項に記載のシステム。
  11. 第１の通信回路を使用して、第１の通信プロトコルを用いて第１のデータポートを介してデータを通信することと、
    第２の通信回路を使用して、リードリクエスト及びライトリクエストが受信される順序で前記リードリクエスト及び前記ライトリクエストを処理する第２の通信プロトコルを用いて第２のデータポートを介してデータを通信することと、
    前記第１の通信回路から前記第２の通信回路へバッファ回路を経由して全てのノンポステッドライトを通信することと、
    前記バッファ回路をバイパスする通信経路を経由してバッファリングなしで前記第１の通信回路から前記第２の通信回路へポステッドライトを通信することと
    を含むデータ通信方法。
  12. 前記第１の通信回路から前記第２の通信回路へのポステッドライトの通信は、前記バッファ回路に記憶されているノンポステッドライトを通信する前に、前記ポステッドライトを前記第２の通信回路に通信することを含む、請求項１１に記載の方法。
  13. 前記第１の通信回路に接続されたメモリに記憶されたデータと前記第１の通信回路に接続されたキャッシュに記憶されたデータとの間のデータコヒーレンシを維持するために、前記第１の通信回路を用いることを更に含む、請求項１１又は１２に記載の方法。
  14. 前記第１の通信回路と前記第２の通信回路との間のポステッドリード及びライトトランザクションのためのアドレス変換を実行することを更に含む、請求項１１から１３のいずれか一項に記載の方法。
  15. 前記第１の通信回路から書き込みを受信したことに応答して、前記書き込みがポステッドライトかノンポステッドライトかを宛先アドレスに基づいて判定することと、
    前記書き込みがノンポステッドライトであると判定したことに応答して、前記ノンポステッドライトを前記バッファ回路にルーティングすることと、
    前記書き込みがポステッドライトであると判定したことに応答して、前記バッファ回路をバイパスする前記通信経路に前記ポステッドライトをルーティングすることと
    を更に含む、請求項１１から１４のいずれか一項に記載の方法。
JP2017523259A 2014-10-31 2015-09-29 デッドロック回避のための方法及び回路 Active JP6382446B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/530,561 2014-10-31
US14/530,561 US11281618B2 (en) 2014-10-31 2014-10-31 Methods and circuits for deadlock avoidance
PCT/US2015/053032 WO2016069176A1 (en) 2014-10-31 2015-09-29 Methods and circuits for deadlock avoidance

Publications (2)

Publication Number Publication Date
JP2018502359A JP2018502359A (ja) 2018-01-25
JP6382446B2 true JP6382446B2 (ja) 2018-08-29

Family

ID=54364664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523259A Active JP6382446B2 (ja) 2014-10-31 2015-09-29 デッドロック回避のための方法及び回路

Country Status (6)

Country Link
US (1) US11281618B2 (ja)
EP (1) EP3213220B1 (ja)
JP (1) JP6382446B2 (ja)
KR (1) KR102413593B1 (ja)
CN (1) CN107111572B (ja)
WO (1) WO2016069176A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824058B2 (en) * 2014-11-14 2017-11-21 Cavium, Inc. Bypass FIFO for multiple virtual channels
CN109690511B (zh) 2016-08-31 2023-05-02 株式会社索思未来 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法
US10402355B2 (en) 2017-02-08 2019-09-03 Texas Instruments Incorporated Apparatus and mechanism to bypass PCIe address translation by using alternative routing
CN110196826B (zh) * 2018-02-24 2021-06-18 深圳市中兴微电子技术有限公司 一种死锁判断方法及装置
CN108632142B (zh) * 2018-03-28 2021-02-12 华为技术有限公司 节点控制器的路由管理方法和装置
US11477049B2 (en) * 2018-08-02 2022-10-18 Xilinx, Inc. Logical transport over a fixed PCIE physical transport network
CN109491951B (zh) * 2018-09-28 2022-05-10 超聚变数字技术有限公司 一种配置数据的方法以及计算设备
US11593281B2 (en) * 2019-05-08 2023-02-28 Hewlett Packard Enterprise Development Lp Device supporting ordered and unordered transaction classes
US11204879B2 (en) * 2019-06-06 2021-12-21 Arm Limited Memory management circuitry managing data transactions and address translations between an upstream device and a downstream device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659709A (en) * 1994-10-03 1997-08-19 Ast Research, Inc. Write-back and snoop write-back buffer to prevent deadlock and to enhance performance in an in-order protocol multiprocessing bus
US5953538A (en) * 1996-11-12 1999-09-14 Digital Equipment Corporation Method and apparatus providing DMA transfers between devices coupled to different host bus bridges
US6076130A (en) 1998-03-19 2000-06-13 Hewlett-Packard Company System and method for efficient communication between buses
US6567414B2 (en) * 1998-10-30 2003-05-20 Intel Corporation Method and apparatus for exiting a deadlock condition
US6243781B1 (en) 1998-12-03 2001-06-05 Intel Corporation Avoiding deadlock by storing non-posted transactions in an auxiliary buffer when performing posted and non-posted bus transactions from an outbound pipe
US6757768B1 (en) * 2001-05-17 2004-06-29 Cisco Technology, Inc. Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US20030013568A1 (en) * 2001-07-13 2003-01-16 Rivin Eugeny I. Power transmission belt
US6804741B2 (en) 2002-01-16 2004-10-12 Hewlett-Packard Development Company, L.P. Coherent memory mapping tables for host I/O bridge
US7003615B2 (en) * 2002-04-22 2006-02-21 Broadcom Corporation Tracking a non-posted writes in a system using a storage location to store a write response indicator when the non-posted write has reached a target device
US7443869B2 (en) * 2003-08-04 2008-10-28 Intel Corporation Deadlock avoidance queuing mechanism
US7296101B2 (en) * 2004-02-17 2007-11-13 Intel Corporation Method and system for using a patch module to process non-posted request cycles and to control completions returned to requesting device
US7219175B1 (en) * 2005-03-31 2007-05-15 Emc Corporation Method and system for improving the latency in a data transmission system
US7698493B2 (en) * 2005-08-31 2010-04-13 Ati Technologies, Inc. Methods and apparatus for translating write request messages in a computing system
US8019910B2 (en) * 2007-07-31 2011-09-13 Hewlett-Packard Development Company, L.P. Transaction flow control in PCI express fabric
US7861027B2 (en) * 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
JP2010134627A (ja) * 2008-12-03 2010-06-17 Canon Inc バス中継装置
JP5304421B2 (ja) * 2009-05-01 2013-10-02 富士通セミコンダクター株式会社 追い越しモードを有するデータバッファ装置
JP5546635B2 (ja) * 2010-06-01 2014-07-09 株式会社日立製作所 データ転送装置およびその制御方法
US20140082238A1 (en) * 2012-09-14 2014-03-20 Nvidia Corporation Method and system for implementing a control register access bus
US9164938B2 (en) * 2013-01-02 2015-10-20 Intel Corporation Method to integrate ARM ecosystem IPs into PCI-based interconnect
US9996484B1 (en) * 2014-09-17 2018-06-12 Amazon Technologies, Inc. Hardware acceleration for software emulation of PCI express compliant devices

Also Published As

Publication number Publication date
CN107111572A (zh) 2017-08-29
JP2018502359A (ja) 2018-01-25
US11281618B2 (en) 2022-03-22
EP3213220A1 (en) 2017-09-06
CN107111572B (zh) 2019-05-03
KR102413593B1 (ko) 2022-06-24
US20160124891A1 (en) 2016-05-05
EP3213220B1 (en) 2019-01-09
KR20170078697A (ko) 2017-07-07
WO2016069176A1 (en) 2016-05-06

Similar Documents

Publication Publication Date Title
JP6382446B2 (ja) デッドロック回避のための方法及び回路
JP7247213B2 (ja) デバッグコントローラ回路
JP7227680B2 (ja) ノンブロッキング高性能トランザクションクレジットシステムを備えるマルチコアバスアーキテクチャ
US8732416B2 (en) Requester based transaction status reporting in a system with multi-level memory
US10037301B2 (en) Circuits and methods for inter-processor communication
US10698824B1 (en) Scalable coherence management independent of transport protocol
KR102424238B1 (ko) 프로그래밍가능 논리부를 위한 메모리의 가상화
US20130054852A1 (en) Deadlock Avoidance in a Multi-Node System
JP5756554B2 (ja) 半導体装置
CN109739785B (zh) 多核系统的内连线结构
US10042692B1 (en) Circuit arrangement with transaction timeout detection
US9448937B1 (en) Cache coherency
US7904696B2 (en) Communication paths for enabling inter-sequencer communication following lock competition and accelerator registration
TW201916644A (zh) 匯流排系統
Feehrer et al. Coherency hub design for multi-node victoria falls server systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180402

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180402

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250