JP6379730B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6379730B2 JP6379730B2 JP2014130483A JP2014130483A JP6379730B2 JP 6379730 B2 JP6379730 B2 JP 6379730B2 JP 2014130483 A JP2014130483 A JP 2014130483A JP 2014130483 A JP2014130483 A JP 2014130483A JP 6379730 B2 JP6379730 B2 JP 6379730B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- gain
- frequency
- power
- setting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
ここに開示される発明は、直流電力を交流電力に変換する直交変換機能を提供する電力変換装置に関する。 The invention disclosed herein relates to a power converter that provides an orthogonal transform function for converting DC power to AC power.
特許文献1および特許文献2は、直流電力を交流電力に変換する直交変換機能を提供する電力変換装置を開示する。特許文献1および特許文献2が開示する電力変換装置は、可変のスイッチング周波数を利用している。特許文献1は、負荷が大きいときにスイッチング周波数を低く設定することにより、発熱を抑制している。特許文献2は、ノイズの集中を避けるために、多様な周波数を利用する技術を開示する。
従来技術の構成では、負荷の大きさ、例えば出力電流の大きさに応じてスイッチング周波数が設定されるから、負荷が大きいときには発熱が抑制され、損失が抑制される。しかし、この構成では、負荷が大きいときだけ損失の抑制が図られる。 In the configuration of the prior art, since the switching frequency is set according to the size of the load, for example, the size of the output current, heat generation is suppressed and loss is suppressed when the load is large. However, with this configuration, loss can be suppressed only when the load is large.
別の観点では、従来技術の構成では、負荷が大きいときにスイッチング周波数が低くなるから、出力の歪が大きくなる。特に、負荷が大きいときの歪は負荷機器に好ましくない影響を与えることがある。 From another viewpoint, in the configuration of the related art, the switching frequency becomes low when the load is large, and thus the distortion of the output becomes large. In particular, distortion when the load is large may adversely affect the load equipment.
上述の観点において、または言及されていない他の観点において、電力変換装置にはさらなる改良が求められている。 In view of the above or other aspects not mentioned, there is a need for further improvements in power conversion devices.
発明の目的のひとつは、損失を抑制しながら、出力の歪を抑制することができる電力変換装置を提供することである。 One of the objects of the invention is to provide a power converter that can suppress distortion of output while suppressing loss.
発明の目的の他のひとつは、交流出力の1周期の中において、損失を抑制しながら、出力の歪を抑制することができる電力変換装置を提供することである。 Another object of the present invention is to provide a power converter that can suppress distortion of output while suppressing loss in one cycle of AC output.
ここに開示される発明は上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The invention disclosed herein employs the following technical means to achieve the above object. Note that the reference numerals in parentheses described in the claims and in this section indicate a corresponding relationship with specific means described in the embodiments described later as one aspect, and limit the technical scope of the invention. Not what you want.
開示される発明のひとつにより、電力変換装置が提供される。電力変換装置は、複数のスイッチング素子(Tr1−Tr4)を所定のスイッチング周波数でスイッチング駆動することにより直流電力を交流電力に変換し、交流出力を供給するインバータ回路(12)と、交流出力が正弦波となるようにインバータ回路をフィードバック制御する制御装置(8)とを備える。制御装置は、交流出力の山部および谷部におけるスイッチング周波数を、交流出力のゼロクロス付近におけるスイッチング周波数より低く設定する周波数設定部(22)を備え、周波数設定部は、交流出力の変化に同期して台形波状にスイッチング周波数を設定し、台形波形は、スイッチング周波数が最高値の近傍にある期間において、上に向けて凸となる波形を与えられていることを特徴とする。 According to one disclosed invention, a power converter is provided. The power conversion device converts a DC power into an AC power by switching driving a plurality of switching elements (Tr1-Tr4) at a predetermined switching frequency and supplies an AC output, and the AC output is a sine. And a control device (8) that feedback-controls the inverter circuit so as to form a wave. The control device includes a frequency setting unit (22) that sets a switching frequency at a peak and a valley of the AC output to be lower than a switching frequency near the zero cross of the AC output , and the frequency setting unit is synchronized with a change in the AC output. Te sets the switching frequency to trapezoidal, trapezoidal waveform, the time period in the vicinity of the switching frequency is the maximum value, characterized that you have given waveform tapering toward the top.
この発明によると、スイッチング周波数は可変である。スイッチング周波数は、交流出力の1周期の中で変化させられる。スイッチング周波数は、交流出力の山部および谷部におけるスイッチング周波数が、交流出力のゼロクロス付近におけるスイッチング周波数より低くなるように設定される。言い換えると、スイッチング周波数は、交流出力のゼロクロス付近におけるスイッチング周波数が、交流出力の山部および谷部におけるスイッチング周波数より高くなるように設定される。交流出力の山部および谷部においては電流および/または電流が大きいから、スイッチング損失が大きい。しかし、この発明によると、山部および谷部においてスイッチング周波数が低く設定される。よって、山部および谷部におけるスイッチング損失が抑制される。その一方で、交流出力が急速に変化するゼロクロス付近では、スイッチング周波数が高く設定される。よって、フィードバック制御の高い応答性が得られ、交流出力の波形の歪が抑制される。 According to the present invention, the switching frequency is variable. The switching frequency is changed in one cycle of the AC output. The switching frequency is set so that the switching frequency at the peaks and valleys of the AC output is lower than the switching frequency near the zero cross of the AC output. In other words, the switching frequency is set so that the switching frequency in the vicinity of the zero cross of the AC output is higher than the switching frequency in the peak and valley of the AC output. Since the current and / or current is large in the peaks and valleys of the AC output, the switching loss is large. However, according to the present invention, the switching frequency is set low in the peaks and valleys. Therefore, the switching loss in the peak part and the valley part is suppressed. On the other hand, the switching frequency is set high near the zero cross where the AC output changes rapidly. Therefore, high responsiveness of feedback control is obtained, and distortion of the waveform of the AC output is suppressed.
図面を参照しながら、ここに開示される発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。また、後続の実施形態においては、先行する実施形態で説明した事項に対応する部分に百以上の位だけが異なる参照符号を付することにより対応関係を示し、重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については他の形態の説明を参照し適用することができる。 A plurality of modes for carrying out the invention disclosed herein will be described with reference to the drawings. In each embodiment, portions corresponding to the matters described in the preceding embodiment may be denoted by the same reference numerals and redundant description may be omitted. Further, in the following embodiments, the correspondence corresponding to the matters corresponding to the matters described in the preceding embodiments is indicated by adding reference numerals that differ only by one hundred or more, and redundant description may be omitted. . In each embodiment, when only a part of the structure is described, the other parts of the structure can be applied with reference to the description of the other forms.
(第1実施形態)
図1において、発明を実施するための第1実施形態に係る電力変換装置1と、この電力変換装置1を含む電力システム2とが図示されている。電力システム2は、直流電源(DCPS)3と交流負荷(ACLD)4との間に配置された電力変換装置1を備える。電力変換装置1は、インバータ装置とも呼ばれることがある。
(First embodiment)
In FIG. 1, a
直流電源3は、化学的反応を利用する二次電池、直流を出力する半導体太陽光電池、燃料電池、交流発電機の交流出力を直流に変換する発電機など多様な電源機器によって提供することができる。この実施形態では、リチウムイオン電池が直流電源3を提供する。交流負荷4は、例えば交流電力を受けて機能する家庭用の電気機器によって提供される。また、交流負荷4は、電力網、すなわち系統でもよい。例えば、交流負荷4は、商用電力網、家庭内および事業所などの限られた範囲内に構築される構内電力網によって提供される場合がある。これらの場合、電力変換装置1は、系統連系電力変換装置、パワーコンディショナ、系統インバータといった名称で呼ばれる場合がある。
The direct
電力変換装置1は、直流電源3に接続される直流端5と、交流負荷4に接続される交流端6とを備える。電力変換装置1は、直流端5に供給される直流電力を交流電力に変換し、交流電力を交流端6から出力する。電力変換装置1は、50Hzまたは60HzのAC100VまたはAC200Vを供給する。電力変換装置1は、電力回路7と、制御装置8とを有する。電力回路7は、直交変換を提供するスイッチング回路である。電力回路7は、交流負荷4に求められる相数に応じて、多様な構成をとることができる。電力回路7は、直流電力を単相交流に変換する単相回路である。電力回路7は、直流電力を三相などの多相交流に変換する多相回路によって提供されてもよい。電力回路7は、入力側に配置された直流電源3と出力側に配置された交流負荷4との間に設けられている。
The
電力回路7は、直流フィルタ回路11、インバータ回路12、リアクトル回路13、交流フィルタ回路14を有する。直流フィルタ回路11は、直流端5に接続されている。直流フィルタ回路11は、直流端5とインバータ回路12との間に設けられている。直流フィルタ回路11は、少なくともひとつの平滑コンデンサを含むことができる。図示の例では、2つの平滑コンデンサが設けられている。
The
インバータ回路12は、直流端5と交流端6との間に設けられている。インバータ回路12は、直流フィルタ回路11とリアクトル回路13との間に設けられている。インバータ回路12は、複数のスイッチング素子を有するフルブリッジ回路によって提供される。インバータ回路12は、複数のスイッチング素子Tr1、Tr2、Tr3、Tr4と、平滑用コンデンサC10とを有する。スイッチング素子Tr1−Tr4は、電力用FET素子、またはIGBT素子によって提供される。インバータ回路12は、少なくとも直流電力を交流電力に変換可能である。インバータ回路12は、直流端5から供給された直流電力を交流電力に変換する直交変換機能を少なくとも有する。インバータ回路12は、直流電力を交流電力に変換する直交変換と、交流電力を直流電力に変換する交直変換とが可能な双方向変換回路によって提供することができる。インバータ回路12は、交流負荷4が系統である場合、系統の交流電圧の位相と、電力変換装置1から系統へ出力される出力電流の位相とを一致させる運転が可能である。
The
リアクトル回路13は、インバータ回路12と交流出力のための交流端6との間に設けられている。リアクトル回路13は、インバータ回路12と交流フィルタ回路14との間に設けられている。リアクトル回路13は、リアクトルを提供するノーマルモードのコイルL1、L2と、出力用の平滑コンデンサC1を有する。コイルL1と、平滑コンデンサC1の間には、電流センサ15が設けられている。電流センサ15は、交流負荷4に流れる電流を測定する。電流センサ15の検出信号は制御装置8に入力され、交流負荷4に電流が流れ過ぎて過負荷になることがないように渦電流制限制御に利用される。
The
交流フィルタ回路14は、交流端6に接続されている。交流フィルタ回路14は、リアクトル回路13と交流端6との間に設けられている。交流フィルタ回路14は、多段のノイズ除去回路によって提供されている。交流フィルタ回路14は、複数のコモンモードのノイズ除去用コイルと、コンデンサとを有する。交流フィルタ回路14は、リアクトル回路13と交流端6との間に、コモンモードコイル、端子間コンデンサ、接地コンデンサ回路、コモンモードコイル、および端子間コンデンサを有する。
The
電力回路7は、各部の電圧、電流を検出するための複数のセンサを備える。電力回路7は、直流電圧Vdcを検出するための電圧センサ回路を備える。電力回路7は、交流電圧Vacを検出するための電圧センサ回路を備える。
The
制御装置8は、インバータ回路12を制御する。制御装置8は、電子制御装置(Electronic Control Unit)である。制御装置8は、少なくともひとつの演算処理装置(CPU)と、プログラムとデータとを記憶する記憶媒体としての少なくともひとつのメモリ装置(MMR)を有する。制御装置8は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを非一時的に格納している。記憶媒体は、半導体メモリまたは磁気ディスクなどによって提供される。制御装置8は、ひとつのコンピュータ、またはデータ通信装置によってリンクされた一組のコンピュータ資源によって提供される。プログラムは、制御装置8によって実行されることによって、制御装置8をこの明細書に記載される装置として機能させ、この明細書に記載される方法を実行するように制御装置8を機能させる。制御装置8は、多様な要素を提供する。それらの要素の少なくとも一部は、機能を実行するための手段と呼ぶことができ、別の観点では、それらの要素の少なくとも一部は、構成的なブロック、またはモジュールと呼ぶことができる。
The
制御装置8は、交流出力が正弦波となるようにインバータ回路12をフィードバック制御する。フィードバック制御は、PI制御、PID制御など多様な手法によって提供することができる。制御装置8は、比例積分制御(PI制御)によってインバータ回路12をフィードバック制御する。制御装置8は、交流出力が正弦波となるように複数のスイッチング素子Tr1−Tr4をスイッチング制御する。制御装置8は、交流出力が正弦波となるようにスイッチング制御のためのデューティ比を変化させる。
The
さらに、この実施形態では、スイッチング制御のためのスイッチング周波数fsw(以下、SW周波数という)も可変である。制御装置8は、交流出力の1周期の間中にSW周波数fswを変化させる。制御装置8は、交流出力の1周期の間中にSW周波数fswを最高値fHと最低値fLとの間で変化させる。制御装置8は、交流出力の1周期の間中に、交流出力の大きさに応答してSW周波数fswを変化させる。制御装置8は、交流出力の1周期の間中に、交流出力が正負に大きい期間におけるSW周波数fswを、交流出力が小さい期間のSW周波数fswより低くする。制御装置8は、交流出力が小さい期間におけるSW周波数fswを、交流出力が正負に大きい期間のSW周波数fswより高くする。制御装置8は、交流出力の1周期の間中に、交流出力が正負に最大となるときのSW周波数fswを、交流出力が最小となるときのSW周波数fswより低くする。制御装置8は、交流出力の1周期の間中に、交流出力が最小となるとき、すなわちゼロクロス付近におけるSW周波数fswを、交流出力が正負に最大となるときのSW周波数fswより高くする。
Furthermore, in this embodiment, the switching frequency fsw (hereinafter referred to as SW frequency) for switching control is also variable. The
これにより、交流出力が大きいときにはスイッチング素子Tr1−Tr4をスイッチング駆動するためのスイッチング損失が抑制される。一方で、交流出力が小さいときには交流出力の歪が抑制される。交流出力の歪みは、正弦波に対する歪み率によって示すことができる。 As a result, when the AC output is large, the switching loss for switching driving the switching elements Tr1-Tr4 is suppressed. On the other hand, when the AC output is small, distortion of the AC output is suppressed. The distortion of the AC output can be indicated by a distortion rate with respect to a sine wave.
制御装置8は、電圧指令値V*を設定するための指令値設定部21を備える。指令値設定部21は、正弦波の指令値V*を設定する。制御装置8は、SW周波数fswを設定するための周波数設定部22を備える。周波数設定部22は、後続のパルス幅変調回路に供給する基準波である三角波の周波数を変化させることにより、SW周波数fswを変化させる。周波数設定部22は、交流出力の変化に同期して三角波状にSW周波数fswを設定する。
The
周波数設定部22は、交流出力の1周期の間中に、交流出力の増減と反対となるようにSW周波数fswを増減させる。周波数設定部22は、交流出力が正の最大値にあるときのSW周波数fsw、および負の最大値(絶対値が最大)にあるときのSW周波数fswが、交流出力が最小となるとき、すなわちゼロクロス付近にあるときのSW周波数fswより低くなるようにSW周波数fswを設定する。逆にいうと、周波数設定部22は、交流出力が最小となるとき、すなわちゼロクロス付近にあるときのSW周波数fswが、交流出力が正の最大値にあるときのSW周波数fsw、および負の最大値(絶対値が最大)にあるときのSW周波数fswより高くなるようにSW周波数fswを設定する。
The
言い換えると、周波数設定部22は、交流出力の山部および谷部におけるSW周波数fswを、交流出力のゼロクロスにおけるSW周波数fswより低く設定している。逆にいうと、周波数設定部22は、交流出力のゼロクロスにおけるSW周波数fswを、交流出力の山部および谷部におけるSW周波数fswより高く設定している。ここで、交流出力は、交流電圧Vac、電圧指令値V*、交流電流など多様な指標によって示すことができる。この実施形態では、交流出力は指令値V*によって示される。
In other words, the
周波数設定部22は、電圧指令値V*の変化に反転的に同期するようにSW周波数fswを徐々に変化させる。周波数設定部22は、電圧指令値V*に反転的に同期した三角波のようにSW周波数fswを変化させる。SW周波数fswは、最大値fHと最低値fLとの間において変化する。周波数設定部22は、交流出力が正負において最大値となるときにSW周波数fswを最小値fLに設定する。周波数設定部22は、交流出力がゼロクロスするときにSW周波数fswを最大値fHに設定する。
The
制御装置8は、フィードバック制御部23を備える。フィードバック制御部23は、比例積分制御によって制御量を設定する。フィードバック制御部23は、加算器と、比例積分制御部と、乗算器と、除算器と、ゲイン設定部24とを有する。加算器は、電圧指令値V*と電力回路7から検出された出力電圧としての交流電圧Vacとの偏差を算出する偏差算出部である。比例積分制御部は、ゲイン設定部24によって設定されるゲインと、加算器において算出された偏差とに基いて比例積分演算を実行する。除算器は、電力回路7から検出される入力電圧としての直流電圧Vdcの逆数を算出する。乗算器は、比例積分制御部から出力される信号と除算器から出力される信号とを乗算する。フィードバック制御部23により、交流電圧Vacを電圧指令値V*に追従させて変化させるための制御量が算出される。
The
制御装置8は、制御量に応じたディーティ比を設定するためのパルス幅変調回路を提供する比較部25を備える。比較部25は、周波数設定部22から出力された三角波と、フィードバック制御部23から出力された制御量とを比較することにより、デューティ信号を出力する。制御装置8は、スイッチング素子Tr1−Tr4をオンオフ駆動するための駆動部26を備える。駆動部26は、スイッチング素子Tr1、Tr4と、スイッチング素子Tr2、Tr3とを反転的に駆動する。さらに駆動部26は、スイッチング素子Tr1、Tr4と、スイッチング素子Tr2、Tr3とが同時にオン状態になることを回避するデッドタイムを設定する。
The
図2は、電力変換装置1において観測される交流電圧Vacの電圧波形を示す。図3は、電力変換装置1において観測される交流電流Iacの電流波形を示す。図4は、SW周波数fswの波形を示す。
FIG. 2 shows a voltage waveform of the AC voltage Vac observed in the
周波数設定部22は、交流電圧Vacがゼロから正の最大値へ増加する期間においてSW周波数fswを徐々に減少させる。周波数設定部22は、交流電圧Vacが正の最大値からゼロへ減少する期間においてSW周波数fswを徐々に増加させる。周波数設定部22は、交流電圧Vacがゼロから負の最大値へ増加する期間においてSW周波数fswを徐々に減少させる。周波数設定部22は、交流電圧Vacが負の最大値からゼロへ減少する期間においてSW周波数fswを徐々に増加させる。SW周波数fswが最低値となるボトム点は、交流出力のピーク点およびボトム点に対して1/8周期の範囲内(±45°)にある。
The
この実施形態では、交流出力の山部および谷部の両方においてSW周波数fswが小さい値、すなわち最小値fLに設定される。この結果、スイッチング素子Tr1−Tr4におけるスイッチング損失が抑制される。低いスイッチング周波数は、電圧および/または電流の波形と、正弦波との間の歪み率を大きくする。しかし、電圧および/または電流の変化が緩慢となる山部および谷部では、歪み率の過剰な増加が回避される。 In this embodiment, the SW frequency fsw is set to a small value, that is, the minimum value fL in both the peak and valley of the AC output. As a result, switching loss in the switching elements Tr1-Tr4 is suppressed. A low switching frequency increases the distortion rate between the voltage and / or current waveform and the sine wave. However, an excessive increase in the distortion rate is avoided in peaks and valleys where the change in voltage and / or current is slow.
一方、交流出力のゼロクロスにおいてSW周波数fswが大きい値、すなわち最大値fHに設定される。この結果、制御装置8が提供するフィードバック制御は高い応答性を示す。よって、ゼロクロス付近では電圧および/または電流の変化が大きく急速であるが、歪み率が抑制される。
On the other hand, the SW frequency fsw is set to a large value, that is, the maximum value fH at the zero cross of the AC output. As a result, the feedback control provided by the
なお、可変周波数の条件は出力周波数の1周期、または1/2周期、または1/4周期はその区間の可変するSW周波数fswの周期の合計と等しい。理由は周期の1周期、または1/2周期、または1/4周期の切り変わり目がずれると山部および谷部との関係がずれてしまい損失や歪が大きくなるためである。また、周期毎に強制的に周波数を調整しようとすると周波数が急激に変わるのでリップルが大きく出てしまうためである。この構成は、ハイサイドのスイッチング素子とローサイドのスイッチング素子とのスイッチングタイミングの同期を可能とする。SW周波数fswは交流出力の周期と完全に同期して変化させられる。これにより、SW周波数fswはスキップ状の変化のような不連続を生じることなく変化する。 Note that the variable frequency condition is that one cycle, half cycle, or quarter cycle of the output frequency is equal to the sum of the cycles of the variable SW frequency fsw in that section. The reason is that if the transition of one cycle, one half cycle, or one quarter cycle shifts, the relationship between the peaks and valleys shifts and loss and distortion increase. In addition, if the frequency is forcibly adjusted for each period, the frequency changes abruptly, resulting in a large ripple. This configuration enables synchronization of switching timing between the high-side switching element and the low-side switching element. The SW frequency fsw is changed in complete synchronization with the AC output cycle. As a result, the SW frequency fsw changes without causing a discontinuity such as a skip-like change.
図5は、SW周波数fswを最大値fHに固定した比較例において観測される交流電圧Vacの電圧波形を示す。図6は、SW周波数fswを最小値fLに固定した比較例において観測される交流電圧Vacの電圧波形を示す。 FIG. 5 shows a voltage waveform of the AC voltage Vac observed in the comparative example in which the SW frequency fsw is fixed to the maximum value fH. FIG. 6 shows a voltage waveform of the AC voltage Vac observed in the comparative example in which the SW frequency fsw is fixed to the minimum value fL.
図示されるように最大値fHに固定した場合、周期の全域において歪み率が抑制される。しかし、高いSW周波数fswは、大きいスイッチング損失を生じさせる。一方、最小値fLに固定した場合、周期の全域において大きい歪み率が発生する。これでは交流出力における高調波成分が多く、交流電力の品質が低い。 As shown in the figure, when the maximum value fH is fixed, the distortion rate is suppressed over the entire period. However, a high SW frequency fsw causes a large switching loss. On the other hand, when the value is fixed to the minimum value fL, a large distortion rate occurs over the entire period. This has many harmonic components in the AC output, and the quality of the AC power is low.
交流電圧および/または交流電流の山部および谷部では電圧および/または電流が大きい。このため、スイッチング損失が大きくなる。この実施形態によると、交流電圧および/または交流電流の山部および谷部ではスイッチング周波数fswがゼロクロス付近より下げられるから、スイッチング回数が少なくなる。このため、スイッチング損失が低減される。一方、0Vおよび/または0Aの付近、すなわちゼロクロス付近では、スイッチング周波数fswが山部および谷部より上げられる。ゼロクロス付近では、電圧および電流が小さいので、スイッチング回数が増えても山部および谷部に比べてスイッチング損失は大きくならない。むしろ、スイッチング周波数fswを上げることによって、リップルを小さくして歪み率が改善される。この実施形態によると、図2−図4に図示し説明したように、交流出力の1周期の中において、スイッチング損失の抑制と、歪み率の抑制とを両立することができる。 The voltage and / or current is large at the peaks and valleys of the AC voltage and / or AC current. For this reason, a switching loss becomes large. According to this embodiment, since the switching frequency fsw is lowered from the vicinity of the zero cross at the peaks and valleys of the AC voltage and / or AC current, the number of times of switching is reduced. For this reason, switching loss is reduced. On the other hand, in the vicinity of 0V and / or 0A, that is, in the vicinity of the zero cross, the switching frequency fsw is increased from the peak and valley. In the vicinity of the zero cross, the voltage and current are small, so that the switching loss does not increase compared to the peak and valley even if the number of switching increases. Rather, by increasing the switching frequency fsw, the ripple is reduced and the distortion rate is improved. According to this embodiment, as shown in FIGS. 2 to 4, it is possible to achieve both suppression of switching loss and suppression of distortion rate in one cycle of AC output.
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、SW周波数fswだけが可変とされている。これに代えて、この実施形態では、フィードバック制御部23におけるフィードバック制御演算のためのゲインが可変とされている。図7に図示されるように、制御装置8は、ゲイン設定部224を備える。
(Second Embodiment)
This embodiment is a modification based on the preceding embodiment. In the above embodiment, only the SW frequency fsw is variable. Instead, in this embodiment, the gain for the feedback control calculation in the
ゲイン設定部224は、フィードバック制御により制御量を決定するためのゲインが、SW周波数fswの変化に同期して変化するようにゲインGainを設定する。ゲイン設定部(224)を備えるゲイン設定部224は、交流出力の1周期の間中に、交流出力の増減と反対となるようにゲインGainを増減させる。比例積分演算においてゲインGainは、制御量の大きさに対応する。以下の説明では、ゲインの大きさを制御量の大きさとして表現することがある。ゲイン設定部224は、交流出力が正の最大値にあるときのゲインGain、および交流出力が負の最大値(絶対値が最大)にあるときのゲインGainが、交流出力が最小となるとき、すなわちゼロクロス付近にあるときのゲインGainより小さくなるようにゲインGainを設定する。逆にいうと、ゲイン設定部224は、交流出力が最小となるとき、すなわちゼロクロス付近にあるときのゲインGainが、交流出力が正の最大値にあるときのゲインGain、および負の最大値(絶対値が最大)にあるときのゲインGainより大きくなるようにゲインGainを設定する。
The
言い換えると、ゲイン設定部224は、交流出力の山部および谷部におけるゲインGainを、交流出力のゼロクロス付近におけるゲインGainより小さく設定している。逆にいうと、ゲイン設定部224は、交流出力のゼロクロス付近におけるゲインGainを、交流出力の山部および谷部におけるゲインGainより大きく設定している。
In other words, the
ゲイン設定部224は、電圧指令値V*の変化に対して同期して、反転的に大きさが変化するようにゲインGainを徐々に変化させる。ゲイン設定部224は、電圧指令値V*に対して同期して大きさが反転的に変化する全波整流波形のようにゲインGainを変化させる。ゲインGainは、最大値GHと最小値GLとの間において変化する。ゲイン設定部224は、交流出力が正負において最大値となるときにゲインGainを最小値GLに設定する。ゲイン設定部224は、交流出力がゼロクロスするときにゲインGainを最大値GHに設定する。
The
図8は、電力変換装置1において観測される交流電圧Vacの電圧波形を示す。図9は、電力変換装置1において観測される交流電流Iacの電流波形を示す。図10は、SW周波数fswの波形と、ゲインGainの波形とを示す。
FIG. 8 shows a voltage waveform of the AC voltage Vac observed in the
ゲイン設定部224は、交流電圧Vacがゼロから正の最大値へ増加する期間においてゲインGainを徐々に減少させる。ゲイン設定部224は、交流電圧Vacが正の最大値からゼロへ減少する期間においてゲインGainを徐々に増加させる。ゲイン設定部224は、交流電圧Vacがゼロから負の最大値へ増加する期間においてゲインGainを徐々に減少させる。ゲイン設定部224は、交流電圧Vacが負の最大値からゼロへ減少する期間においてゲインGainを徐々に増加させる。
The
ゲインGainの波形は、全波整流された正弦波のような形状である。このため、交流出力がゼロクロスする付近においてゲインGainはゆっくりと変化しながら変化方向を反転する。一方、交流出力が正負の最大値となる付近、すなわちピーク点およびボトム点においてゲインGainは比較的急激に変化しながら急激に変化方向を反転する。よって、ゲイン設定部224は、交流出力のピーク付近においてのみ短い期間だけゲインを低下させる。
The waveform of the gain Gain has a shape like a sine wave that is full-wave rectified. For this reason, in the vicinity where the AC output is zero-crossed, the gain is slowly changed and the direction of change is reversed. On the other hand, in the vicinity where the AC output becomes a positive and negative maximum value, that is, at the peak point and the bottom point, the gain Gain changes relatively abruptly while reversing the direction of change. Therefore, the
この実施形態では、フィードバック制御部23における制御量(ゲイン)を正弦波状に可変としている。ゲイン設定部224は、交流出力の変化に同期して正弦波状に変化するようにゲインを設定する。ゲイン設定部224は、交流出力のピーク近傍において、交流出力のゼロクロス近傍に対して相対的に短い期間にわたってゲインGainを小さい値に設定する。小さいゲインは、フィードバック制御の応答性を低下させるが、制御の安定性を高める。制御量を小さくすると交流出力、特に交流電圧の歪みは小さくなるが、負荷や入力電圧の急変に対する応答性が低下する。よって、交流出力のピーク近傍における少ない変化に適したゲインが設定される。
In this embodiment, the control amount (gain) in the
その一方で、ゲイン設定部224は、交流出力のゼロクロス近傍において、交流出力のピーク近傍に対して相対的に長い期間にわたってゲインGainを大きい値に設定する。大きいゲインは、フィードバック制御の応答性を高める。制御量を大きくすると、応答性は良くなるが、交流出力、特に交流電圧の歪みが大きくなる。よって、交流出力のゼロクロス近傍における大きい変化に適したゲインが設定され、ゼロクロス近傍における歪み率が抑制される。
On the other hand, the
この実施形態では、交流電圧の山部および谷部では制御量を下げ、ゼロクロス付近では制御量を上げる。これによって、交流電圧の山部および谷部では歪を低減し、全体の歪み率を改善する。また、制御量を小さくすることによる応答性の低下は、同じ周期の中に制御量が大きく設定される期間が設けられるから、1周期以内に改善される。 In this embodiment, the control amount is decreased at the peak and valley portions of the AC voltage, and the control amount is increased near the zero cross. As a result, distortion is reduced at the peaks and valleys of the AC voltage, and the overall distortion rate is improved. In addition, the decrease in responsiveness due to the small control amount is improved within one cycle because a period during which the control amount is set large is provided in the same cycle.
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、制御量(ゲイン)は正弦波状に変化している。これに代えて、この実施形態では、制御量(ゲイン)は、三角波状に変化させられる。図11、図12、図13は、それぞれ、図2、図3、図4に対応する波形図である。ゲイン設定部24は、交流出力の変化に同期して三角波状に変化するようにゲインを設定する。この実施形態によると、交流電圧の1周期の全体における歪み率が改善される。
(Third embodiment)
This embodiment is a modification based on the preceding embodiment. In the above embodiment, the control amount (gain) changes in a sine wave shape. Instead, in this embodiment, the control amount (gain) is changed in a triangular wave shape. 11, 12, and 13 are waveform diagrams corresponding to FIGS. 2, 3, and 4, respectively. The
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、SW周波数fswは三角波状に変化している。これに代えて、この実施形態では、SW周波数fswは、台形波状に変化させられる。図14、図15、図16は、それぞれ、図2、図3、図4に対応する波形図である。周波数設定部22は、交流出力の変化に同期して台形波状にSW周波数fswを設定する。しかも、台形波形は、SW周波数fswが最高値fHの近傍にある期間において上に向けて凸となる波形を与えられている。
(Fourth embodiment)
This embodiment is a modification based on the preceding embodiment. In the above embodiment, the SW frequency fsw changes in a triangular wave shape. Instead, in this embodiment, the SW frequency fsw is changed to a trapezoidal wave shape. FIGS. 14, 15, and 16 are waveform diagrams corresponding to FIGS. 2, 3, and 4, respectively. The
この実施形態によると、SW周波数fswが抑制される期間が、交流出力のピーク点とボトム点とを含む所定の範囲にわたって連続的に広がっている。言い換えると、SW周波数fswが低い期間は、SW周波数fswが高い期間より長い。このため、長期間にわたってスイッチング損失が抑制される。また、上へ凸の曲線をもつ台形波は、SW周波数fswが最高値fHから大幅に下げられる期間を抑制し、歪み率の抑制に寄与する。この実施形態によると、交流電圧の1周期の全体における歪み率が改善される。 According to this embodiment, the period during which the SW frequency fsw is suppressed continuously extends over a predetermined range including the peak point and the bottom point of the AC output. In other words, the period in which the SW frequency fsw is low is longer than the period in which the SW frequency fsw is high. For this reason, switching loss is suppressed over a long period of time. Moreover, the trapezoidal wave having the upwardly convex curve suppresses the period during which the SW frequency fsw is significantly lowered from the maximum value fH, and contributes to the suppression of the distortion rate. According to this embodiment, the distortion rate in one cycle of the AC voltage is improved.
(他の実施形態)
ここに開示される発明は、その発明を実施するための実施形態に何ら制限されることなく、種々変形して実施することが可能である。開示される発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。実施形態は追加的な部分をもつことができる。実施形態の部分は、省略される場合がある。実施形態の部分は、他の実施形態の部分と置き換え、または組み合わせることも可能である。実施形態の構造、作用、効果は、あくまで例示である。開示される発明の技術的範囲は、実施形態の記載に限定されない。開示される発明のいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
(Other embodiments)
The invention disclosed herein is not limited to the embodiments for carrying out the invention, and can be implemented with various modifications. The disclosed invention is not limited to the combinations shown in the embodiments, and can be implemented in various combinations. Embodiments can have additional parts. The portion of the embodiment may be omitted. The parts of the embodiments can be replaced or combined with the parts of the other embodiments. The structure, operation, and effect of the embodiment are merely examples. The technical scope of the disclosed invention is not limited to the description of the embodiments. Some technical scope of the disclosed invention is indicated by the description of the claims, and should be understood to include all modifications within the meaning and scope equivalent to the description of the claims. It is.
例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。 For example, the means and functions provided by the control device can be provided by software only, hardware only, or a combination thereof. For example, the control device may be configured by an analog circuit.
また、上記実施形態では、SW周波数fswのボトム点が交流出力の山部および谷部のピーク点とボトム点とに完全に一致してあらわれるようにSW周波数fswを変化させている。これに代えて、SW周波数fswのボトム点は、交流出力のピーク点またはボトム点を中心とする前後45度(±45°)の電気角の範囲内に設定することができる。同様に、上記実施形態では、SW周波数fswのピーク点が交流出力のゼロクロス点に完全に一致してあらわれるようにSW周波数fswを変化させている。これに代えて、SW周波数fswのピーク点は、交流出力のゼロクロス点を中心とする前後45度(±45°)の電気角の範囲内に設定することができる。例えば、図4には、破線によって+45°の例が図示されている。このような構成においても、交流出力のピーク点またはボトム点におけるSW周波数fswは、交流出力のゼロクロス点におけるSW周波数fswより低く設定される。 In the above embodiment, the SW frequency fsw is changed so that the bottom point of the SW frequency fsw appears completely coincident with the peak point and the bottom point of the peak and valley of the AC output. Instead, the bottom point of the SW frequency fsw can be set within a range of electrical angles of 45 degrees (± 45 °) around the peak point or bottom point of the AC output. Similarly, in the above embodiment, the SW frequency fsw is changed so that the peak point of the SW frequency fsw appears completely coincident with the zero cross point of the AC output. Instead, the peak point of the SW frequency fsw can be set within an electrical angle range of 45 degrees (± 45 °) around the zero cross point of the AC output. For example, FIG. 4 illustrates an example of + 45 ° by a broken line. Even in such a configuration, the SW frequency fsw at the peak point or the bottom point of the AC output is set lower than the SW frequency fsw at the zero cross point of the AC output.
また、SW周波数fswおよび制御量(ゲインGain)は、台形波状、矩形波状など多様な波形となるように変化させてもよい。例えば、SW周波数fswは、1/8周期(45°)ごとに反転する矩形波状に変化させてもよい。 Further, the SW frequency fsw and the control amount (gain Gain) may be changed so as to have various waveforms such as a trapezoidal waveform and a rectangular waveform. For example, the SW frequency fsw may be changed to a rectangular wave shape that is inverted every 1/8 cycle (45 °).
また、上記第4実施形態では、SW周波数fswが低い期間は、SW周波数fswが高い期間より長く設定されている。これに代えて、SW周波数fswが低い期間が、SW周波数fswが高い期間より短くなるように、SW周波数fswを変化させる台形波を設定してもよい。このような設定は、交流出力のピークおよびボトム付近におけるスイッチング損失および歪みと、交流出力のゼロクロス付近におけるスイッチング損失および歪みとのどちらを重要視するかに応じて調節することができる。 In the fourth embodiment, the period in which the SW frequency fsw is low is set longer than the period in which the SW frequency fsw is high. Instead, a trapezoidal wave that changes the SW frequency fsw may be set so that the period in which the SW frequency fsw is low is shorter than the period in which the SW frequency fsw is high. Such a setting can be adjusted depending on whether switching loss and distortion near the peak and bottom of the AC output or switching loss and distortion near the zero cross of the AC output are regarded as important.
上記実施形態では、制御装置8は、電圧のみをフィードバック制御したが、電流もフィードバック制御してもよい。例えば、制御装置8は、交流電圧と交流電流力率改善制御部を備えることができる。
In the above embodiment, the
1 電力変換装置、 2 電力システム、 3 直流電源、 4 交流負荷、
5 直流端、 6 交流端、 7 電力回路、 8 制御装置、
11 直流フィルタ回路、 12 インバータ回路、
13 リアクトル回路、 14 交流フィルタ回路、 15 電流センサ
21 指令値設定部、 22 周波数設定部、 23 フィードバック制御部、
24、224 ゲイン設定部、 25 比較部、 26 駆動部。
1 power converter, 2 power system, 3 DC power supply, 4 AC load,
5 DC terminal, 6 AC terminal, 7 power circuit, 8 control device,
11 DC filter circuit, 12 inverter circuit,
13 reactor circuit, 14 AC filter circuit, 15
24, 224 Gain setting unit, 25 comparison unit, 26 drive unit.
Claims (5)
前記交流出力が正弦波となるように前記インバータ回路をフィードバック制御する制御装置(8)とを備え、
前記制御装置は、
前記交流出力の山部および谷部における前記スイッチング周波数を、前記交流出力のゼロクロス付近における前記スイッチング周波数より低く設定する周波数設定部(22)を備え、
前記周波数設定部は、前記交流出力の変化に同期して台形波状に前記スイッチング周波数を設定し、
前記台形波形は、前記スイッチング周波数が最高値の近傍にある期間において、上に向けて凸となる波形を与えられていることを特徴とする電力変換装置。 An inverter circuit (12) for converting a DC power into an AC power by switching driving a plurality of switching elements (Tr1-Tr4) at a predetermined switching frequency and supplying an AC output;
A control device (8) that feedback-controls the inverter circuit so that the AC output is a sine wave;
The controller is
A frequency setting unit (22) for setting the switching frequency at the peak and valley of the AC output lower than the switching frequency near the zero cross of the AC output ;
The frequency setting unit sets the switching frequency in a trapezoidal shape in synchronization with the change in the AC output,
The trapezoidal waveform, the time period in the vicinity of the switching frequency is the highest value, the power conversion apparatus characterized that you have given waveform tapering toward the top.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130483A JP6379730B2 (en) | 2014-06-25 | 2014-06-25 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130483A JP6379730B2 (en) | 2014-06-25 | 2014-06-25 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016010258A JP2016010258A (en) | 2016-01-18 |
JP6379730B2 true JP6379730B2 (en) | 2018-08-29 |
Family
ID=55227470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014130483A Expired - Fee Related JP6379730B2 (en) | 2014-06-25 | 2014-06-25 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379730B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018066176A1 (en) * | 2016-10-04 | 2018-04-12 | 住友電気工業株式会社 | Power conversion device and current distortion reduction method |
JP6690498B2 (en) * | 2016-10-31 | 2020-04-28 | 株式会社豊田自動織機 | In-vehicle electric compressor |
US10938306B2 (en) | 2017-04-05 | 2021-03-02 | Panasonic Intellectual Property Management Co., Ltd. | Laser driving power source |
KR20200061837A (en) * | 2018-11-26 | 2020-06-03 | 엘지전자 주식회사 | Photovoltaic module |
JP7178163B2 (en) * | 2018-12-14 | 2022-11-25 | ニチコン株式会社 | power converter |
JP7249268B2 (en) * | 2019-12-05 | 2023-03-30 | ニチコン株式会社 | storage system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152119A (en) * | 1984-08-21 | 1986-03-14 | 三菱電機株式会社 | Power source |
US7639518B2 (en) * | 2006-04-26 | 2009-12-29 | Nissan Motor Co., Ltd. | Device and method for controlling power converting device |
JP5239234B2 (en) * | 2006-10-16 | 2013-07-17 | 日産自動車株式会社 | Power conversion device and power conversion method |
JP2011109739A (en) * | 2009-11-13 | 2011-06-02 | Hitachi Ltd | Power conversion apparatus |
JP2013247739A (en) * | 2012-05-24 | 2013-12-09 | Fujitsu General Ltd | Motor drive |
-
2014
- 2014-06-25 JP JP2014130483A patent/JP6379730B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016010258A (en) | 2016-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6379730B2 (en) | Power converter | |
JP5212491B2 (en) | Power converter | |
JP6503277B2 (en) | Controller and AC motor drive | |
JP5803945B2 (en) | Power converter | |
JP6566105B2 (en) | Power converter | |
JP5939096B2 (en) | Power converter | |
US11218107B2 (en) | Control device for power converter | |
JP6521131B1 (en) | Power converter | |
WO2014049779A1 (en) | Power conversion device | |
JP2016208820A (en) | Offset voltage generator of three-phase inverter and three-phase inverter control device | |
JP5029315B2 (en) | Motor drive system | |
JP2014197945A (en) | Power conversion device and motor drive device having the same | |
JP5538481B2 (en) | Power conversion device, motor drive control device, blower, compressor, and refrigerated air conditioner | |
WO2015052743A1 (en) | Electrical power converter | |
Izadinia et al. | Optimized current control of vienna rectifier using finite control set model predictive control | |
KR102416374B1 (en) | Apparatus for controlling dc link voltage in power cell of medium voltage inverter | |
Singh et al. | Performance analysis of AC-DC power converter using PWM techniques | |
CN211127644U (en) | Variable-current control device and motor | |
JP2006280063A (en) | Controller of ac/ac direct power converter | |
Mirazimi et al. | Space vector PWM method for two-phase three-leg inverters | |
JP4517762B2 (en) | Switching control method, rectifier, and drive system | |
JP6440067B2 (en) | Power converter | |
CN111819781B (en) | Rectifying circuit device | |
Riedemann et al. | A resonant current control of an open-end winding induction motor fed by an indirect matrix converter | |
JP6695028B2 (en) | Rectifier circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |