JP6364847B2 - 主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム - Google Patents
主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム Download PDFInfo
- Publication number
- JP6364847B2 JP6364847B2 JP2014057065A JP2014057065A JP6364847B2 JP 6364847 B2 JP6364847 B2 JP 6364847B2 JP 2014057065 A JP2014057065 A JP 2014057065A JP 2014057065 A JP2014057065 A JP 2014057065A JP 6364847 B2 JP6364847 B2 JP 6364847B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- instruction
- information
- unauthorized
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
図1は、第1の実施形態に係る主記憶アクセス制御システム1の構成を概念的に示すブロック図である。本実施形態に係る主記憶アクセス制御システム1は、主記憶アクセス制御装置10、主記憶装置20、CPU(Central Processing Unit)30、IO(Input Output)コントローラ40、外部情報処理装置50、及び、システムバス60を有する。これら構成要素のうち、外部情報処理装置50を除く構成要素は、例えば、サーバ装置等の情報処理装置に内蔵されている。尚、主記憶アクセス制御システム1は、CPU30、IOコントローラ40、及び、外部情報処理装置50を、それぞれ、複数有してもよい。
を格納している。
図6は第2の実施形態の主記憶アクセス制御装置70の構成を概念的に示すブロック図である。
上述した各実施形態において図1、及び、図6に示した各部は、専用のHW(HawdWare)(電子回路)によって実現することができる。また、少なくとも、不正アクセス定義情報記憶部11及び記憶部71における記憶制御機能、検出部12及び72、及び、実行制御部13及び73は、ソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図7を参照して説明する。
10 主記憶アクセス制御装置
11 不正アクセス定義情報記憶部
110 不正アクセス定義情報
111 エントリ
112 オフセットアドレス
113 領域サイズ
114 バスマスター
115 アクセス種別
12 検出部
13 実行制御部
130 ログ情報
131−1乃至n ログエントリ
1311−1 タイムスタンプ
1312−1 アクセス種別
1313−1 バスマスター
1314−1 アドレス
1315−1 データ
20 主記憶装置
200 主記憶装置アドレス空間
201 プログラムコード領域
202 制御データ格納領域
203 データ領域
30 CPU
40 IOコントローラ
50 外部情報処理装置
60 システムバス
70 主記憶アクセス制御装置
71 記憶部
710 不正アクセス定義情報
72 検出部
73 実行制御部
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク
905 通信インタフェース
906 バス
907 記憶媒体
908 リーダライタ
909 入出力インタフェース
Claims (6)
- 主記憶装置に対する読み出しアクセスあるいは書き込みアクセスを表すアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶可能な記憶手段と、
前記主記憶装置に対して発行された前記アクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記アクセス命令が不正アクセスであることを検出する検出手段と、
前記検出手段が前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令の実行を中止する実行制御手段と、
を備え、
前記実行制御手段は、前記検出手段が前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令が包含する前記命令情報を、ログ情報として出力し、
前記ログ情報は、前記書き込みアクセスを表す前記アクセス命令による前記主記憶装置に対する書き込みデータを含む、
主記憶アクセス制御装置。 - 前記記憶手段は、前記アクセス命令がアクセスする前記主記憶装置におけるアドレス領域を示す、不正アクセスアドレス領域が示す値を記憶し、
前記検出手段は、前記命令情報が包含するアクセスアドレスが示す値が、前記不正アクセスアドレス領域に含まれていることを検出する、
請求項1に記載の主記憶アクセス制御装置。 - 前記記憶手段は、前記アクセス命令を発行した発行元を識別可能な識別子を、前記不正アクセスアドレス領域が示す値と関連付けた、前記不正アクセス定義情報を記憶し、
前記検出手段は、前記命令情報が包含するアクセスアドレスが示す値が、前記不正アクセスアドレス領域に含まれる場合に、前記命令情報が包含する前記識別子が、前記不正アクセスアドレス領域に関連づけられた前記識別子に含まれていることを検出する、
請求項2に記載の主記憶アクセス制御装置。 - 請求項1乃至3のいずれかに記載の主記憶アクセス制御装置と、前記主記憶装置と、を有する、主記憶アクセス制御システム。
- 情報処理装置によって、
主記憶装置に対する読み出しアクセスあるいは書き込みアクセスを表すアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶手段に記憶し、
前記主記憶装置に対して発行された前記アクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記アクセス命令が不正アクセスであることを検出し、
前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令の実行を中止し、
前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令が包含する前記命令情報を、ログ情報として出力し、
前記ログ情報は、前記書き込みアクセスを表す前記アクセス命令による前記主記憶装置に対する書き込みデータを含む、
主記憶アクセス制御方法。 - 主記憶装置に対する読み出しアクセスあるいは書き込みアクセスを表すアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を、記憶手段に記憶する記憶処理と、
前記主記憶装置に対して発行された前記アクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記アクセス命令が不正アクセスであることを検出する検出処理と、
前記検出処理が前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令の実行を中止する実行制御処理と、
をコンピュータに実行させ、
前記実行制御処理は、前記検出処理が前記アクセス命令が不正アクセスであることを検出した場合に、前記アクセス命令が包含する前記命令情報を、ログ情報として出力し、
前記ログ情報は、前記書き込みアクセスを表す前記アクセス命令による前記主記憶装置に対する書き込みデータを含む、
主記憶アクセス制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057065A JP6364847B2 (ja) | 2014-03-19 | 2014-03-19 | 主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057065A JP6364847B2 (ja) | 2014-03-19 | 2014-03-19 | 主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015179447A JP2015179447A (ja) | 2015-10-08 |
JP6364847B2 true JP6364847B2 (ja) | 2018-08-01 |
Family
ID=54263429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014057065A Active JP6364847B2 (ja) | 2014-03-19 | 2014-03-19 | 主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6364847B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002055851A (ja) * | 2000-08-10 | 2002-02-20 | Himacs Ltd | コンピュータシステムにおける不正なメモリアクセスを検出する監視方法及びそのプログラム並びにその記録媒体 |
JP2004334410A (ja) * | 2003-05-06 | 2004-11-25 | Hitachi Ltd | 情報処理装置及びプロセッサ |
JP2008123031A (ja) * | 2006-11-08 | 2008-05-29 | Toyota Motor Corp | 共有メモリ管理装置及び該装置を備えたマルチプロセッサシステム |
JP2010134747A (ja) * | 2008-12-05 | 2010-06-17 | Fuji Xerox Co Ltd | 画像処理装置 |
-
2014
- 2014-03-19 JP JP2014057065A patent/JP6364847B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015179447A (ja) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6516870B2 (ja) | プログラム命令を安全に実行する方法及び該方法用プログラム | |
JP5699213B2 (ja) | 不正なモード変更の操作 | |
CN105637486B (zh) | 内存完整性检查 | |
US9262631B2 (en) | Embedded device and control method thereof | |
US20070113291A1 (en) | Method for administrating the function access | |
WO2017177801A1 (zh) | 一种实现操作系统完整性保护的方法和装置 | |
US20170364679A1 (en) | Instrumented versions of executable files | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
JP2014518582A (ja) | Dllインジェクション機能を持つコンピュータ装置及びdllインジェクション方法 | |
US11188321B2 (en) | Processing device and software execution control method | |
WO2015164576A1 (en) | Method for completing a secure erase operation | |
JP2005316599A (ja) | 割込制御装置 | |
US8972745B2 (en) | Secure data handling in a computer system | |
JP5392263B2 (ja) | 情報処理装置及びそのメモリ保護方法 | |
JP2016537730A (ja) | 割り付けられていないメモリ、または初期化されていないメモリに対するリード・アクセスを検出すること | |
JP6364847B2 (ja) | 主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御プログラム | |
JP2008176608A (ja) | データバックアップ装置及びデータバックアップ方法 | |
EP3246821B1 (en) | Semiconductor device and its memory access control method | |
JP5549810B2 (ja) | プログラム難読化装置、プログラム制御装置、プログラム難読化方法及びプログラム | |
JPS59154700A (ja) | デ−タ処理システム | |
JP7076089B2 (ja) | 記憶装置、ステータス管理方法、及びステータス管理プログラム | |
EP2354995B1 (en) | Software licensing in a virtual computing environment | |
US8042176B2 (en) | Computer readable medium on which is stored a program for preventing the unauthorized use of program data | |
EP3387535B1 (en) | Apparatus and method for software self test | |
JP7341376B2 (ja) | 情報処理装置、情報処理方法、及び、情報処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6364847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |