JP6313291B2 - 生体植え込み型気密性集積回路装置 - Google Patents

生体植え込み型気密性集積回路装置 Download PDF

Info

Publication number
JP6313291B2
JP6313291B2 JP2015516092A JP2015516092A JP6313291B2 JP 6313291 B2 JP6313291 B2 JP 6313291B2 JP 2015516092 A JP2015516092 A JP 2015516092A JP 2015516092 A JP2015516092 A JP 2015516092A JP 6313291 B2 JP6313291 B2 JP 6313291B2
Authority
JP
Japan
Prior art keywords
biocompatible
input
substrate
output device
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015516092A
Other languages
English (en)
Other versions
JP2015521790A (ja
Inventor
ブライアン アール． スミス
ブライアン アール． スミス
ティルネルベリ エス． スリラム
ティルネルベリ エス． スリラム
ブライアン エル． マクラフリン
ブライアン エル． マクラフリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Charles Stark Draper Laboratory Inc
Original Assignee
Charles Stark Draper Laboratory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Charles Stark Draper Laboratory Inc filed Critical Charles Stark Draper Laboratory Inc
Publication of JP2015521790A publication Critical patent/JP2015521790A/ja
Application granted granted Critical
Publication of JP6313291B2 publication Critical patent/JP6313291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/37205—Microstimulators, e.g. implantable through a cannula
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/375—Constructional arrangements, e.g. casings
    • A61N1/3756—Casings with electrodes thereon, e.g. leadless stimulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electrotherapy Devices (AREA)
  • Prostheses (AREA)

Description

関連特許出願の相互参照
本願は、その全体が参照により本明細書に組み入れられる、2012年6月6日に出願された米国特許非仮出願第13/490,189号、発明の名称「Bio-implantable Hermetic Integrated Ultra High Density Device」の恩典を主張する。
発明の分野
一般的に、本発明は、生体適合性気密性集積化超高密度(iUHD)集積回路に基づく装置を組み立てるためのシステムおよび方法に関する。
発明の背景
標準的な植え込み型医療装置は典型的にはプリント回路基板に表面実装され、生体に適合する容積で、通常、チタンの入れ物に入れられる。これらの装置はかさばり、身体に対して侵襲性であることが多い。植え込み型医療装置を伴う外科手術は合併症を起こしやすく、患者にリスク、例えば、感染症、アレルギー反応、腫脹、挫傷、出血、装置付近の血管または神経への損傷、または装置の拒絶反応さえも呈する。植え込み型装置が大きな時に、このような合併症のリスクは甚大になる場合がある。従って、これらのリスクを小さくするために小さな生体適合性植え込み型装置を有することが望ましい。さらに、小さな生体適合性植え込み型装置があると移植場所の選択の幅が広がる。大きなインプラントが収まらない部位または高いリスクで合併症を生じさせる部位に小さな植え込み型装置を挿入することができる。
概要
本明細書において開示されたシステムは植え込み型生体適合性集積回路装置を含む。前記装置は、凹みを有する基板を含む。少なくとも1つの生体適合性電気接点を含む入出力装置が凹みの中で基板と連結される。入出力装置の一部の上に生体適合性気密性絶縁体材料の層が付着される。生体適合性材料、例えば、チタンの封止層が、入出力装置の一部を含む植え込み型装置の少なくとも一部を封止する。封止層は、生体適合性でない植え込み型装置の実質的に全ての表面を封止する。入出力装置の少なくとも1つの生体適合性電気接点は封止層を通り抜けて露出される。封止層および生体適合性気密性絶縁体材料の層は少なくとも1つの露出した生体適合性電気接点を取り囲む気密シールを形成する。
1つの実施形態において、入出力装置は、移植部位に関連した電気信号を生成する、送信する、受信する、および/または処理するように構成されている。入出力装置は、薄厚化されたダイを含んでもよい。ダイは、例えば、入出力装置の表面が基板の表面と同一平面上になるように薄厚化されてもよい。
絶縁体層は、様々な実施形態において、ダイアモンド、ルビー、セラミック、パリレン、サファイア、アルミナ、ガラス、またはそれらの組み合わせを含んでもよい。絶縁層は一部の実施形態において電気的に絶縁している。
一部の実施形態において、植え込み型装置は、基板の中に形成された第2の凹みの中で連結された第2の装置を含む。封止層の内部に封止された相互接続が入出力装置を第2の装置に電気的および通信可能に連結する。加えて、または代替的に、植え込み型装置は、封止層の内部で封止された、または封止層の外側で入出力装置に連結された、アンテナおよび/または誘導コイルを含んでもよい。
本明細書において開示された方法は、植え込み型生体適合性集積回路装置を製造するための方法を含む。凹みを有する基板が提供され、少なくとも1つの生体適合性電気接点を備える入出力装置が凹みの中で基板に連結される。生体適合性気密性絶縁体が、例えば、PECVD、LPCVD、または類似プロセスを用いて入出力装置の一部に適用される。例えば、スパッタリングまたは原子層堆積プロセスを用いて封止材料を付着させることによって、入出力装置の一部を含む植え込み型装置の少なくとも一部が生体適合性材料の封止層で封止される。気密シールが、少なくとも1つの露出される生体適合性電気接点を取り囲んで封止層と生体適合性気密性絶縁体材料の層との間で保たれるように、入出力装置の少なくとも1つの生体適合性電気接点が封止層を通り抜けて露出している。
一部の実施形態において、さらなる入出力装置が基板の中の他の凹みに連結される。封止層を適用した後に、基板は複数の別個の生体適合性植え込み型装置となるようにシンギュレーションされる。
ある特定の実施形態において、前記方法は、第2の装置を基板の中の第2の凹みに連結する工程、ならびに植え込み型装置の一部を封止する前に第2の装置を入出力装置に電気的および通信可能に連結する工程を含む。
[本発明1001]
凹みが中に形成されている基板;
該凹みの中で基板に連結された、少なくとも1つの生体適合性電気接点を備える入出力装置;
入出力装置の一部の上に付着された生体適合性気密性絶縁体材料の層;
植え込み型装置の少なくとも一部を封止する生体適合性材料の封止層であって、
入出力装置の該少なくとも1つの生体適合性電気接点が封止層を通り抜けて露出しており、かつ
封止層および生体適合性気密性絶縁体材料の層が、該少なくとも1つの露出した生体適合性電気接点の周囲に気密シールを形成する、
封止層
を備える、植え込み型生体適合性集積回路装置。
[本発明1002]
入出力装置が、薄厚化されたダイを含む、本発明1001の装置。
[本発明1003]
基板内部に形成された第2の凹みの中で連結された第2の装置;ならびに
入出力装置を第2の装置に電気的および通信可能に連結する、封止層の内部で封止された相互接続
をさらに備える、本発明1001の装置。
[本発明1004]
入出力装置が、移植部位に関連した電気信号を生成する、送信する、受信する、および/または処理するように構成されている、本発明1001の装置。
[本発明1005]
生体適合性材料の封止層がチタンを含む、本発明1001の装置。
[本発明1006]
封止層が電気的に絶縁している、本発明1001の装置。
[本発明1007]
生体適合性気密性絶縁体が、ダイアモンド、ルビー、セラミック、パリレン、サファイア、アルミナ、ガラス、またはそれらの組み合わせを含む、本発明1001の装置。
[本発明1008]
封止層の外側で入出力装置に連結された、アンテナおよび誘導コイルのうちの少なくとも1つを備える、本発明1001の装置。
[本発明1009]
封止層の内部で封止された、アンテナおよび誘導コイルのうちの少なくとも1つを備える、本発明1001の装置。
[本発明1010]
入出力装置の少なくとも1つの表面が、基板の対応する表面と実質的に同一平面上にある、本発明1001の装置。
[本発明1011]
封止層が、生体適合性でない、植え込み型装置の実質的に全ての表面を封止する、本発明1001の装置。
[本発明1012]
基板の内部に形成された凹みを有する基板を提供する工程;
少なくとも1つの生体適合性電気接点を備える入出力装置を該凹みの中で基板に連結する工程;
生体適合性気密性絶縁体を入出力装置の一部に適用する工程;
入出力装置を含む植え込み型装置の少なくとも一部を生体適合性材料の封止層で封止する工程;および
気密シールが、少なくとも1つの露出される生体適合性電気接点を取り囲んで封止層と生体適合性気密性絶縁体材料の層との間で保たれるように、入出力装置の該少なくとも1つの生体適合性電気接点を封止層を通り抜けて露出させる工程
を含む、植え込み型生体適合性集積回路装置を製造する方法。
[本発明1013]
入出力装置が、薄厚化されたダイを含む、本発明1012の方法。
[本発明1014]
第2の装置を、基板の内部に形成された第2の凹みの中で連結する工程;ならびに
植え込み型装置の一部を封止する前に、入出力装置を第2の装置に電気的および通信可能に連結する工程
をさらに含む、本発明1012の方法。
[本発明1015]
入出力装置が、移植部位に対応する電気信号を生成する、送信する、受信する、および/または処理するように構成されている、本発明1012の方法。
[本発明1016]
生体適合性材料の封止層がチタンを含む、本発明1012の方法。
[本発明1017]
植え込み型装置を封止する前に、基板に連結された入出力装置および第2の装置のうちの少なくとも1つと連通した、アンテナおよび誘導コイルのうちの少なくとも1つを形成する工程を含む、本発明1012の方法。
[本発明1018]
封止する工程の後に、アンテナおよび誘導コイルのうちの少なくとも1つを、封止層を通り抜けて露出している入出力装置の生体適合性電気接点に連結する工程を含む、本発明1012の方法。
[本発明1019]
生体適合性気密性絶縁体が、ダイアモンド、ルビー、セラミック、パリレン、サファイア、アルミナ、ガラス、またはそれらの組み合わせを含む、本発明1012の方法。
[本発明1020]
基板を生体適合性材料の封止層で封止する工程が、スパッタリングまたは原子層堆積を用いて生体適合性材料を基板上に付着させることを含む、本発明1012の方法。
[本発明1021]
生体適合性気密性絶縁体を適用する工程が、プラズマ化学気相成長または低圧化学気相成長によって絶縁体を入出力装置の一部に適用することを含む、本発明1012の方法。
[本発明1022]
第2の入出力装置を第2の凹みの中で基板に連結する工程、および
複数の別個の植え込み型装置を形成するように基板をシンギュレーションする工程
をさらに含む、本発明1012の方法。
本発明の例示的な態様による生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の前面の一部の透視図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の一部の拡大断面図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の前面の透視図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による図1のiUHD装置において使用するのに適した別のI/Oチップ実装の断面図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による例示的な生体植え込み型気密性iUHD装置のさらなる例の断面図である。 本発明の例示的な態様による例示的な生体植え込み型気密性iUHD装置のさらなる例の断面図である。 本発明の例示的な態様による例示的な生体植え込み型気密性iUHD装置のさらなる例の断面図である。 本発明の例示的な態様による例示的な生体植え込み型気密性iUHD装置のさらなる例の断面図である。 本発明の例示的な態様による生体植え込み型気密性iUHD装置を製造するための方法のフローチャートである。 本発明の例示的な態様による製作プロセスの一部の間の2つの生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による製作プロセスの一部の間の2つの生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による製作プロセスの一部の間の2つの生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による製作プロセスの一部の間の2つの生体植え込み型気密性iUHD装置の断面図である。 本発明の例示的な態様による体内に移植された生体植え込み型気密性iUHD装置の図である。
詳細な説明
本発明を全面的に理解できるようにするために、植え込み型医療装置の超小型化を容易にする、生体適合性気密性iUHD装置を含むある特定の例示的な態様を今から説明する。しかしながら、本明細書に記載のシステムおよび方法は、扱われている用途に適するように適合および改変することができ、他の適切な用途において使用することができ、このような他の追加および改変がその範囲から逸脱しないことが当業者により理解されるだろう。
図1A〜1Cは、本発明の例示された態様による生体植え込み型気密性iUHD装置102またはその一部の様々な図を図示する。図1Aは、生体植え込み型気密性iUHD装置102の断面図100aである。図1Bは、生体植え込み型気密性iUHD装置の前面の一部の透視図100bである。図1Cは、図1Bに図示した一部と同様の、生体植え込み型気密性iUHD装置の一部の拡大断面図100cである。
今から図1A〜1Cを見ると、生体植え込み型気密性iUHD装置102は、2つの集積回路(IC)装置112および114ならびに第3のチップであるI/Oチップ110を含み、生体適合性電子フィードスルー、おそらくICは、基板118および封止層130に埋め込まれる。基板118は強固であり、ガラス、セラミック、またはケイ素(Si)などの材料から形成される。基板118の中には、3つのIC装置を収容するために3つの凹み(または空洞)が形成されている。IC装置110、112、および114は、従来の電子モジュールより容積がかなり小さくなるように薄厚化されていてもよいダイを含む高密度電子モジュールであるiUHD装置でもよいが、iUHD装置である必要はない。米国特許第8,017,451号、米国特許出願第13/222,764号、および米国特許出願第12/407,252号は様々なiUHD装置およびこれらを製造するための方法について詳細に説明し、参照により本明細書に組み入れられる。
IC装置110、112、および114は異なる高さおよび形状を有し、凹みの寸法は、それぞれのIC装置に合うように適切な大きさに調整される。絶縁材料116、例えば、埋め込み用樹脂誘電材料、例えば、二酸化ケイ素または半導体産業において一般的に用いられる任意の適切な誘電材料が、基板に対するIC装置の位置を維持し、対応する凹みに残っている余分な空間を塞ぐために、それぞれのIC装置を取り囲む。IC装置の上部部分は基板118の上部縁端部において同一平面上である。基板および/またはIC装置の寸法は一辺が約1mm〜40mmである。図1Aにおいて、凹みは基板118の厚さ全体を貫通している。しかしながら、凹みは基板の厚さの一部しか貫通していなくてもよい。凹みは、IC装置の位置を十分に支えるように任意の適切な形状およびサイズをとってもよいことが当業者に理解されるだろう。
IC装置110、112、および114は電気信号を受信する、処理する、生成する、および/または送信するように構成されている。例えば、IC装置は、複数の装置のパッケージ化されたアセンブリ(例えば、気密パッケージ化されたセンサおよび/または微小電気機械システム(MEMS)装置)、マイクロコントローラ、中央演算処理装置、またはセンサもしくはコンピュータなどの様々な電子部品において利用される別のタイプのチップを含んでもよい。信号は、生物系内のある部位で記録され、処理のために装置102に送信される生理学的信号でもよい。または、信号は、装置102によって生成され、刺激のために生物系内のある部位に送信されてもよい。または、信号は、身体の外側にある装置、例えば、医療モニタリング装置から生じてもよく、身体の外側にある装置に送信されてもよい。
装置102は、装置102の全ての露出した部分が生体適合性になるように生物系の中に移植されるように設計されている。(I/Oチップ110の上部部分を除く)装置102全体が生体適合性材料、例えば、チタン(Ti)、セラミック、金属、ポリマー、または植え込み型装置を収容するために一般的に用いられる他の材料で作られた密閉封止された封止層130によって封止される。一般的に、装置102または本明細書に記載の任意の植え込み型装置の任意の露出した部分が生体適合性材料から形成されるか、または生体適合性材料でコーティングされる。
図1Bの透視図100bは、図1Aに示した装置102にあるI/Oチップ110の上部部分を示す。図1Bに示したように、I/Oチップ110の上部部分は外部環境に露出しており、I/Oチップ110の露出した前面は生体適合性材料から形成されるか、または生体適合性材料でコーティングされる。IC装置112および114は封止層130で完全に封止されている。これは、I/Oチップ110とは対照的に、外部生物学的環境に対して露出しているIC装置112および114の部分はないことを意味する。
I/Oチップ110は、電気信号を受信および送信することによって、装置102と周囲の生物系および/または生物系の外側にある装置との間で通信を提供する入出力(I/O)IC装置である。I/Oチップ110の基板はそれ自体が生体適合性であるか、基板の露出した表面が生体適合性材料でコーティングされる。図1Bにおいて、5つの端子126が外部環境に対して露出しており、生体適合性導電材料、例えば、白金(Pt)、金(Au)、Ti、それらの合金、または植え込み型医療装置において一般的に用いられる他の任意の適切な生体適合性導電材料で作られる。端子126は、I/Oチップ110の上部と生体適合性気密性絶縁体128の層との間で密閉封止される。気密シールは、分子(固体、液体、および気体を含む)が生物学的環境と装置102の内部との間を透過できないことを確かなものにする。生体適合性気密性絶縁体128は、ダイアモンド、ルビー、セラミック、パリレン、サファイア、アルミナ、ガラスなどの誘電材料を含み、プラズマ化学気相成長(PECVD)または低圧化学気相成長または類似プロセスを用いて付着され得る。
相互接続120a〜120c(一般的に、相互接続120)は、IC装置の上部において端子111a〜111f(一般的に、端子111)の間で接続を形成することによって2つ以上のIC装置を互いに電気的および通信可能に連結する。相互接続120および端子111は、導電材料、例えば、銅(Cu)または半導体産業において一般的に用いられる任意の適切な導電材料を含む。または、相互接続120の一部または全ては、光導波路およびIC装置を横断する光通信を容易にする他の光学部品から形成される。図1Aおよび図1Cの拡大断面図100cにおいて、誘電材料134は導電材料を隔て、相互接続120間の絶縁を提供する。前述したように、装置102は、密閉封止された生体適合性材料130によって封止されるので、相互接続120、端子111、および誘電材料134に含まれる材料は生体適合性である必要はない。
一部の態様において、装置102の露出した部分が生体適合性材料を含むのであれば、装置102の表面または表面の一部にある生体適合性封止層130は必要とされない。例えば、図1Aに示した封止層130の側壁が不要になるように、基板118は生体適合性材料から形成されてもよい。同様に、絶縁材料116も生体適合性材料から形成されるのであれば、装置102の後面は底部封止層130を必要としない場合がある。
一部の態様において、さらなる装置が装置102に含まれる。この場合、これらの装置を収容するために、さらなる凹みが形成され、さらなる相互接続が異なる装置にまたがって電気的なおよび通信可能な連結を提供する。例えば、さらなるIC装置は、受信した信号および/または生成した信号をさらに処理するように構成されてもよい。別の例では、装置102に電力を供給する電源、例えば、薄膜電池が凹みの中で基板に連結されてもよい。別の例では、装置102は、電磁気力または通信を提供する誘導コイルを用いて電源が供給されてもよい。一部の態様において、装置102にはIC装置が1つまたは2つしか含まれない。I/Oチップ110が装置102にある唯一のIC装置であれば、I/Oチップ110は信号の受信、処理、生成、および/または送信の組み合わせを行う。装置102に任意の数のIC装置が含まれてもよいことが当業者に理解されるだろう。
一部の態様において、装置102は、周囲組織、例えば、心臓モニターからの信号を受信することしかしないモニタリング装置であり、刺激のための信号を送信しない。他の態様において、装置102は刺激のために周囲組織に信号を送信することしかしないか、または1つもしくは複数の外部装置に信号を送信することしかせず、信号を受信しない。他の態様において、装置102は、生物系のある部位または1つもしくは複数の外部装置において信号を受信および送信する両方の機能を果たす。
一部の態様において、図1Bに図示したように装置102はアンテナ138を含む。アンテナ138はI/Oチップ110の露出した前面の一部の端から端まで延びる。アンテナ138は無線信号を受信および送信するように構成されており、装置102と外部装置との間の無線通信を可能にする。一部の医療用インプラントではワイヤの使用を減らすことによって、装置102が体内に留置される場所の選択においてさらに大きな自由が可能になる。例えば、電気接点をある特定の場所に留置することが望ましい場合があるが、この場所の近くにワイヤを留置することが重大なリスクを呈するだろう。この場合、無線信号を用いてデータを送信および受信することが有益であろう。他の態様において、装置102はアンテナを含まず、装置102と生物学的環境との間の全ての通信は端子126に接続された有線接続を介して行われる。
一部の態様において、I/Oチップ110は、図1Cに図示したように論理回路が全く無い簡単な基板である。すなわち、I/Oチップ110は、この場合、単なる外部環境へのアクセスポートとして考えられる。この場合、端子126はI/Oチップ110の基板の表面に形成され、他の装置に通じる相互接続120と直接、電気的および通信可能に連結される。他の態様において、I/Oチップ110は、受信信号および/または送信信号を処理するための回路を含む。例えば、I/Oチップ110は、信号をアンテナ138に出力する前に適切な搬送周波数で信号を変調してもよく、他の装置からの受信信号を復調してデータまたは命令を抜き取ってもよい。
図2Aおよび2Bはそれぞれ、生体植え込み型気密性iUHD装置の一部に適した別の実施形態の上から下に見た断面図である。今から図2A〜2Bを見ると、生体植え込み型気密性iUHD装置202の一部は、絶縁材料216および基板218によって囲まれたIC装置212を含む。この構成では、端子226が基板218の前面の外周部に形成され、基板218と生体適合性気密性絶縁体228の層との間で密閉封止される。分かりやすくするために、端子226とIC装置212との間に接続を形成する相互接続、誘電材料の層、および生体適合性材料の封止層を図200aに示していない。これらの部品を図200bの断面図に表示した。相互接続220aおよび220bは、IC装置212の前面において2つの端子226を端子211aおよび211bに電気的および通信可能に連結する。誘電材料234は相互接続220と他の前面材料との間に絶縁を提供し、封止層230は装置202の一部を生体適合性材料で覆う。装置202は、封止層230が基板の残りを封止するのに必要とされないように生体適合性材料(例えば、ケイ素)で作られた基板218を含む。
一部の態様において、誘電材料234は、図200bにある封止層230の上部層が不要になるように生体適合性である。同様に、絶縁材料216は生体適合性でもよく、それによって図200bでは封止層230の底部層が不要になる。または、誘電材料234、絶縁材料216、および基板218は生体適合性材料を含まなくてもよく、それによって装置202のこれらの部分を取り囲む封止層が必要となる。
図2Cは、図1のiUHD装置における使用に適した別のI/Oチップ実装の断面図である。装置203が、装置203の後面に形成された相互接続220cを介してIC装置212に連結される、さらなるIC装置214を含むこと以外には、装置203の部品は装置202と同じ部品を含む。相互接続220cは誘電材料234の層によって絶縁される。装置203の後面において相互接続の形成を容易にするために、装置203に含まれるIC装置212および214はI/Oチップ210と同じ深さを有するように選択される。さらに、I/Oチップ210およびIC装置212および214が装置203に連結された後、基板218の後面は、I/Oチップ210ならびにIC装置212および214の端子と同一平面上になるように薄厚化される。または、I/Oチップ210ならびに/またはIC装置212および214のダイは、基板218およびI/Oチップ110と実質的に同じ深さまたは厚さを有するように薄厚化されてもよい。図200cの左側および/もしくは右側に、または図2Cの平面の外側から、もしくは内側から、さらなるIC装置が装置に含まれてもよい。
図3A〜3Bは、別の生体植え込み型気密性iUHD装置の実施形態の断面図である。図3Aの装置302は、IC装置110、112、および114の前面に配置された端子111を有する代わりに端子311a〜311fがIC装置の後面に配置される以外は図1Aの装置102と同様である。さらに、装置の上部に配置された相互接続120を有する代わりに、相互接続320が装置302の後面の近くに配置される。相互接続320の間に絶縁を提供する誘電材料334も装置302の後面の近くに配置される。
装置302の後面において相互接続の形成を容易にするために、装置302に含まれるIC装置112および114はI/Oチップ110と同じ深さを有するように選択される。さらに、I/Oチップ110ならびにIC装置112および114が装置302に連結された後、基板118の後面は、I/Oチップ110ならびにIC装置112および114の端子と同一平面上になるように薄厚化される。または、I/Oチップ110ならびに/またはIC装置112および114のダイは、基板118と実質的に同じ深さまたは厚さを有するように薄厚化されてもよい。図300aの左側および/もしくは右側に、または図300aの平面の外側から、もしくは内側から、さらなるIC装置が装置に含まれてもよい。
図3Bの装置303は、端子311fの代わりに、(IC装置114の前面に配置された)端子311gが使用される以外は装置302と同様である。相互接続320bは、基板118に形成されたバイアホールを貫通するバイアを介してIC装置110と114との間に接続を形成する。誘電材料134は基板の下および上で相互接続に絶縁を提供する。このような実装により、相互接続が装置303の異なる表面にまたがるようにすることで、さらに複雑な相互接続構造が可能になる。
図4A〜4Dは、例示的な生体適合性植え込み型気密性iUHD装置のさらなる例の断面図である。図4Aの装置402は、装置402が別のアンテナ440を含むこと以外は装置102と同一である。アンテナ440は、無線信号を受信および送信するように構成され、図1Bに関して述べられたようにアンテナ138と同じ機能を果たす。しかしながら、I/Oチップ110の露出した表面の一部の上に延びるのではなく、アンテナ440は装置402の前面上に延びる。一方または両方のアンテナ構成が装置に含まれてもよい。アンテナ440は生体適合性封止層130の外側にあるので、アンテナ440は生体適合性材料から形成されるか、または生体適合性材料でコーティングされる。アンテナ440は装置402とは別々に製作され、装置の製造の残りが完了した後に装置402に連結されてもよい。図4Bの装置403は、装置の外側にあるアンテナ440の代わりにアンテナ442が装置403の内側にあり、誘電材料134によって絶縁されること以外は装置402と同一である。アンテナ440とは対照的に、アンテナ442は装置403の製作プロセス中に製造される。
図4Cの装置404は、アンテナ440の代わりに誘導コイル444が装置404の前面の一部の上に延びていること以外は装置402と同一である。誘導コイル444は適切な外部電磁場の存在下で電流を発生して、誘導結合を介して装置内のエネルギー貯蔵装置、例えば、薄膜電池またはコンデンサを充電する。図4Dの装置405は、装置の外側にある誘導コイル444の代わりに誘導コイル446が装置の内側にあり、誘電材料134によって絶縁されること以外は装置404と同一である。誘導コイル446は誘導コイル444と同じ機能を果たし、装置405の製作プロセス中に製造される。封止層130は、誘導コイル446の動作が実質的に妨げられないように信号が装置405の内部に通過できるほど十分に薄い。
iUHD装置を製造するための様々な方法が米国特許第8,017,451号、米国特許出願第13/222,764号、および米国特許出願第12/407,252号において開示されている。これらのプロセスは、基板118に凹みを形成し、IC装置110、112、および114ならびに誘電材料(例えば、絶縁材料116)を凹みに取り付け、誘電材料134で隔てられた相互接続120を形成するために使用することができる。生体植え込み型気密性iUHD装置102を製造するために、いくつかのさらなる工程が、これらのプロセスに加えられ、以下で説明される。
図5は、本発明の例示的な態様による生体適合性植え込み型気密性iUHD装置を製造するための方法500のフローチャートである。方法500は、凹みを有する基板を提供する工程(工程502)、第1の装置を凹みの中に連結する工程(工程504)、生体適合性気密性絶縁体を第1の装置の一部に付着させる工程(工程506)、基板を生体適合性材料の封止層で封止する工程(工程508)、気密シールを保ちながら第1の装置の少なくとも1つの生体適合性電気接点を露出させる工程(工程510)、および任意で基板を別個の装置へとシンギュレーションする工程(工程512)を含む。
最初に、基板の中に形成された凹みを有する基板を提供する(工程502)。図1Aに関して説明されたように、基板118は、強固な、および/または非導電性の材料、例えば、ガラスまたは半導体、例えば、Siを含む。基板の厚さを貫通する空洞をエッチングすることによって1つまたは複数の凹みが基板118内に形成される。今から図1Aを見ると、最終的に、凹みはIC装置110、112、または114などのIC装置を含む。従って、凹みは、凹みの形状およびサイズがIC装置の寸法に合うようにカスタマイズされるように形成される。
次いで、第1の装置を凹みの中で基板に連結する(工程504)。例えば、第1の装置(例えば、I/Oチップ110)を仮の基板の表面に一時的に取り付ける。これを行うために、図1Aの図中にあるI/Oチップ110の前面が仮の基板の前面と接触するように、I/Oチップ110を垂直方向に反転させてもよい。次いで、凹みがI/Oチップ110と整合し、仮の基板と接触しているI/Oチップ110の表面(図1Aの前面)が基板118の表面(図1Aの前面)と同一平面上になるように、基板118を仮の基板と整合させる。埋め込み用樹脂などの絶縁材料116を凹みの残りの部分に挿入する。熱源を用いて基板に熱を加えて、凹みの中の絶縁材料116を硬化させる。このプロセスによって、空気の空洞が絶縁材料116と凹みの壁との間に、ならびに絶縁材料116とI/Oチップ110との間に残らないことが確かなものとなる。次いで、絶縁材料116は冷めて固化し、従って、I/Oチップ110を基板118にしっかりと取り付ける。次いで、仮の基板を取り除く。他の任意のIC装置(例えば、IC装置112または114)をさらなる凹みの中で基板に取り付けるために、このプロセスを繰り返してもよい。
IC装置を別々に製作することによって、それぞれのIC装置に異なる製造プロセスを使用することが可能になる。さらに、別々に製作することによって、それぞれのIC装置において材料のさらに優れた品揃えを使用することが可能になる。
次いで、第1の装置の一部に気密性生体適合性絶縁材料128の層を付着させる(工程506)。図1Cの装置102の一部の断面図100cは、I/Oチップ110の端子126の上部の絶縁材料128の層を示す。流体が生物学的環境と装置102との間で透過しないように、絶縁材料128とI/Oチップ110との間で端子126を密閉封止する。
基板118を生体適合性材料の封止層130の中に封止する(工程508)。生体適合性封止層はTiなどの生体適合性材料を含み、薄膜付着法、例えば、スパッタリング、原子層堆積、または装置102の表面に薄い材料層を付着させることについて知られている他の任意の技法を使用することによって装置に付着されてもよい。露出される生体適合性電気接点を取り囲む封止層130と生体適合性気密性絶縁体128との間の気密シールを保ちながら、少なくとも1つの生体適合性電気接点(すなわち、端子126)を含むI/Oチップ110の一部を露出させるか、または少なくとも1つの生体適合性電気接点(すなわち、端子126)を含むI/Oチップ110の一部にパターニングする(工程510)。例えば、工程508において付着させた封止層130の一部を標準的なエッチングプロセスを用いて除去することによって、I/Oチップ110に適した部分を露出させてもよい。または、I/Oチップ110の望ましい部分が封止材料と決して接触しないように、工程508において封止層130を付着させる時に、露出していることが望ましいI/Oチップ110の一部は被覆材料で適切に覆われていてもよい。この場合、封止後、被覆材料を適切に除去して、気密シールを保ちながらI/Oチップ110の一部を露出させる。
一部の態様では、複数のIC装置が植え込み型装置に含まれ、導電材料を含む相互接続120を形成して2つの装置間に電気通信を提供することによって第1のIC装置が第2のIC装置に電気的に連結される。相互接続を形成する標準的な方法は半導体産業において周知である。簡単に述べると、相互接続は、薄い誘電材料層を付着させる工程、および相互接続層をつなぐように導電材料の部分が付着される誘電層の適切な場所に穴をエッチングする工程を含む、いくつかの工程において形成される。次いで、導電材料層が誘電層の上部に残り、適切な穴が導電材料で塞がれるように導電材料の層を表面全体に付着させる。次いで、相互接続に含まれない望ましくない材料に対応する余分な導電材料を除去するために、標準的なマスキングおよびエッチングプロセスが用いられる。さらに複雑な相互接続構造、例えば、図1A、2C、3A、および3Bに示した相互接続構造の場合、またはアンテナもしくは誘導コイルの形成を含む構造、例えば、図4Bもしくは4Dに示した構造の場合、望ましい構造が形成されるまで、これらの工程を繰り返す。
一部の態様において、図1Aに示した装置102などの単一の生体適合性iUHD装置は前記のように製造される。または、単一の基板パネルを用いて複数の生体適合性iUHD装置が一度に製造されてもよい。基板パネルはケイ素などの実質的に生体適合性の材料から形成される。図6A〜6Dは、本発明の例示的な態様による、単一の基板パネル618を用いて製造された2つのiUHD装置の図600a〜600dである。図600a〜600dは製作プロセスの異なる段階を図示する。図600aでは、IC装置610aおよび610b、612aおよび612b、ならびに614aおよび614bが、それぞれの装置を形成する凹みの中に既に連結されている。さらに、誘電層634および相互接続620a〜620fが形成されており、IC装置610a〜bの上にある誘電材料634の部分は除去されている。あらゆる所で封止層130で封止された図1Aの装置102とは対照的に、600bの装置は上面および後面に生体適合性材料630の層を含み、生体適合性基板パネル618の側面は露出している。図600cでは、封止層の一部を除去することによって、気密シールを保ちながらIC装置610aおよび610bの一部が露出している。最後に、図600dでは、基板パネル618は2つの別個の装置へとシンギュレーションされる(図5の工程456)。一方の装置はIC装置610a、612a、および614aを含むのに対して、他方の装置はIC装置610b、612b、および614bを含む。
図7は、本発明の例示的な態様による、体内に移植された生体植え込み型気密性iUHD装置102の図700である。図700は身体の心臓750および装置102を含む。装置102は、心臓750の拍動をモニタリングし、同期化を改善するために適宜、電気信号を心臓の一領域に送信する人工ペースメーカーである。
装置102は、身体の心臓750の近くに移植されている生体適合性植え込み型気密性iUHD装置である。電極リード線752aは、心臓750の心室に配置され、心筋の収縮を示す情報を含む電気信号を記録するセンサである。これらの電気信号は、心臓の収縮をモニタリングし、受信信号の異常を調べる装置102に電極ワイヤ754aに沿って送信される。異常(例えば、不規則なパルスまたはパルス間の長時間の遅延)が生じた時に、装置102は電気信号を生成し、電極ワイヤ754bに沿って電極リード線752bに送信する。電極リード線752bは、生成された電気信号を心臓750に送達し、筋肉を収縮させる。従って、装置102は心筋収縮の同期化を調節および改善する。
装置102の用途は人工ペースメーカーに限定されず、神経記録、神経刺激、薬物送達、または植え込み型医療装置の任意の用途に使用され得る。他の例には、蝸牛インプラント、脳インプラント、脊椎インプラント、および網膜インプラントが含まれる。
本発明の様々な態様が本明細書において示され、説明されたが、このような態様は一例としてしか示されないことは当業者に明らかであろう。今や、本発明から逸脱することなく非常に多くの変形、変化、および置換が当業者の心に浮かぶだろう。本発明の実施において本明細書に記載の本発明の態様の様々な代替物が使用され得ることを理解しなければならない。添付の特許請求の範囲は本発明の範囲を規定し、これらの特許請求の範囲の中の方法および構造ならびにこれらの均等物は特許請求の範囲に含まれることが意図される。

Claims (21)

  1. 凹みが中に形成されている基板;
    該凹みの中で基板に連結された、少なくとも1つの生体適合性電気接点を備える入出力装置;
    入出力装置の一部の上に付着された生体適合性気密性絶縁体材料の層;
    植え込み型装置の少なくとも一部を封止する生体適合性材料の封止層であって、
    入出力装置の該少なくとも1つの生体適合性電気接点が封止層を通り抜けて露出しており、かつ
    封止層および生体適合性気密性絶縁体材料の層が、該少なくとも1つの露出した生体適合性電気接点の周囲に気密シールを形成する、
    封止層
    基板内部に配置された第2の装置;ならびに
    入出力装置を第2の装置に電気的および通信可能に直接連結する、封止層の内部で封止された相互接続
    を備える、植え込み型生体適合性集積回路装置であって、
    第2の装置は、相互接続を介して入出力装置により送信される、または入出力装置から受信される信号を処理するように構成されており、
    該生体適合性気密性絶縁体は、ダイアモンド、ルビー、セラミック、サファイア、アルミナ、ガラス、またはそれらの組み合わせを含む、前記植え込み型生体適合性集積回路装置。
  2. 入出力装置が、薄厚化されたダイを含む、請求項1に記載の装置。
  3. 第2の装置は、基板内部に形成された第2の凹みの中に連結されている、請求項1に記載の装置。
  4. 入出力装置が、移植部位に関連した電気信号を生成する、送信する、受信する、および/または処理するように構成されている、請求項1に記載の装置。
  5. 生体適合性材料の封止層がチタンを含む、請求項1に記載の装置。
  6. 封止層が電気的に絶縁している、請求項1に記載の装置。
  7. 封止層の外側で入出力装置に連結された、アンテナおよび誘導コイルのうちの少なくとも1つを備える、請求項1に記載の装置。
  8. 封止層の内部で封止された、アンテナおよび誘導コイルのうちの少なくとも1つを備える、請求項1に記載の装置。
  9. 入出力装置の少なくとも1つの表面が、基板の対応する表面と実質的に同一平面上にある、請求項1に記載の装置。
  10. 封止層が、生体適合性でない、植え込み型装置の実質的に全ての表面を封止する、請求項1に記載の装置。
  11. 第2の装置の高さと入出力装置の高さとが異なる、請求項1に記載の装置。
  12. 基板の内部に形成された凹みを有する基板を提供する工程;
    少なくとも1つの生体適合性電気接点を備える入出力装置を該凹みの中で基板に連結する工程;
    第2の装置を、基板の内部に連結する工程;
    生体適合性気密性絶縁体を入出力装置の一部に適用する工程;
    植え込み型装置の一部を封止する前に、入出力装置を第2の装置に直接、電気的および通信可能に連結する工程;
    入出力装置を含む植え込み型装置の少なくとも一部を生体適合性材料の封止層で封止する工程;ならびに
    気密シールが、少なくとも1つの露出される生体適合性電気接点を取り囲んで封止層と生体適合性気密性絶縁体材料の層との間で保たれるように、入出力装置の該少なくとも1つの生体適合性電気接点を封止層を通り抜けて露出させる工程
    を含む、植え込み型生体適合性集積回路装置を製造する方法であって、
    第2の装置は、相互接続を介して入出力装置により送信される、または入出力装置から受信される信号を処理するように構成される、前記方法。
  13. 入出力装置が、薄厚化されたダイを含む、請求項12に記載の方法。
  14. 入出力装置が、移植部位に対応する電気信号を生成する、送信する、受信する、および/または処理するように構成されている、請求項12に記載の方法。
  15. 生体適合性材料の封止層がチタンを含む、請求項12に記載の方法。
  16. 植え込み型装置を封止する前に、基板に連結された入出力装置および第2の装置のうちの少なくとも1つと連通した、アンテナおよび誘導コイルのうちの少なくとも1つを形成する工程を含む、請求項12に記載の方法。
  17. 封止する工程の後に、アンテナおよび誘導コイルのうちの少なくとも1つを、封止層を通り抜けて露出している入出力装置の生体適合性電気接点に連結する工程を含む、請求項12に記載の方法。
  18. 生体適合性気密性絶縁体が、ダイアモンド、ルビー、セラミック、サファイア、アルミナ、ガラス、またはそれらの組み合わせを含む、請求項12に記載の方法。
  19. 基板を生体適合性材料の封止層で封止する工程が、スパッタリングまたは原子層堆積を用いて生体適合性材料を基板上に付着させることを含む、請求項12に記載の方法。
  20. 生体適合性気密性絶縁体を適用する工程が、プラズマ化学気相成長または低圧化学気相成長によって絶縁体を入出力装置の一部に適用することを含む、請求項12に記載の方法。
  21. 第2の入出力装置を第2の凹みの中で基板に連結する工程、および
    複数の別個の植え込み型装置を形成するように基板をシンギュレーションする工程
    をさらに含む、請求項12に記載の方法。
JP2015516092A 2012-06-06 2013-06-03 生体植え込み型気密性集積回路装置 Active JP6313291B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/490,189 US9224664B2 (en) 2012-06-06 2012-06-06 Bio-implantable hermetic integrated ultra high density device
US13/490,189 2012-06-06
PCT/US2013/043896 WO2013184576A1 (en) 2012-06-06 2013-06-03 Bio-implantable hermetic integrated circuit device

Publications (2)

Publication Number Publication Date
JP2015521790A JP2015521790A (ja) 2015-07-30
JP6313291B2 true JP6313291B2 (ja) 2018-04-18

Family

ID=48626661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015516092A Active JP6313291B2 (ja) 2012-06-06 2013-06-03 生体植え込み型気密性集積回路装置

Country Status (4)

Country Link
US (2) US9224664B2 (ja)
EP (1) EP2859584A1 (ja)
JP (1) JP6313291B2 (ja)
WO (1) WO2013184576A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874233B2 (en) 2013-03-05 2014-10-28 The Charles Stark Draper Laboratory, Inc. Distributed neuro-modulation system with auxiliary stimulation-recording control units
US9583458B2 (en) 2013-03-15 2017-02-28 The Charles Stark Draper Laboratory, Inc. Methods for bonding a hermetic module to an electrode array
US9847326B2 (en) * 2013-09-26 2017-12-19 Infineon Technologies Ag Electronic structure, a battery structure, and a method for manufacturing an electronic structure
US10559859B2 (en) 2013-09-26 2020-02-11 Infineon Technologies Ag Integrated circuit structure and a battery structure
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
WO2018140623A1 (en) * 2017-01-26 2018-08-02 Cardiac Pacemakers, Inc. Leadless device with overmolded components
US10886199B1 (en) * 2019-07-17 2021-01-05 Infineon Technologies Ag Molded semiconductor package with double-sided cooling
US11302613B2 (en) 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265626A (ja) * 2002-03-14 2003-09-24 Terumo Corp 生体内植え込み装置
WO2007112044A2 (en) * 2006-03-24 2007-10-04 Medtronic, Inc Implantable medical device
US7710735B2 (en) * 2006-04-01 2010-05-04 Stats Chippac Ltd. Multichip package system
CN102037528A (zh) * 2008-03-20 2011-04-27 格瑞巴奇有限公司 屏蔽三端子平通emi/消能滤波器
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8626310B2 (en) 2008-12-31 2014-01-07 Medtronic, Inc. External RF telemetry module for implantable medical devices
EP2389101B1 (en) 2009-01-21 2020-11-18 California Institute of Technology Pocket-enabled chip assembly for implantable devices
WO2010117382A1 (en) 2009-04-08 2010-10-14 National Ict Australia Limited (Nicta) Electronics package for an active implantable medical device
WO2010149762A2 (en) * 2009-06-25 2010-12-29 Imec Biocompatible packaging
US8781600B2 (en) * 2009-08-05 2014-07-15 Stryker Corporation Implantable electrode array assembly including a carrier in which control modules for regulating the operation of the electrodes are disposed and electrodes that are disposed on top of the carrier
US20110077699A1 (en) * 2009-09-30 2011-03-31 John Swanson Medical leads with segmented electrodes and methods of fabrication thereof
US8530265B2 (en) 2010-10-27 2013-09-10 National Tsing Hua University Method of fabricating flexible artificial retina devices

Also Published As

Publication number Publication date
WO2013184576A1 (en) 2013-12-12
JP2015521790A (ja) 2015-07-30
EP2859584A1 (en) 2015-04-15
US9224664B2 (en) 2015-12-29
US9330944B2 (en) 2016-05-03
US20130329373A1 (en) 2013-12-12
US20160086824A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6313291B2 (ja) 生体植え込み型気密性集積回路装置
US11485670B2 (en) Hermetic conductive feedthroughs for a semiconductor wafer
US9126825B2 (en) Implantable biocompatible component integrating an active sensor for measurement of a physiological parameter, a micro-electromechanical system or an integrated circuit
US8983618B2 (en) Co-fired multi-layer antenna for implantable medical devices and method for forming the same
US9431312B2 (en) Wafer-scale package including power source
EP2416841B1 (en) Electronics package for an active implantable medical device
US9399143B2 (en) Antenna for implantable medical devices formed on extension of RF circuit substrate and method for forming the same
US9504177B2 (en) Hermetic electronics package with dual-sided electrical feedthrough configuration
US9132268B2 (en) Miniaturized feedthrough
AU2009344197A1 (en) Bonded hermetic feed through for an active implantable medical device
WO2012102746A1 (en) Implantable capacitive pressure sensor apparatus and methods regarding same
US11529524B2 (en) Encapsulated electronic circuit
US20160030753A1 (en) Multi-electrode neural prothesis system
WO2010085838A1 (en) Electrical neurostimulator package
US9168376B2 (en) Implantable device with opposing lead connectors
US20100198299A1 (en) Biological implantable functional device and vision regeneration assisting apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6313291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150