JP6312376B2 - Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element - Google Patents
Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element Download PDFInfo
- Publication number
- JP6312376B2 JP6312376B2 JP2013142165A JP2013142165A JP6312376B2 JP 6312376 B2 JP6312376 B2 JP 6312376B2 JP 2013142165 A JP2013142165 A JP 2013142165A JP 2013142165 A JP2013142165 A JP 2013142165A JP 6312376 B2 JP6312376 B2 JP 6312376B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- raman scattering
- enhanced raman
- substrate
- scattering element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Description
本発明は、表面増強ラマン散乱素子、及び、表面増強ラマン散乱素子を製造する方法に関する。 The present invention relates to a surface-enhanced Raman scattering element and a method for manufacturing a surface-enhanced Raman scattering element.
従来の表面増強ラマン散乱素子として、表面増強ラマン散乱（ＳＥＲＳ：Surface Enhanced Raman Scattering）を生じさせる微小金属構造体を備えるものが知られている（例えば、特許文献１及び非特許文献１参照）。このような表面増強ラマン散乱素子においては、ラマン分光分析の対象となる試料が微小金属構造体に接触させられ、その状態で当該試料に励起光が照射されると、表面増強ラマン散乱が生じ、例えば１０８倍程度にまで増強されたラマン散乱光が放出される。 As a conventional surface-enhanced Raman scattering element, a device including a minute metal structure that causes surface enhanced Raman scattering (SERS) is known (see, for example, Patent Document 1 and Non-Patent Document 1). In such a surface-enhanced Raman scattering element, when a sample to be subjected to Raman spectroscopic analysis is brought into contact with a fine metal structure and the sample is irradiated with excitation light in this state, surface-enhanced Raman scattering occurs, For example, Raman scattered light enhanced to about 10 8 times is emitted.
ところで、例えば特許文献２には、基板と、基板の一面に形成された複数の微小突起部と、微小突起部の上面及び基板の一面に形成された金属層とを備える微量物検出素子が記載されている。特に、この微量物検出素子においては、微小突起部の上面に形成された金属層と、基板の一面に形成された金属層とを非接触状態とすることにより、それらの間に５ｎｍ〜１０μｍ程度の間隔を形成している。 By the way, for example, Patent Document 2 describes a trace element detection element including a substrate, a plurality of minute protrusions formed on one surface of the substrate, and a metal layer formed on the upper surface of the minute protrusion and one surface of the substrate. Has been. In particular, in this trace detection element, the metal layer formed on the upper surface of the minute protrusion and the metal layer formed on one surface of the substrate are brought into a non-contact state, so that about 5 nm to 10 μm therebetween. The interval is formed.
上述したように、いわゆるナノギャップが微小金属構造体に形成されていると、励起光が照射された際に局所的な電場の増強が起こり、表面増強ラマン散乱の強度が増大される。 As described above, when a so-called nanogap is formed in the fine metal structure, local electric field enhancement occurs when the excitation light is irradiated, and the intensity of surface enhanced Raman scattering is increased.
しかしながら、特許文献２に記載の微量物検出素子においては、微小突起部の側面及び基板の一面の一部分が金属層から露出している。このため、微小突起部及び基板を構成する材料によっては、微小突起及び基板から発生するガス等の影響により、金属層に汚染が生じる場合がある。したがって、微小突起部及び基板を構成する材料として、金属層に汚染を生じさせるガス等が発生しないような材料を選択する必要がある。その結果、設計の自由度が低下する。また、好適なナノギャップを形成しようとすると、微小突起部の形状を工夫する必要があった。 However, in the trace amount detection element described in Patent Document 2, the side surfaces of the minute protrusions and a part of one surface of the substrate are exposed from the metal layer. For this reason, depending on the material constituting the microprojections and the substrate, the metal layer may be contaminated due to the influence of gas generated from the microprojections and the substrate. Therefore, it is necessary to select a material that does not generate a gas or the like that causes contamination of the metal layer as a material constituting the minute protrusions and the substrate. As a result, the degree of freedom in design is reduced. Moreover, in order to form a suitable nanogap, it was necessary to devise the shape of the microprojections.
そこで、本発明は、設計の自由度の低下を抑制可能であると共に、ナノギャップを安定して形成可能な表面増強ラマン散乱素子、及び、表面増強ラマン散乱素子を製造する方法を提供することを課題とする。 Therefore, the present invention provides a surface-enhanced Raman scattering element that can suppress a decrease in the degree of freedom in design and that can stably form a nanogap, and a method for manufacturing the surface-enhanced Raman scattering element. Let it be an issue.
本発明に係る表面増強ラマン散乱素子は、主面を有する基板と、主面上に形成され、複数の凸部を有する微細構造部と、主面及び微細構造部を連続的に覆うように主面及び微細構造部上に形成された第１の導電体層と、表面増強ラマン散乱のための複数のギャップを形成するように第１の導電体層上に形成された第２の導電体層と、を備え、第１及び第２の導電体層は、互いに同一の材料から構成されている。 The surface-enhanced Raman scattering element according to the present invention is mainly formed so as to continuously cover the substrate having a main surface, a fine structure formed on the main surface and having a plurality of convex portions, and the main surface and the fine structure. A first conductor layer formed on the surface and the microstructure, and a second conductor layer formed on the first conductor layer so as to form a plurality of gaps for surface enhanced Raman scattering The first and second conductor layers are made of the same material.
この表面増強ラマン散乱素子においては、基板の主面及び微細構造部を連続的に覆うように主面及び微細構造部の上に第１の導電体層が形成されている。そして、その第１の導電体層の上に、表面増強ラマン散乱のための複数のギャップ（すなわち、表面増強ラマン散乱の強度の増大に寄与するナノギャップ）を構成するように第２の導電体層が形成されている。このため、基板や微細構造部等の下地部分からガス等が発生したとしても、第１の導電体層によって、第２の導電体層へのそのガス等の影響を低減することができる。したがって、基板や微細構造部等を構成する材料を、第２の導電体層に汚染を生じさせるガス等が発生しないような材料に制限する必要がないため、設計の自由度の低下を抑制可能である。また、第２の導電体層が、同一の材料から構成される第１の導電体層の上に形成されるため、ナノギャップを安定して形成可能である。 In this surface-enhanced Raman scattering element, the first conductor layer is formed on the main surface and the fine structure portion so as to continuously cover the main surface and the fine structure portion of the substrate. A second conductor is formed on the first conductor layer so as to constitute a plurality of gaps for surface-enhanced Raman scattering (that is, a nanogap that contributes to an increase in the intensity of surface-enhanced Raman scattering). A layer is formed. For this reason, even if gas etc. generate | occur | produce from base parts, such as a board | substrate and a fine structure part, the influence of the gas etc. on a 2nd conductor layer can be reduced with a 1st conductor layer. Therefore, it is not necessary to limit the material that constitutes the substrate, the fine structure, etc. to a material that does not generate a gas that causes contamination of the second conductor layer. It is. Further, since the second conductor layer is formed on the first conductor layer made of the same material, the nanogap can be formed stably.
本発明に係る表面増強ラマン散乱素子においては、第２の導電体層は、主面に沿うように形成されたベース部と、凸部のそれぞれに対応する位置においてベース部から突出する複数の突出部と、を有し、ベース部には、凸部が突出する方向から見た場合に凸部のそれぞれを包囲するように複数の溝が形成されており、ギャップは、少なくとも溝内に形成されてもよい。このように、第２の導電体層は、微細構造部の凸部に対応する突出部と、凸部を包囲するように溝が形成されたベース部とを有する。このため、各溝内において好適にナノギャップを構成することが可能である。 In the surface-enhanced Raman scattering element according to the present invention, the second conductor layer has a base portion formed along the main surface and a plurality of protrusions protruding from the base portion at positions corresponding to the respective convex portions. The base portion is formed with a plurality of grooves so as to surround each of the convex portions when viewed from the direction in which the convex portions protrude, and the gap is formed at least in the grooves. May be. As described above, the second conductor layer has the protrusion corresponding to the protrusion of the fine structure, and the base having the groove formed so as to surround the protrusion. For this reason, it is possible to constitute a nano gap suitably in each groove.
本発明に係る表面増強ラマン散乱素子においては、ギャップは、溝内においてベース部と突出部とによって形成される第１のギャップ、及び、溝内においてベース部と第１の導電体層とによって形成される第２のギャップの少なくとも一方を含んでもよい。このように、溝内においては、第２の導電体層の部分同士によって形成される第１のギャップをナノギャップとして機能させることができるし、第１の導電体層と第２の導電体層とによって形成される第２のギャップをナノギャップとして機能させることもできる。 In the surface-enhanced Raman scattering element according to the present invention, the gap is formed by the first gap formed by the base portion and the protrusion in the groove, and by the base portion and the first conductor layer in the groove. At least one of the second gaps may be included. Thus, in the groove, the first gap formed by the portions of the second conductor layer can function as a nanogap, and the first conductor layer and the second conductor layer The second gap formed by the above can also function as a nanogap.
本発明に係る表面増強ラマン散乱素子においては、溝は、凸部が突出する方向から見た場合に凸部のそれぞれを包囲するように環状に延在していてもよい。この場合、ナノギャップとして好適に機能するギャップを増加させることができる。 In the surface-enhanced Raman scattering element according to the present invention, the groove may extend in an annular shape so as to surround each of the protrusions when viewed from the direction in which the protrusions protrude. In this case, the gap which functions suitably as a nano gap can be increased.
本発明に係る表面増強ラマン散乱素子においては、突出部は、基板側の端部において括れた形状を有していてもよい。この場合、突出部の一部を確実に溝内に位置させて、ベース部と突出部とによって溝内に形成されたギャップを、ナノギャップとして好適に機能させることができる。 In the surface-enhanced Raman scattering element according to the present invention, the protruding portion may have a shape constricted at the end portion on the substrate side. In this case, a part of the protruding portion can be surely positioned in the groove, and the gap formed in the groove by the base portion and the protruding portion can function suitably as a nano gap.
本発明に係る表面増強ラマン散乱素子においては、対応する溝内に位置する突出部の一部は、導電体粒子の凝集状態となっていてもよい。また、本発明に係る表面増強ラマン散乱素子においては、ベース部は、溝の外縁に沿って盛り上がっていてもよい。これらの場合、溝内に形成されるギャップをナノギャップとして好適に機能させることができる。 In the surface-enhanced Raman scattering element according to the present invention, a part of the protruding portion located in the corresponding groove may be in an aggregated state of the conductor particles. In the surface-enhanced Raman scattering element according to the present invention, the base portion may rise along the outer edge of the groove. In these cases, the gap formed in the groove can function suitably as a nanogap.
本発明に係る表面増強ラマン散乱素子においては、ベース部と突出部とは、溝の最深部において繋がっていてもよい。或いは、本発明に係る表面増強ラマン散乱においては、ベース部と突出部とは、溝の最深部において離れていてもよい。これらの場合、溝内に形成されるギャップをナノギャップとして好適に機能させることができる。 In the surface-enhanced Raman scattering element according to the present invention, the base portion and the protruding portion may be connected at the deepest portion of the groove. Alternatively, in the surface-enhanced Raman scattering according to the present invention, the base portion and the protruding portion may be separated at the deepest portion of the groove. In these cases, the gap formed in the groove can function suitably as a nanogap.
本発明に係る表面増強ラマン散乱素子においては、凸部は、主面に沿って周期的に配列されていてもよい。この場合、表面増強ラマン散乱の強度を増大させることができる。 In the surface-enhanced Raman scattering element according to the present invention, the convex portions may be periodically arranged along the main surface. In this case, the intensity of surface enhanced Raman scattering can be increased.
本発明に係る表面増強ラマン散乱素子を製造する方法は、複数の凸部を有する微細構造部を基板の主面上に形成する第１の工程と、第１の気相成長法によって、基板の主面及び微細構造部上に第１の導電体層を形成する第２の工程と、第２の気相成長法によって、第１の導電体層上に表面増強ラマン散乱のための第２の導電体層を形成する第３の工程と、を備え、第１の導電体層と第２の導電体層とは、互いに同一の材料から構成され、第２の気相成長法の異方性は、第１の気相成長法の異方性よりも高い。 A method for manufacturing a surface-enhanced Raman scattering element according to the present invention includes a first step of forming a microstructure having a plurality of convex portions on a main surface of a substrate, and a first vapor phase growth method. A second step of forming a first conductor layer on the main surface and the microstructure and a second vapor phase growth method for surface enhanced Raman scattering on the first conductor layer by a second vapor deposition method. A third step of forming a conductor layer, wherein the first conductor layer and the second conductor layer are made of the same material as each other and are anisotropic in the second vapor phase growth method. Is higher than the anisotropy of the first vapor phase growth method.
この方法においては、まず、相対的に異方性の低い第１の気相成長法によって、基板の主面及び微細構造部上に第１の導電体層を形成する。このため、導電体粒子（粒子化した導電体材料）が、基板の主面及び微細構造部に対する入射方向が比較的ランダムな状態において、基板の主面及び微細構造部上に堆積する（すなわち、基板の主面及び微細構造部に対して複数の方向から入射する導電体粒子が基板の主面及び微細構造部上に堆積する）。その結果、基板の主面及び微細構造部を連続的に覆うように第１の導電体層が形成される。一方、この方法においては、相対的に異方性の高い第２の気相成長法によって、第１の導電体層の上に第２の導電体層を形成する。このため、第１の導電体層上において導電体粒子の堆積に偏りが生じる結果、表面増強ラマン散乱のための複数のギャップ（ナノギャップ）を形成するように第２の導電体層が形成される。 In this method, first, a first conductor layer is formed on a main surface and a fine structure portion of a substrate by a first vapor phase growth method having relatively low anisotropy. For this reason, the conductive particles (particle-formed conductive material) are deposited on the main surface and the fine structure portion of the substrate in a state where the incident direction with respect to the main surface and the fine structure portion of the substrate is relatively random (that is, Conductive particles incident from a plurality of directions with respect to the main surface and microstructure of the substrate are deposited on the main surface and microstructure of the substrate). As a result, the first conductor layer is formed so as to continuously cover the main surface and the fine structure portion of the substrate. On the other hand, in this method, the second conductor layer is formed on the first conductor layer by the second vapor phase growth method having relatively high anisotropy. For this reason, as a result of uneven deposition of the conductor particles on the first conductor layer, the second conductor layer is formed so as to form a plurality of gaps (nano gaps) for surface enhanced Raman scattering. The
したがって、基板や微細構造部等の下地部分からガス等が発生したとしても、第１の導電体層によって、第２の導電体層へのそのガス等の影響を低減することができる。よって、この方法によれば、基板や微細構造部等を構成する材料を、第２の導電体層の汚染を生じさせるガス等が発生しないような材料に制限する必要がないため、表面増強ラマン散乱素子を製造する際に、設計の自由度の低下を抑制可能である。また、この方法によれば、第２の導電体層が、同一の材料から構成される第１の導電体層の上に形成されるため、ナノギャップを安定して形成可能である。 Therefore, even if gas or the like is generated from a base portion such as a substrate or a fine structure portion, the influence of the gas or the like on the second conductor layer can be reduced by the first conductor layer. Therefore, according to this method, it is not necessary to limit the material constituting the substrate, the fine structure portion, and the like to a material that does not generate a gas that causes contamination of the second conductor layer. When manufacturing the scattering element, it is possible to suppress a decrease in design freedom. Further, according to this method, since the second conductor layer is formed on the first conductor layer made of the same material, the nanogap can be formed stably.
本発明によれば、設計の自由度の低下を抑制可能であると共に、ナノギャップを安定して形成可能な表面増強ラマン散乱素子、及び、表面増強ラマン散乱素子を製造する方法を提供することができる。 According to the present invention, it is possible to provide a surface-enhanced Raman scattering element that can suppress a decrease in the degree of freedom in design and that can stably form a nanogap, and a method for manufacturing the surface-enhanced Raman scattering element. it can.
以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素同士、或いは、相当する要素同士には、互いに同一の符号を付し、重複する説明を省略する場合がある。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same elements or corresponding elements may be denoted by the same reference numerals, and overlapping descriptions may be omitted.
図１及び図２に示されるように、ＳＥＲＳユニット（表面増強ラマン散乱ユニット）１は、ＳＥＲＳ素子（表面増強ラマン散乱素子）２と、測定時にＳＥＲＳ素子２を支持する測定用基板３と、ＳＥＲＳ素子２を測定用基板３において機械的に保持する保持部４と、を備えている。なお、「機械的に」とは、「接着剤等によらずに、部材同士の嵌め合せによって」との意味である。 As shown in FIGS. 1 and 2, the SERS unit (surface enhanced Raman scattering unit) 1 includes a SERS element (surface enhanced Raman scattering element) 2, a measurement substrate 3 that supports the SERS element 2 during measurement, and SERS. And a holding unit 4 that mechanically holds the element 2 on the measurement substrate 3. Note that “mechanically” means “by fitting members together without using an adhesive or the like”.
測定用基板３の表面３ａには、ＳＥＲＳ素子２及び保持部４を収容する凹部５が設けられている。一方、図２及び図３に示されるように、測定用基板３の裏面３ｂには、測定用基板３の厚さ方向に垂直な方向に延在する壁部６，７が形成されるように複数の肉抜き部８が設けられている。一例として、壁部６は、測定用基板３の外縁に沿って環状に形成されており、壁部７は、壁部６の内側において格子状に形成されている。測定用基板３は、長方形板状に形成されている。凹部５及び各肉抜き部８は、直方体状に形成されている。このような測定用基板３は、樹脂（ポリプロピレン、スチロール樹脂、ＡＢＳ樹脂、ポリエチレン、ＰＥＴ、ＰＭＭＡ、シリコーン、液晶ポリマー等）、セラミック、ガラス、シリコン等の材料によって、成型、切削、エッチング等の手法を用いて一体的に形成されている。 The surface 3 a of the measurement substrate 3 is provided with a recess 5 that accommodates the SERS element 2 and the holding unit 4. On the other hand, as shown in FIGS. 2 and 3, wall portions 6 and 7 extending in a direction perpendicular to the thickness direction of the measurement substrate 3 are formed on the back surface 3 b of the measurement substrate 3. A plurality of lightening portions 8 are provided. As an example, the wall portion 6 is formed in an annular shape along the outer edge of the measurement substrate 3, and the wall portion 7 is formed in a lattice shape inside the wall portion 6. The measurement substrate 3 is formed in a rectangular plate shape. The recessed part 5 and each lightening part 8 are formed in a rectangular parallelepiped shape. Such a measurement substrate 3 is made of a material such as resin (polypropylene, styrene resin, ABS resin, polyethylene, PET, PMMA, silicone, liquid crystal polymer, etc.), ceramic, glass, silicon, etc. It is formed integrally using.
図４に示されるように、ＳＥＲＳ素子２は、基板２１と、基板２１上に形成された成形層２２と、成形層２２上に形成された導電体層２３と、を備えている。一例として、基板２１は、シリコン又はガラス等によって矩形板状に形成されており、数百μｍ×数百μｍ〜数十ｍｍ×数十ｍｍ程度の外形及び１００μｍ〜２ｍｍ程度の厚さを有している。 As shown in FIG. 4, the SERS element 2 includes a substrate 21, a molding layer 22 formed on the substrate 21, and a conductor layer 23 formed on the molding layer 22. As an example, the substrate 21 is formed in a rectangular plate shape with silicon or glass or the like, and has an outer shape of about several hundred μm × several hundred μm to several tens of mm × several tens mm and a thickness of about 100 μm to 2 mm. ing.
成形層２２は、微細構造部２４と、支持部２５と、枠部２６と、を含んでいる。微細構造部２４は、成形層２２の中央部において基板２１の反対側の表層に形成された周期的パターンを有する領域であり、支持部２５を介して基板２１の表面（主面）２１ａ上に形成されている。支持部２５は、微細構造部２４を支持する領域であり、基板２１の表面２１ａ上に形成されている。枠部２６は、支持部２５を包囲する環状の領域であり、基板２１の表面２１ａ上に形成されている。 The molding layer 22 includes a fine structure portion 24, a support portion 25, and a frame portion 26. The fine structure portion 24 is a region having a periodic pattern formed on the surface layer on the opposite side of the substrate 21 in the central portion of the molding layer 22, and is formed on the surface (main surface) 21 a of the substrate 21 via the support portion 25. Is formed. The support portion 25 is a region that supports the fine structure portion 24 and is formed on the surface 21 a of the substrate 21. The frame portion 26 is an annular region that surrounds the support portion 25, and is formed on the surface 21 a of the substrate 21.
一例として、微細構造部２４は、測定用基板３の厚さ方向における一方の側から見た場合に、数百μｍ×数百μｍ〜数十ｍｍ×数十ｍｍ程度の矩形状の外形を有している。微細構造部２４には、周期的パターンとして、数ｎｍ〜数百ｎｍ程度の太さ及び高さを有する複数のピラーが、基板２１の表面２１ａに沿って、数十ｎｍ〜数百ｎｍ程度のピッチで周期的に配列されている。支持部２５及び枠部２６は、数十ｎｍ〜数十μｍ程度の厚さを有している。このような成形層２２は、例えば、基板２１上に配置された樹脂（アクリル系、フッ素系、エポキシ系、シリコーン系、ウレタン系、ＰＥＴ、ポリカーボネート若しくは無機有機ハイブリッド材料等）又は低融点ガラスをナノインプリント法によって成形することで、一体的に形成されている。 As an example, the fine structure 24 has a rectangular outer shape of about several hundred μm × several hundred μm to several tens mm × several tens mm when viewed from one side in the thickness direction of the measurement substrate 3. doing. In the fine structure portion 24, a plurality of pillars having a thickness and height of about several nanometers to several hundreds of nanometers have a periodic pattern of several tens of nanometers to several hundreds of nanometers along the surface 21a of the substrate 21. They are arranged periodically at a pitch. The support part 25 and the frame part 26 have a thickness of about several tens of nanometers to several tens of micrometers. Such a molding layer 22 is made by, for example, nanoimprinting a resin (acrylic, fluorine-based, epoxy-based, silicone-based, urethane-based, PET, polycarbonate, inorganic-organic hybrid material, etc.) or low-melting glass disposed on the substrate 21. It is integrally formed by molding by the method.
導電体層２３は、微細構造部２４上及び枠部２６上に一体的に形成されている。微細構造部２４においては、導電体層２３は、基板２１の反対側に露出する支持部２５の表面に達している。ＳＥＲＳ素子２では、微細構造部２４の表面上、及び基板２１の反対側に露出する支持部２５の表面上に形成された導電体層２３によって、表面増強ラマン散乱を生じさせる光学機能部２０が構成されている。一例として、導電体層２３は、数ｎｍ〜数μｍ程度の厚さを有している。このような導電体層２３は、例えば、ナノインプリント法によって成形された成形層２２に金属（Ａｕ、Ａｇ、Ａｌ、Ｃｕ、又はＰｔ等）の導電体を気相成長させることによって形成されている。 The conductor layer 23 is integrally formed on the fine structure portion 24 and the frame portion 26. In the fine structure portion 24, the conductor layer 23 reaches the surface of the support portion 25 exposed on the opposite side of the substrate 21. In the SERS element 2, the optical functional unit 20 that causes surface-enhanced Raman scattering is formed by the conductor layer 23 formed on the surface of the microstructure portion 24 and on the surface of the support portion 25 exposed on the opposite side of the substrate 21. It is configured. As an example, the conductor layer 23 has a thickness of about several nm to several μm. Such a conductor layer 23 is formed, for example, by vapor-phase-growing a metal (Au, Ag, Al, Cu, Pt or the like) conductor on a molding layer 22 molded by a nanoimprint method.
凹部５の底面５ａには、ＳＥＲＳ素子２の基板２１側の一部を収容する凹部９が設けられている。凹部９は、ＳＥＲＳ素子２の基板２１側の一部と相補関係を有する形状に形成されており、基板２１の厚さ方向に垂直な方向へのＳＥＲＳ素子２の移動を規制している。なお、ＳＥＲＳ素子２は、凹部９の内面に接着剤等によって固定されておらず、凹部９の内面に接触しているだけである。 The bottom surface 5a of the recess 5 is provided with a recess 9 that accommodates a part of the SERS element 2 on the substrate 21 side. The recess 9 is formed in a shape having a complementary relationship with a part of the SERS element 2 on the substrate 21 side, and restricts the movement of the SERS element 2 in the direction perpendicular to the thickness direction of the substrate 21. Note that the SERS element 2 is not fixed to the inner surface of the recess 9 by an adhesive or the like, but only contacts the inner surface of the recess 9.
保持部４は、基板２１の厚さ方向から見た場合に光学機能部２０を包囲するように環状に形成された挟持部４１と、挟持部４１から測定用基板３の裏面３ｂ側に延在する複数の脚部４２と、を有している。凹部５の底面５ａには、脚部４２のそれぞれに対応するように篏合孔１１が設けられている。各脚部４２は、挟持部４１が光学機能部２０を包囲し且つＳＥＲＳ素子２の導電体層２３に接触した状態で、各篏合孔１１に嵌め合わされている。このように、測定用基板３と別体に形成された保持部４は、測定用基板３に機械的に固定されており、凹部９に配置されたＳＥＲＳ素子２は、測定用基板３と保持部４の挟持部４１とで挟持されている。これにより、ＳＥＲＳ素子２は、測定用基板３に対して機械的に保持される。なお、篏合孔１１は、底を有しており、測定用基板３を貫通していない。 The holding part 4 has a holding part 41 formed in an annular shape so as to surround the optical function part 20 when viewed from the thickness direction of the board 21, and extends from the holding part 41 to the back surface 3 b side of the measurement substrate 3. And a plurality of leg portions 42. On the bottom surface 5a of the concave portion 5, the fitting holes 11 are provided so as to correspond to the leg portions 42, respectively. Each leg portion 42 is fitted in each joint hole 11 in a state where the sandwiching portion 41 surrounds the optical function portion 20 and is in contact with the conductor layer 23 of the SERS element 2. As described above, the holding unit 4 formed separately from the measurement substrate 3 is mechanically fixed to the measurement substrate 3, and the SERS element 2 disposed in the recess 9 holds the measurement substrate 3. It is clamped by the clamping part 41 of the part 4. Thereby, the SERS element 2 is mechanically held with respect to the measurement substrate 3. Note that the joint hole 11 has a bottom and does not penetrate the measurement substrate 3.
一例として、挟持部４１は、基板２１の厚さ方向から見た場合に外縁が矩形状となり且つ内縁が円形状となるように形成されており、脚部４２は、挟持部４１の４つの角部のそれぞれから測定用基板３の裏面３ｂ側に延在している。挟持部４１の内縁が円形状とされていることで、ＳＥＲＳ素子２への局所的な押圧力の作用が回避されている。脚部４２及び篏合孔１１は、円柱状に形成されている。このような挟持部４１及び脚部４２を有する保持部４は、樹脂（ポリプロピレン、スチロール樹脂、ＡＢＳ樹脂、ポリエチレン、ＰＥＴ、ＰＭＭＡ、シリコーン、液晶ポリマー等）、セラミック、ガラス、シリコン等の材料によって、成型、切削、エッチング等の手法を用いて一体的に形成されている。 As an example, the clamping part 41 is formed so that the outer edge is rectangular and the inner edge is circular when viewed from the thickness direction of the substrate 21, and the leg part 42 has four corners of the clamping part 41. Each of the portions extends to the back surface 3b side of the measurement substrate 3. Since the inner edge of the clamping part 41 is circular, the action of local pressing force on the SERS element 2 is avoided. The leg part 42 and the fitting hole 11 are formed in the column shape. The holding part 4 having such a sandwiching part 41 and leg part 42 is made of a material such as resin (polypropylene, styrene resin, ABS resin, polyethylene, PET, PMMA, silicone, liquid crystal polymer, etc.), ceramic, glass, silicon, etc. It is integrally formed using techniques such as molding, cutting, and etching.
更に、ＳＥＲＳユニット１は、光透過性を有するカバー１２を備えている。カバー１２は、凹部５の開口部に設けられた拡幅部１３に配置されており、凹部５の開口部を覆っている。拡幅部１３は、カバー１２と相補関係を有する形状に形成されており、カバー１２の厚さ方向に垂直な方向へのカバー１２の移動を規制している。保持部４の挟持部４１の表面４１ａは、拡幅部１３の底面１３ａと略面一となっている。これにより、カバー１２は、測定用基板３だけでなく、保持部４によっても支持されることとなる。一例として、カバー１２は、ガラス等によって矩形板状に形成されており、１８ｍｍ×１８ｍｍ程度の外形及び０．１５ｍｍ程度の厚さを有している。なお、図１及び図２に示されるように、ＳＥＲＳユニット１の使用前には、カバー１２を覆うように測定用基板３に仮固定フィルム１４が貼り付けられており、測定用基板３からのカバー１２の脱落が防止されている。 Furthermore, the SERS unit 1 includes a cover 12 having light transparency. The cover 12 is disposed in the widened portion 13 provided in the opening of the recess 5 and covers the opening of the recess 5. The widened portion 13 is formed in a shape having a complementary relationship with the cover 12, and restricts the movement of the cover 12 in the direction perpendicular to the thickness direction of the cover 12. The surface 41 a of the holding part 41 of the holding part 4 is substantially flush with the bottom surface 13 a of the widened part 13. As a result, the cover 12 is supported not only by the measurement substrate 3 but also by the holding unit 4. As an example, the cover 12 is formed in a rectangular plate shape by glass or the like, and has an outer shape of about 18 mm × 18 mm and a thickness of about 0.15 mm. As shown in FIGS. 1 and 2, the temporary fixing film 14 is attached to the measurement substrate 3 so as to cover the cover 12 before the SERS unit 1 is used. The cover 12 is prevented from falling off.
上述したＳＥＲＳ素子２について、より詳細に説明する。図５に示されるように、微細構造部２４は、基板２１の表面２１ａに沿って周期的に配列された複数のピラー（凸部）２７を有している。一例として、ピラー２７は、数ｎｍ〜数百ｎｍ程度の太さ及び高さを有する円柱状に形成されており、基板２１の表面２１ａに沿って数十ｎｍ〜数百ｎｍ程度（好ましくは、２５０ｎｍ〜８００ｎｍ）のピッチで周期的に配列されている。 The above-described SERS element 2 will be described in more detail. As shown in FIG. 5, the fine structure portion 24 has a plurality of pillars (convex portions) 27 periodically arranged along the surface 21 a of the substrate 21. As an example, the pillar 27 is formed in a cylindrical shape having a thickness and a height of about several nm to several hundred nm, and is about several tens nm to several hundred nm along the surface 21a of the substrate 21 (preferably, They are periodically arranged at a pitch of 250 nm to 800 nm.
導電体層２３は、第１の導電体層３１と第２の導電体層３２とを有する。第１の導電体層３１及び第２の導電体層３２は、成形層２２上に順に積層されている。第１の導電体層３１は、基板２１の表面２１ａ及び微細構造部２４（成形層２２）の全体にわたって、基板２１の表面２１ａ及び微細構造部２４を連続的に覆うように基板２１の表面２１ａ及び微細構造部２４上に形成されている。第１の導電体層３１は、例えば、Ａｕ、Ａｇ、Ａｌ、Ｃｕ又はＰｔ等の導電体材料によって構成される。第１の導電体層３１の厚さは、例えば数ｎｍ〜数百ｎｍ程度である。 The conductor layer 23 includes a first conductor layer 31 and a second conductor layer 32. The first conductor layer 31 and the second conductor layer 32 are sequentially stacked on the molding layer 22. The first conductor layer 31 covers the entire surface 21a of the substrate 21 and the fine structure portion 24 (molded layer 22) so as to continuously cover the surface 21a of the substrate 21 and the fine structure portion 24. And formed on the fine structure 24. The first conductor layer 31 is made of a conductor material such as Au, Ag, Al, Cu, or Pt, for example. The thickness of the first conductor layer 31 is, for example, about several nm to several hundred nm.
第２の導電体層３２は、表面増強ラマン散乱のための複数のギャップ（すなわち、表面増強ラマン散乱の強度の増大に寄与するナノギャップ）を構成するように、第１の導電体層３１上に形成されている。より具体的には、第２の導電体層３２は、基板２１の表面２１ａに沿うように形成されたベース部３３と、各ピラー２７に対応する位置においてベース部３３から突出する複数の突出部３４と、を有している。 The second conductor layer 32 is formed on the first conductor layer 31 so as to constitute a plurality of gaps for surface-enhanced Raman scattering (that is, a nanogap that contributes to an increase in the intensity of surface-enhanced Raman scattering). Is formed. More specifically, the second conductor layer 32 includes a base portion 33 formed along the surface 21a of the substrate 21 and a plurality of protruding portions protruding from the base portion 33 at positions corresponding to the pillars 27. 34.
ベース部３３は、第１の導電体層３１を介して支持部２５の表面２５ａ上に層状に形成されている。ベース部３３の厚さは、例えば数ｎｍ〜数μｍ程度である。したがって、支持部２５の表面２５ａ上における第１の導電体層３１とベース部３３との合計の厚さは、例えば、数ｎｍ〜数μｍ程度であり、ピラー２７の高さよりも小さくなっている。突出部３４は、各ピラー２７を覆うように形成されており、少なくとも基板２１側の端部３４ａにおいて括れた形状を有している。各突出部３４においては、少なくとも基板２１と反対側の端部（ピラー２７の頂部上に位置する部分）が、ベース部３３から突出している。 The base portion 33 is formed in layers on the surface 25 a of the support portion 25 with the first conductor layer 31 interposed therebetween. The thickness of the base portion 33 is, for example, about several nm to several μm. Therefore, the total thickness of the first conductor layer 31 and the base portion 33 on the surface 25 a of the support portion 25 is, for example, about several nm to several μm, and is smaller than the height of the pillar 27. . The protrusion 34 is formed so as to cover each pillar 27 and has a shape constricted at least at the end 34 a on the substrate 21 side. In each protrusion 34, at least the end opposite to the substrate 21 (the part located on the top of the pillar 27) protrudes from the base part 33.
ベース部３３には、基板２１と反対側に開口する複数の溝３３ａが形成されている。溝３３ａは、ピラー２７が突出する方向（すなわち、基板２１の厚さ方向）から見た場合に、各ピラー２７を包囲するように円環状に延在している。突出部３４の端部３４ａは、対応する溝３３ａ内（すなわち、当該突出部３４が形成されたピラー２７を包囲する溝３３ａ内）に位置している。これにより、各溝３３ａ内には、ベース部３３と突出部３４とによって、基板２１と反対側に開口する第１のギャップＧ１が形成されている。第１のギャップＧ１は、ベース部３３における溝３３ａを形成する縁部３３ｂと、突出部３４の端部３４ａとによって形成された（導電体材料からなる部分の間の）微細な隙間である。 The base portion 33 is formed with a plurality of grooves 33 a that open to the opposite side of the substrate 21. The groove 33a extends in an annular shape so as to surround each pillar 27 when viewed from the direction in which the pillar 27 protrudes (that is, the thickness direction of the substrate 21). The end 34a of the protrusion 34 is located in the corresponding groove 33a (that is, in the groove 33a surrounding the pillar 27 in which the protrusion 34 is formed). As a result, a first gap G <b> 1 that opens to the opposite side of the substrate 21 is formed in each groove 33 a by the base portion 33 and the protruding portion 34. The first gap G1 is a fine gap (between the portions made of the conductive material) formed by the edge portion 33b forming the groove 33a in the base portion 33 and the end portion 34a of the protruding portion 34.
一方、突出部３４の端部３４ａは、各溝３３ａの最深部に達していない。すなわち、ベース部３３と突出部３４とは、各溝３３ａの最深部において、互いに離れている。このため、各溝３３ａの開口付近においては第１の導電体層３１が突出部３４に覆われており、各溝３３ａの最深部付近においては第１の導電体層３１が突出部３４から露出している。これにより、各溝３３ａ内には、ベース部３３と第１の導電体層３１とによって第２のギャップＧ２が形成されている。第２のギャップＧ２は、ベース部３３における溝３３ａを形成する縁部３３ｂと、第１の導電体層３１におけるピラー２７の根元部分の側面上に形成された部分３１ｂとによって形成された（導電体材料からなる部分の間の）微細な隙間である。 On the other hand, the end 34a of the protrusion 34 does not reach the deepest part of each groove 33a. That is, the base portion 33 and the protruding portion 34 are separated from each other at the deepest portion of each groove 33a. For this reason, the first conductor layer 31 is covered with the protrusion 34 near the opening of each groove 33a, and the first conductor layer 31 is exposed from the protrusion 34 near the deepest part of each groove 33a. doing. Thereby, a second gap G <b> 2 is formed in each groove 33 a by the base portion 33 and the first conductor layer 31. The second gap G2 is formed by an edge portion 33b that forms the groove 33a in the base portion 33, and a portion 31b that is formed on the side surface of the base portion of the pillar 27 in the first conductor layer 31 (conductive). A fine gap (between parts of body material).
これらの第１のギャップＧ１及び第２のギャップＧ２は、一例として、ピラー２７が突出する方向から見た場合に、各ピラー２７を包囲する円環状に延在しており、０〜数十ｎｍ程度の幅を有している。つまり、第１のギャップＧ１及び第２のギャップＧ２は、いずれも、表面増強ラマン散乱の強度の増大に寄与するナノギャップとして機能する。なお、溝３３ａを画定する外側の側面は、ベース部３３によって形成されているが、溝３３ａを画定する内側の側面は、ベース部３３によって形成されている場合もあるし、第１の導電体層３１によって形成されている場合もある。更に、溝３３ａを画定する底面は、ベース部３３によって形成されている場合もあるし、第１の導電体層３１によって形成される場合もある。 As an example, the first gap G1 and the second gap G2 extend in an annular shape surrounding each pillar 27 when viewed from the direction in which the pillar 27 protrudes, and are 0 to several tens of nm. It has a width of about. That is, both the first gap G1 and the second gap G2 function as nano gaps that contribute to an increase in the intensity of surface enhanced Raman scattering. The outer side surface that defines the groove 33a is formed by the base portion 33. However, the inner side surface that defines the groove 33a may be formed by the base portion 33, or the first conductor. It may be formed by the layer 31. Further, the bottom surface that defines the groove 33 a may be formed by the base portion 33, or may be formed by the first conductor layer 31.
このような第２の導電体層３２は、基板２１の表面２１ａの全体にわたって（すなわち成形層２２の全体にわたって）延在するように第１の導電体層３１上に形成されてもよいし、微細構造部２４が形成された領域上のみにおいて第１の導電体層３１上に形成されてもよい。第２の導電体層３２は、第１の導電体層３１と同一の材料であって、例えば、Ａｕ、Ａｇ、Ａｌ、Ｃｕ又はＰｔ等の導電体材料によって構成される。 Such a second conductor layer 32 may be formed on the first conductor layer 31 so as to extend over the entire surface 21a of the substrate 21 (that is, over the entire molding layer 22), It may be formed on the first conductor layer 31 only on the region where the fine structure portion 24 is formed. The second conductor layer 32 is made of the same material as the first conductor layer 31, and is made of a conductor material such as Au, Ag, Al, Cu, or Pt.
ここで、第１の導電体層３１は、例えば上述した導電体材料から、例えばスパッタ法やイオンプレーティング法等の比較的異方性の小さい気相成長法によって形成される。一方、第２の導電体層３２は、第１の導電体層３１と同一の材料から、例えば蒸着法等の比較的異方性の大きい気相成長法によって形成される。このため、第１の導電体層３１は、導電体粒子（粒子化した導電体材料）の微細構造部２４（成形層２２）への入射方向が比較的ランダムな状態において、導電体粒子が微細構造部２４上に堆積して形成される（すなわち、微細構造部２４に対して複数の方向から入射する導電体粒子が微細構造部２４上に堆積して形成される）。したがって、第１の導電体層３１は、基板２１の表面２１ａ上の全体にわたって比較的均一に連続的に形成されている。これに対して、第２の導電体層３２は、例えば第１の導電体層３１に対する入射方向が略一定とされた導電体粒子が第１の導電体層３１上に堆積して形成される。したがって、第２の導電体層３２には、基板２１の表面２１ａ上において部分的に形成されない箇所（溝３３ａ等）が生じる。 Here, the first conductor layer 31 is formed from the above-described conductor material, for example, by a vapor phase growth method having a relatively small anisotropy such as a sputtering method or an ion plating method. On the other hand, the second conductor layer 32 is formed from the same material as that of the first conductor layer 31 by a vapor phase growth method having a relatively large anisotropy such as a vapor deposition method. For this reason, the first conductive layer 31 has fine conductive particles in a state where the incident direction of the conductive particles (particulated conductive material) to the fine structure portion 24 (molded layer 22) is relatively random. It is formed by being deposited on the structure portion 24 (that is, conductor particles that are incident on the fine structure portion 24 from a plurality of directions are deposited on the fine structure portion 24). Therefore, the first conductor layer 31 is continuously formed relatively uniformly over the entire surface 21 a of the substrate 21. On the other hand, the second conductor layer 32 is formed by depositing, for example, conductor particles whose incident direction on the first conductor layer 31 is substantially constant on the first conductor layer 31. . Therefore, in the second conductor layer 32, a portion (groove 33a or the like) that is not partially formed on the surface 21a of the substrate 21 is generated.
なお、図６の（ａ）に示されるように、第２の導電体層３２の突出部３４には、導電体粒子が凝集されてなる複数の凝集体（パーティクル）３４ｂが形成される場合がある（すなわち、導電体粒子の凝集状態となっている場合がある）。図６の（ａ）においては、突出部３４におけるピラー２７の側面に対応する部分の全体が凝集状態となっている場合が示されているが、対応する溝３３ａ内に位置している端部３４ａのみが凝集状態となる場合もある。このように、突出部３４に複数の凝集体３４ｂが形成されると、ベース部３３と凝集体３４ｂとの間のギャップ（第１のギャップＧ１）に加えて、凝集体３４ｂ同士の間にナノギャップとして機能するギャップが形成される場合がある。 As shown in FIG. 6A, a plurality of aggregates (particles) 34 b formed by aggregating the conductor particles may be formed on the protrusions 34 of the second conductor layer 32. Yes (that is, the conductive particles may be in an aggregated state). FIG. 6A shows a case where the entire portion of the protrusion 34 corresponding to the side surface of the pillar 27 is in an agglomerated state, but the end located in the corresponding groove 33a. Only 34a may be in an aggregated state. As described above, when the plurality of aggregates 34b are formed in the protruding portion 34, in addition to the gap (first gap G1) between the base portion 33 and the aggregate 34b, nano particles are formed between the aggregates 34b. A gap that functions as a gap may be formed.
また、図６の（ｂ）に示されるように、ベース部３３と突出部３４とは、溝３３ａの最深部において繋がっている場合もある。この場合には、溝３３ａ内において、第１の導電体層３１が露出していないので、上述した第２のギャップＧ２が形成されず、第１のギャップＧ１のみが形成される。また、図６の（ｃ）に示されるように、ベース部３３と突出部３４とが溝３３ａの最深部において離れており、且つ、ベース部３３（特に縁部３３ｂ）が、溝３３ａの外縁に沿って盛り上がっている場合もある。さらに、ベース部３３と突出部３４とが溝３３ａの最深部において繋がっており、且つ、ベース部３３（特に縁部３３ｂ）が、溝３３ａの外縁に沿って盛り上がっている場合もある。 Further, as shown in FIG. 6B, the base portion 33 and the protruding portion 34 may be connected at the deepest portion of the groove 33a. In this case, since the first conductor layer 31 is not exposed in the groove 33a, the above-described second gap G2 is not formed, and only the first gap G1 is formed. Further, as shown in FIG. 6C, the base portion 33 and the projecting portion 34 are separated at the deepest portion of the groove 33a, and the base portion 33 (particularly the edge portion 33b) is the outer edge of the groove 33a. It may be raised along Furthermore, the base part 33 and the protrusion part 34 may be connected in the deepest part of the groove | channel 33a, and the base part 33 (especially edge part 33b) may swell along the outer edge of the groove | channel 33a.
以上のように構成されたＳＥＲＳユニット１によるラマン分光分析方法について説明する。ここでは、図７に示されるように、ＳＥＲＳユニット１を支持するステージ５１と、励起光を出射する光源５２と、励起光を光学機能部２０に照射するのに必要なコリメーション、フィルタリング、集光等を行う光学部品５３と、ラマン散乱光を検出器５５に誘導するのに必要なコリメーション、フィルタリング等を行う光学部品５４と、ラマン散乱光を検出する検出器５５と、を備えるラマン分光分析装置５０において、ラマン分光分析方法が実施される。 A Raman spectroscopic analysis method using the SERS unit 1 configured as described above will be described. Here, as shown in FIG. 7, a stage 51 that supports the SERS unit 1, a light source 52 that emits excitation light, and collimation, filtering, and light collection necessary for irradiating the optical function unit 20 with the excitation light. Etc., an optical component 54 for performing collimation, filtering and the like necessary for guiding the Raman scattered light to the detector 55, and a detector 55 for detecting the Raman scattered light. At 50, a Raman spectroscopy method is performed.
まず、ＳＥＲＳユニット１を用意し、測定用基板３から仮固定フィルム１４を剥がして、測定用基板３からカバー１２を取り外す。そして、保持部４の挟持部４１の内側の領域に溶液試料（或いは、水又はエタノール等の溶液に紛体の試料を分散させたもの）を滴下することにより、光学機能部２０上に溶液試料を配置する。続いて、レンズ効果を低減させるために、測定用基板３の拡幅部１３にカバー１２を配置して、溶液試料にカバー１２を密着させる。 First, the SERS unit 1 is prepared, the temporary fixing film 14 is peeled off from the measurement substrate 3, and the cover 12 is removed from the measurement substrate 3. Then, a solution sample (or a powder sample dispersed in a solution such as water or ethanol) is dropped onto a region inside the holding unit 41 of the holding unit 4, so that the solution sample is placed on the optical function unit 20. Deploy. Subsequently, in order to reduce the lens effect, the cover 12 is disposed on the widened portion 13 of the measurement substrate 3 and the cover 12 is brought into close contact with the solution sample.
その後に、ステージ５１上に測定用基板３を配置して、ＳＥＲＳユニット１をラマン分光分析装置５０にセットする。続いて、光源５２から出射されて光学部品５３を介した励起光を、光学機能部２０上に配置された溶液試料に照射することで、溶液試料を励起させる。このとき、ステージ５１は、光学機能部２０に励起光の焦点が合うように移動させられている。これにより、光学機能部２０と溶液試料との界面で表面増強ラマン散乱が生じ、溶液試料由来のラマン散乱光が例えば１０８倍程度にまで増強されて放出される。そして、放出されたラマン散乱光を、光学部品５４を介して検出器５５で検出することにより、ラマン分光分析を行う。なお、これらの形態の場合には、測定時にカバー１２を必ずしも配置する必要はない。 Thereafter, the measurement substrate 3 is placed on the stage 51, and the SERS unit 1 is set in the Raman spectroscopic analyzer 50. Subsequently, the solution sample is excited by irradiating the solution sample disposed on the optical function unit 20 with excitation light emitted from the light source 52 and passing through the optical component 53. At this time, the stage 51 is moved so that the excitation light is focused on the optical function unit 20. Thereby, surface-enhanced Raman scattering occurs at the interface between the optical function unit 20 and the solution sample, and Raman scattered light derived from the solution sample is enhanced to about 10 8 times and emitted, for example. Then, the Raman scattering analysis is performed by detecting the emitted Raman scattered light with the detector 55 via the optical component 54. In these forms, the cover 12 is not necessarily arranged at the time of measurement.
なお、光学機能部２０上への試料の配置の方法には、上述した方法の他に、次のような方法がある。例えば、測定用基板３を把持して、溶液試料（或いは、水又はエタノール等の溶液に紛体の試料を分散させたもの）に対してＳＥＲＳ素子２を浸漬させて引き上げ、ブローして当該試料を乾燥させてもよい。また、溶液試料（或いは、水又はエタノール等の溶液に紛体の試料を分散させたもの）を光学機能部２０上に微量滴下し、当該試料を自然乾燥させてもよい。また、紛体である試料をそのまま光学機能部２０上に分散させてもよい。 In addition to the method described above, the method for arranging the sample on the optical function unit 20 includes the following method. For example, the measurement substrate 3 is held, the SERS element 2 is immersed in a solution sample (or a powder sample dispersed in a solution such as water or ethanol), pulled up, and blown to remove the sample. It may be dried. Alternatively, a small amount of a solution sample (or a powder sample dispersed in a solution such as water or ethanol) may be dropped on the optical function unit 20 and the sample may be naturally dried. Moreover, the powder sample may be dispersed on the optical function unit 20 as it is.
以上説明したように、ＳＥＲＳ素子２においては、基板２１の表面２１ａ及び微細構造部２４を連続的に覆うように、表面２１ａ及び微細構造部２４上に第１の導電体層３１が形成されている。そして、その第１の導電体層３１の上に、ナノギャップとして機能するギャップ（例えば第１のギャップＧ１及び第２のギャップＧ２）を形成するように第２の導電体層３２が形成されている。このため、基板２１や微細構造部２４等の下地部分からガス等が発生したとしても、第１の導電体層３１によって第２の導電体層３２へのそのガス等の影響を低減することができる。したがって、基板２１や微細構造部２４等を構成する材料を、第２の導電体層３２に汚染を生じさせるガス等が発生しないような材料に制限する必要がないため、設計の自由度の低下を抑制可能である。また、第２の導電体層３２が、同一の材料から構成される第１の導電体層３１の上に形成されるため、ナノギャップを安定して形成可能である。 As described above, in the SERS element 2, the first conductor layer 31 is formed on the surface 21 a and the fine structure 24 so as to continuously cover the surface 21 a and the fine structure 24 of the substrate 21. Yes. Then, a second conductor layer 32 is formed on the first conductor layer 31 so as to form a gap functioning as a nanogap (for example, the first gap G1 and the second gap G2). Yes. For this reason, even if a gas or the like is generated from the base portion such as the substrate 21 or the fine structure portion 24, the first conductor layer 31 can reduce the influence of the gas or the like on the second conductor layer 32. it can. Therefore, it is not necessary to limit the material constituting the substrate 21, the fine structure 24, etc. to a material that does not generate a gas that causes contamination of the second conductor layer 32. Can be suppressed. Further, since the second conductor layer 32 is formed on the first conductor layer 31 made of the same material, the nanogap can be formed stably.
また、ＳＥＲＳ素子２においては、第２の導電体層は、微細構造部２４のピラー２７に対応する突出部３４と、ピラー２７を包囲するように溝３３ａが形成されたベース部３３とを有する。このため、各溝３３ａ内において好適にナノギャップを構成することが可能である。 Further, in the SERS element 2, the second conductor layer has a protruding portion 34 corresponding to the pillar 27 of the fine structure portion 24 and a base portion 33 in which a groove 33 a is formed so as to surround the pillar 27. . For this reason, it is possible to suitably form a nano gap in each groove 33a.
また、ＳＥＲＳ素子２においては、ピラー２７が、基板２１の表面２１ａに沿って周期的に配列されている。このため、表面増強ラマン散乱の強度を増大させることができる。 Further, in the SERS element 2, the pillars 27 are periodically arranged along the surface 21 a of the substrate 21. For this reason, the intensity of surface enhanced Raman scattering can be increased.
また、ＳＥＲＳ素子２においては、溝３３ａが、ピラー２７が突出する方向から見た場合に、各ピラー２７を包囲するように環状に延在している。このため、ナノギャップとして好適に機能するギャップ（第１のギャップＧ１及び第２のギャップＧ２）を増加させることができる。 Further, in the SERS element 2, the groove 33 a extends in an annular shape so as to surround each pillar 27 when viewed from the direction in which the pillar 27 protrudes. For this reason, it is possible to increase gaps (first gap G1 and second gap G2) that preferably function as nanogap.
また、ＳＥＲＳ素子２においては、突出部３４が、基板２１側の端部３４ａにおいて括れた形状を有している。これにより、ベース部３３に形成された溝３３ａ内に突出部３４の端部３４ａを確実に位置させて、ベース部３３と突出部３４とによって溝３３ａ内に形成された第１のギャップＧ１をナノギャップとして好適に機能させることができる。 Further, in the SERS element 2, the protruding portion 34 has a shape constricted at the end portion 34 a on the substrate 21 side. Thus, the end 34a of the protruding portion 34 is reliably positioned in the groove 33a formed in the base portion 33, and the first gap G1 formed in the groove 33a by the base portion 33 and the protruding portion 34 is formed. It can function suitably as a nano gap.
また、ＳＥＲＳ素子２においては、溝３３ａ内に位置している突出部３４の端部３４ａが凝集状態となっていたり、ベース部３３が溝３３ａの外縁に沿って盛り上がっていたりしても、ベース部３３と突出部３４とによって溝３３ａ内に形成された第１のギャップＧ１をナノギャップとして好適に機能させることができる。 Further, in the SERS element 2, even if the end portion 34a of the projecting portion 34 located in the groove 33a is in an aggregated state or the base portion 33 is raised along the outer edge of the groove 33a, The first gap G1 formed in the groove 33a by the portion 33 and the projecting portion 34 can suitably function as a nanogap.
また、ＳＥＲＳ素子２においては、溝３３ａの最深部においてベース部３３と突出部３４とが離れている。このため、ベース部３３と突出部３４とによって形成される第１のギャップＧ１に加えて、ベース部３３と第１の導電体層３１とによって形成される第２のギャップＧ２も、ナノギャップとして好適に機能させることができる。 Moreover, in the SERS element 2, the base part 33 and the protrusion part 34 are separated in the deepest part of the groove 33a. For this reason, in addition to the first gap G1 formed by the base portion 33 and the protruding portion 34, the second gap G2 formed by the base portion 33 and the first conductor layer 31 is also a nano gap. It can function suitably.
なお、ＳＥＲＳ素子２においては、溝３３ａの最深部においてベース部３３と突出部３４とが繋がっていてもよく、その場合にも、ベース部３３と突出部３４とによって形成される第１のギャップＧ１をナノギャップとして好適に機能させることができる。 In the SERS element 2, the base portion 33 and the protruding portion 34 may be connected at the deepest portion of the groove 33a, and in this case, the first gap formed by the base portion 33 and the protruding portion 34 is also possible. G1 can function suitably as a nanogap.
次に、ＳＥＲＳ素子２を製造する方法の一例について説明する。まず、図８の（ａ）に示されるように、フィルム基材Ｆを用意し、フィルム基材Ｆの表面にＵＶ硬化樹脂を塗布することにより、ＵＶ硬化樹脂層Ｒ１をフィルム基材Ｆ上に形成する。その一方で、マスターモールドＭＭを用意する。マスターモールドＭＭは、微細構造部２４に対応する微細構造部Ｍ２４と、微細構造部Ｍ２４を支持する支持部Ｍ２５と、を含んでいる。支持部Ｍ２５上には、後の工程において容易に離型することができるように、離型剤等による表面処理が施されている。 Next, an example of a method for manufacturing the SERS element 2 will be described. First, as shown in FIG. 8 (a), a film base F is prepared, and a UV curable resin layer R1 is applied on the film base F by applying a UV curable resin to the surface of the film base F. Form. On the other hand, a master mold MM is prepared. The master mold MM includes a fine structure portion M24 corresponding to the fine structure portion 24, and a support portion M25 that supports the fine structure portion M24. The support M25 is subjected to a surface treatment with a release agent or the like so that it can be easily released in a later process.
続いて、図８の（ｂ）に示されるように、フィルム基材Ｆ上のＵＶ硬化樹脂層Ｒ１にマスターモールドＭＭを押し当てて、その状態でＵＶを照射してＵＶ硬化樹脂層Ｒ１を硬化させることにより、複数の微細構造部Ｍ２４のパターンをＵＶ硬化樹脂層Ｒ１に転写する。続いて、図８の（ｃ）に示されるように、フィルム基材Ｆ上のＵＶ硬化樹脂層Ｒ１からマスターモールドＭＭを離型することにより、複数の微細構造部Ｍ２４のパターンが転写されたレプリカモールド（レプリカフィルム）ＲＭを得る。なお、レプリカモールドＲＭには、後の工程において容易に離型することができるように、離型剤等による表面処理が施されていてもよい。 Subsequently, as shown in FIG. 8B, the master mold MM is pressed against the UV curable resin layer R1 on the film substrate F, and UV is irradiated in this state to cure the UV curable resin layer R1. By doing so, the patterns of the plurality of fine structure portions M24 are transferred to the UV curable resin layer R1. Subsequently, as shown in FIG. 8C, the master mold MM is released from the UV curable resin layer R <b> 1 on the film base F to transfer the pattern of the plurality of fine structure portions M <b> 24. A mold (replica film) RM is obtained. The replica mold RM may be subjected to a surface treatment with a release agent or the like so that it can be easily released in a later step.
続いて、図９の（ａ）に示されるように、基板２１となるシリコンウェハＷを用意し、シリコンウェハＷの表面にＵＶ硬化樹脂を塗布することにより、成形層２２となるナノインプリント層Ｒ２をシリコンウェハＷ上に形成する。続いて、図９の（ｂ）に示されるように、シリコンウェハＷ上のナノインプリント層Ｒ２にレプリカモールドＲＭを押し当て、その状態でＵＶを照射してナノインプリント層Ｒ２を硬化させることにより、レプリカモールドＲＭのパターンをナノインプリント層Ｒ２に転写する。 Subsequently, as shown in FIG. 9A, a silicon wafer W to be a substrate 21 is prepared, and a UV curable resin is applied to the surface of the silicon wafer W, thereby forming a nanoimprint layer R2 to be a molding layer 22. Formed on the silicon wafer W. Subsequently, as shown in FIG. 9B, the replica mold RM is pressed against the nanoimprint layer R2 on the silicon wafer W, and the nanoimprint layer R2 is cured by irradiating UV in this state, thereby replica replica The RM pattern is transferred to the nanoimprint layer R2.
続いて、図９の（ｃ）に示されるように、シリコンウェハＷ上のナノインプリント層Ｒ２からレプリカモールドＲＭを離形することにより、複数の微細構造部２４（成形層２２）が形成されたシリコンウェハＷを得る。つまり、この工程においては、複数のピラー２７を有する微細構造部２４が基板２１の表面２１ａ上に形成される（第１の工程）。 Subsequently, as shown in FIG. 9C, silicon in which a plurality of microstructures 24 (molded layers 22) are formed by releasing the replica mold RM from the nanoimprint layer R <b> 2 on the silicon wafer W. A wafer W is obtained. That is, in this step, the fine structure portion 24 having the plurality of pillars 27 is formed on the surface 21a of the substrate 21 (first step).
続いて、ＡｕやＡｇ等の金属（上述した導電体材料）を基板２１の表面２１ａ及び微細構造部２４（成形層２２）上に堆積させることにより、第１の導電体層３１及び第２の導電体層３２を形成する。ここでは、まず、図１０に示されるように、スパッタ法やイオンプレーティング法等の比較的異方性の低い第１の気相成長法によって、基板２１の表面２１ａ及び微細構造部２４上に導電体材料を堆積することにより、基板２１の表面２１ａ及び微細構造部２４上に第１の導電体層３１を形成する（第２の工程）。 Subsequently, by depositing a metal such as Au or Ag (the above-described conductor material) on the surface 21a of the substrate 21 and the fine structure portion 24 (molded layer 22), the first conductor layer 31 and the second conductor layer 31 are deposited. The conductor layer 32 is formed. Here, as shown in FIG. 10, first, on the surface 21a of the substrate 21 and the fine structure portion 24 by the first vapor phase growth method having a relatively low anisotropy such as a sputtering method or an ion plating method. By depositing a conductor material, the first conductor layer 31 is formed on the surface 21a of the substrate 21 and the fine structure 24 (second step).
この工程では、比較的異方性の低い第１の気相成長法を用いるため、図１０の（ａ）に示されるように、微細構造部２４（成形層２２）に対する入射方向が比較的ランダムな導電体粒子が微細構造部２４（成形層２２）上に堆積し（すなわち、複数の方向から微細構造部２４に入射する導電体粒子が微細構造部２４上に堆積し）、第１の導電体層３１が形成される。したがって、第１の導電体層３１は、基板２１の表面２１ａの全体を連続的に覆うように表面２１ａ及び微細構造部２４上に形成される。第１の導電体層３１は、ピラー２７の頂部２７ａ、ピラー２７の側面２７ｂ、及び支持部２５の表面２５ａ上において概ね均一の厚さになるように形成される。 In this step, since the first vapor phase growth method having relatively low anisotropy is used, the incident direction with respect to the fine structure portion 24 (molded layer 22) is relatively random as shown in FIG. Conductive particles are deposited on the fine structure portion 24 (molded layer 22) (that is, conductive particles incident on the fine structure portion 24 from a plurality of directions are deposited on the fine structure portion 24), and the first conductive A body layer 31 is formed. Accordingly, the first conductor layer 31 is formed on the surface 21a and the fine structure 24 so as to continuously cover the entire surface 21a of the substrate 21. The first conductor layer 31 is formed to have a substantially uniform thickness on the top portion 27 a of the pillar 27, the side surface 27 b of the pillar 27, and the surface 25 a of the support portion 25.
続いて、図１１に示されるように、蒸着法（例えば、抵抗加熱真空蒸着法、電子ビーム加熱真空蒸着法、及び高周波加熱真空蒸着法等）等の比較的異方性の高い第２の気相成長法によって、第１の導電体層３１上に第１の導電体層３１と同一の導電材料を堆積することにより、第１の導電体層３１上に第２の導電体層３２を形成する（第３の工程）。第２の気相成長法の異方性は、第１の導電体層３１を形成するための第１の気相成長法の異方性よりも高い。 Subsequently, as shown in FIG. 11, a second gas having a relatively high anisotropy such as a vapor deposition method (for example, a resistance heating vacuum deposition method, an electron beam heating vacuum deposition method, and a high frequency heating vacuum deposition method) is used. A second conductive layer 32 is formed on the first conductive layer 31 by depositing the same conductive material as that of the first conductive layer 31 on the first conductive layer 31 by the phase growth method. (Third step). The anisotropy of the second vapor deposition method is higher than the anisotropy of the first vapor deposition method for forming the first conductor layer 31.
この工程では、比較的異方性の高い第２の気相成長法を用いるため（例えば、蒸着装置内において蒸着源と第１の導電体層３１（微細構造部２４）との相対的な位置関係を固定した状態において蒸着法を実施するため）、例えば、第１の導電体層３１に対する入射方向が略一定とされた導電体粒子が第１の導電体層３１上に堆積し、第２の導電体層３２が形成される。なお、第１の導電体層３１に対する導電体粒子の入射方向が略一定であるとは、導電体粒子の大部分が第１の導電体層３１に対して所定の方向から入射すると共に、少数の導電体粒子が第１の導電体層３１に対して所定の方向と異なる方向から入射する場合を含む。したがって、第２の導電体層３２は、上述した溝３３ａのように、基板２１の表面２１ａ上において部分的に形成されない箇所が生じる。より具体的には、図１１の（ａ）に示されるように、第１の導電体層３１に対して、ピラー２７が突出する方向に導電体粒子を堆積させると、図１１の（ｂ）に示されるように、第１の導電体層３１における支持部２５の表面２５ａ上の部分やピラー２７の頂部２７ａ上の部分には、導電体粒子が到達し易くなる（導電体粒子が付着し易くなる）。 In this step, since the second vapor phase growth method having relatively high anisotropy is used (for example, the relative position between the vapor deposition source and the first conductor layer 31 (fine structure portion 24) in the vapor deposition apparatus). In order to carry out the vapor deposition method in a state where the relationship is fixed), for example, conductive particles whose incident direction with respect to the first conductive layer 31 is made substantially constant are deposited on the first conductive layer 31, and the second The conductor layer 32 is formed. Note that the incident direction of the conductive particles with respect to the first conductive layer 31 is substantially constant means that most of the conductive particles enter the first conductive layer 31 from a predetermined direction and a small number The case where the conductive particles enter the first conductive layer 31 from a direction different from the predetermined direction is included. Therefore, the 2nd conductor layer 32 produces the location which is not partially formed on the surface 21a of the board | substrate 21, like the groove | channel 33a mentioned above. More specifically, as shown in FIG. 11A, when conductor particles are deposited on the first conductor layer 31 in the direction in which the pillars 27 protrude, FIG. As shown in FIG. 5, the conductor particles easily reach the portion on the surface 25a of the support portion 25 and the top portion 27a of the pillar 27 in the first conductor layer 31 (the conductor particles are attached). Easier).
その一方で、第１の導電体層３１におけるピラー２７の根元近傍の部分には、ピラー２７の頂部２７ａ上に堆積した導電体層（突出部３４）の射影効果によって、導電体粒子が到達し難くなる（導電体粒子が付着し難くなる）。これにより、ピラー２７を包囲するように、ベース部３３に溝３３ａが形成されることになる。さらに、第１の導電体層３１におけるピラー２７の側面２７ｂ上の部分にも、同様の射影効果によって、導電体粒子が付着し難くなる。これにより、突出部３４が端部３４ａにおいて括れた形状となり、溝３３ａ内に突出部３４の端部３４ａが位置するとこになる。 On the other hand, the conductor particles reach the portion near the base of the pillar 27 in the first conductor layer 31 due to the projection effect of the conductor layer (projecting portion 34) deposited on the top 27a of the pillar 27. It becomes difficult (conductor particles are difficult to adhere). As a result, a groove 33 a is formed in the base portion 33 so as to surround the pillar 27. Furthermore, it is difficult for the conductive particles to adhere to the portion on the side surface 27b of the pillar 27 in the first conductive layer 31 due to the same projection effect. As a result, the protruding portion 34 is constricted at the end portion 34a, and the end portion 34a of the protruding portion 34 is located in the groove 33a.
このように、微細構造部２４上に第１の導電体層３１を形成し、その上に第２の導電体層３２を形成することにより、光学機能部２０が形成される。その後、微細構造部２４ごとに（換言すれば、光学機能部２０ごとに）シリコンウェハＷを切断することにより、複数のＳＥＲＳ素子２が製造される。なお、シリコンウェハＷを先に切断してチップ形状にした後に、第１の導電体層３１及び第２の導電体層３２を形成してもよい。 Thus, the optical function part 20 is formed by forming the 1st conductor layer 31 on the fine structure part 24, and forming the 2nd conductor layer 32 on it. Thereafter, by cutting the silicon wafer W for each fine structure portion 24 (in other words, for each optical function portion 20), a plurality of SERS elements 2 are manufactured. Note that the first conductor layer 31 and the second conductor layer 32 may be formed after the silicon wafer W is first cut into a chip shape.
以上説明したように、このＳＥＲＳ素子２を製造する方法においては、まず、相対的に異方性の低い第１の気相成長法によって、基板２１の表面２１ａ及び微細構造部２４上に第１の導電体層３１を形成する。このため、基板２１の表面２１ａ及び微細構造部２４を連続的に覆うように表面２１ａ及び微細構造部２４上に第１の導電体層３１が形成される。一方、この方法においては、相対的に異方性の高い第２の気相成長法によって、第１の導電体層３１の上に第２の導電体層３２を形成する。このため、導電体粒子の堆積に偏りが生じる結果、ナノギャップを形成するような溝３３ａを有する第２の導電体層３２が形成される。 As described above, in the method of manufacturing the SERS element 2, first, the first vapor deposition method having relatively low anisotropy is used to form the first on the surface 21a of the substrate 21 and the fine structure portion 24. The conductor layer 31 is formed. For this reason, the 1st conductor layer 31 is formed on the surface 21a and the fine structure part 24 so that the surface 21a and the fine structure part 24 of the board | substrate 21 may be covered continuously. On the other hand, in this method, the second conductor layer 32 is formed on the first conductor layer 31 by the second vapor phase growth method having relatively high anisotropy. For this reason, as a result of the occurrence of bias in the deposition of the conductor particles, the second conductor layer 32 having the groove 33a that forms the nanogap is formed.
したがって、基板２１や微細構造部２４等の下地部分からガス等が発生したとしても、第１の導電体層３１によって第２の導電体層３２へのそのガス等の影響を低減することができる。よって、この方法によれば、基板２１や微細構造部２４等を構成する材料を、第２の導電体層３２の汚染を生じさせるガス等が発生しないような材料に制限する必要がないため、ＳＥＲＳ素子２を製造する際に設計の自由度の低下を抑制可能である。 Therefore, even if a gas or the like is generated from the base portion such as the substrate 21 or the fine structure 24, the first conductor layer 31 can reduce the influence of the gas or the like on the second conductor layer 32. . Therefore, according to this method, it is not necessary to limit the material constituting the substrate 21, the fine structure portion 24, and the like to a material that does not generate a gas that causes contamination of the second conductor layer 32. When the SERS element 2 is manufactured, it is possible to suppress a decrease in design freedom.
また、この方法においては、複数のピラー２７を有する微細構造部２４上に形成された第１の導電体層３１の上に、相対的に異方性の高い第２の気相成長法を用いて第２の導電体層３２が形成される。このため、上述したように、第２の導電体層３２に対して、微細構造部２４のピラー２７に対応する突出部３４と、ピラー２７を包囲するように溝３３ａが形成されたベース部３３とが形成される。その結果、各溝３３ａ内において、ナノギャップとして機能する第１のギャップＧ１や第２のギャップＧ２が形成されたＳＥＲＳ素子２を製造することが可能である。 In this method, the second vapor phase growth method having relatively high anisotropy is used on the first conductor layer 31 formed on the fine structure portion 24 having the plurality of pillars 27. Thus, the second conductor layer 32 is formed. For this reason, as described above, the protrusion 34 corresponding to the pillar 27 of the microstructure 24 and the base 33 in which the groove 33a is formed so as to surround the pillar 27 with respect to the second conductor layer 32. And are formed. As a result, it is possible to manufacture the SERS element 2 in which the first gap G1 and the second gap G2 functioning as nanogap are formed in each groove 33a.
また、この方法においては、相対的に異方性の高い第２の気相成長法によって第２の導電体層３２を形成するため、ピラー２７の側面２７ｂ上において第２の導電体層３２がほとんど形成されない場合も考えられる。しかしながら、そのような場合であっても、ピラー２７の側面２７ｂ上には、第１の気相成長法によって第１の導電体層３１が予め形成されているため、支持部２５の表面２５ａ上の導電体層（第２の導電体層３２のベース部３３）と、ピラー２７の側面２７ｂ上の導電体層（第１の導電体層３１）との間にナノギャップが確実に形成される。 In this method, the second conductor layer 32 is formed on the side surface 27b of the pillar 27 because the second conductor layer 32 is formed by the second vapor phase growth method having relatively high anisotropy. There may be cases where almost no formation occurs. However, even in such a case, since the first conductor layer 31 is formed in advance on the side surface 27b of the pillar 27 by the first vapor phase growth method, the surface 25a of the support portion 25 is formed. A nanogap is reliably formed between the conductive layer (base portion 33 of the second conductive layer 32) and the conductive layer (first conductive layer 31) on the side surface 27b of the pillar 27. .
また、この方法においては、第１の導電体層３１の上に、第１の導電体層３１と同一の導電体粒子を堆積することによって第２の導電体層３２を形成する。このため、第２の導電体層３２を形成する際に導電体粒子の凝集性に位置的な偏りが生じることが抑制され、均一な凝集体（パーティクル）を形成することでナノギャップを安定して形成することが可能となる。これに対して、基板２１の表面２１ａや微細構造部２４等の下地部分に導電体粒子を直接堆積した場合には、下地部分の材料と導電体材料との相性によって凝集性が異なり、均一にパーティクルが形成されないおそれがある。 Further, in this method, the second conductor layer 32 is formed by depositing the same conductor particles as the first conductor layer 31 on the first conductor layer 31. For this reason, when forming the 2nd conductor layer 32, it is suppressed that a positional bias arises in the aggregation property of conductor particles, and a nanogap is stabilized by forming a uniform aggregate (particle). Can be formed. On the other hand, when the conductor particles are directly deposited on the base portion such as the surface 21a of the substrate 21 or the fine structure portion 24, the cohesiveness varies depending on the compatibility between the material of the base portion and the conductor material, and is uniform. Particles may not be formed.
なお、第２の導電体層３２に対してパーティクルを形成しない場合であっても、第２の導電体層３２の下地が同一の材料の第１の導電体層３１であることから、好適なナノギャップを安定して形成することができる。つまり、この方法によれば、パーティクルの形成の有無にかかわらず、第２の導電体層３２を所望の形状に形成しやすい。 Even when particles are not formed on the second conductor layer 32, the base of the second conductor layer 32 is the first conductor layer 31 made of the same material, which is preferable. A nanogap can be formed stably. That is, according to this method, it is easy to form the second conductor layer 32 in a desired shape regardless of whether particles are formed.
次に、ＳＥＲＳ素子の実施例について説明する。図１２は、実施例に係るＳＥＲＳ素子の光学機能部のＳＥＭ写真（基板の表面に垂直な方向に対して３０°傾いた方向から光学機能部を撮影したＳＥＭ写真）である。本実施例では、第１の導電体層として、膜厚が５０ｎｍとなるようにスパッタ法によりＡｕを堆積し、第２の導電体層として、膜厚が５０ｎｍとなるように蒸着法によりＡｕを堆積した。図１２に示されるように、本実施例のＳＥＲＳ素子においては、微細構造部のピラーを包囲するように第２の導電体層のベース部に溝が形成されていること、溝内に第２の導電体層の突出部の端部が位置していること、及び、ナノギャップとして好適に機能する多数のギャップが溝内に形成されていることが確認された。 Next, examples of the SERS element will be described. FIG. 12 is a SEM photograph of the optical function part of the SERS element according to the example (SEM photograph obtained by photographing the optical function part from a direction inclined by 30 ° with respect to the direction perpendicular to the surface of the substrate). In this embodiment, Au is deposited as a first conductor layer by a sputtering method so that the film thickness is 50 nm, and Au is deposited as a second conductor layer by a vapor deposition method so that the film thickness is 50 nm. Deposited. As shown in FIG. 12, in the SERS element of this example, a groove is formed in the base portion of the second conductor layer so as to surround the pillar of the fine structure portion, and the second in the groove. It was confirmed that the end portions of the protruding portions of the conductor layer were positioned and that a large number of gaps suitably functioning as nanogap were formed in the grooves.
本実施例のＳＥＲＳ素子の具体的な作製方法は、次のとおりである。まず、ホール径１２０ｎｍ及びホール深さ１８０ｎｍのホールがホール間隔（隣り合うホールの中心線間の距離）３６０ｎｍで正方格子状に配列されたモールドを用いて、ガラスからなる基板上の樹脂をナノインプリント法で成形し、微細構造部を作製した。作製した微細構造部においては、ピラーの直径は１２０ｎｍ、高さは１５０ｎｍ、ピラーピッチ（隣り合うピラーの中心線間の距離）は３６０ｎｍとなった。 A specific method for manufacturing the SERS element of this example is as follows. First, a resin on a glass substrate is nano-imprinted using a mold in which holes having a hole diameter of 120 nm and a hole depth of 180 nm are arranged in a square lattice shape with a hole interval (distance between center lines of adjacent holes) of 360 nm. To produce a fine structure. In the fabricated microstructure, the pillar diameter was 120 nm, the height was 150 nm, and the pillar pitch (distance between the center lines of adjacent pillars) was 360 nm.
続いて、作製した微細構造部上に、第１の導電体層として、スパッタ法によりＡｕを５０ｎｍ堆積した。このスパッタ法においては、ＡｒプラズマガスにＡｕスパッタ粒子（導電体粒子）が衝突しながら、微細構造部上にＡｕスパッタ粒子が堆積されるため、ピラー等の構造に対して均一に堆積される。なお、第１の導電体層の密着性を向上させるために、Ａｕの下にバッファ層としてＴｉを蒸着した後に、そのバッファ層上に第１の導電体層としてＡｕを堆積してもよい。 Subsequently, 50 nm of Au was deposited as a first conductor layer on the fabricated microstructure by sputtering. In this sputtering method, the Au sputtered particles (conductor particles) collide with the Ar plasma gas, and the Au sputtered particles are deposited on the fine structure, so that they are uniformly deposited on a structure such as a pillar. In order to improve the adhesion of the first conductor layer, after depositing Ti as a buffer layer under Au, Au may be deposited as the first conductor layer on the buffer layer.
続いて、第２の導電体層として、抵抗加熱真空蒸着法によりＡｕを５０ｎｍ堆積した。この蒸着法においては、真空中でＡｕを蒸発させて堆積するために、蒸着源から放射状に直線的に蒸着（堆積）される。これにより、本実施例のＳＥＲＳ素子が作製される。 Subsequently, 50 nm of Au was deposited as a second conductor layer by resistance heating vacuum deposition. In this vapor deposition method, in order to evaporate and deposit Au in a vacuum, vapor deposition (deposition) is performed linearly from a vapor deposition source. Thereby, the SERS element of a present Example is produced.
図１３は、本実施例のＳＥＲＳ素子についてのストークスシフトとシグナル強度との関係を示すグラフであり、次のようにラマン分光測定を行った際の結果である。すなわち、本実施例のＳＥＲＳ素子をメルカプト安息香酸エタノール溶液（１ｍＭ）に２時間浸漬した後、エタノールでリンスし、窒素ガスで乾燥させて、当該ＳＥＲＳ素子の光学機能部上に試料を配置した。その試料について、波長７８５ｎｍの励起光でラマン分光測定を行った。その結果、図１３に示されるように、メルカプト安息香酸のＳＥＲＳスペクトルが得られ、表面増強ラマン散乱の増強効果が確認された。 FIG. 13 is a graph showing the relationship between the Stokes shift and the signal intensity for the SERS element of this example, and is the result when Raman spectroscopic measurement was performed as follows. That is, the SERS element of this example was immersed in a mercaptobenzoic acid ethanol solution (1 mM) for 2 hours, rinsed with ethanol, dried with nitrogen gas, and a sample was placed on the optical function part of the SERS element. The sample was subjected to Raman spectroscopic measurement with excitation light having a wavelength of 785 nm. As a result, as shown in FIG. 13, the SERS spectrum of mercaptobenzoic acid was obtained, and the enhancement effect of surface enhanced Raman scattering was confirmed.
以上、本発明の一実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。例えば、ピラー２７の配列構造は、２次元の配列に限定されず、１次元の配列であってもよいし、正方格子状の配列に限定されず、三角格子状の配列であってもよいし、周期的な配列でなくてもよい。また、ピラー２７の断面形状は、円形に限定されず、楕円、或いは三角形や四角形等の多角形であってもよい。また、基板２１の表面２１ａ上に微細構造部２４を形成する方法としては、上述したナノインプリントに代えて、熱ナノインプリント、電子線リソグラフィー、及び、光リソグラフィー等を用いることができる。また、溝３３ａは、ピラー２７を円環状に包囲するように形成されたものに限定されず、ピラー２７をその他の環状（楕円状等）に包囲するように形成されたものであってもよい。また、溝３３ａは、ピラー２７を連続的に包囲するように形成されたものに限定されず、複数の領域に分割された状態で、ピラー２７を断続的に包囲するように形成されたものであってもよい。このように、ＳＥＲＳ素子２の各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を適用することができる。 Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment. For example, the arrangement structure of the pillars 27 is not limited to a two-dimensional arrangement, but may be a one-dimensional arrangement, or is not limited to a square lattice arrangement, and may be a triangular lattice arrangement. , It does not have to be a periodic array. The cross-sectional shape of the pillar 27 is not limited to a circle, and may be an ellipse or a polygon such as a triangle or a quadrangle. Moreover, as a method of forming the fine structure 24 on the surface 21a of the substrate 21, thermal nanoimprint, electron beam lithography, optical lithography, or the like can be used instead of the nanoimprint described above. Further, the groove 33a is not limited to the one formed so as to surround the pillar 27 in an annular shape, and may be formed so as to surround the pillar 27 in another annular shape (such as an ellipse). . The grooves 33a are not limited to those formed so as to continuously surround the pillars 27, but are formed so as to intermittently surround the pillars 27 in a state of being divided into a plurality of regions. There may be. Thus, the materials and shapes of the components of the SERS element 2 are not limited to the materials and shapes described above, and various materials and shapes can be applied.
ここで、隣り合う一対の凸部（ピラー２７に対応するもの）に着目した場合に、一方の凸部の外面に形成された導電体層（例えば第２の導電体層）と、他方の凸部に形成された導電体層との間の距離よりも、ベース部と突出部（及びベース部と第１の導電体層）とによって形成されたギャップの幅は小さくなっている。これにより、微細構造部の構造のみでは得られないような狭いギャップ（ナノギャップとして好適に機能するギャップ）を用意且つ安定的に形成することができる。 Here, when paying attention to a pair of adjacent protrusions (corresponding to the pillars 27), a conductor layer (for example, a second conductor layer) formed on the outer surface of one protrusion and the other protrusion The width of the gap formed by the base portion and the protruding portion (and the base portion and the first conductor layer) is smaller than the distance between the conductor layer formed in the portion. As a result, a narrow gap (a gap that suitably functions as a nanogap) that cannot be obtained only by the structure of the fine structure portion can be prepared and stably formed.
また、微細構造部２４は、上記実施形態のように、例えば、支持部２５を介して、基板２１の表面２１ａに間接的に形成されてもよいし、基板２１の表面２１ａ上に直接的に形成されてもよい。また、導電体層２３（例えば第１の導電体層３１）は、微細構造部２４に対する密着性を向上させるためのバッファ金属（Ｔｉ、Ｃｒ等）層等、何らかの層を介して、微細構造部２４上に間接的に形成されてもよいし、微細構造部２４上に直接的に形成されてもよい。 Moreover, the fine structure part 24 may be indirectly formed on the surface 21a of the substrate 21 through the support part 25, for example, as in the above embodiment, or directly on the surface 21a of the substrate 21. It may be formed. In addition, the conductor layer 23 (for example, the first conductor layer 31) is formed in a fine structure portion through some layer such as a buffer metal (Ti, Cr, etc.) layer for improving adhesion to the fine structure portion 24. It may be formed indirectly on 24 or directly on the microstructure 24.
また、第１の導電体層３１とベース部３３との合計の厚さは、ピラー２７（凸部）の高さよりも大きくなっていてもよい。この場合には、第２の導電体層３２の突出部３４のうちベース部３３から突出する部分にピラー２７が存在しないことから、熱伸縮等によるピラー２７の変形の影響を突出部３４が受け難くなり、突出部３４の形状が安定化する。したがって、ベース部３３と突出部３４とによって形成された第１のギャップＧ１が、ナノギャップとして安定的に機能する。また、そもそもピラー２７自体が存在しない場合に比べて、微細構造部２４から導電体層２３（第１の導電体層３１及び第２の導電体層３２）が剥がれ難くなり、導電体層２３の形状が安定する。 Further, the total thickness of the first conductor layer 31 and the base portion 33 may be larger than the height of the pillar 27 (convex portion). In this case, since the pillar 27 does not exist in the protruding portion 34 of the second conductor layer 32 in the portion protruding from the base portion 33, the protruding portion 34 is affected by the deformation of the pillar 27 due to thermal expansion and contraction. It becomes difficult and the shape of the protrusion 34 is stabilized. Therefore, the first gap G1 formed by the base portion 33 and the protruding portion 34 functions stably as a nanogap. In addition, compared to the case where the pillar 27 itself does not exist, the conductor layer 23 (the first conductor layer 31 and the second conductor layer 32) is less likely to be peeled off from the fine structure portion 24. The shape is stable.
さらに、第１の導電体層３１を形成するための第１の気相成長法として、蒸着法を用いることもできる。その場合には、第１の気相成長法の異方性を相対的に低くするために、すなわち、導電体粒子の入射方向を比較的ランダムとするために、蒸着装置の基板回転機構（例えば自公転プラネタリ等）やチャンバ真空度等を調整すればよい。 Further, a vapor deposition method can be used as the first vapor phase growth method for forming the first conductor layer 31. In that case, in order to make the anisotropy of the first vapor phase growth method relatively low, that is, in order to make the incident direction of the conductive particles relatively random, (Revolving planetary etc.) and the degree of chamber vacuum may be adjusted.
２…ＳＥＲＳ素子（表面増強ラマン散乱素子）、２１…基板、２１ａ…表面（主面）、２４…微細構造部、２７…ピラー（凸部）、３１…第１の導電体層、３２…第２の導電体層、３３…ベース部、３３ａ…溝、３４…突出部、３４ａ…端部。 2 ... SERS element (surface enhanced Raman scattering element), 21 ... substrate, 21a ... surface (main surface), 24 ... fine structure part, 27 ... pillar (convex part), 31 ... first conductor layer, 32 ... first 2 conductor layers, 33... Base portion, 33 a... Groove, 34.
Claims (12)
第１の気相成長法によって、前記基板の前記主面及び前記微細構造部上に第１の導電体層を形成する第２の工程と、
第２の気相成長法によって、前記第１の導電体層上に表面増強ラマン散乱のための第２の導電体層を形成する第３の工程と、を備え、
前記第１の導電体層と前記第２の導電体層とは、互いに同一の材料から構成され、
前記第２の気相成長法の異方性は、前記第１の気相成長法の異方性よりも高い、
表面増強ラマン散乱素子を製造する方法。 A first step of forming a microstructure having a plurality of convex portions on the main surface of the substrate;
A second step of forming a first conductor layer on the main surface and the microstructure portion of the substrate by a first vapor deposition method;
Forming a second conductor layer for surface enhanced Raman scattering on the first conductor layer by a second vapor deposition method, and
The first conductor layer and the second conductor layer are made of the same material,
The anisotropy of the second vapor deposition method is higher than the anisotropy of the first vapor deposition method.
A method of manufacturing a surface-enhanced Raman scattering element.
前記主面上に形成され、複数の凸部を有する微細構造部と、
前記主面及び前記微細構造部を連続的に覆うように前記主面及び前記微細構造部上に形成された第１の導電体層と、
表面増強ラマン散乱のための複数のギャップを形成するように前記第１の導電体層上に形成された第２の導電体層と、を備え、
前記第１及び第２の導電体層は、互いに同一の材料から構成されており、
前記第２の導電体層の一部は凝集状態となっており、前記微細構造部の形状に依らない前記ギャップを形成している、
表面増強ラマン散乱素子。 A substrate having a main surface;
A microstructure formed on the main surface and having a plurality of convex portions;
A first conductor layer formed on the main surface and the fine structure so as to continuously cover the main surface and the fine structure;
A second conductor layer formed on the first conductor layer to form a plurality of gaps for surface enhanced Raman scattering,
The first and second conductor layers are composed of the same material ,
A part of the second conductor layer is in an agglomerated state, and forms the gap independent of the shape of the microstructure.
Surface-enhanced Raman scattering element.
前記ベース部には、前記凸部が突出する方向から見た場合に前記凸部のそれぞれを包囲するように複数の溝が形成されており、
前記ギャップは、少なくとも前記溝内に形成されている、
請求項２に記載の表面増強ラマン散乱素子。 The second conductor layer has a base portion formed along the main surface, and a plurality of projecting portions projecting from the base portion at positions corresponding to the convex portions,
The base portion is formed with a plurality of grooves so as to surround each of the convex portions when viewed from the direction in which the convex portions protrude.
The gap is formed at least in the groove;
The surface-enhanced Raman scattering element according to claim 2 .
請求項３〜６のいずれか一項に記載の表面増強ラマン散乱素子。 The gap includes a first gap formed by the base portion and the protrusion in the groove, and a second gap formed by the base portion and the first conductor layer in the groove. Galax Tsu, including the up,
The surface-enhanced Raman scattering element according to any one of claims 3 to 6 .
第１の気相成長法によって、前記主面及び前記微細構造部を連続的に覆うように前記主面及び前記微細構造部上に第１の導電体層を形成する第２の工程と、
第２の気相成長法によって、前記第１の導電体層上に表面増強ラマン散乱のための第２の導電体層を形成する第３の工程と、を備え、
前記第３の工程においては、前記第１の導電体層におけるギャップが形成されていない部分の上にギャップが形成されるように前記第２の導電体層を形成し、
前記第１の気相成長法と前記第２の気相成長法とは、互いに異なる気相成長法である、
表面増強ラマン散乱素子を製造する方法。 A first step of forming a microstructure having a plurality of convex portions on the main surface of the substrate;
A second step of forming a first conductor layer on the main surface and the fine structure portion so as to continuously cover the main surface and the fine structure portion by a first vapor phase growth method;
Forming a second conductor layer for surface enhanced Raman scattering on the first conductor layer by a second vapor deposition method, and
In the third step, the second conductor layer is formed so that a gap is formed on a portion where the gap is not formed in the first conductor layer,
The first vapor phase growth method and the second vapor phase growth method are vapor phase growth methods different from each other.
A method of manufacturing a surface-enhanced Raman scattering element .
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013142165A JP6312376B2 (en) | 2013-07-05 | 2013-07-05 | Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element |
| DE112013003984.2T DE112013003984B4 (en) | 2012-08-10 | 2013-08-09 | Surface-enhanced Raman scattering element and a method of manufacturing a surface-enhanced Raman scattering element |
| PCT/JP2013/071709 WO2014025038A1 (en) | 2012-08-10 | 2013-08-09 | Surface-enhanced raman scattering element, and method for manufacturing surface-enhanced raman scattering element |
| CN201710277079.6A CN107255630B (en) | 2012-08-10 | 2013-08-09 | Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element |
| CN201380042590.8A CN104541158B (en) | 2012-08-10 | 2013-08-09 | Surface-enhanced raman scattering element, and method for manufacturing surface-enhanced raman scattering element |
| US14/420,546 US10132755B2 (en) | 2012-08-10 | 2013-08-09 | Surface-enhanced Raman scattering element, and method for manufacturing surface-enhanced Raman scattering element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013142165A JP6312376B2 (en) | 2013-07-05 | 2013-07-05 | Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018052704A Division JP6335410B1 (en) | 2018-03-20 | 2018-03-20 | Surface-enhanced Raman scattering element |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015014547A JP2015014547A (en) | 2015-01-22 |
| JP2015014547A5 JP2015014547A5 (en) | 2016-08-12 |
| JP6312376B2 true JP6312376B2 (en) | 2018-04-18 |
Family
ID=52436353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013142165A Active JP6312376B2 (en) | 2012-08-10 | 2013-07-05 | Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6312376B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6564203B2 (en) * | 2015-02-26 | 2019-08-21 | 浜松ホトニクス株式会社 | Surface-enhanced Raman scattering element and manufacturing method thereof |
| KR101775989B1 (en) * | 2015-07-24 | 2017-09-07 | 이화여자대학교 산학협력단 | Optical filter including array of hybrid nanostructures and method of preparing the same |
| KR101691956B1 (en) * | 2015-07-24 | 2017-01-02 | 이화여자대학교 산학협력단 | Optical filter and producing method of the same |
| WO2017200295A1 (en) * | 2016-05-17 | 2017-11-23 | 충남대학교산학협력단 | Surface-enhanced raman scattering substrate, element for detecting molecule including same, and method for manufacturing same |
| JP7236664B2 (en) * | 2017-10-04 | 2023-03-10 | パナソニックＩｐマネジメント株式会社 | SENSOR SUBSTRATE, DETECTION DEVICE, AND SENSOR SUBSTRATE MANUFACTURING METHOD |
| WO2020039741A1 (en) * | 2018-08-24 | 2020-02-27 | パナソニックＩｐマネジメント株式会社 | Metallic microstructure and detection device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060225162A1 (en) * | 2005-03-30 | 2006-10-05 | Sungsoo Yi | Method of making a substrate structure with enhanced surface area |
| US7388661B2 (en) * | 2006-10-20 | 2008-06-17 | Hewlett-Packard Development Company, L.P. | Nanoscale structures, systems, and methods for use in nano-enhanced raman spectroscopy (NERS) |
| US20110166045A1 (en) * | 2009-12-01 | 2011-07-07 | Anuj Dhawan | Wafer scale plasmonics-active metallic nanostructures and methods of fabricating same |
| US9182338B2 (en) * | 2010-05-21 | 2015-11-10 | The Trustees Of Princeton University | Structures for enhancement of local electric field, light absorption, light radiation, material detection and methods for making and using of the same |
-
2013
- 2013-07-05 JP JP2013142165A patent/JP6312376B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015014547A (en) | 2015-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014025038A1 (en) | Surface-enhanced raman scattering element, and method for manufacturing surface-enhanced raman scattering element | |
| WO2014025035A1 (en) | Surface-enhanced raman scattering element | |
| JP6312376B2 (en) | Surface-enhanced Raman scattering element and method for manufacturing surface-enhanced Raman scattering element | |
| JP6023509B2 (en) | Surface-enhanced Raman scattering unit | |
| WO2014025037A1 (en) | Surface-enhanced raman scattering element, and method for producing same | |
| TWI611175B (en) | Surface enhanced Raman scattering unit and Raman spectroscopic analysis method | |
| CN109001174B (en) | Surface enhanced Raman scattering element | |
| JP5908370B2 (en) | Surface-enhanced Raman scattering unit | |
| US10393663B2 (en) | Surface-enhanced raman scattering element and method for manufacturing same | |
| WO2014156330A1 (en) | Surface-enhanced raman scattering unit and raman spectroscopic analysis method | |
| JP6023669B2 (en) | Surface-enhanced Raman scattering element | |
| JP6203558B2 (en) | Surface-enhanced Raman scattering element and manufacturing method thereof | |
| JP6335410B1 (en) | Surface-enhanced Raman scattering element | |
| Fan et al. | Wafer-scale fabrication of metal nanoring and nanocrescent arrays from nanoimprinted nanopillar arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6312376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |