JP6271942B2 - Electronic device and test method - Google Patents
Electronic device and test method Download PDFInfo
- Publication number
- JP6271942B2 JP6271942B2 JP2013217275A JP2013217275A JP6271942B2 JP 6271942 B2 JP6271942 B2 JP 6271942B2 JP 2013217275 A JP2013217275 A JP 2013217275A JP 2013217275 A JP2013217275 A JP 2013217275A JP 6271942 B2 JP6271942 B2 JP 6271942B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drive voltage
- normal
- check test
- test result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電子機器、及びそのテスト方法に関する。 The present invention relates to an electronic device and a test method thereof.
特許文献1には、自己診断試験を行うコンピュータの起動方法が開示されている。特許文献1の起動方法では、自己診断試験が正常に行われているかを確認した後、コンピュータを起動している。自己診断試験では、自己診断試験時のコンピュータの出力コードと、正常時の出力コードを比較している。
ところで、メモリやLSI等の回路を用いた電子機器において、駆動電圧(電源電圧)を安定して供給することが求められる。特許文献2には、DC/DCコンバータ出力電圧と目標値との偏差が上限と下限とで規定される範囲を超えた場合に、目標値を段階的に低くする電源装置が開示されている。
By the way, in an electronic device using a circuit such as a memory or an LSI, it is required to stably supply a driving voltage (power supply voltage).
特許文献1の起動方法では、出力コードの比較によって自己診断試験を行っているため、適切な駆動電圧を供給することが困難である。特許文献2の電源装置では、適切な電圧を設定することが困難である。
In the starting method of
本発明は、上記の問題に鑑みてなされたものであり、より適切にテストすることができる電子機器、及びテスト方法を提供するものである。 The present invention has been made in view of the above problems, and provides an electronic device and a test method that can be more appropriately tested.
本願発明の一態様にかかる電子機器は、チェックテストの対象となる対象回路と、前記対象回路に対する入力データと出力データとを比較することでチェックテストを行う制御部と、チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧を変化する電圧制御部と、を備え、前記電圧制御部が前記駆動電圧を変化した後、前記制御部が前記対象回路の前記チェックテストを行うものである。 An electronic device according to an aspect of the present invention includes a target circuit that is a target of a check test, a control unit that performs a check test by comparing input data and output data for the target circuit, and a check test result is abnormal. A voltage control unit that changes a drive voltage supplied to the target circuit, and the control unit performs the check test of the target circuit after the voltage control unit changes the drive voltage. It is.
本願発明の一態様にかかる電子機器のテスト方法は、対象回路に対する入力データと出力データとを比較することで、チェックテストを行い、前記チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧を変化させ、前記駆動電圧を変化した後、前記対象回路の前記チェックテストを行うものである。 A test method for an electronic device according to one aspect of the present invention performs a check test by comparing input data and output data for a target circuit, and supplies the target circuit when the check test result is abnormal. The drive voltage to be changed is changed, and after the drive voltage is changed, the check test of the target circuit is performed.
本発明によれば、より適切にテストすることができる電子機器、及びテスト方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the electronic device which can be tested more appropriately, and a test method can be provided.
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.
まず、本発明に至る背景について説明する。セルフチェックテストでリード/ライトアクセスエラーが発生した場合、メモリ部12に供給するコア電圧(駆動電圧)低下がエラー要因の多くを占めることが、電子機器の開発における経験則からの実態となる。具体例として、3.3V駆動のメモリで最大可能駆動電圧が3.465Vの場合において、セルフチェックテストのリード/ライトアクセスでエラーが発生した場合を考える。ここでエラーを確認した場合、供給電圧を駆動可能な最大値を供給にする制御を行った後、再度メモリチェックテストで確認して問題が解消される場合が多い。また、デバイスの駆動電圧としての最適値は、製造プロセスの影響により、個体でそれぞればらつきがある。このため、最低限動作可能な電圧値を設定して制御することで、対象となるデバイス固有での最適電圧による動作が可能となる。よって、これまで不良扱いにしていた部品についても適用可能とすることで、生産性の向上、及び電子機器の消費電力抑制、寿命延命の効果がある。
First, the background leading to the present invention will be described. When a read / write access error occurs in the self-check test, the fact that the core voltage (drive voltage) supplied to the
本実施の形態にかかる電子機器は、起動時にセルフチェックテストを行うものである。本実施の形態にかかる電子機器について、図1を用いて説明する。図1は電子機器の構成を示すブロック図である。電子機器10は、制御IC部11と、メモリ部12と、電圧制御部13とを備えている。ここでは、テストの対象となる対象回路をDRAM(Dynamic Random Access Memory)やDDR(Double Data Rate)メモリ等のメモリ部とするが、対象回路はFPGA(Field-Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)等のLSI(Large Scale Integration)等であってもよい。
The electronic device according to the present embodiment performs a self-check test at startup. An electronic apparatus according to this embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of an electronic device. The
制御IC部11は、CPU(Central Processing Unit)等を備えており、電子機器10を統括的に制御する制御部である。すなわち、制御IC部11は、メモリ部12、及び電圧制御部13を制御する。また、制御IC部11は、メモリ部12のセルフチェックテストを行うための、セルフチェックテスト指示信号101をメモリ部12に出力する。例えば、電子機器10が起動されると、制御IC部11はセルフチェックテスト指示信号101を使用して、メモリ部12へテスト指示を行う。制御IC部11からセルフチェックテスト指示信号101を使用してメモリ部12に対するアクセスを行う。メモリ部12は、正常にアクセス可能か否かをチェック信号102により制御IC部11へと送信する。
The
例えば、制御IC部11が元々機能として有しているポート等の端子を利用して、制御IC部11とメモリ部12との間で、任意アドレスに対するリード、ライトアクセスが行われる。そして、制御IC部11は、メモリ部12に書き込むライトデータと、メモリ部12から読み出すリードデータとを比較して、チェックテストを行う。リードデータとライトデータが一致する場合、正常と判定され、不一致の場合、異常と判定される。このように、メモリ部12に対する入力データと出力データとを比較することで、セルフチェックテストを行うことができる。
For example, read / write access to an arbitrary address is performed between the
電圧制御部13は、駆動電圧103をメモリ部12に出力する。メモリ部12は駆動電圧103に基づいて動作する。電圧制御部13は、メモリ部12に供給する駆動電圧を制御する。
The
電圧制御部13は駆動電圧103を監視用電圧104として、制御IC部11に出力している。制御IC部11は、監視用電圧104を一定時間間隔で測定する。例えば、制御IC部11が有しているA/D入力端子を利用して、駆動電圧を測定する。
The
そして、制御IC部11は、監視用電圧104、すなわち駆動電圧103が正常であるか否かを判定する。例えば、監視用電圧104が正常電圧範囲内にあるか否かを判定する。なお、正常電圧範囲は予め設定された上限値と下限値で規定される。
Then, the
制御IC部11は、セルフチェックテストのテスト結果に基づいて、制御信号105を電圧制御部13に出力する。さらに、制御IC部11は、監視用電圧104の測定結果に基づいて、電圧制御部13に制御信号105を出力する。電圧制御部13は、制御信号105に基づいて、駆動電圧103を制御する。すなわち、制御信号105を受けた電圧制御部13は、制御信号105の指示内容に従いメモリ部12へ供給する電源電圧値を設定する。
The
例えば、セルフチェックテストのテスト結果が異常である場合、制御IC部11は、駆動電圧103を適切な値に変化させるために、制御信号105を電圧制御部13に出力する。あるいは、監視用電圧104が正常電圧範囲外である場合、制御IC部11は、駆動電圧103を適切な値に変化させるために、制御信号105を電圧制御部13に出力する。測定した電圧値が規定の正常電圧範囲外であれば規定内になる適切な値に近づけるよう調整指示を、制御信号105によって行うことが可能である。これにより、電圧制御部13は、メモリ部12に適切な駆動電圧103が供給することができる。
For example, when the test result of the self-check test is abnormal, the
次に、電子機器10の電源起動時に実行されるテスト方法について、図2を用いて説明する。図2は、電子機器10のテスト方法を示すフローチャートである。
Next, a test method executed when the
まず、ユーザが電子機器10の電源をONして、起動する(S1)。すると、制御IC部11がセルフチェックテストを行う(S2)。すなわち、メモリ部12へのリード・ライトアクセス確認を開始する。そして、制御IC部11は、リードデータとライトデータとの比較結果に基づいて、セルフチェックテスト結果が正常か否かを判定する(S3)。すなわち、メモリ部12から読み出されたリードデータに基づいて、メモリ部12が正常か異常かであるか判定される。セルフチェックテスト結果が正常である場合(S3のYES)、電子機器10が正常に起動したと判断して、正常終了する。すなわち、電子機器10を通常動作に移行させる
First, the user turns on and activates the electronic device 10 (S1). Then, the
セルフチェックテスト結果が異常である場合(S3のNO)、セルフチェックテストの実行回数が閾値N以下となっているかを判定する(S4)。なお、閾値Nは、2以上の任意に設定の値とすることができる。テスト回数がN回よりも大きい場合(S4のNO)、エラーと判定して、異常終了する。すなわち、電子機器10が、異常品(不良品)であると判定される。
If the self-check test result is abnormal (NO in S3), it is determined whether the number of executions of the self-check test is equal to or less than a threshold value N (S4). Note that the threshold value N can be an arbitrarily set value of 2 or more. If the number of tests is greater than N (NO in S4), it is determined as an error and the process ends abnormally. That is, it is determined that the
セルフチェックテスト回数がN回以下の場合(S4のYES)、制御IC部11が監視用電圧104を測定する(S5)。そして、制御IC部11は、測定電圧が正常か否かを判定する(S6)。すなわち、制御IC部11は測定電圧が正常電圧範囲内にあるか否を判定する。そして、制御IC部11は、測定電圧に応じた制御信号105を電圧制御部13に出力する。
When the number of self-check tests is N or less (YES in S4), the
測定電圧が正常である場合(S6のYES)、最大駆動可能電圧まで昇圧制御する(S7)。なお、最大駆動可能電圧とは、電圧制御部13が供給可能な最も高い駆動電圧であり、通常、正常電圧範囲の上限よりも高い電圧値となる。最大駆動可能電圧では、予め設定しておいていてもよい。このように、正常電圧範囲の駆動電圧でのセルフチェックテスト結果が異常であった場合、電圧制御部13は、回路的に供給することができる最大の駆動電圧103をメモリ部12に供給する。
When the measured voltage is normal (YES in S6), the boost control is performed up to the maximum drivable voltage (S7). The maximum drivable voltage is the highest drive voltage that can be supplied by the
一方、測定電圧が正常でない場合(S6のNO)、正常電圧範囲内に電圧制御する(S8)。例えば、図3のAのように、駆動電圧103が正常電圧範囲の上限よりも高い場合、電圧レベルを上限まで下げる。また、図3のBのように、駆動電圧103が正常電圧範囲の下限よりも低い場合、下限まで電圧レベルを上げる。これにより、電源電圧低下を防ぎ、電子機器10の動作安定化により品質を確保することができる。
On the other hand, if the measured voltage is not normal (NO in S6), the voltage is controlled within the normal voltage range (S8). For example, as shown in FIG. 3A, when the
このようにして、電圧制御部13は駆動電圧103を制御する。S7、又はS8において、電圧制御を行うと、電圧制御部13は応答信号106をメモリ部12出力する。S7、又はS8において、電圧制御を行ったら、S2と同様に、セルフチェックテストを実行する(S9)。なお、S2又はS9においてセルフチェックテストを行うと、実行回数をインクリメントする。
In this way, the
そして、S3と同様に、セルフチェックテスト結果が正常か否かを判定する(S10)。セルフチェックテスト結果が正常な場合(S10のYES)、駆動電圧を降圧制御する(S11)。ここでは、駆動電圧を予め定められた値だけ低くする。そして、S9に戻り、セルフチェックテストを行う。すなわち、S9〜S11の処理を繰り返し実行する。こうすることで、段階的に駆動電圧103を変えていくことができる。すなわち、徐々に駆動電圧103を下げていくことができる。
Then, similarly to S3, it is determined whether or not the self-check test result is normal (S10). When the self-check test result is normal (YES in S10), the drive voltage is stepped down (S11). Here, the drive voltage is lowered by a predetermined value. Then, returning to S9, a self-check test is performed. That is, the processes of S9 to S11 are repeatedly executed. By doing so, the
S10において、テスト結果が正常でないと判定された場合(S10のNO)、1つ前のセルフチェックテスト結果が正常か否かを判定する(S12)。すなわち、駆動電圧103を1段階降下する前のセルフチェックテスト結果が正常か否かを判定する。このようにすることで、セルフチェックテスト結果が正常となる正常駆動電圧から徐々に駆動電圧を下げていき、セルフテスト結果が異常となる異常駆動電圧を求める。換言すると、セルフチェックテスト結果が正常となる正常駆動電圧と、異常となる異常駆動電圧との境界を求めることができる。
If it is determined in S10 that the test result is not normal (NO in S10), it is determined whether or not the previous self-check test result is normal (S12). That is, it is determined whether the self-check test result before the
一つ前のセルフチェックテスト結果が異常の場合(S12のNO)、ステップS4に戻る。すなわち、連続して、セルフチェックテスト結果が異常である場合、ステップS4に戻り、セルフチェックテストの実行回数がN回以下であるか否かを判定する。実行回数がN回以下である場合(S4のNO)、最大駆動可能電圧(S7)又は正常電圧範囲の駆動電圧(S8)によって、再度、セルフチェックテストが行われる(S9)。一方、(N+1)回連続して、セルフチェックテスト結果が異常となると(S4のNO)、異常終了する。このように、(N+1)回、セルフチェックテスト結果が異常となると、電子機器10を異常品と判定して、終了する。
If the previous self-check test result is abnormal (NO in S12), the process returns to step S4. That is, when the self-check test result is abnormal continuously, the process returns to step S4, and it is determined whether or not the number of self-check test executions is N or less. When the number of executions is N or less (NO in S4), the self-check test is performed again with the maximum driveable voltage (S7) or the drive voltage (S8) in the normal voltage range (S9). On the other hand, if the self-check test result becomes abnormal (N + 1) continuously (NO in S4), the process ends abnormally. As described above, when the self-check test result becomes abnormal (N + 1) times, the
一つ前のセルフチェックテスト結果が正常の場合(S12のYES)、一つ前の設定電圧に駆動電圧を制御する(S13)。すなわち、電圧制御部13は、セルフチェックテスト結果が正常であった正常駆動電圧を駆動電圧103として、メモリ部12に供給する。このようすることで、正常駆動電圧と異常駆動電圧との境界に最も近い正常駆動電圧がメモリ部12に供給される。そして、正常であった駆動電圧103でセルフチェックテストを行う(S14)。セルフテストチェックテストが正常か否かを判定する(S15)。
When the previous self-check test result is normal (YES in S12), the drive voltage is controlled to the previous set voltage (S13). In other words, the
セルフチェックテストが正常である場合(S15のYES)、正常終了する。すなわち、正常であった駆動電圧103を設定して、電子機器10が通常動作へと移行する。このようにすることで、より低い駆動電圧103を設定することができ、消費電力を抑制することができる。一方、セルフチェックテストが正常でない場合(S15のNO)、異常終了する。この場合、一度セルフチェックテスト結果が正常であった駆動電圧103で再度セルフチェックテストを行った場合に、テスト結果が異常となってしまっている。このため、異常となる要因が駆動電圧103の他にあると判断して、電子機器10を異常品(不良品)と判定する。
If the self-check test is normal (YES in S15), the process ends normally. That is, the
上記の処理によって、セルフチェックテスト結果が正常となる正常駆動電圧を求めることができる。対象回路となるメモリ部12のセルフチェックテストのリード/ライトアクセスエラーによる部品不良を減少することができる。よって、製造の歩留まりを減らして、生産性を向上することができる。電子機器10の規模を大きく変更することなく、電源起動時のセルフチェックテストを実施することで簡素な構造で実現可能となる。
With the above processing, a normal drive voltage at which the self-check test result is normal can be obtained. It is possible to reduce component defects due to read / write access errors in the self-check test of the
本実施の形態では、電子機器10の起動時のセルフチェックテスト機能と電源電圧測定機能と電源電圧設定値制御機能を持つことを特徴としている。これらの構成を使用して常に安定した品質で動作する電子機器10の提供を実現する。例えば、セルフチェックテストのテスト結果と、駆動電圧103の測定結果に基づいて、電圧制御を行っている。これにより、個体毎の最適な駆動電圧値において、安定した電圧供給を行うことができる。例えば、製造プロセスの影響による電子デバイスの個体ごとの駆動可能電圧値のばらつきがある場合でも、個体毎に適切な駆動電圧を設定することができる。
The present embodiment is characterized by having a self-check test function, a power supply voltage measurement function, and a power supply voltage set value control function when the
さらに、正常駆動電圧に個体差がある場合でも、不良品として排除される電子機器10の数を少なくすることができる。よって、電子機器10の製造における歩留まりを改善することができ、生産性を向上することができる。
Furthermore, even when there are individual differences in the normal drive voltage, the number of
さらに、電子機器10の回路内部において、供給する駆動電圧値を任意設定にする場合でも簡易的に機能を実現できることができる。よって、大規模の構造変更を伴う必要がなくなる。その理由は、外観を変更せずとも電子機器10の回路内部において、CPU等の制御IC部11に標準的に実装する機能を利用して制御機能を追加することができる。例えば、制御IC部11に内蔵されたA/D変換器(不図示)を用いて、電圧測定を行うことができる。よって、簡易な構成で、安定品質を実現できるものである。また、前述したように電子機器10の回路内部の機能変更を行うのみで済むため、本発明を実現する機能を追加するに当たり装置のデザインに全く影響を与えない。
Furthermore, even when the drive voltage value to be supplied is arbitrarily set in the circuit of the
また、雑音成分影響下においても適切にテストすることができる。例えば、ノイズによって、駆動電圧103が正常電圧範囲外となってしまった場合でも、正常電圧範囲にしてセルフチェックテストが行われる。アクセス失敗によって不良品と判断して廃棄するケースを低減することができる。よって、生産性向上を実現して、且つ個体ごとに最適な駆動電圧にて安定した動作品質を有する回路を提供することができる。さらに、経年劣化によって、最適駆動電圧が変化する場合でも、起動時にテストを行うことで、駆動電圧103を最適化することができる。これにより、電子機器の長寿命化を図ることができる。
Moreover, it is possible to appropriately test even under the influence of noise components. For example, even if the
以上、本実施形態にかける電子機器10とそのチェック方法では、セルフチェックテスト結果が異常となった場合。電圧制御部13が駆動電圧103を変化させている。そして、チェックテスト結果が正常となるまで、電圧制御部13が駆動電圧を変化させるようにしている。これにより、適切な駆動電圧を設定することができるとともに、不良品と判定される電子機器10の数を減らすことができる。よって、生産性を向上することができる。
As described above, in the
さらに、セルフチェックテスト結果がN回を超えて異常となった場合、電子機器10をエラー判定している。こうすることで、適切にエラー判定を行うことができる。例えば、駆動電圧103を段階的に変化させる回数が閾値Nを越えた場合に、電子機器10をエラー判定する。このようにすることで、テスト回数を過度に増やさずに、良品と不良品とを判別することができる。よって、電子機器10の良品判定を適切に行うことができ、生産性を向上することができる。
Furthermore, when the self-check test result becomes abnormal after exceeding N times, the
また、電圧制御部13が駆動電圧103を段階的に変化させていくことで、チェックテスト結果が異常となる異常駆動電圧とテスト結果が正常となる正常駆動電圧との境界を求めている。そして、駆動電圧であって、境界に最も近い正常駆動電圧を動作電圧とするようにしている。すなわち、正常な動作が可能な最も低い駆動電圧での動作が可能となる。これにより、より低い駆動電圧で通常動作を行うことでき、消費電力抑制を抑制することができる。
Further, the
実施の形態2.
実施の形態2にかかる電子機器10について、図4を用いて説明する、図4は、電子機器10の構成を示すブロック図である。電子機器10は、対象回路14と、制御部15と電圧制御部13を備えている。なお、実施の形態1と同様の内容については、説明を省略する。
The
対象回路14は、チェックテストの対象となる回路である。対象回路14は、実施の形態1のメモリ部12に対応してもよい。制御部15は、対象回路14に対する入力データと出力データとを比較することでチェックテストを行う。制御部15は、実施の形態1の制御IC部11に対応していてもよい。電圧制御部13は、チェックテスト結果が異常である場合に、対象回路14に供給する駆動電圧を変化する。そして、電圧制御部13が駆動電圧を変化した後、制御部15が対象回路14のチェックテストを行う。こうすることで、より適切にテストを行うことができる。
The
その他の実施の形態.
発明の他の実施形態として、セルフチェックテストの対象回路がDRAM、DDR等のメモリであるとして説明しているが、メモリ類に限らずCPUやFPGA、ASICのLSIなど多岐にわたる電子機器に置き換えても実現可能である。
Other embodiments.
As another embodiment of the invention, the target circuit of the self-check test is described as a memory such as DRAM, DDR, etc., but it is not limited to memories, and is replaced with various electronic devices such as CPU, FPGA, ASIC LSI, etc. Is also feasible.
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。 Although the present invention has been described with reference to the exemplary embodiments, the present invention is not limited to the above. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the invention.
10 電子機器
11 制御IC部
12 メモリ部
13 電圧制御部
14 対象回路
15 制御部
101 セルフチェック指示信号
102 チェック信号
103 駆動電圧
104 監視用電圧
105 制御信号
106 応答信号
DESCRIPTION OF
102
Claims (8)
前記対象回路に対する入力データと出力データとを比較することでチェックテストを行う制御部と、
チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧を変化する電圧制御部と、を備え、
前記制御部は、
前記駆動電圧を監視し、前記チェックテスト結果が異常である場合、前記駆動電圧が正常電圧範囲内にあるか否かを判定し、前記駆動電圧が正常電圧範囲内にあると判定する場合、前記電圧制御部が供給可能な最も高い駆動電圧である最大駆動可能電圧まで昇圧制御する調整指示を前記電圧制御部に送信し、前記駆動電圧が正常電圧範囲外にあると判定する場合、正常電圧範囲内に電圧制御する調整指示を前記電圧制御部に送信し、
前記電圧制御部が前記調整指示に従い前記駆動電圧を変化した後、前記対象回路の前記チェックテストを行う電子機器。 The target circuit to be checked, and
A control unit that performs a check test by comparing input data and output data for the target circuit;
A voltage control unit that changes a drive voltage supplied to the target circuit when the check test result is abnormal, and
The controller is
When the drive voltage is monitored and the check test result is abnormal, it is determined whether or not the drive voltage is within a normal voltage range, and when it is determined that the drive voltage is within a normal voltage range, When an adjustment instruction for boosting control to the maximum drivable voltage that is the highest drive voltage that can be supplied by the voltage control unit is transmitted to the voltage control unit, and it is determined that the drive voltage is outside the normal voltage range, the normal voltage range An adjustment instruction for voltage control is transmitted to the voltage control unit,
An electronic device that performs the check test of the target circuit after the voltage control unit changes the drive voltage in accordance with the adjustment instruction .
前記対象回路に対する入力データと出力データとを比較することでチェックテストを行う制御部と、 A control unit that performs a check test by comparing input data and output data for the target circuit;
チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧を変化する電圧制御部と、を備え、 A voltage control unit that changes a drive voltage supplied to the target circuit when the check test result is abnormal, and
前記電圧制御部が前記駆動電圧を変化した後、前記制御部が前記対象回路の前記チェックテストを行い、 After the voltage control unit changes the drive voltage, the control unit performs the check test of the target circuit,
前記電圧制御部が前記駆動電圧を段階的に変化させていくことで、前記チェックテスト結果が異常となる駆動電圧と前記テスト結果が正常となる駆動電圧との境界を求め、 The voltage control unit gradually changes the drive voltage to obtain a boundary between the drive voltage at which the check test result is abnormal and the drive voltage at which the test result is normal,
前記チェックテスト結果が正常となる駆動電圧であって、前記境界に最も近い駆動電圧に対する前記チェックテスト結果が正常である場合、前記境界に最も近い駆動電圧を動作電圧とし、前記境界に最も近い駆動電圧に対する前記チェックテスト結果が正常でない場合、異常と判定する、電子機器。 When the check test result is normal and the check test result for the drive voltage closest to the boundary is normal, the drive voltage closest to the boundary is set as the operating voltage, and the drive closest to the boundary is driven. An electronic device that determines an abnormality when the result of the check test for voltage is not normal.
前記チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧が正常電圧範囲内にあるか否かを判定し、
前記駆動電圧が正常電圧範囲内にあると判定する場合、前記駆動電圧を前記対象回路に供給可能な最も高い駆動電圧である最大駆動可能電圧まで変化させ、前記駆動電圧が正常電圧範囲外にあると判定する場合、前記駆動電圧を正常電圧範囲内に変化させ、
前記駆動電圧を変化した後、前記対象回路の前記チェックテストを行う電子機器のテスト方法。 A check test is performed by comparing the input data and output data for the target circuit.
If the check test result is abnormal, determine whether the drive voltage supplied to the target circuit is within a normal voltage range;
When determining that the drive voltage is within the normal voltage range, the drive voltage is changed to the maximum driveable voltage that is the highest drive voltage that can be supplied to the target circuit, and the drive voltage is outside the normal voltage range. When determining that, the drive voltage is changed within the normal voltage range ,
An electronic device test method for performing the check test on the target circuit after changing the drive voltage.
前記チェックテスト結果が異常である場合に、前記対象回路に供給する駆動電圧を変化させ、 When the check test result is abnormal, the drive voltage supplied to the target circuit is changed,
前記駆動電圧を変化した後、前記対象回路の前記チェックテストを行い、 After changing the drive voltage, perform the check test of the target circuit,
前記駆動電圧を段階的に変化させていくことで、前記チェックテスト結果が異常となる異常駆動電圧と前記テスト結果が正常となる正常駆動電圧との境界を求め、 By determining the drive voltage in stages, a boundary between an abnormal drive voltage at which the check test result becomes abnormal and a normal drive voltage at which the test result is normal is obtained,
前記境界に最も近い正常駆動電圧に対する前記チェックテスト結果が正常である場合、前記境界に最も近い正常駆動電圧を動作電圧とし、前記境界に最も近い正常駆動電圧に対する前記チェックテスト結果が正常でない場合、異常と判定する、電子機器のテスト方法。 When the check test result for the normal drive voltage closest to the boundary is normal, the normal drive voltage closest to the boundary is an operating voltage, and the check test result for the normal drive voltage closest to the boundary is not normal, A method for testing electronic equipment that is determined to be abnormal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217275A JP6271942B2 (en) | 2013-10-18 | 2013-10-18 | Electronic device and test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217275A JP6271942B2 (en) | 2013-10-18 | 2013-10-18 | Electronic device and test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079419A JP2015079419A (en) | 2015-04-23 |
JP6271942B2 true JP6271942B2 (en) | 2018-01-31 |
Family
ID=53010781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013217275A Active JP6271942B2 (en) | 2013-10-18 | 2013-10-18 | Electronic device and test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6271942B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203163A (en) * | 1998-01-14 | 1999-07-30 | Matsushita Electric Ind Co Ltd | Information processor and its applied-voltage control method |
JP5332426B2 (en) * | 2008-09-10 | 2013-11-06 | 富士通株式会社 | Information processing apparatus, allowable voltage test system, allowable voltage test method |
-
2013
- 2013-10-18 JP JP2013217275A patent/JP6271942B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015079419A (en) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6651394B2 (en) | Semiconductor device and life expectancy method | |
US20230085028A1 (en) | Method of detecting abnormality | |
JP2011170950A (en) | Information storage device and test method therefor | |
US10324123B2 (en) | Semiconductor device and method of diagnosing semiconductor device | |
JP2008084461A (en) | Test control circuit | |
CN106558335B (en) | Memory driving device and method | |
CN111367569A (en) | Memory calibration system and method and readable storage medium | |
JP2010129124A (en) | Semiconductor device, and verification method therefor | |
JP6271942B2 (en) | Electronic device and test method | |
US10762970B2 (en) | Inspection method for memory integrity, nonvolatile memory and electronic device | |
US20170141762A1 (en) | Semiconductor apparatus, degradation value determination system and processing system | |
TWI573072B (en) | Data receive chip | |
KR20140006219A (en) | Semiconductor apparatus and test circuit thereof | |
TWI619120B (en) | Data receive chip | |
JP2008059718A (en) | Semiconductor memory device | |
JP2018179720A (en) | Test controller, test control system, and method for testing | |
US8829898B1 (en) | Method and apparatus for testing | |
CN115240748A (en) | Memory chip testing method, computer device and medium | |
KR20120109849A (en) | Semiconductor integrated circuit | |
US8907732B2 (en) | Oscillation frequency regulating circuit and method | |
KR20120117347A (en) | Semiconductor memory device and test mothod thereof | |
US20120109561A1 (en) | Wafer test apparatus, wafer test method, and program | |
KR20160023185A (en) | Apparatus for adjusting internal voltage and system for adjusting internal voltage | |
JP2009053130A (en) | Semiconductor device | |
JP4447414B2 (en) | Semiconductor device test method and test apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6271942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |