JP6247398B2 - オンチップネットワークにおける回線交換事前予約 - Google Patents
オンチップネットワークにおける回線交換事前予約 Download PDFInfo
- Publication number
- JP6247398B2 JP6247398B2 JP2016541943A JP2016541943A JP6247398B2 JP 6247398 B2 JP6247398 B2 JP 6247398B2 JP 2016541943 A JP2016541943 A JP 2016541943A JP 2016541943 A JP2016541943 A JP 2016541943A JP 6247398 B2 JP6247398 B2 JP 6247398B2
- Authority
- JP
- Japan
- Prior art keywords
- noc
- router
- node
- destination
- setup message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
Claims (28)
- ネットワークオンチップ(NoC)であって、
ソースルータを含む前記NoCのソースノードと、
前記ソースノードに通信可能に結合された前記NoCの宛先ノードと
を備え、前記宛先ノードは、宛先ルータおよびネットワークデバイスを含み、前記宛先ルータは、
前記ネットワークデバイスからメモリ要求を受信し、
前記メモリ要求の反対方向のポートを伴う回線交換接続を事前予約し、
接続設定メッセージおよび前記メモリ要求を前記ソースノードに送信する
ように構成され、前記接続設定メッセージは、前記事前予約した回線交換接続のために前記ソースルータを事前予約するのに有効なコマンドを含む、ネットワークオンチップ。 - 前記ソースノードと前記宛先ノードとの間にある中間ノードをさらに備え、前記中間ノードは、中間ルータを含み、前記接続設定メッセージに含まれたコマンドはさらに、前記回線交換接続のために前記中間ルータを事前予約するのに有効である、請求項1に記載のNoC。
- 前記宛先ルータは、前記接続設定メッセージおよび前記メモリ要求を単一メッセージとして送信するようにさらに構成される、請求項1に記載のNoC。
- 前記ネットワークデバイスは、前記宛先ルータと同じ場所に配置されたプロセッサコアを含む、請求項1に記載のNoC。
- 前記宛先ルータは、特定の時間期間にわたって前記宛先ルータの事前予約を追跡するように構成された予約レジスタを含む、請求項1に記載のNoC。
- 前記特定の時間期間は、クロックサイクルに関して追跡され、前記予約レジスタは、複数のビットを含み、前記複数のビットの各々が、前記NoCに関連付けられた特定のセットのクロックサイクルについて前記宛先ルータの事前予約を追跡する、請求項5に記載のNoC。
- 前記特定の時間期間は、前記NoCのノードと前記NoCに結合されたメモリコントローラとの間で生じ得る最長のラウンドトリップ通信時間に少なくとも部分的に基づく、請求項5に記載のNoC。
- 前記特定の時間期間は、前記NoCのノードと前記NoCに結合されたメモリコントローラとの間で生じ得る最短のラウンドトリップ通信時間に少なくとも部分的に基づく、請求項5に記載のNoC。
- 前記接続設定メッセージは、前記宛先ルータを使用するための要求された時間期間を示す事前予約ウィンドウを含む、請求項1に記載のNoC。
- ネットワークオンチップ(NoC)であって、
ソースルータを含む前記NoCのソースノードと、
前記ソースノードに通信可能に結合された前記NoCの宛先ノードと
を備え、前記宛先ノードは、宛先ルータおよびネットワークデバイスを含み、前記宛先ルータは、
前記ネットワークデバイスからメモリ要求を受信し、
前記メモリ要求の反対方向のポートを伴う回線交換接続を事前予約し、
接続設定メッセージおよび前記メモリ要求を前記ソースノードに送信する
ように構成され、前記接続設定メッセージは、前記事前予約した回線交換接続のために前記ソースルータを事前予約するのに有効なコマンドと、前記宛先ルータを使用するための要求された時間期間を示す事前予約ウィンドウとを含み、
前記事前予約ウィンドウは、前記ソースノードにおけるデータの使用可能性の不確実性と、前記宛先ノードから前記ソースノードへの前記接続設定メッセージの送信時間の不確実性との少なくとも一方に少なくとも部分的に基づく安全マージンを含む、ネットワークオンチップ。 - ネットワークオンチップ(NoC)であって、
ソースルータを含む前記NoCのソースノードと、
前記ソースノードに通信可能に結合された前記NoCの宛先ノードと
を備え、前記宛先ノードは、宛先ルータおよびネットワークデバイスを含み、前記宛先ルータは、
前記ネットワークデバイスからメモリ要求を受信し、
前記メモリ要求の反対方向のポートを伴う回線交換接続を事前予約し、
接続設定メッセージおよび前記メモリ要求を前記ソースノードに送信する
ように構成され、前記接続設定メッセージは、前記事前予約した回線交換接続のために前記ソースルータを事前予約するのに有効なコマンドと、前記宛先ルータを使用するための要求された時間期間を示す事前予約ウィンドウとを含み、
前記宛先ルータは、前記ソースノードにおけるデータの使用可能推定時間に少なくとも部分的に基づいて、前記事前予約ウィンドウを計算するようにさらに構成される、ネットワークオンチップ。 - ネットワークオンチップ(NoC)であって、
ソースルータを含む前記NoCのソースノードと、
前記ソースノードに通信可能に結合された前記NoCの宛先ノードと
を備え、前記宛先ノードは、宛先ルータおよびネットワークデバイスを含み、前記宛先ルータは、
前記ネットワークデバイスからメモリ要求を受信し、
前記メモリ要求の反対方向のポートを伴う回線交換接続を事前予約し、
接続設定メッセージおよび前記メモリ要求を前記ソースノードに送信する
ように構成され、前記接続設定メッセージは、前記事前予約した回線交換接続のために前記ソースルータを事前予約するのに有効なコマンドと、前記宛先ルータを使用するための要求された時間期間を示す事前予約ウィンドウとを含み、
前記ソースノードと前記宛先ノードとの間の回線交換経路に沿って配置された前記NoCの中間ノードをさらに備え、前記中間ノードは、中間ルータを含み、前記接続設定メッセージは、前記中間ルータを事前予約するように構成された追加コマンドを含み、前記宛先ルータは、前記ソースノードにおけるデータの使用可能推定時間に少なくとも部分的に基づいて、前記中間ルータについての事前予約ウィンドウを決定するようにさらに構成される、ネットワークオンチップ。 - 前記事前予約ウィンドウは、前記メモリ要求に関連付けられたデータの量と、前記ソースノードと前記宛先ノードの間の送信時間とのうちの1または複数に基づく、請求項9に記載のNoC。
- ネットワークオンチップ(NoC)であって、前記NoCのノードに配設されたルータを備え、前記ルータは、
前記NoCの宛先ノードから前記NoCのソースノード宛へ発信された接続設定メッセージであって、回線交換接続において前記ルータを使用するための要求された時間フレームを示す予約ウィンドウを含む、接続設定メッセージを受信し、
前記要求された時間フレーム中の前記回線交換接続における使用のための前記ルータの使用可能性を判断し、
前記要求された時間フレーム中に前記ルータが使用可能であるとの判断に応じて、前記接続設定メッセージの反対方向のポートを伴う前記回線交換接続を予約し、前記接続設定メッセージを送信する
ように構成される、ネットワークオンチップ。 - 前記ルータは、前記接続設定メッセージおよび、前記接続設定メッセージに応じた確認応答メッセージを、前記NoCのソースノードに送信するようにさらに構成され、前記ソースノードは、前記接続設定メッセージ内で参照される、請求項14に記載のNoC。
- 前記ルータは、前記接続設定メッセージに応じた確認応答メッセージを前記接続設定メッセージに追加し、前記確認応答メッセージおよび前記接続設定メッセージを単一メッセージとして送信するようにさらに構成される、請求項14に記載のNoC。
- 前記接続設定メッセージは、前記宛先ノードに配設されたネットワークデバイスからのメモリ要求をさらに含む、請求項14に記載のNoC。
- 前記回線交換接続は、前記接続設定メッセージ内で参照される前記NoCのソースノードと前記宛先ノードとの間の回線交換接続を含み、前記回線交換接続は、前記NoCにおいて前記接続設定メッセージが辿るのと同じルートであるが反対方向にルートを辿る、請求項14に記載のNoC。
- 前記要求された時間フレームは、前記接続設定メッセージ内で参照される前記NoCのソースノードにおけるデータの使用可能推定時間に基づく、請求項14に記載のNoC。
- 前記ルータは、特定の時間期間にわたって前記ルータの事前予約を追跡するように構成された予約レジスタを介して、前記ルータの使用可能性を判断するようにさらに構成される、請求項14に記載のNoC。
- 回線交換およびパケット交換を行うように構成されたその他のルータをさらに備える、請求項14に記載のNoC。
- ネットワークオンチップ(NoC)においてデータを送信する方法であって、
前記NoCの宛先ノードが、前記NoCのネットワークデバイスからメモリ要求を受信すること、ならびに
前記宛先ノードが、接続設定メッセージおよび前記メモリ要求を前記NoCにおけるソースノードに送信することを含み、
前記接続設定メッセージは、宛先ルータおよびソースルータを、前記ソースノードから前記宛先ルータへの回線交換接続のために事前予約するコマンドを含む、方法。 - 前記接続設定メッセージと共に、前記接続設定メッセージに応じた確認応答メッセージを、前記NoCの前記ソースノードに送信することをさらに含む、請求項22に記載の方法。
- 前記接続設定メッセージは、前記ソースノードから前記宛先ルータへの前記回線交換接続のために、前記ソースノードと宛先ノードとの間の回線交換経路に沿って配置された前記NoCの中間ノードを事前予約するコマンドをさらに含む、請求項23に記載の方法。
- 前記接続設定メッセージを送信することは、前記ネットワークデバイスと同じ場所に配置された前記宛先ルータを事前予約するコマンドを含む前記接続設定メッセージを送信することを含む、請求項22に記載の方法。
- 前記宛先ルータを事前予約するための前記コマンドは、第1の時間期間に対応し、前記ソースルータを事前予約するための前記コマンドは、第2の時間期間に対応し、前記第1の時間期間は、前記第2の時間期間の一部分のみと重なる、請求項22に記載の方法。
- 前記宛先ルータを事前予約するための前記コマンドは、第1の時間期間に対応し、前記ソースルータを事前予約するための前記コマンドは、第2の時間期間に対応し、前記第1の時間期間は、前記第2の時間期間とは重ならない、請求項22に記載の方法。
- コンピュータ実行可能命令を具現化する非一時的コンピュータ可読記憶媒体であって、前記コンピュータ実行可能命令は、コンピュータによる実行に応答して、請求項22に記載の方法を前記コンピュータに実施させる、非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2013/059335 WO2015038120A1 (en) | 2013-09-12 | 2013-09-12 | Circuit switch pre-reservation in an on-chip network |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016531529A JP2016531529A (ja) | 2016-10-06 |
JP6247398B2 true JP6247398B2 (ja) | 2017-12-13 |
Family
ID=52666074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016541943A Expired - Fee Related JP6247398B2 (ja) | 2013-09-12 | 2013-09-12 | オンチップネットワークにおける回線交換事前予約 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10445287B2 (ja) |
JP (1) | JP6247398B2 (ja) |
CN (1) | CN105706403B (ja) |
WO (1) | WO2015038120A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015060820A1 (en) * | 2013-10-22 | 2015-04-30 | Hewlett-Packard Development Company, L.P. | Hybrid circuit-packet switch |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9762474B2 (en) * | 2014-04-07 | 2017-09-12 | Netspeed Systems | Systems and methods for selecting a router to connect a bridge in the network on chip (NoC) |
US9602587B2 (en) * | 2014-06-26 | 2017-03-21 | Altera Corporation | Multiple plane network-on-chip with master/slave inter-relationships |
US20180074959A1 (en) * | 2014-07-22 | 2018-03-15 | Hewlett Packard Enterprise Development Lp | Node-based computing devices with virtual circuits |
US9742630B2 (en) * | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US11321263B2 (en) * | 2014-12-17 | 2022-05-03 | Intel Corporation | High bandwidth core to network-on-chip interface |
US9787571B2 (en) * | 2014-12-22 | 2017-10-10 | Intel Corporation | Link delay based routing apparatus for a network-on-chip |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US10116557B2 (en) * | 2015-05-22 | 2018-10-30 | Gray Research LLC | Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US9577634B2 (en) * | 2015-06-25 | 2017-02-21 | Intel Corporation | Scalable crossbar apparatus and method for arranging crossbar circuits |
US10528509B2 (en) | 2016-01-29 | 2020-01-07 | Hewlett Packard Enterprise Development Lp | Expansion bus devices comprising retimer switches |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
CN108512735B (zh) * | 2017-02-25 | 2021-04-20 | 华为技术有限公司 | 一种数据传输方法和装置 |
US10587534B2 (en) | 2017-04-04 | 2020-03-10 | Gray Research LLC | Composing cores and FPGAS at massive scale with directional, two dimensional routers and interconnection networks |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US10750433B1 (en) * | 2018-09-14 | 2020-08-18 | Amazon Technologies, Inc. | Gateway selection in a mesh network |
US11264361B2 (en) | 2019-06-05 | 2022-03-01 | Invensas Corporation | Network on layer enabled architectures |
CN112506850B (zh) * | 2020-11-27 | 2024-05-14 | 北京大学 | 一种片上及片间互连网络 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3372797B2 (ja) * | 1996-12-06 | 2003-02-04 | 日本電気株式会社 | 帯域予約制御方式 |
US6854059B2 (en) | 2000-06-07 | 2005-02-08 | Conexant Systems, Inc. | Method and apparatus for medium access control in powerline communication network systems |
US7570952B2 (en) | 2001-09-10 | 2009-08-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Advance resource allocations for association state transitions for wireless LAN system |
WO2005067234A1 (en) * | 2004-01-08 | 2005-07-21 | Agency For Science, Technology & Research | A control device and a method for controlling an optical data transmission, and a shared storage network system |
US8014401B2 (en) * | 2005-06-03 | 2011-09-06 | Koninklijke Philips Electronics N.V. | Electronic device and method of communication resource allocation |
EP1744497B1 (en) | 2005-07-14 | 2008-01-23 | Interuniversitair Microelektronica Centrum Vzw | Method for managing a plurality of virtual links shared on a communication line and network implementing said method |
EP2041933A2 (en) * | 2006-07-05 | 2009-04-01 | Nxp B.V. | Electronic device, system on chip and method for monitoring data traffic |
US8284766B2 (en) * | 2007-12-28 | 2012-10-09 | Intel Corporation | Multi-core processor and method of communicating across a die |
US20090245257A1 (en) * | 2008-04-01 | 2009-10-01 | International Business Machines Corporation | Network On Chip |
US8223650B2 (en) * | 2008-04-02 | 2012-07-17 | Intel Corporation | Express virtual channels in a packet switched on-chip interconnection network |
US8549249B1 (en) | 2009-09-21 | 2013-10-01 | Tilera Corporation | Supporting secondary atomic operations using primary atomic operations |
US8593960B2 (en) * | 2010-06-30 | 2013-11-26 | Intel Corporation | Providing a bufferless transport method for multi-dimensional mesh topology |
EP2405362B1 (en) * | 2010-07-08 | 2013-01-16 | STMicroelectronics (Grenoble 2) SAS | A connection arrangement |
CN102368739A (zh) * | 2011-12-02 | 2012-03-07 | 南京大学 | 面向包-电路交换片上路由器的广播机制路由算法 |
US9036482B2 (en) * | 2011-12-08 | 2015-05-19 | The Hong Kong University Of Science And Technology | Bufferless nonblocking networks on chip |
US8804689B2 (en) * | 2012-05-16 | 2014-08-12 | Qualcommm Incorporated | Methods and apparatus for peer-to-peer communications resource scheduling |
US9166930B2 (en) * | 2012-10-30 | 2015-10-20 | Empire Technology Development Llc | Waved time multiplexing |
US9652425B2 (en) * | 2013-06-28 | 2017-05-16 | Intel Corporation | Method, apparatus and system for a source-synchronous circuit-switched network on a chip (NOC) |
-
2013
- 2013-09-12 JP JP2016541943A patent/JP6247398B2/ja not_active Expired - Fee Related
- 2013-09-12 CN CN201380080723.0A patent/CN105706403B/zh not_active Expired - Fee Related
- 2013-09-12 US US14/400,557 patent/US10445287B2/en not_active Expired - Fee Related
- 2013-09-12 WO PCT/US2013/059335 patent/WO2015038120A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20150331831A1 (en) | 2015-11-19 |
US10445287B2 (en) | 2019-10-15 |
CN105706403A (zh) | 2016-06-22 |
CN105706403B (zh) | 2019-01-08 |
JP2016531529A (ja) | 2016-10-06 |
WO2015038120A1 (en) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247398B2 (ja) | オンチップネットワークにおける回線交換事前予約 | |
US10564703B2 (en) | Systems and methods for facilitating low power on a network-on-chip | |
Kumar et al. | Token flow control | |
US7472299B2 (en) | Low power arbiters in interconnection routers | |
US9294403B2 (en) | Mechanism to control resource utilization with adaptive routing | |
KR101830762B1 (ko) | 전체적 대기 시간이 최소화되고 인터커넥트 비용이 감소하도록 노드들을 상호연결하는 soc ip 코어 자동 연결 방법 | |
Yoon et al. | Virtual channels vs. multiple physical networks: a comparative analysis | |
Krishna et al. | Smart: Single-cycle multihop traversals over a shared network on chip | |
Abousamra et al. | Deja vu switching for multiplane nocs | |
US10210117B2 (en) | Computing architecture with peripherals | |
US20150188829A1 (en) | Priority-based routing | |
US20170060204A1 (en) | Automatic generation of power management sequence in a soc or noc | |
EP3014818A1 (en) | A method, apparatus and system for a source-synchronous circuit-switched network on a chip (noc) | |
JP2011517903A (ja) | パケット交換オンチップ相互接続ネットワークの高速仮想チャネル | |
US20160164689A1 (en) | Reduced wake up delay for on-die routers | |
Teimouri et al. | Power and performance efficient partial circuits in packet-switched networks-on-chip | |
US9766681B2 (en) | Operations related to a retransmission buffer | |
Oh et al. | Traffic steering between a low-latency unswitched TL ring and a high-throughput switched on-chip interconnect | |
Xu et al. | Improving power and performance of on-chip network through virtual channel sharing and power gating | |
US8675444B2 (en) | Synchronized command throttling for multi-channel duty-cycle based memory power management | |
Kline Jr et al. | Mscs: Multi-hop segmented circuit switching | |
Huang et al. | VBON: Toward efficient on-chip networks via hierarchical virtual bus | |
US9336172B2 (en) | Parallel computer system, data transfer device, and method for controlling parallel computer system for performing arbitration | |
Mishkin et al. | Temporal codes in on-chip interconnects | |
Chen | Hardware-software co-design and optimization for point-to-point network-on-chip based many-core systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |