JP6239878B2 - LCD display driver - Google Patents
LCD display driver Download PDFInfo
- Publication number
- JP6239878B2 JP6239878B2 JP2013138665A JP2013138665A JP6239878B2 JP 6239878 B2 JP6239878 B2 JP 6239878B2 JP 2013138665 A JP2013138665 A JP 2013138665A JP 2013138665 A JP2013138665 A JP 2013138665A JP 6239878 B2 JP6239878 B2 JP 6239878B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- positive
- output
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 127
- 238000012360 testing method Methods 0.000 claims description 92
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 230000002950 deficient Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、液晶表示ドライバに関し、特にドット反転駆動対応の液晶表示パネルに接続される液晶表示ドライバに好適に利用できるものである。 The present invention relates to a liquid crystal display driver, and in particular, can be suitably used for a liquid crystal display driver connected to a liquid crystal display panel compatible with dot inversion driving.
液晶表示パネルのドット反転駆動を実現する方法として、さまざまな方法が提起されている。ドット反転駆動とは、n行m列に配置される画素容量が、1行ごとに交互に共通電位を基準として正極側と負極側の信号で駆動され、かつ、1列ごとに交互に正極側と負極側の信号で駆動されることをいう。ここで、mとnはそれぞれ自然数である。液晶表示パネルは、印加する電界の大きさによって液晶の偏光を変化させ、透過率を制御することによって、表示する輝度を規定している。画素容量は、液晶に印加する電界を与えるために、液晶を挟む電極によって形成される。液晶の偏光量は、印加される電界の絶対値によって規定され、本来は電界の方向に対して対称であるが、現実にはさまざまな要因によって偏りがある。そのため、印加する電界の方向を空間的、時間的に分散させることにより、その偏りによる表示画質の劣化を抑えている。ドット反転駆動方式では、画素ごとに電界の方向を反転させる。 Various methods have been proposed as methods for realizing dot inversion driving of liquid crystal display panels. In the dot inversion drive, pixel capacitors arranged in n rows and m columns are driven by signals on the positive side and the negative side alternately with reference to a common potential for each row, and alternately on the positive side for each column. And driven by a signal on the negative electrode side. Here, m and n are natural numbers, respectively. The liquid crystal display panel regulates the luminance to be displayed by changing the polarization of the liquid crystal depending on the magnitude of the applied electric field and controlling the transmittance. The pixel capacitor is formed by electrodes sandwiching the liquid crystal in order to give an electric field to be applied to the liquid crystal. The amount of polarization of the liquid crystal is defined by the absolute value of the applied electric field and is originally symmetric with respect to the direction of the electric field, but in reality, there is a bias due to various factors. For this reason, the direction of the electric field to be applied is dispersed spatially and temporally to suppress display image quality deterioration due to the bias. In the dot inversion driving method, the direction of the electric field is inverted for each pixel.
特許文献1〜3には、偶数列画素と奇数列画素が交互に千鳥状にデータ線に接続される、液晶表示パネルが開示されている。n行m列に配置される画素容量が、行ごとにn本のゲート線に接続され、第1列から第m列のデータ線と、第2列から第m+1列のデータ線に1行ごとに交互に接続されている。1行当たりm個の画素容量を駆動するためにm+1本のデータ線が設けられている。データ線を1本ずつ交互に正極側と負極側の信号で駆動されるように構成すれば、液晶表示パネルのドット反転駆動を実現することができる。
特許文献4〜6には、共通電位を基準として正極側と負極側のデータ駆動信号を交互に出力するために、正極側の増幅器と負極側の増幅器とを一組として、m/2組備える液晶表示ドライバが開示されている。出力には、正極と負極を入れ替えるスイッチが設けられている。m本のデータ線が1列ずつ交互に正極と負極の増幅器で駆動される。正極と負極の関係は、1行ごとに入れ替える。これにより、液晶表示パネルのドット反転駆動を実現することができる。
In
特許文献1〜6について本願の発明者が検討した結果、以下のような新たな課題があることがわかった。
As a result of examination of
特許文献4〜6に記載される液晶表示ドライバによって駆動される液晶表示パネルのデータ線は、1ライン期間毎に、正極側と負極側のデータ駆動信号で交互に駆動される。1ライン期間は、例えば30フレーム/秒で1フレーム当たり1080ラインとすると、約30.9μsとなる。表示パネルの高精細化に伴い1ライン期間は短縮される傾向にあるため、正極側と負極側のデータ駆動信号で交互に駆動するための増幅器には高速性能が求められる傾向にある。一方、表示パネルの大型化に伴い、データ線の負荷容量は大きくなる傾向にあり、正負の切替え速度の向上を阻み、液晶表示ドライバの消費電力を大きくする要因となりつつある。
The data lines of the liquid crystal display panel driven by the liquid crystal display driver described in
特許文献1〜3に記載される液晶表示パネルでは、1本のデータ線によって駆動される画素容量が、1行ごとに交互に千鳥配置されているので、正極側と負極側のデータ駆動信号を1ライン期間毎に交互に入れ替える必要はない。しかし、画素容量が常に正極側または負極側のデータ駆動信号によって駆動されると、焼き付きの問題が発生することが知られているので、一般には、1フレーム期間毎に、正極側と負極側を入れ替えるように構成される。
In the liquid crystal display panels described in
特許文献1と2には、データ線駆動回路を含む表示装置全体の具体的な動作は開示されていないが、特許文献3には、正極側と負極側を入れ替えるための回路及び動作が、同文献の図2と第0420段落〜第0580段落に記載されている。図2には3行3列の液晶表示パネルが例示され、1ライン当たり3個の画素容量は、4本のデータ線X1〜X4に1ラインごとに千鳥配置されている。3個のチャネル駆動部CR1〜CR3(データ線駆動回路に相当)が、6個のスイッチを介して4本のデータ線X1〜X4に接続されている。第1行のゲート線が活性化される期間には、奇数番目のチャネル駆動部CR1とCR3は正極性の階調電圧を出力して奇数番目のデータ線X1とX3を駆動し、偶数番目のチャネル駆動部CR2は負極性の階調電圧を出力して偶数番目のデータ線X2を駆動する。次の第2行のゲート線が活性化される期間には、奇数番目のチャネル駆動部CR1とCR3は負極性の階調電圧を出力して偶数番目のデータ線X2とX4を駆動し、偶数番目のチャネル駆動部CR2は負極性の階調電圧を出力して奇数番目のデータ線X3を駆動する。1つのフレーム走査期間中、各データ線は常に正極または負極のいずれか一方の極性の電圧で駆動される(第0540段落)。このとき、チャネル駆動部は、1ライン毎に正極性電圧と負極性電圧を交互に出力する(第0580段落)。チャネル駆動部は、同文献の図3と第0030段落〜第0410段落に記載されるように、反転制御信号RVによって、正極性電圧と負極性電圧のどちらを出力するかを切替えられるように構成されている。
本願の発明者は、データ線駆動回路(特許文献3ではチャネル駆動部)の出力極性を、1ライン毎に正極性と負極性の間で切り替える代わりに、特許文献4〜6に記載されるような液晶表示ドライバによって、特許文献1〜3に記載される液晶表示パネルを駆動する、液晶表示装置について検討した。特許文献4〜6に記載される液晶表示ドライバは、共通電位を基準として正極側と負極側のデータ駆動信号を交互に出力するために、正極側の増幅器と負極側の増幅器とを一組として備える。増幅器とデータ線との間を、スイッチを介して接続し適切に制御すれば、増幅器の極性を1ライン期間毎の切り替えるような高速の制御を不要とすることができる。
The inventors of the present application described in
しかしながら、データ線駆動回路の試験において、以下のような課題が発生することが明らかになった。まず、液晶表示パネルのサイズを画素数でn行m列とする。画素容量は、n行m列に配列される。このとき、特許文献1〜3に記載される液晶表示パネルでは、1本のデータ線によって駆動される画素容量が、1行ごとに交互に千鳥配置されているので、データ線の数は、m+1本となる。ここで、特許文献4〜6に記載される液晶表示ドライバを組合せるには、(m+1)/2組の増幅器を含むように構成すればよい。ところが、実際の液晶表示パネルのサイズは、フルハイビジョンの1920×1080、VGAの640×480など、mは偶数である。液晶表示ドライバは、必ず正極側の増幅器と負極側の増幅器とを一組として備える必要があるため、(m+2)/2組の増幅器を備えて構成される。このとき、駆動すべきデータ線の数はm+1本であるので、出力パッドはm+1個である。即ち、液晶表示ドライバは、正極側の増幅器(m+2)/2個と負極側の増幅器(m+2)/2個の合計m+2個の増幅器と、m+1個の出力パッドを備える。
However, it has been clarified that the following problems occur in the test of the data line driving circuit. First, the size of the liquid crystal display panel is set to n rows and m columns in terms of the number of pixels. The pixel capacitance is arranged in n rows and m columns. At this time, in the liquid crystal display panels described in
一方、データ線駆動回路の試験においては、上記増幅器の階調試験が不可欠であり、その階調試験に要するテスト時間が、テストコストを圧迫することが分かった。増幅器はディジタルで入力されるデータをアナログの電圧レベルに変換して出力する。階調試験とは、入力されるディジタルコードに対応して、適切なアナログ電圧レベルが出力されていることを確認する試験である。そのため、全てのディジタルコードを入力して出力電圧を測定するために、長いテスト時間を要し、全体のテスト時間に占める割合が大きく、テストコストに対する影響が大きい。 On the other hand, it has been found that in the test of the data line driving circuit, the gradation test of the amplifier is indispensable, and the test time required for the gradation test imposes a test cost. The amplifier converts digitally inputted data into an analog voltage level and outputs it. The gradation test is a test for confirming that an appropriate analog voltage level is output corresponding to an input digital code. Therefore, it takes a long test time to input all digital codes and measure the output voltage, and the ratio to the total test time is large, which has a great influence on the test cost.
上述のように、発明者が検討中の液晶表示ドライバは、合計m+2個の増幅器に対して、m+1個の出力パッドを備えるため、m+1個の出力パッドを全て使っても、m+2個の増幅器全てに対して同時に階調試験をすることができないことがわかった。そのため、m+2個の増幅器の階調試験を、2度に分けて行うこととなり、階調試験に要するテスト時間が2倍になり、テストコストに対する影響が極めて深刻であることがわかった。 As described above, since the liquid crystal display driver under examination by the inventor has m + 1 output pads for a total of m + 2 amplifiers, even if all m + 1 output pads are used, all m + 2 amplifiers are used. It was found that the gradation test cannot be performed simultaneously. For this reason, the gradation test of m + 2 amplifiers is performed in two steps, and the test time required for the gradation test is doubled, and the influence on the test cost is extremely serious.
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。 Means for solving such problems will be described below, but other problems and novel features will become apparent from the description of the present specification and the accompanying drawings.
本発明に係る液晶表示ドライバは、n行m列(nは自然数、mは正の偶数)に配置される画素容量が行ごとにn本のゲート線に接続され、第1列から第m列のデータ線と、第2列から第m+1列のデータ線に1行ごとに交互に接続される液晶表示パネルに接続される、液晶表示ドライバであって、共通電位を基準として正極側の電圧を出力する(m+2)/2個の正極側増幅器と、前記共通電位を基準として負極側の電圧を出力する(m+2)/2個の負極側増幅器と、階調試験時に前記(m+2)/2個の正極側増幅器と前記(m+2)/2個の負極側増幅器の出力電圧が出力されるm+2個のパッドとを備える。 In the liquid crystal display driver according to the present invention, pixel capacitors arranged in n rows and m columns (n is a natural number and m is a positive even number) are connected to n gate lines for each row, and the first to mth columns. And a liquid crystal display driver connected to the data line of the second column to the data line of the (m + 1) th column to the (m + 1) th column alternately for each row. (M + 2) / 2 positive-side amplifiers to output, (m + 2) / 2 negative-side amplifiers to output a negative-side voltage with reference to the common potential, and (m + 2) / 2 at the time of gradation test Positive amplifiers and m + 2 pads to which output voltages of the (m + 2) / 2 negative amplifiers are output.
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。 The effect obtained by the one embodiment will be briefly described as follows.
すなわち、m+2個の増幅器の階調試験を、同時に並列して実施することができ、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えることができる。 That is, the gray scale test of m + 2 amplifiers can be performed in parallel at the same time, the test time required for the gray scale test can be minimized, and the increase in test cost can be suppressed.
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
1. First, an outline of a typical embodiment disclosed in the present application will be described. Reference numerals in the drawings referred to in parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.
〔1〕<増幅器と同数になるようにテストパッドを追加>
本願において開示される代表的な実施の形態に係る液晶表示ドライバ(100)は、n行m列に配置される画素容量(1)が行ごとにn本のゲート線(G1〜Gn)に接続され、第1列から第m列のデータ線(D1〜Dm)と、第2列から第m+1列のデータ線(D2〜Dm+1)に1行ごとに交互に接続される液晶表示パネル(200)に接続可能であり、以下のように構成される。ここで、nは自然数、mは正の偶数であり、以下、本明細書内で同様である。
[1] <Add test pads to the same number as the amplifier>
In a liquid crystal display driver (100) according to a representative embodiment disclosed in the present application, a pixel capacitor (1) arranged in n rows and m columns is connected to n gate lines (G1 to Gn) for each row. The liquid crystal display panel (200) is alternately connected to the data lines (D1 to Dm) from the first column to the mth column and the data lines (D2 to Dm + 1) from the second column to the (m + 1) th column for each row. It can be connected to and is configured as follows. Here, n is a natural number, m is a positive even number, and the same applies hereinafter.
前記液晶表示ドライバは、共通電位を基準として正極側の電圧を出力する(m+2)/2個の正極側増幅器(101)と、前記共通電位を基準として負極側の電圧を出力する(m+2)/2個の負極側増幅器(102)と、階調試験時に前記(m+2)/2個の正極側増幅器と前記(m+2)/2個の負極側増幅器の出力電圧が出力されるm+2個のパッド(161)とを備える。 The liquid crystal display driver outputs a positive-side voltage (m + 2) / 2 positive-side amplifiers (101) with reference to the common potential, and outputs a negative-side voltage with respect to the common potential (m + 2) / Two negative side amplifiers (102), and m + 2 pads (to which output voltages of the (m + 2) / 2 positive side amplifiers and the (m + 2) / 2 negative side amplifiers are output at the time of the gradation test) 161).
これにより、m+2個の増幅器(101、102)の階調試験を、同時に並列して実施することができ、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えることができる。 As a result, the gradation test of m + 2 amplifiers (101, 102) can be performed simultaneously in parallel, the test time required for the gradation test can be minimized, and the increase in test cost can be suppressed. .
〔2〕<クロスバースイッチ>
項1において、前記(m+2)/2個の正極側増幅器は、第1から第(m+2)/2までの正極側増幅器であり、前記(m+2)/2個の負極側増幅器は、第1から第(m+2)/2までの負極側増幅器であり、前記m+2個のパッドは第1から第m+2までのパッドである。
[2] <Crossbar switch>
In (1), the (m + 2) / 2 positive side amplifiers are first to (m + 2) / 2 positive side amplifiers, and the (m + 2) / 2 negative side amplifiers are from the first. The (m + 2) / 2 negative amplifiers, and the m + 2 pads are the first to m + 2 pads.
前記液晶表示ドライバは、第1から第(m+2)/2までのクロスバースイッチ(150、151)をさらに備える。 The liquid crystal display driver further includes first to (m + 2) / 2 crossbar switches (150, 151).
第iクロスバースイッチは、ストレート接続とクロス接続とを選択的に制御される。前記ストレート接続では、第i正極側増幅器の出力を第2i−1パッドに接続し、第i負極側増幅器の出力を第2iパッドに接続し、前記クロス接続では、第i正極側増幅器の出力を第2iパッドに接続し、第i負極側増幅器の出力を第2i−1パッドに接続する。ここで、iは1以上(m+2)/2以下の整数であり、以下、本明細書内で同様である。 The i-th crossbar switch is selectively controlled between straight connection and cross connection. In the straight connection, the output of the i-th positive side amplifier is connected to the second i-1 pad, the output of the i-th negative side amplifier is connected to the second i pad, and in the cross connection, the output of the i-th positive side amplifier is connected. The second i-pad is connected, and the output of the i-th negative side amplifier is connected to the second i-1 pad. Here, i is an integer greater than or equal to 1 and less than or equal to (m + 2) / 2, and the same applies hereinafter.
これにより、駆動電圧の極性を簡単な回路で反転させることができ、液晶表示パネル(200)のドット反転駆動のための制御を単純化することができる。 Thereby, the polarity of the drive voltage can be inverted by a simple circuit, and the control for the dot inversion drive of the liquid crystal display panel (200) can be simplified.
〔3〕<データラッチ>
項2において、前記液晶表示ドライバは、正極側階調電圧発生回路(141)と、負極側階調電圧発生回路(142)と、第1から第m+2までのデータラッチ(130、131、132)と、第1から第m+2までの階調選択回路(110、111、112)と、をさらに備える。
[3] <Data latch>
In
前記正極側階調電圧発生回路(141)は、前記共通電位を基準として正極側の複数のアナログ電圧を出力して、第2i−1階調選択回路(111)に供給し、前記負極側階調電圧発生回路(142)は、前記共通電位を基準として負極側の複数のアナログ電圧を出力して、第2i階調選択回路(112)に供給する。 The positive-side gradation voltage generation circuit (141) outputs a plurality of positive-side analog voltages with the common potential as a reference, and supplies the analog voltage to the 2i-1 gradation selection circuit (111). The regulated voltage generation circuit (142) outputs a plurality of negative-side analog voltages with the common potential as a reference, and supplies the analog voltages to the second i gradation selection circuit (112).
前記第2i−1階調選択回路(111)は、第2i−1データラッチ(131)に保持される値に基づいて、前記正極側の複数のアナログ電圧から、1つのアナログ電圧を選択して、前記第i正極側増幅器(101)に供給する。 The second i-1 gradation selection circuit (111) selects one analog voltage from the plurality of positive-side analog voltages based on the value held in the second i-1 data latch (131). , And supplied to the i-th positive side amplifier (101).
前記第2i階調選択回路(112)は、第2iデータラッチ(132)に保持される値に基づいて、前記負極側の複数のアナログ電圧から、1つのアナログ電圧を選択して、前記第i負極側増幅器(102)に供給する。 The second i gradation selection circuit (112) selects one analog voltage from the plurality of analog voltages on the negative electrode side based on the value held in the second i data latch (132), and the i th Supply to the negative side amplifier (102).
これにより、液晶表示パネル(200)のデータ線を駆動すべき電圧レベルの絶対値を、データラッチ(130)にセットすることにより、液晶画素に印加される電界の極性が自動的にドット反転制御されるように、データ線向けの信号レベルが制御され、パッド(161)から出力される。また、データラッチ(130)は、接続される液晶表示パネルの1ライン当たりの画素数mよりも2個多いm+2個備えられているので、m+2個の増幅器に対する階調試験用の入力データを並列してセットされることができる。 Thereby, the absolute value of the voltage level for driving the data line of the liquid crystal display panel (200) is set in the data latch (130), so that the polarity of the electric field applied to the liquid crystal pixel is automatically controlled by dot inversion. As described above, the signal level for the data line is controlled and output from the pad (161). Further, since the data latch (130) is provided with m + 2 which is two more than the number m of pixels per line of the liquid crystal display panel to be connected, input data for gradation test with respect to m + 2 amplifiers is provided in parallel. Can be set.
〔4〕<ドット反転動作>
項3において、第1から第m+1までの前記パッドは、前記液晶表示パネルの第1列から第m+1列までの前記データ線にそれぞれ接続される。
[4] <Dot inversion operation>
In
前記正極側増幅器の出力と前記負極側増幅器の出力が、偶数列と奇数列の前記データ線に、フィールド期間毎に交互に供給されるように、前記第1から第(m+2)/2までのクロスバースイッチが制御される。即ち、奇数フィールド期間または偶数フィールド期間うちの一方である第1フィールド期間に、奇数列の前記データ線に前記正極側増幅器の出力が供給され、偶数列の前記データ線に前記負極側増幅器の出力が供給される。他方の第2フィールド期間に、奇数列の前記データ線に前記負極側増幅器の出力が供給され、偶数列の前記データ線に前記正極側増幅器の出力が供給される。 The outputs from the first to (m + 2) / 2 so that the output of the positive side amplifier and the output of the negative side amplifier are alternately supplied to the data lines of the even and odd columns for each field period. The crossbar switch is controlled. That is, in the first field period, which is one of the odd field period and the even field period, the output of the positive side amplifier is supplied to the odd-numbered data line, and the output of the negative side amplifier is supplied to the even-numbered data line. Is supplied. In the other second field period, the output of the negative side amplifier is supplied to the odd-numbered data lines, and the output of the positive side amplifier is supplied to the even-numbered data lines.
前記第1フィールド期間に、前記第1から前記第m+1データラッチに前記液晶表示パネルの奇数行に表示すべき画像データが入力され、前記第2から前記第m+2データラッチに前記液晶表示パネルの偶数行に表示すべき画像データが入力される。 In the first field period, image data to be displayed in odd rows of the liquid crystal display panel is input to the first to m + 1th data latches, and even numbers of the liquid crystal display panel are input to the second to m + 2 data latches. Image data to be displayed in a row is input.
前記第2フィールド期間に、前記第2から前記第m+2データラッチに前記液晶表示パネルの奇数行に表示すべき画像データが入力され、前記第1から前記第m+1データラッチに前記液晶表示パネルの偶数行に表示すべき画像データが入力される。 In the second field period, image data to be displayed in odd rows of the liquid crystal display panel is input to the second to m + 2 data latches, and even numbers of the liquid crystal display panel are input to the first to m + 1 data latches. Image data to be displayed in a row is input.
これにより、データ線の極性がフィールド走査ごとに反転するように制御することが可能な、液晶表示ドライバを提供することができる。データ線の極性反転の頻度がライン毎ではなくフィールド毎に抑えられるので、データ線の負荷容量が大きくても、消費電力を低く抑えることができ、また、正極側増幅器及び負極側増幅器それぞれに要求されるスルーレートも低く抑えることができる。 Accordingly, it is possible to provide a liquid crystal display driver capable of controlling the polarity of the data line to be inverted every field scan. Since the frequency of polarity inversion of the data line is suppressed for each field, not for each line, even if the load capacity of the data line is large, the power consumption can be kept low, and there is a demand for each of the positive side amplifier and the negative side amplifier. The slew rate can be kept low.
〔5〕<階調試験>
項3において、前記液晶表示ドライバは、第1から第m+2までの電圧測定部(421)と、パターン入力部(430)とを備える試験装置(400)に接続可能に構成される。
[5] <Gradation test>
In
第1から第m+2までの前記パッドは、前記試験装置の第1から第m+2までの前記電圧測定部にそれぞれ接続され、第1から第m+2までの前記データラッチに、前記パターン入力部から入力コードを設定することができるように構成される。 The first to m + 2 pads are connected to the first to m + 2 voltage measuring units of the test apparatus, respectively, and the first to m + 2 data latches are connected to the input code from the pattern input unit. Is configured to be settable.
これにより、m+2個の増幅器の階調試験を、同時に並列して実施することができ、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えることができる。 As a result, the gray scale test of m + 2 amplifiers can be performed in parallel at the same time, the test time required for the gray scale test can be minimized, and the increase in test cost can be suppressed.
〔6〕<液晶表示ドライバIC>
項3に記載される液晶表示ドライバ(100)において、前記(m+2)/2個の正極側増幅器と、前記(m+2)/2個の負極側増幅器と、前記第1から第(m+2)/2までのクロスバースイッチと、前記正極側階調電圧発生回路と、前記負極側階調電圧発生回路と、前記第1から第m+2までのデータラッチと、前記第1から第m+2までの階調選択回路と、前記m+2個のパッドとが、単一の半導体基板上に形成される。
[6] <Liquid crystal display driver IC>
In the liquid crystal display driver (100) according to
これにより、1チップに集積化された液晶表示ドライバを提供することができる。 Thereby, a liquid crystal display driver integrated on one chip can be provided.
2.実施の形態の詳細
実施の形態について更に詳述する。
2. Details of Embodiments Embodiments will be further described in detail.
〔実施形態1〕<液晶表示ドライバの構成>
実施形態1に係る液晶表示ドライバ100は、ドット反転駆動対応の液晶表示パネル200に接続されることができる。図1は、本発明に係る液晶表示ドライバ100の構成を示すブロック図であり、図2は、本発明に係る液晶表示ドライバ100に接続される、ドット反転駆動対応の液晶表示パネル200の主要部分の構成を表す回路図である。
[Embodiment 1] <Configuration of liquid crystal display driver>
The liquid
液晶表示パネル200は、n行m列に配置される画素容量1が、パストランジスタ2を介して、行ごとにn本のゲート線G1〜Gnに接続され、第1列から第m列のデータ線D1〜Dmと、第2列から第m+1列のデータ線D2〜Dm+1とに、1行ごとに交互に接続されている。1行目の画素容量1_1_1、1_1_2、〜1_1_m−1、1_1_mは、ゲート線G1によって制御されるパストランジスタ2_1_1、2_1_2、〜2_1_m−1、2_1_mを介して、データ線D1〜Dmに接続されている。2行目の画素容量1_2_1、1_2_2、〜1_2_m−1、1_2_mは、ゲート線G2によって制御されるパストランジスタ2_2_1、2_2_2、〜2_2_m−1、2_2_mを介して、データ線D2〜Dm+1に接続されている。3行目の画素容量1_3_1、1_3_2、〜1_3_m−1、1_3_mは、ゲート線G3によって制御されるパストランジスタ2_3_1、2_3_2、〜2_3_m−1、2_3_mを介して、データ線D1〜Dmに接続されている。以降は図示を省略するが、奇数行の画素容量1はデータ線D1〜Dmに、偶数行の画素容量1はデータ線D2〜Dm+1に、それぞれパストランジスタ2を介して接続されている。同じ列に位置する画素容量が1行ごとに、その行を挟む両側のデータ線に交互に接続されている。第1列の画素容量1_1_1、1_2_1、1_3_1、・・・は、交互にデータ線D1とD2に交互に接続され、第2列の画素容量1_1_2、1_2_2、1_3_2、・・・は、交互にデータ線D2とD3に交互に接続される。奇数列のデータ線D1、D3、・・・Dm+1と偶数列のデータ線D2、D4、・・・Dmを、共通電位を基準として正極側と負極側の信号で駆動することにより、画素容量1は、上下・左右で隣接する画素容量どうしが、互いに逆極性の信号で駆動され、ドット反転駆動となる。
In the liquid
液晶表示ドライバ100は、共通電位を基準として正極側の電圧を出力する(m+2)/2個の正極側増幅器101_1〜101_m+1と、前記共通電位を基準として負極側の電圧を出力する(m+2)/2個の負極側増幅器102_2〜102_m+2と、階調試験時に正極側増幅器101_1〜101_m+1と負極側増幅器102_2〜102_m+2の出力電圧が出力されるm+2個のパッド161_1〜161_m+2とを備える。
The liquid
これにより、m+2個の増幅器101_1〜101_m+1と102_2〜102_m+2の階調試験を、同時に並列して実施することができ、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えることができる。 As a result, the gray scale tests of the m + 2 amplifiers 101_1 to 101_m + 1 and 102_2 to 102_m + 2 can be performed simultaneously in parallel, minimizing the test time required for the gray scale test, and suppressing an increase in test cost. Can do.
液晶表示ドライバ100は、ストレート接続とクロス接続とを選択的に制御される、クロスバースイッチ150を備える。i番目のクロスバースイッチ151_iは、正極側増幅器101_2i−1と負極側増幅器102_2iとを1組として、その出力と対応する2個のパッド161_2i−1とパッド161_2iとの接続を切替える。iは1以上(m+2)/2以下の整数である。ストレート接続では、正極側増幅器101_2i−1の出力をパッド161_2i−1に接続し、負極側増幅器102_2iの出力をパッド161_2iに接続する。クロス接続では、正極側増幅器101_2i−1の出力をパッド161_2iに接続し、負極側増幅器102_2iの出力をパッド161_2i−1に接続する。
The liquid
これにより、データ線D1〜Dm+1を駆動する駆動電圧の極性を簡単な回路で反転させることができ、液晶表示パネル200のドット反転駆動のための制御を単純化することができる。
Thereby, the polarity of the driving voltage for driving the data lines D1 to Dm + 1 can be inverted by a simple circuit, and the control for the dot inversion driving of the liquid
液晶表示ドライバ100は、正極側階調電圧発生回路141と、負極側階調電圧発生回路142と、第1から第m+2までのデータラッチ130と、レベルシフト回路120と、第1から第m+2までの階調選択回路110とをさらに備える。データラッチ130とレベルシフト回路121と階調選択回路110は、正極側増幅器101_1〜101_m+1と負極側増幅器102_2〜102_m+2のそれぞれに対応して1個ずつ設けられる。正極側増幅器101_1〜101_m+1に対応して、データラッチ131_1〜131_m+1と、レベルシフト回路121_1〜121_m+1と、階調選択回路111_1〜111_m+1が設けられ、負極側増幅器102_2〜102_m+2に対応して、データラッチ132_2〜132_m+2と、レベルシフト回路122_2〜122_m+2と、階調選択回路112_2〜112_m+2が設けられている。
The liquid
正極側階調電圧発生回路141は、共通電位を基準として正極側の複数のアナログ電圧を出力して、階調選択回路111_1〜111_m+1に供給する。負極側階調電圧発生回路142は、共通電位を基準として負極側の複数のアナログ電圧を出力して、階調選択回路112_2〜112_m+2に供給する。特に制限されないが、共通電位は、例えばグラウンドレベルである0Vであり、表示すべき画像データの階調にしたがって、例えば256階調とすると、正極側階調電圧発生回路141は256通りの正極側電圧レベルを出力し、負極側階調電圧発生回路142は、256通りの負極側電圧レベルを出力する。階調電圧発生回路は、例えば、出力すべき電圧の最大値と最小値を含む範囲の電圧を持つ電源を、階調の数に対応する数の抵抗を直列接続することによって構成され、直列抵抗による分圧電圧によって、複数のアナログ電圧を発生させる。
The positive-side gradation
図5は、ドット反転駆動方式において、画像データに対応するコードと、正極側と負極側のデータ線の駆動電圧との関係の一例を示す、特性図である。横軸に画像データに対応するコードが16進表記で示され、縦軸にはデータ線D1〜Dm+1の駆動電圧が示される。共通電位0Vを挟んで、正極側と負極側の特性が示される。コード0x00(16進で00)のとき、データ線は例えば約0.2Vで駆動されて黒色(最低輝度)が表示され、コード0xFF(16進でFF)のときデータ線は例えば約4Vで駆動されて白色(最大輝度)が表示される。共通電位0Vを挟んで正極側と負極側で、特性は対称である。即ち、同じコードに対して正極側でも負極側でも絶対値の等しい電圧が駆動電圧でとなる。256階調の表示のために、コードは8ビットであり、正極側階調電圧発生回路141は0.2Vから4Vの間を256分割した256通りのアナログ電圧を出力し、負極側階調電圧発生回路142は-0.2Vから-4Vの間を256分割した256通りのアナログ電圧を出力する。図示されるように、コードと駆動電圧の関係は、必ずしも直線で示される比例関係にはなく、非線形の曲線で表される。液晶の物理特性やγ補正係数を加味して規定される。出力すべき電圧の最大値±4Vと最小値0.2V、階調数の256やそれに対するコードの割り付け方法は、全て一例であり、特にこれに制限されるものではない。
FIG. 5 is a characteristic diagram showing an example of the relationship between the code corresponding to the image data and the driving voltage of the positive and negative data lines in the dot inversion driving method. The horizontal axis represents codes corresponding to image data in hexadecimal notation, and the vertical axis represents drive voltages for the data lines D1 to Dm + 1. The characteristics on the positive electrode side and the negative electrode side are shown across the common potential 0V. When the code is 0x00 (00 in hexadecimal), the data line is driven at about 0.2V, for example, to display black (lowest luminance), and when the code is 0xFF (FF in hexadecimal), the data line is driven at about 4V, for example. Appears white (maximum brightness). The characteristics are symmetrical between the positive electrode side and the negative electrode side across the common potential 0V. That is, a voltage having the same absolute value on the positive electrode side and the negative electrode side is the drive voltage for the same cord. For 256 gray scale display, the code is 8 bits, and the positive gray scale
階調選択回路111_1〜111_m+1は、データラッチ131_1〜131_m+1に保持される値(コード)に基づいて、正極側階調電圧発生回路141が発生する正極側の複数のアナログ電圧(上述の例では0.2Vから4Vの間を256分割した256通りのアナログ電圧)から、1つのアナログ電圧を選択して、正極側増幅器101_1〜101_m+1に供給する。階調選択回路112_2〜112_m+2は、データラッチ132_2〜132_m+2に保持される値(コード)に基づいて、負極側階調電圧発生回路142が発生する負極側の複数のアナログ電圧(上述の例では-0.2Vから-4Vの間を256分割した256通りのアナログ電圧)から、1つのアナログ電圧を選択して、負極側増幅器102_2〜102_m+2に供給する。レベルシフト回路121_1〜121_m+1と122_2〜122_m+2は、データラッチ131_1〜131_m+1と132_2〜132_m+2の出力電圧レベルを、階調選択回路111_1〜111_m+1と112_2〜112_m+2を制御するのに適する電圧レベルに変換する。
The gradation selection circuits 111_1 to 111_m + 1 are based on the values (codes) held in the data latches 131_1 to 131_m + 1, and a plurality of positive-side analog voltages generated by the positive-side gradation voltage generation circuit 141 (0.2 in the above example). One analog voltage is selected from 256 analog voltages obtained by dividing 256 between V and 4V and supplied to the positive side amplifiers 101_1 to 101_m + 1. The grayscale selection circuits 112_2 to 112_m + 2 are configured to have a plurality of negative-side analog voltages (in the above example, −−) generated by the negative-side grayscale
これにより、液晶表示パネル200のデータ線D1〜Dm+1を駆動すべき電圧レベルの絶対値を、ディジタル値でデータラッチ130にセットすることにより、液晶画素に印加される電界の極性が自動的にドット反転制御されるように、データ線向けの信号レベルが制御され、パッド161から出力される。また、データラッチ130は、接続される液晶表示パネルの1ライン当たりの画素数mよりも2個多いm+2個備えられているので、正極側増幅器101_1〜101_m+1と負極側増幅器102_2〜102_m+2の合計m+2個の増幅器101、102に対する階調試験用の入力データを、並列してセットされることができる。
As a result, the absolute value of the voltage level for driving the data lines D1 to Dm + 1 of the liquid
以上のように、本実施形態にかかる液晶表示ドライバ100は、液晶表示パネル200のデータ線D1〜Dm+1を駆動するためのパッド161_1〜161_m+1に加えて、パッド161_m+2を備える。また、試験対象の増幅器の数と同じ合計m+2個のデータラッチを備える。このため、正極側増幅器101_1〜101_m+1と負極側増幅器102_2〜102_m+2の合計m+2個の増幅器の階調試験を、同時に並列して実施することができる。
As described above, the liquid
液晶表示ドライバ100は、特に制限されないが、例えば、公知のCMOS(Complementary Metal-Oxide-Semiconductor field effect transistor)LSI(Large Scale Integrated circuit)の製造技術を用いて、シリコンなどの単一半導体基板上に形成される。これにより、1チップに集積化された液晶表示ドライバを提供することができる。
The liquid
〔実施形態2〕<ドット反転駆動動作>
図3は、本発明に係る液晶表示ドライバ100を用いた、液晶表示パネル200のドット反転駆動について説明するためのブロック図である。
[Embodiment 2] <Dot inversion driving operation>
FIG. 3 is a block diagram for explaining dot inversion driving of the liquid
液晶表示ドライバ100は、図1に示した液晶表示ドライバ100に加えてさらに、ホストインターフェース170を備え、接続されるホストプロセッサ300との間で、通信を行う。液晶表示パネル200に表示すべき画像の画像データは、ホストプロセッサ300から送信され、液晶表示ドライバ100によってホストインターフェース170で受信され、データラッチ130にセットされる。液晶表示パネル200は、各データ線D1〜Dm+1に対応するパッド261_1〜261_m+1を備えている。液晶表示ドライバ100のパッド161_1〜161_m+1は、液晶表示パネル200のパッド261_1〜261_m+1と、特に制限されないが、例えば、突起電極(バンプ電極)と異方性導電膜を介して電気的に接続される。液晶表示パネル200には、液晶表示ドライバ100のパッド161_m+2に対応して、さらに1個のパッド261_m+2を設け、液晶表示ドライバ100のパッド161_m+2と接続するように構成しても良い。これにより、構造上の対称性が保たれ、応力集中などの力学的な問題の発生を緩和することができる。
The liquid
図6は、ドット反転駆動方式において、液晶表示パネルの画素に対する正極側と負極側の駆動電圧の印加シーケンスの一例を示す、説明図である。n行m列に配置される画素容量1に、データ線D1〜Dm+1を介して印加される電界の極性を、正極側「+」記号と負極側「−」記号で表している。(A)と(B)にはそれぞれ奇数フィールドと偶数フィールドにおける、印加の状態が示される。ドット反転駆動方式では、上下左右で隣接する画素の間で極性が反転するように制御される。さらに、奇数フィールドと偶数フィールドでも反転するように制御される。奇数フィールド、偶数フィールドは、単に一例に過ぎず、同じ液晶に同一方向の極性が継続的に印加され続けることがないように、時間的に分散されていればよい。焼き付きと呼ばれる問題の発生を防止するためである。
FIG. 6 is an explanatory diagram showing an example of the application sequence of the drive voltage on the positive electrode side and the negative electrode side to the pixels of the liquid crystal display panel in the dot inversion drive method. The polarity of the electric field applied to the
図6に示されるシーケンスでドット反転駆動するために、奇数フィールドでは、クロスバースイッチ150をストレート接続にして、奇数番目のデータ線D1、D3、…Dm−1、Dm+1が正極側増幅器101_1〜101_m+1で駆動され、偶数番目のデータ線D2、D4、…Dmが負極側増幅器102_2〜102_mで駆動されるように制御する。偶数フィールドでは、クロスバースイッチ150をクロス接続にして、奇数番目のデータ線D1、D3、…Dm−1、Dm+1が負極側増幅器102_2〜102_m+2で駆動され、偶数番目のデータ線D2、D4、…Dmが正極側増幅器101_1〜101_m+1で駆動されるように制御する。
In order to perform dot inversion driving in the sequence shown in FIG. 6, the odd-numbered data lines D1, D3,... Dm-1, Dm + 1 are connected to the positive side amplifiers 101_1 to 101_m + 1 in the odd field by connecting the
このように制御することにより、それぞれのデータ線においては、1フィールド期間内では駆動電圧の極性は反転しない。奇数番目のデータ線D1、D3、…Dm−1、Dm+1は、奇数フィールドの1フィールド期間、常に正極側の駆動電圧で駆動され、次の1フィールド(偶数フィールド)では常に負極側の駆動電圧で駆動される。偶数番目のデータ線も同様に、1フィールドごとに駆動電圧の極性が反転するが、1フィールド期間内での反転はない。このため、データ線の駆動電圧の極性を1ライン期間ごとに反転させる、例えば特許文献4〜6に開示されるような制御方式に比べて、データ線の充放電に要する消費電力を大幅に低減することができる。また、増幅器101_1〜101_m+1、102_2〜102_m+2のスルーレートに対する要求仕様も緩和される。
By controlling in this way, in each data line, the polarity of the drive voltage is not inverted within one field period. The odd-numbered data lines D1, D3,... Dm-1, Dm + 1 are always driven with the drive voltage on the positive side during one field period of the odd field, and always with the drive voltage on the negative side in the next one field (even field). Driven. Similarly, the polarity of the drive voltage is inverted for each field in the even-numbered data lines, but there is no inversion within one field period. For this reason, the power consumption required for charging / discharging the data line is greatly reduced as compared with the control methods disclosed in, for example,
〔実施形態3〕<増幅器の階調試験>
図4は、本発明に係る液晶表示ドライバ100に対する階調試験について説明するためのブロック図である。液晶表示ドライバ100は、階調試験を含む出荷試験のため、試験装置400に接続される。試験装置400は、パターン入力部430と、試験対象の液晶表示ドライバ100に搭載される増幅器101_1〜101_m+1、102_2〜102_m+2と同じ数の電圧測定部421_1〜421_m+2と、メモリ440と、判定部450とを備える。試験装置400のパターン入力部430からの出力は、試験対象の液晶表示ドライバ100の、例えば、ホストインターフェース170に接続される。データラッチ131_1〜131_m+1と132_2〜132_m+2に所定のコードをセットすることができれば、必ずしもホストインターフェース170を介してデータをセットする必要はない。例えば、液晶表示ドライバ100の内部で自動生成してもよい。
[Embodiment 3] <Gradation test of amplifier>
FIG. 4 is a block diagram for explaining a gradation test for the liquid
液晶表示ドライバ100のパッド161_1〜161_m+2は、階調試験の際に、電圧測定部421_1〜421_m+2に電気的に接続される。例えば、試験装置400に探針411_1〜411_m+2を設け、パッド161_1〜161_m+2に接触させて電気的に接続する。
The pads 161_1 to 161_m + 2 of the liquid
液晶表示ドライバ100を制御して、データラッチ131_1〜131_m+1と132_2〜132_m+2にセットされたコードに従って、増幅器101_1〜101_m+1、102_2〜102_m+2から対応するアナログ電圧を出力させ、その出力電圧を電圧測定部421_1〜421_m+2で測定する。測定された出力電圧の値は、一旦メモリ440に格納された後、判定部450に送られる。判定部450では、出力されたアナログ電圧が、セットされたコードに対応する期待値からの許容範囲を外れる場合には、不良品と判定される。
The liquid
この測定方法により、m+2個の増幅器の階調試験を、同時に並列して実施することができ、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えることができる。 With this measurement method, the gradation test of m + 2 amplifiers can be performed in parallel at the same time, the test time required for the gradation test can be kept to a minimum, and the increase in test cost can be suppressed.
図7は、本発明に係る液晶表示ドライバ100に対する階調試験S1の一例について説明するためのフローチャートである。特に制限されないが、例えば、階調試験S1は、液晶表示ドライバ100に対して出荷前に行われる、良品/不良品の選別試験の一試験項目である。試験開始から他の試験項目を経て階調試験S1に至り、「不良」の判定結果が出力(S9)されれば、試験を終了する。不良でない場合には他の試験項目に進む。階調試験S1ではまず、入力コードを初期化し(S11)、データラッチ131_1〜131_m+1と132_2〜132_m+2にセットする(S12)。次に、増幅器101_1〜101_m+1、102_2〜102_m+2からの出力電圧を電圧測定部421_1〜421_m+2で測定し(S13)、測定された出力電圧の値は、特に制限されないが、例えば、試験装置400に搭載されるメモリ440に格納される。未測定のコードに変更して(S14,S11,S12),電圧測定(S13)を繰り返し、すべてのコードについて測定が完了して測定値がメモリ440に格納された後、メモリ440に格納された測定値が、各コードに対応する期待値から許容される範囲内にあるか否かの判定を行う(S15)。許容範囲内にない出力電圧が1つでもあれば、「不良」の判定結果を出力する(S9)。
FIG. 7 is a flowchart for explaining an example of the gradation test S1 for the liquid
階調試験では、原則として、全ての増幅器101_1〜101_m+1、102_2〜102_m+2に対して、全てのコード、即ち、8ビットなら256通りのコードを入力して、電圧測定を実施する。データのセットと電圧測定を階調の数だけ繰り返す必要があるため、長い時間を要する。特に階調が増えると、階調数が増えて繰り返し回数が増えるだけでなく、1階調当たりの電圧値の分解能が細かくなるので、電圧測定のための安定待ち時間(セットリングタイム)を長くする必要があり、階調試験に要するテスト時間は、さらに長くなる。 In the gray scale test, in principle, all the amplifiers 101_1 to 101_m + 1 and 102_2 to 102_m + 2 are input with all codes, that is, 256 codes for 8 bits, and voltage measurement is performed. Since it is necessary to repeat data setting and voltage measurement for the number of gradations, a long time is required. In particular, when the number of gradations increases, not only the number of gradations increases, but the number of repetitions also increases, and the resolution of the voltage value per gradation becomes finer, so the stabilization waiting time (setling time) for voltage measurement becomes longer. Therefore, the test time required for the gradation test is further increased.
階調試験に要するテスト時間が、液晶表示ドライバ100に対して出荷前に行われる、良品/不良品の選別試験全体のテスト時間に占める割合が、十分に短い場合には、全ての増幅器101_1〜101_m+1、102_2〜102_m+2に対して同時並行に試験する必要性は乏しく、実動作に必要なパッドの数から許される範囲内で、複数回に分けて試験を実施すればよいが、上述のように階調試験に要するテスト時間が長くなり、全体に占める割合が大きくなった場合には、本実施形態に示す階調試験は、階調試験に要するテスト時間を最小限に留め、テストコストの増加を抑えるために有効である。
When the ratio of the test time required for the gradation test to the test time of the whole non-defective / defective product test performed before the shipment to the liquid
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.
例えば、液晶表示ドライバ100には、ホストインターフェース170を設けて、データラッチ130に、画像データやテストコードを入力する例を示したが、他の方法によって伝送してもよい。ホストプロセッサとの間は圧縮されたデータで通信し、液晶表示ドライバ100の内部で伸長・復元した画像データをデータラッチに入力してもよい。試験時には、例えばスキャンチェーンを介して入力してもよく、一方、液晶表示ドライバ100の内部にテストコード生成回路を設けてもよい。
For example, although the liquid
また、階調試験では、全てのコード、即ち、8ビットなら256通りのコードについて、電圧測定を実施するのが原則であるが、経験則によって間引くことにより、試験時間を短縮してもよい。 In the gradation test, voltage measurement is generally performed for all codes, that is, 256 codes for 8 bits. However, the test time may be shortened by thinning out according to an empirical rule.
1 画素容量
2 パストランジスタ
100 液晶表示ドライバ
101、102 増幅器
110、111、112 階調選択回路
120、121、122 レベルシフト回路
130、131、132 データラッチ
140、141、142 階調電圧発生回路
150、151 クロスバースイッチ
161 データ線出力パッド
170 ホストインターフェース
200 液晶表示パネル
261 データ線入力パッド
300 ホストプロセッサ
400 テスタ
411 プローブ(探針)
421 電圧測定部
430 パターン入力部
440 メモリ
450 判定部
D1〜Dm+1 データ線
G1〜Gn ゲート線
S1 階調試験
S11 入力コードを初期化または変更するステップ
S12 入力コードをデータラッチにセットするステップ
S13 出力電圧を測定し測定値をメモリに格納するステップ
S14 全ての入力コードについての測定が完了したか否かを判断するステップ
S15 全ての入力コードについての出力電圧を判定するステップ
S9 「不良」の判定結果を出力するステップ
1
421
Claims (7)
共通電位を基準として正極側の電圧を出力し、負極側の電圧を出力しない(m+2)/2個の正極側増幅器と、前記共通電位を基準として負極側の電圧を出力し、正極側の電圧を出力しない(m+2)/2個の負極側増幅器と、階調試験時に前記(m+2)/2個の正極側増幅器と前記(m+2)/2個の負極側増幅器の出力電圧が出力されるm+2個のパッドとを備える、液晶表示ドライバ。 Pixel capacitances arranged in n rows and m columns (n is a natural number, m is a positive even number) are connected to n gate lines for each row, and from the first column to the m-th column data line, and from the second column A liquid crystal display driver connected to a liquid crystal display panel that is alternately connected to the data line of the (m + 1) th column for each row,
Outputs the positive side voltage with reference to the common potential, does not output the negative side voltage (m + 2) / 2 positive side amplifiers, outputs the negative side voltage with reference to the common potential, and outputs the positive side voltage not output (m + 2) / 2 pieces of the negative electrode side amplifier, the at gradation test (m + 2) / 2 pieces of the positive electrode side amplifier (m + 2) / 2 pieces of m + 2 when the output voltage of the negative side amplifier is output A liquid crystal display driver comprising a plurality of pads.
前記液晶表示ドライバは、第1から第(m+2)/2までのクロスバースイッチをさらに備え、
第i(iは1以上(m+2)/2以下の整数)クロスバースイッチは、ストレート接続とクロス接続とを選択的に制御され、
前記ストレート接続では、第i正極側増幅器の出力を第2i−1パッドに接続し、第i負極側増幅器の出力を第2iパッドに接続し、
前記クロス接続では、第i正極側増幅器の出力を第2iパッドに接続し、第i負極側増幅器の出力を第2i−1パッドに接続する、
液晶表示ドライバ。 2. The (m + 2) / 2 positive-polarity amplifiers according to claim 1 are first to (m + 2) / 2 positive-polarity amplifiers, and the (m + 2) / 2 negative-polarity amplifiers are first To (m + 2) / 2, and the m + 2 pads are the first to m + 2 pads,
The liquid crystal display driver further includes first to (m + 2) / 2 crossbar switches,
The i-th (i is an integer of 1 or more and (m + 2) / 2 or less) crossbar switch is selectively controlled between straight connection and cross connection,
In the straight connection, the output of the i-th positive side amplifier is connected to the second i-1 pad, the output of the i-th negative side amplifier is connected to the second i pad,
In the cross connection, the output of the i-th positive side amplifier is connected to the second i pad, and the output of the i-th negative side amplifier is connected to the 2i-1 pad.
LCD display driver.
前記正極側階調電圧発生回路は、前記共通電位を基準として正極側の複数のアナログ電圧を出力して、第2i−1階調選択回路に供給し、前記負極側階調電圧発生回路は、前記共通電位を基準として負極側の複数のアナログ電圧を出力して、第2i階調選択回路に供給し、
前記第2i−1階調選択回路は、第2i−1データラッチに保持される値に基づいて、前記正極側の複数のアナログ電圧から、1つのアナログ電圧を選択して、前記第i正極側増幅器に供給し、
前記第2i階調選択回路は、第2iデータラッチに保持される値に基づいて、前記負極側の複数のアナログ電圧から、1つのアナログ電圧を選択して、前記第i負極側増幅器に供給する、
液晶表示ドライバ。 3. The liquid crystal display driver according to claim 2, wherein the liquid crystal display driver includes a positive gradation voltage generation circuit, a negative gradation voltage generation circuit, first to m + 2 data latches, and first to m + 2 gradation selection. A circuit, and
The positive-side grayscale voltage generation circuit outputs a plurality of positive-side analog voltages with the common potential as a reference, and supplies the analog voltages to the 2i-1 grayscale selection circuit. A plurality of analog voltages on the negative electrode side are output with reference to the common potential, and supplied to the second i gradation selection circuit,
The second i-1 gradation selecting circuit selects one analog voltage from the plurality of positive-side analog voltages based on the value held in the second i-1 data latch, and the i-th positive side To the amplifier,
The second i gradation selection circuit selects one analog voltage from the plurality of analog voltages on the negative electrode side based on a value held in the second i data latch, and supplies the selected analog voltage to the i th negative amplifier. ,
LCD display driver.
奇数フィールド期間または偶数フィールド期間うちの一方である第1フィールド期間に、奇数列の前記データ線に前記正極側増幅器の出力が供給され、偶数列の前記データ線に前記負極側増幅器の出力が供給され、他方の第2フィールド期間に、奇数列の前記データ線に前記負極側増幅器の出力が供給され、偶数列の前記データ線に前記正極側増幅器の出力が供給されるように、前記第1から第(m+2)/2までのクロスバースイッチが制御され、
前記第1フィールド期間に、前記第1から前記第m+1データラッチに前記液晶表示パネルの奇数行に表示すべき画像データが入力され、前記第2から前記第m+2データラッチに前記液晶表示パネルの偶数行に表示すべき画像データが入力され、
前記第2フィールド期間に、前記第2から前記第m+2データラッチに前記液晶表示パネルの奇数行に表示すべき画像データが入力され、前記第1から前記第m+1データラッチに前記液晶表示パネルの偶数行に表示すべき画像データが入力される、
液晶表示ドライバ。 In Claim 3, the first to m + 1th pads are connected to the data lines of the liquid crystal display panel from the first column to the m + 1th column, respectively.
In the first field period, which is one of the odd field period and the even field period, the output of the positive amplifier is supplied to the odd-numbered data line, and the output of the negative amplifier is supplied to the even-numbered data line. In the other second field period, the output of the negative side amplifier is supplied to the odd-numbered data lines, and the output of the positive side amplifier is supplied to the even-numbered data lines. To (m + 2) / 2 crossbar switches are controlled,
In the first field period, image data to be displayed in odd rows of the liquid crystal display panel is input to the first to m + 1th data latches, and even numbers of the liquid crystal display panel are input to the second to m + 2 data latches. The image data to be displayed in a row is entered,
In the second field period, image data to be displayed in odd rows of the liquid crystal display panel is input to the second to m + 2 data latches, and even numbers of the liquid crystal display panel are input to the first to m + 1 data latches. The image data to be displayed in a row is input,
LCD display driver.
第1から第m+2までの前記パッドは、前記試験装置の第1から第m+2までの前記電圧測定部にそれぞれ接続され、第1から第m+2までの前記データラッチに、前記パターン入力部から入力コードを設定することができるように構成される、
液晶表示ドライバ。 The liquid crystal display driver according to claim 3, wherein the liquid crystal display driver is configured to be connectable to a test apparatus including first to m + 2 voltage measuring units and a pattern input unit,
The first to m + 2 pads are connected to the first to m + 2 voltage measuring units of the test apparatus, respectively, and the first to m + 2 data latches are connected to the input code from the pattern input unit. Configured to be able to set
LCD display driver.
前記液晶表示パネルの前記画素容量を駆動する駆動電圧を前記液晶表示パネルに供給する液晶表示ドライバA liquid crystal display driver for supplying a driving voltage for driving the pixel capacitance of the liquid crystal display panel to the liquid crystal display panel.
とを具備し、And
前記画素容量を駆動する前記駆動電圧のうち、共通電位を基準として正極側の駆動電圧を出力し、負極側の駆動電圧を出力しない(m+2)/2個の正極側増幅器と、Among the driving voltages for driving the pixel capacitor, a positive driving voltage is output with reference to a common potential, and a negative driving voltage is not output (m + 2) / 2 positive amplifiers;
前記画素容量を駆動する前記駆動電圧のうち、前記共通電位を基準として負極側の駆動電圧を出力し、正極側の駆動電圧を出力しない(m+2)/2個の負極側増幅器と、Out of the drive voltages for driving the pixel capacitors, a negative side drive voltage is output with reference to the common potential, and a positive side drive voltage is not output (m + 2) / 2 negative side amplifiers;
階調試験時に前記(m+2)/2個の正極側増幅器と前記(m+2)/2個の負極側増幅器の出力電圧が出力されるm+2個のパッドとを備える、(M + 2) / 2 positive side amplifiers and (m + 2) / 2 negative side amplifiers output voltages of the (m + 2) / 2 negative side amplifiers at the time of a gradation test.
液晶表示装置。Liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138665A JP6239878B2 (en) | 2013-07-02 | 2013-07-02 | LCD display driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138665A JP6239878B2 (en) | 2013-07-02 | 2013-07-02 | LCD display driver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015011298A JP2015011298A (en) | 2015-01-19 |
JP6239878B2 true JP6239878B2 (en) | 2017-11-29 |
Family
ID=52304471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138665A Active JP6239878B2 (en) | 2013-07-02 | 2013-07-02 | LCD display driver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6239878B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114170983B (en) * | 2021-11-30 | 2023-04-07 | 京东方科技集团股份有限公司 | Display device, display driving method, and electronic apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102174A (en) * | 1997-09-26 | 1999-04-13 | Texas Instr Japan Ltd | Liquid crystal display device |
JP4018014B2 (en) * | 2003-03-28 | 2007-12-05 | 株式会社ルネサステクノロジ | Semiconductor device and test method thereof |
JP5035835B2 (en) * | 2007-03-01 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | Display panel data side drive circuit and test method thereof |
JP2012233966A (en) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | Drive circuit of display device and test control method |
JP2012237878A (en) * | 2011-05-12 | 2012-12-06 | Sharp Corp | Driving circuit and driving device |
-
2013
- 2013-07-02 JP JP2013138665A patent/JP6239878B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015011298A (en) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698720B2 (en) | Display signal processing device and display device | |
US8232950B2 (en) | Liquid crystal display and method of driving the same capable of increasing display quality by preventing polarity lean of data | |
KR101698570B1 (en) | Display device and driving method thereof | |
JP4856052B2 (en) | Liquid crystal display device and driving method thereof | |
JP4523487B2 (en) | Liquid crystal display device and driving method thereof | |
JP4615100B2 (en) | Data driver and display device using the same | |
KR101798489B1 (en) | Device for generating gamma, LCD and Method for driving the LCD | |
KR101584998B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
US20110157249A1 (en) | Reference voltage generating circuit and method for generating gamma reference voltage | |
KR100782303B1 (en) | Apparatus and method for reducing block dim, and display device having the same | |
KR20130114993A (en) | Display apparatus and method for driving thereof | |
KR101611904B1 (en) | Liquid crystal display device and driving method thereof | |
CN108305576B (en) | Display device | |
KR101061631B1 (en) | Driving apparatus and method of liquid crystal display device | |
US20080088615A1 (en) | Driving method for liquid crystal display using block cycle inversion | |
JP6239878B2 (en) | LCD display driver | |
KR101127850B1 (en) | A driving circuit of a lquid crystal display device | |
KR101419232B1 (en) | Data driving device and liquid crystal display device using the same | |
TWI440000B (en) | Driving apparatus and method for driving lcd | |
KR100612103B1 (en) | High speed and low voltage LCD driving apparatus | |
US12020665B2 (en) | Source driver and display device | |
JP4166718B2 (en) | Inspection method of semiconductor integrated circuit | |
US20230063249A1 (en) | Display driver and display device | |
KR20080002384A (en) | Liquid crystal display device and data driving circuit thereof | |
JP2000242233A (en) | Driving circuit of display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170524 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6239878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |