JP6232944B2 - Multi-level power converter - Google Patents
Multi-level power converter Download PDFInfo
- Publication number
- JP6232944B2 JP6232944B2 JP2013229891A JP2013229891A JP6232944B2 JP 6232944 B2 JP6232944 B2 JP 6232944B2 JP 2013229891 A JP2013229891 A JP 2013229891A JP 2013229891 A JP2013229891 A JP 2013229891A JP 6232944 B2 JP6232944 B2 JP 6232944B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching elements
- circuit
- voltage
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4837—Flying capacitor converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
本発明は、直流電圧源から複数の電圧レベルに変換した複数の交流出力を生成するマルチレベル電力変換装置に関する。 The present invention relates to a multilevel power conversion device that generates a plurality of AC outputs converted from a DC voltage source into a plurality of voltage levels.
従来のマルチレベル電力変換装置として、例えば特許文献1および非特許文献1に記載の5レベルインバータが知られている。図16は、非特許文献1に記載の5レベルインバータにおける主回路1相分の構成を示す回路図である。
As a conventional multilevel power conversion device, for example, a five-level inverter described in
図16において、C1,C2は直流キャパシタ、C3はフライングキャパシタ、S21〜S28はスイッチング素子(IGBT等の半導体スイッチ素子と逆並列にダイオードを接続したモジュール:以下同様)を示している。 In FIG. 16, C1 and C2 are DC capacitors, C3 is a flying capacitor, and S21 to S28 are switching elements (modules in which diodes are connected in antiparallel with semiconductor switching elements such as IGBTs; the same applies hereinafter).
直流キャパシタC1,C2の直列体にはスイッチング素子S21〜S24の直列回路が並列に接続されている。スイッチング素子S21,S22の共通接続点とS23,S24の共通接続点の間には、スイッチング素子S25〜S28が直列に接続され、スイッチング素子S25,S26の共通接続点とS27,S28の共通接続点の間にはフライングキャパシタC3が接続されている。 A series circuit of switching elements S21 to S24 is connected in parallel to the series body of the DC capacitors C1 and C2. Switching elements S25 to S28 are connected in series between the common connection point of switching elements S21 and S22 and the common connection point of S23 and S24, and the common connection point of switching elements S25 and S26 and the common connection point of S27 and S28. A flying capacitor C3 is connected between the two.
前記直流キャパシタC1およびスイッチング素子21の共通接続点を直流電源の正極端子Pとし、直流キャパシタC2およびスイッチング素子S24の共通接続点を直流電源の負極端子Nとし、直流キャパシタC1,C2の共通接続点とスイッチング素子S22,S23の共通接続点を共通に接続して中性点端子NPとし、スイッチング素子S26,S27の共通接続点を交流端子Rとしている。
The common connection point of the DC capacitor C1 and the
図16に示す5レベルインバータは、各スイッチング素子S21〜S28をON,OFF動作、および、各直流キャパシタC1,C2、フライングキャパシタC3の電圧VC1,VC2,VC3をVC1=VC2=1/2E、VC3=1/4Eとなるように制御することによって、端子NP−R間に図17に示すような、5レベルの相電圧を出力することができる。 In the 5-level inverter shown in FIG. 16, the switching elements S21 to S28 are turned on and off, and the voltages VC1, VC2, and VC3 of the DC capacitors C1 and C2 and the flying capacitor C3 are VC1 = VC2 = 1 / 2E and VC3. By controlling so that = 1 / 4E, a five-level phase voltage as shown in FIG. 17 can be output between the terminals NP-R.
なお、直流キャパシタの電圧制御についての技術は特許文献2、フライングキャパシタの電圧制御についての技術は特許文献3に記載されている。
A technique regarding voltage control of a DC capacitor is described in
交流電圧源または交流負荷から、別の交流電圧源または交流負荷に対して電力変換を行う場合、図18のように、交流−直流変換回路を2つ(41、42)用意し、それぞれの直流電源を共通の直流電源(直流キャパシタ31)となるように背中合わせに接続(バックトウバック構成)することで、交流−交流電力変換回路を実現する方法がある。 When power conversion is performed from an AC voltage source or AC load to another AC voltage source or AC load, two AC-DC conversion circuits (41, 42) are prepared as shown in FIG. There is a method of realizing an AC-AC power conversion circuit by connecting power sources back to back so as to be a common DC power source (DC capacitor 31) (back-to-back configuration).
図18において、直流キャパシタ31は図16の直流キャパシタC1,C2の直列体で構成されている。交流−直流変換回路41は、図16のスイッチング素子S21〜S28およびフライングキャパシタC3と同一に構成した交直変換部を3相分(41.1、41.2、41.3)直流キャパシタ31に対して並列に接続し、各中性点端子NPどうしを共通に接続し、各交流端子Rを三相電圧源Vsの各相に各々リアクトルLを介して接続して構成されている。
In FIG. 18, the
交流−直流変換回路42は、図16のスイッチング素子S21〜S28およびフライングキャパシタC3と同一に構成した交直変換部を3相分(42.1、42.2、42.3)直流キャパシタ31に対して並列に接続し、各中性点端子NPどうしを共通に接続し、各交流端子Rを三相負荷Mの各相に各々接続して構成されている。
The AC-DC converter circuit 42 has an AC / DC converter configured the same as the switching elements S21 to S28 and the flying capacitor C3 of FIG. 16 for three phases (42.1, 42.2, 42.3)
電力変換回路において発生する損失のうち、各スイッチング素子で発生する導通損失は、スイッチング素子がオンの時のオン抵抗と、そのスイッチング素子に流れる電流の2乗の積で求められる。従って、電流が通過するスイッチング素子の数が増えるほど、オン抵抗は増加し、従って導通損失もスイッチング素子の数に従って大きくなる。 Of the losses that occur in the power conversion circuit, the conduction loss that occurs in each switching element is determined by the product of the on-resistance when the switching element is on and the square of the current that flows through the switching element. Therefore, as the number of switching elements through which current passes increases, the on-resistance increases, and thus the conduction loss increases with the number of switching elements.
マルチレベル変換回路においては、そのマルチレベル電圧を出力する機能を実現するため、電力変換時に通過するスイッチング素子の数が増える。従って、マルチレベル変換回路においては導通損失が大きくなる。 In a multilevel conversion circuit, the number of switching elements that pass through during power conversion increases in order to realize the function of outputting the multilevel voltage. Therefore, the conduction loss increases in the multilevel conversion circuit.
損失が大きくなると、電力変換効率の低下や、冷却装置の大型化による装置の大型化、高コスト化など様々なデメリットが発生する。 When the loss increases, various disadvantages occur such as a reduction in power conversion efficiency, an increase in the size of the device due to an increase in the size of the cooling device, and an increase in cost.
本発明は上記課題を解決するものであり、その目的は、スイッチング素子の導通損失を低減させたマルチレベル電力変換装置を提供することにある。 The present invention solves the above problems, and an object of the present invention is to provide a multilevel power conversion device in which conduction loss of a switching element is reduced.
上記課題を解決するための請求項1に記載のマルチレベル電力変換装置は、直流電圧が印加される第1および第2のキャパシタの直列体により構成され、該直列体の共通接続点を中性点端子とし、正極側を正極端子とし、負極側を負極端子とした直流電圧源と、第1のスイッチング素子、第1のフライングキャパシタ、第2のスイッチング素子、第3のスイッチング素子、第2のフライングキャパシタおよび第4のスイッチング素子を順次直列接続した回路であって、第1のスイッチング素子の非接続側端が前記正極端子に接続され、第4のスイッチング素子の非接続側端が前記負極端子に接続され、第2および第3のスイッチング素子の共通接続点が前記中性点端子に接続された共通回路と、前記第1のフライングキャパシタの両端間に第5および第6のスイッチング素子を直列に接続し、前記第2のフライングキャパシタの両端間に第7および第8のスイッチング素子を直列に接続し、前記第5および第6のスイッチング素子の共通接続点と前記第7および第8のスイッチング素子の共通接続点との間に第9および第10のスイッチング素子を直列に接続して構成された第1の電圧選択回路と、前記第1のフライングキャパシタの両端間に第11および第12のスイッチング素子を直列に接続し、前記第2のフライングキャパシタの両端間に第13および第14のスイッチング素子を直列に接続し、前記第11および第12のスイッチング素子の共通接続点と前記第13および第14のスイッチング素子の共通接続点との間に第15および第16のスイッチング素子を直列に接続して構成された第2の電圧選択回路と、を備え、前記共通回路、第1の電圧選択回路および第2の電圧選択回路によって構成した交直変換回路を単相分又は3相以上の多相分設け、前記各交直変換回路の第1の電圧選択回路の第9および第10のスイッチング素子の共通接続点を第1の交流出力端子とし、前記各交直変換回路の第2の電圧選択回路の第15および第16のスイッチング素子の共通接続点を第2の交流出力端子とし、前記各第1の交流出力端子を第1の交流電源にリアクトルを介して接続又は負荷に接続し、前記各第2の交流出力端子を、前記第1の交流出力端子が第1の交流電源に接続されている場合は負荷に接続又は第2の交流電源にリアクトルを介して接続し、前記第1の交流出力端子が負荷に接続されている場合は第1の交流電源にリアクトルを介して接続したことを特徴としている。
The multilevel power conversion device according to
また、請求項2に記載のマルチレベル電力変換装置は、前記第1〜第16のスイッチング素子のうちいずれかのスイッチング素子は、複数個直列に接続されていることを特徴としている。
The multilevel power conversion device according to
また、請求項3に記載のマルチレベル電力変換装置は、前記第1〜第16のスイッチング素子のうちいずれかのスイッチング素子は、複数個並列に接続されていることを特徴としている。
The multi-level power converter according to
本発明によれば、マルチレベル電力変換装置において、スイッチング素子の導通損失を低減させることができる。 ADVANTAGE OF THE INVENTION According to this invention, the conduction loss of a switching element can be reduced in a multilevel power converter device.
特に、2つの交流電源間もしくは1つの交流電源と負荷間において、電力が等しく授受されるような利用状態においては、導通損失が従来回路に比較して低下する。 In particular, in a use state where power is equally transferred between two AC power supplies or between one AC power supply and a load, the conduction loss is lower than that of a conventional circuit.
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図1〜図4は本発明のマルチレベル電力変換装置の一実施形態例を示している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the following embodiments. 1 to 4 show an embodiment of a multilevel power conversion device according to the present invention.
本実施形態例は、直流キャパシタ1(共通の直流電圧源)に対して三相分の交直変換回路4−1,4−2,4−3を並列に接続した例を示しているが、これに限らず、単相の構成(1つの直流キャパシタ1と2つの交直変換回路(4)による構成)であっても、4相以上の構成であってもよい。
This embodiment shows an example in which AC / DC conversion circuits 4-1, 4-2 and 4-3 for three phases are connected in parallel to the DC capacitor 1 (common DC voltage source). The configuration is not limited to this, and may be a single-phase configuration (a configuration using one
図1において、直流キャパシタ1は第1および第2のキャパシタCDC1,CDC2の直列体により構成され、該直列体の共通接続点を中性点端子NPとし、正極側を正極端子Pとし、負極側を負極端子Nとしている。
In FIG. 1, a
交直変換回路4は、図4に示すように共通回路2、電圧選択回路3.1(第1の電圧選択回路)および電圧選択回路3.2(第2の電圧選択回路)を備え、この交直変換回路4が図1に示すように三相分(4−1,4−2,4−3)直流キャパシタ1に並列に接続されている。
As shown in FIG. 4, the AC /
図2、図4において、共通回路2は、第1のスイッチング素子S1、第1のフライングキャパシタCFC1、第2のスイッチング素子S2、第3のスイッチング素子S3、第2のフライングキャパシタCFC2および第4のスイッチング素子S4を順次直列接続した回路であって、スイッチング素子S1の非接続側端は端子15を介して前記直流キャパシタ1の正極端子Pに接続され、スイッチング素子S4の非接続側端は端子11を介して前記負極端子Nに接続され、スイッチング素子S2,S3の共通接続点は端子13を介して前記中性点端子NPに接続されている。
2 and 4, the
また、スイッチング素子S1およびフライングキャパシタCFC1の共通接続点を端子14’とし、フライングキャパシタCFC1およびスイッチング素子S2の共通接続点を端子14とし、スイッチング素子S3およびフライングキャパシタCFC2の共通接続点を端子12’とし、フライングキャパシタCFC2およびスイッチング素子S4の共通接続点を端子12としている。 The common connection point between the switching element S1 and the flying capacitor CFC1 is a terminal 14 ', the common connection point between the flying capacitor CFC1 and the switching element S2 is a terminal 14, and the common connection point between the switching element S3 and the flying capacitor CFC2 is a terminal 12'. The common connection point of the flying capacitor CFC2 and the switching element S4 is the terminal 12.
図2の共通回路2は、図1において三相分が共通回路2−1,2−2,2−3として設けられ、スイッチング素子S1〜S4、フライングキャパシタCFC1,CFC2および端子11〜15、12’、14’には、末尾に_1、_2、_3を各々付している。
The
電圧選択回路3は、図4のように1つの共通回路2に対して、同様に構成された2つの電圧選択回路3.1(第1の電圧選択回路)および電圧選択回路3.2(第2の電圧選択回路)が並列に接続されるものであり、図3は1つの電圧選択回路を示している。
As shown in FIG. 4, the
図4において、電圧選択回路3.1は、前記第1のフライングキャパシタCFC1の両端間(端子14’、14間)に第5および第6のスイッチング素子S5.1,S6.1を直列に接続し、前記フライングキャパシタCFC2の両端間(端子12’、12間)に第7および第8のスイッチング素子S7.1,S8.1を直列に接続し、前記第5および第6のスイッチング素子S5.1,S6.1の共通接続点(16.1)と前記第7および第8のスイッチング素子S7.1,S8.1の共通接続点(17.1)との間に第9および第10のスイッチング素子S9.1,S10.1を直列に接続して構成されている。 In FIG. 4, the voltage selection circuit 3.1 connects the fifth and sixth switching elements S5.1 and S6.1 in series between both ends of the first flying capacitor CFC1 (between the terminals 14 'and 14). The seventh and eighth switching elements S7.1 and S8.1 are connected in series between both ends of the flying capacitor CFC2 (between the terminals 12 'and 12), and the fifth and sixth switching elements S5. 1 and S6.1 between the common connection point (16.1) and the seventh and eighth switching elements S7.1 and S8.1 (17.1). The switching elements S9.1 and S10.1 are connected in series.
前記スイッチング素子S9.1,S10.1の共通接続点を第1の交流出力端子18.1としている。 A common connection point of the switching elements S9.1 and S10.1 is a first AC output terminal 18.1.
また電圧選択回路3.2は、前記第1のフライングキャパシタCFC1の両端間(端子14’、14間)に第11および第12のスイッチング素子S5.2,S6.2を直列に接続し、前記フライングキャパシタCFC2の両端間(端子12’、12間)に第13および第14のスイッチング素子S7.2,S8.2を直列に接続し、前記第11および第12のスイッチング素子S5.2,S6.2の共通接続点(16.2)と前記第13および第14のスイッチング素子S7.2,S8.2の共通接続点(17.2)との間に第15および第16のスイッチング素子S9.2,S10.2を直列に接続して構成されている。 The voltage selection circuit 3.2 connects the eleventh and twelfth switching elements S5.2 and S6.2 in series between both ends of the first flying capacitor CFC1 (between the terminals 14 'and 14), and The thirteenth and fourteenth switching elements S7.2 and S8.2 are connected in series between both ends of the flying capacitor CFC2 (between the terminals 12 'and 12), and the eleventh and twelfth switching elements S5.2 and S6 are connected. .2 common connection point (16.2) and the thirteenth and fourteenth switching elements S7.2 and S8.2 between the common connection point (17.2) and the fifteenth and sixteenth switching elements S9. .2, S10.2 are connected in series.
前記スイッチング素子S9.2,S10.2の共通接続点を第2の交流出力端子18.2としている。 A common connection point of the switching elements S9.2 and S10.2 is a second AC output terminal 18.2.
図4の第1の電圧選択回路3.1は図1において三相分が電圧選択回路3.1−1、3.1−2、3.1−3として設けられ、スイッチング素子S5.1〜S10.1および端子16.1、17.1、18.1には各々末尾に_1、_2、_3を各々付している。 The first voltage selection circuit 3.1 in FIG. 4 is provided with three phases as voltage selection circuits 3.1-1, 3.1-2, 3.1-3 in FIG. S10.1 and terminals 16.1, 17.1, 18.1 are suffixed with _1, _2, and _3, respectively.
図4の第2の電圧選択回路3.2は図1において三相分が電圧選択回路3.2−1、3.2−2、3.2−3として設けられ、スイッチング素子S5.2〜S10.2および端子16.2、17.2、18.2には各々末尾に_1、_2、_3を各々付している。 The second voltage selection circuit 3.2 in FIG. 4 is provided with three phases as voltage selection circuits 3.2-1, 32-2, 3.2-3 in FIG. 1, and the switching element S5.2. S10.2 and terminals 16.2, 17.2, and 18.2 are suffixed with _1, _2, and _3, respectively.
前記第1の交流出力端子18.1_1、18.1_2、18.1_3は、後述する図7のように、例えば三相電圧源VsのR,S,T相に各々リアクトルLを介して接続され、第2の交流出力端子18.2_1、18.2_2、18.2_3は、例えば三相負荷MのU,V,W相に各々接続されている。 The first AC output terminals 18.1_1, 18.1_2, and 18.1_3 are connected to the R, S, and T phases of the three-phase voltage source Vs through the reactor L, respectively, as shown in FIG. The second AC output terminals 18.2_1, 18.2_2, and 18.2_3 are connected to the U, V, and W phases of the three-phase load M, for example.
また、第1の交流出力端子(18.1_1、18.1_2、18.1_3)に三相負荷Mを、第2の交流出力端子(18.2_1、18.2_2、18.2_3)に三相電圧源Vsを接続してもよく、また三相負荷Mの代わりに第2の三相電圧源を接続してもよい。 Also, the three-phase load M is applied to the first AC output terminals (18.1_1, 18.1_2, 18.1_3), and the three-phase loads are applied to the second AC output terminals (18.2_1, 18.2_2, 18.2_3). A voltage source Vs may be connected, or a second three-phase voltage source may be connected instead of the three-phase load M.
図1のように構成された回路は、2つの異なる三相交流電源もしくは負荷と、ひとつの直流電圧源の間で、交流−直流電力変換を行う機能を有する交流−直流電力変換器である。またそれは同時に、二つの交流電源もしくは負荷間において、交流−交流電力変換を行う機能を有する交流−交流電力変換器である。 The circuit configured as shown in FIG. 1 is an AC-DC power converter having a function of performing AC-DC power conversion between two different three-phase AC power supplies or loads and one DC voltage source. At the same time, it is an AC-AC power converter having a function of performing AC-AC power conversion between two AC power supplies or loads.
まず、それぞれの回路要素について、その動作と作用を説明する。図2に示す共通回路2は、端子15、端子13、端子11間に接続される直流電圧源(直流キャパシタ1)と、フライングキャパシタCFC1,CFC2による直流電圧源、およびスイッチング素子S1〜S4によって、端子14’、端子14、端子12’、端子12に異なる電圧を出力する機能を有する。共通回路2と直流電圧源(直流キャパシタ1)の組合せ部分を表した図5を用いてその機能を説明する。
First, the operation and action of each circuit element will be described. The
共通回路2の端子15と端子13の間にキャパシタCDC1を、端子13と端子11の間にキャパシタCDC2を各々接続した場合を考える。CDC1の両端電圧をVDC1、CDC2の両端電圧をVDC2、CFC1の両端電圧をVFC1、CFC2の両端電圧をVFC2とし、電圧の極性は図示方向とする。また端子13=端子NPを基準電位(零電位)とする。スイッチング素子S1,S2,S3,S4の状態による端子14’、端子14、端子12’、端子12に発生するNPに対する電位は次の表1でしめされる(なお、スイッチング素子などによる電圧降下は無視する)。
Consider a case where the capacitor CDC1 is connected between the terminal 15 and the
スイッチング素子S1とS2、およびS3とS4は、キャパシタCDC1,2とフライングキャパシタCFC1,2の短絡を防ぐため、相補動作を行う。したがって、そのスイッチングパターンは4つとなる。 Switching elements S1 and S2 and S3 and S4 perform complementary operations in order to prevent short circuits between capacitors CDC1 and CDC2 and flying capacitors CFC1 and CFC2. Therefore, there are four switching patterns.
パターン1では、スイッチング素子S1とS3が導通する(S2とS4は遮断する)。端子14’には端子15(端子P)の電位VDC1が発生する。端子14にはVDC1からフライングキャパシタCFC1の電位を減算したVDC1−VFC1の電位が発生する。端子12’には端子13(端子NP)の電位0が発生する。端子12には、0からフライングキャパシタCFC2の電位を減算した−VFC2の電位が発生する。
In
パターン2では、スイッチング素子S1とS4が導通する(S2とS3は遮断する)。端子14’には端子15(端子P)の電位VDC1が発生する。端子14にはVDC1からフライングキャパシタCFC1の電位を減算したVDC1−VFC1の電位が発生する。端子12’には端子11(端子N)の電位−VDC2からCFC2の電位を加算した電位−VDC2+VFC2が発生する。端子12には、端子11(端子N)の電位−VDC2の電位が発生する。
In
パターン3では、スイッチング素子S2とS3が導通する(S1とS4は遮断する)。端子14’には端子13(端子NP)の電位0にフライングキャパシタCFC1の電位を加算したVFC1が発生する。端子14には端子13(端子NP)の電位0が発生する。端子12’には端子13(端子NP)の電位0が発生する。端子12には、0からフライングキャパシタCFC2の電位を減算した−VFC2の電位が発生する。
In
パターン4では、スイッチング素子S2とS4が導通する(S1とS3は遮断する)。端子14’には端子13(端子NP)の電位0にフライングキャパシタCFC1の電位を加算したVFC1が発生する。端子14には端子13(端子NP)の電位0が発生する。端子12’には端子11(端子N)の電位−VDC2からCFC2の電位を加算した電位−VDC2+VFC2が発生する。端子12には、端子11(端子N)の電位−VDC2の電位が発生する。
In
キャパシタCDC1,CDC2の電位VDC1,VDC2が2E、フライングキャパシタCFC1,CFC2の電位VFC1、VFC2がEの場合、各スイッチングパターンの時の各端子の電位は表2のようになる。 When the potentials VDC1 and VDC2 of the capacitors CDC1 and CDC2 are 2E, and the potentials VFC1 and VFC2 of the flying capacitors CFC1 and CFC2 are E, the potentials of the terminals in each switching pattern are as shown in Table 2.
表2のパターン1から4を選択することで、各端子に2E,E,0,−E,−2Eの5種類の電位のうち、3または4種類の電位を発生させることができる。例えばパターン1では2E,E,0,−Eの電位を4つの端子にそれぞれ出力できる。ただし、この4つのパターンにおいて2Eと0、−2Eの電位が同時に出力されるパターン存在しない、
次に、図3の電圧選択回路3について説明する。この回路は、共通回路2の端子14’、端子14、端子12’、端子12に接続され、これら4つの端子に発生した電位のうち、どれかひとつを選択して端子18に出力させる機能を有する。スイッチング素子S5とS6、S7とS8、S9とS10はそれぞれ相補動作を行う。各スイッチング素子と端子18に出力される電圧のパターンを表3に示す。
By selecting
Next, the
表3のパターン1〜4によって、端子18に、端子14’、端子14、端子12’、端子12が接続される。パターン1および2においては、スイッチング素子S7,S8のスイッチの状態は不問である。またパターン3、4においては、スイッチング素子S5,S6のスイッチング素子の状態は不問であるが、表3のように選択することで、オフになっているスイッチング素子に過大な電圧がかかることを抑制できる。
By the
次に、図2と図3を組み合わせて構成された交直変換回路4の動作について図6を用いて説明する。図6は交直変換回路4と直流キャパシタ1の部分を表しており、図4、図5と同一部分は同一符号をもって示している。
Next, the operation of the AC /
共通回路2の端子15、端子13、端子11には、キャパシタCDC1,CDC2からなる直流電圧源(直流キャパシタ1)の端子P,端子NP,端子Nがそれぞれ接続されている。キャパシタCDC1,CDC2の電圧をVDC1,VDC2とし、共通回路2のフライングキャパシタCFC1,CFC2の電圧をVFC1,VFC2とする。
A terminal P, a terminal NP, and a terminal N of a DC voltage source (DC capacitor 1) including capacitors CDC1 and CDC2 are connected to the terminal 15, the terminal 13, and the
以下の説明は、VDC1,VDC2を+2E、VFC1,VFC2を+Eとした時について行う。中性点端子NPの電位を基準電位とし、交流出力端子18.1および18.2の出力電圧をそれぞれV1,V2、出力電流をI1,I2とする。電流I1,I2の方向は、図6の図示方向を正とする。 The following description will be made when VDC1 and VDC2 are set to + 2E and VFC1 and VFC2 are set to + E. The potential of the neutral point terminal NP is set as a reference potential, the output voltages of the AC output terminals 18.1 and 18.2 are V1 and V2, and the output currents are I1 and I2. The directions of the currents I1 and I2 are positive in the direction shown in FIG.
各スイッチング素子のスイッチングパターンと、交流出力端子18.1および18.2の出力電圧の関係を、表4に示す。 Table 4 shows the relationship between the switching pattern of each switching element and the output voltage of the AC output terminals 18.1 and 18.2.
表4において、選択可能なスイッチングパターンは48パターンとなる。共通回路2および電圧選択回路3のスイッチングパターンの数字は、表2、表3におけるスイッチングパターンの番号と、スイッチ状態の関係を適用している。
In Table 4, 48 switching patterns can be selected. The numbers of the switching patterns of the
フライングキャパシタCFC1およびCFC2の充放電の列は、各スイッチングパターンを選択した際に、フライングキャパシタが充電されるか放電されるか、および充放電にどの出力電流が関与するかを示している。この充放電の極性は、交流出力電流I1,I2が、正(図6の図示矢印方向)である場合を示しており、負である場合は充放電の極性も反転する。 The charging / discharging columns of the flying capacitors CFC1 and CFC2 indicate whether the flying capacitor is charged or discharged and which output current is involved in charging / discharging when each switching pattern is selected. The charge / discharge polarity indicates the case where the AC output currents I1 and I2 are positive (in the direction of the arrows in FIG. 6).
充放電列の読み方を例としてふたつ提示する。パターン10のとき、“CFC1充放電”の列は充電I1、“CFC2充放電”の列は充電I2とあるが、これはI1の電流によってCFC1が充電され、I2の電流によってCFC2が充電されることを意味する。I1の極性が負の場合は、I1の電流によってCFC1が放電されることになる。またパターン13では、“CFC1充放電”の列は放電I1+I2、“CFC2充放電”の列は“−”(ハイフン)とあるが、これはI1+I2の電流によってCFC1が放電され、CFC2には充放電が発生しないことを意味している。I2の極性が負の場合は、I1−I2の電流によってCFC1は充電されることになり、もし|I1|<|I2|ならば、CFC1は放電されることになる。
Two examples of how to read the charge / discharge train are presented. In the case of
本来、出力端子18.1および18.2の出力電圧の組合せは25通り(5レベル×5レベル)であるが、スイッチングパターンは48通り存在する。これは、+E、−E、0を出力する場合の電流の経路が2パターン存在するためである。この冗長なスイッチングパターンにより、同じ電圧出力であっても、フライングキャパシタCFC1,CFC2の充放電の状態が変わる場合がある。 Originally, there are 25 combinations (5 levels × 5 levels) of output voltages of the output terminals 18.1 and 18.2, but there are 48 switching patterns. This is because there are two patterns of current paths when outputting + E, -E, 0. Due to this redundant switching pattern, the charging / discharging state of the flying capacitors CFC1, CFC2 may change even with the same voltage output.
以上により、この交直変換回路は、任意のマルチレベル交流電圧をそれぞれの出力端子に出力することができ、またフライングキャパシタの充放電に対して選択を行うことが可能になる。 As described above, the AC / DC converter circuit can output an arbitrary multi-level AC voltage to each output terminal, and can select the charging / discharging of the flying capacitor.
次に、図1の回路の動作および作用を図7の構成例に基づいて説明する。図7の回路構成では、直流電圧源を構成する直流キャパシタ1に対して交直変換回路を並列に3つ接続し、さらに例として各交直変換回路が2つずつ備える交流出力端子(18.1_1、18.1_2、18.1_3又は18.2_1、18.2_2、18.2_3)のうち、それぞれ一方を三相電圧源Vsに、他方を三相負荷M(モータ)に各々接続している。
Next, the operation and action of the circuit of FIG. 1 will be described based on the configuration example of FIG. In the circuit configuration of FIG. 7, three AC / DC conversion circuits are connected in parallel to the
ここで、各交直変換回路4−1,4−2,4−3は、図6及び表2、表3、表4により、それぞれが備える2つの交流出力端子に任意の5レベル電圧を出力することが可能であることが示されている。 Here, each of the AC / DC converting circuits 4-1, 4-2, 4-3 outputs an arbitrary five-level voltage to two AC output terminals included in each according to FIG. 6 and Table 2, Table 3, and Table 4. It has been shown that it is possible.
また、それぞれの交直変換回路同士で、その出力電圧レベルの選択に制限がないことも自明である。従って、図1の回路において、6つの交流出力端子(18.1_1、18.1_2、18.1_3、18.2_1、18.2_2、18.2_3)に、それぞれ任意の5レベル電圧が出力できる。 It is also obvious that there is no limit on the selection of the output voltage level between the AC / DC conversion circuits. Therefore, in the circuit of FIG. 1, arbitrary five-level voltages can be output to the six AC output terminals (18.1_1, 18.1_2, 18.1_3, 18.2_1, 18.2_2, 18.2_3), respectively.
実際の適用においては、三相電圧源Vsや三相負荷Mに接続した変換器の電圧/電流制御や、フライングキャパシタの電圧制御、直流電圧源(直流キャパシタ1)の中性点制御など各種制御、その他スナバやリアクトル・フィルタなどの補助回路などが必要であるが、それらは既存技術でるため、ここでは記さない。 In actual application, various controls such as voltage / current control of the converter connected to the three-phase voltage source Vs and the three-phase load M, voltage control of the flying capacitor, neutral point control of the DC voltage source (DC capacitor 1) In addition, auxiliary circuits such as a snubber and a reactor filter are necessary, but since these are existing technologies, they are not described here.
次に、導通損失について説明する。ここでは、三相交流−三相交流変換を行う回路を考える。 Next, conduction loss will be described. Here, a circuit that performs three-phase AC-three-phase AC conversion is considered.
5レベルの交流電圧出力が可能な交流−交流電力変換回路の既存技術例としては、図18に示すように、図6の5レベルインバータを三相分用いた三相電力変換回路を、直流電圧側でバックトウバックに接続した回路があげられる。素子の耐電圧およびキャパシタの容量などを考慮しない場合、図18の回路はスイッチング素子48個、フライングキャパシタ6個で構成される。一方、図7に示す本実施形態例の回路もスイッチング素子48個、フライングキャパシタ6個で構成される。そのため、出力電圧レベルおよび回路要素数としては同等である。 As an example of an existing AC-AC power conversion circuit capable of outputting a five-level AC voltage, as shown in FIG. 18, a three-phase power conversion circuit using three phases of the five-level inverter of FIG. A circuit connected to the back-to-back on the side. When the withstand voltage of the element and the capacitance of the capacitor are not taken into consideration, the circuit of FIG. 18 includes 48 switching elements and 6 flying capacitors. On the other hand, the circuit of this embodiment shown in FIG. 7 is also composed of 48 switching elements and 6 flying capacitors. Therefore, the output voltage level and the number of circuit elements are the same.
次に、これら2つの回路構成における導通損失について考える。まず、図18に示した従来の電力変換回路について考える。図8に電力変換回路1相あたりのスイッチングパターンと電流経路を示す。図8は図18における例えば交直変換部42.1の回路を示しており、各部の符号は図16の各部と同一の符号を図8(a)に付している。 Next, consider the conduction loss in these two circuit configurations. First, consider the conventional power conversion circuit shown in FIG. FIG. 8 shows a switching pattern and a current path for each phase of the power conversion circuit. FIG. 8 shows a circuit of, for example, the AC / DC converting unit 42.1 in FIG. 18, and the same reference numerals as those in FIG. 16 are assigned to the respective components in FIG.
図8(a)〜(h)の全てのスイッチングパターンにおいて、電流が通過するスイッチング素子の数は3つになる。従って、このとき発生する導通損失pは、次の式(1)で表すことができる。 In all the switching patterns of FIGS. 8A to 8H, the number of switching elements through which a current passes is three. Therefore, the conduction loss p generated at this time can be expressed by the following equation (1).
P=i2×(3×RON)…(1)
ここで、iは図8の電流経路に流れる電流、RONはスイッチング素子のオン抵抗である。ここでは、全てのスイッチング素子が同じオン抵抗を持つと仮定する。また、スイッチング素子内部のゲート駆動素子部のオン抵抗と逆並列ダイオード部のオン抵抗は等しいと仮定する。
P = i 2 × (3 × R ON ) (1)
Here, i is the current flowing in the current path of FIG. 8, and R ON is the on-resistance of the switching element. Here, it is assumed that all the switching elements have the same on-resistance. Further, it is assumed that the on-resistance of the gate drive element portion inside the switching element is equal to the on-resistance of the antiparallel diode portion.
次に本発明の回路の導通損失について考える。図9に、本発明の図1、図7の回路における1相分の交直変換回路を示す。図9において図6と同一部分は同一符号をもって示している。 Next, consider the conduction loss of the circuit of the present invention. FIG. 9 shows an AC / DC conversion circuit for one phase in the circuits of FIGS. 1 and 7 of the present invention. 9, the same parts as those in FIG. 6 are denoted by the same reference numerals.
この回路の導通損失を考える上で、2つの出力端子18.1、18.2の電圧V1,V2および電流の極性の状態によって3つの状態に分けて考える。表5にその3つの状態を示す。 Considering the conduction loss of this circuit, the circuit is divided into three states depending on the states of the voltages V1 and V2 of the two output terminals 18.1 and 18.2 and the polarity of the current. Table 5 shows the three states.
<状態1>
状態1の時の電流経路の一例を図10に示す。図10は表5の状態1のうち、V1>0、V2>0、I1>0、I2>0の場合の例を示している。図10(a)はスイッチング素子S2がオフであり、スイッチング素子S1,S5.1,S5.2,S9.1,S9.2がオンであるパターンを示し、図10(b)はスイッチング素子S1がオフであり、スイッチング素子S2,S6.1,S6.2,S9.1,S9.2がオンであるパターンを示している。
<
An example of the current path in the
図10においては、出力電流I1とI2は同じ極性なので、スイッチング素子S1またはS2に|I1|と|I2|を加算した電流が流れる。従って、このときの導通損失は次の式(2)で示すことができる。 In FIG. 10, since the output currents I1 and I2 have the same polarity, a current obtained by adding | I1 | and | I2 | flows through the switching element S1 or S2. Therefore, the conduction loss at this time can be expressed by the following equation (2).
P=I1 2×(2×RON)+I2 2×(2×RON)+(|I1|+|I2|)2×RON…(2)
<状態2>
状態2の時の電流経路の一例を図11に示す。図11は表5の状態2のうち、V1>0、V2>0、I1<0、I2>0の場合の例を示している。図11(a)はスイッチング素子S2がオフであり、スイッチング素子S1,S5.1,S5.2,S9.1,S9.2がオンであるパターンを示し、図11(b)はスイッチング素子S1がオフであり、スイッチング素子S2,S6.1,S6.2,S9.1,S9.2がオンであるパターンを示している。
P = I 1 2 × (2 × R ON ) + I 2 2 × (2 × R ON ) + (| I 1 | + | I 2 |) 2 × R ON (2)
<
An example of the current path in the
図11においては、出力電流I1とI2は異なる極性なので、スイッチング素子S1またはS2に|I1|から|I2|を減算した電流が流れる。従って、このときの導通損失は次の式(3)で示すことができる。 In FIG. 11, since the output currents I1 and I2 have different polarities, a current obtained by subtracting | I2 | from | I1 | flows through the switching element S1 or S2. Therefore, the conduction loss at this time can be expressed by the following equation (3).
P=I1 2×(2×RON)+I2 2×(2×RON)+(|I1|−|I2|)2×RON…(3)
<状態3>
状態3の時の電流経路の一例を図12に示す。図12は表5の状態3のうち、V1>0、V2<0、I1<0、I2>0の場合の例を示しており、電流I1はスイッチング素子S9.1、S5.1、S1の各逆並列ダイオード部を介して流れ、電流I2はスイッチング素子S4、S8.2、S10.2の各逆並列ダイオード部を介して流れる。
P = I 1 2 × (2 × R ON ) + I 2 2 × (2 × R ON ) + (| I 1 | − | I 2 |) 2 × R ON (3)
<
An example of the current path in the
状態3においては、I1の電流経路とI2の電流経路とが互いに干渉しない。従って、このときの導通損失は次の式(4)で示すことができる。
In
P=I1 2×(3×RON)+I2 2×(3×RON)…(4)
以上の3つの状態における導通損失と、図18に示す従来回路における導通損失とを比較する。従来回路と本発明回路における電流/電圧条件を一致させるため、従来回路においては本発明回路と同様に2相の交直変換回路とし、同じ電流I1,I2であるとする。
P = I 1 2 × (3 × R ON ) + I 2 2 × (3 × R ON ) (4)
The conduction loss in the above three states is compared with the conduction loss in the conventional circuit shown in FIG. In order to match the current / voltage conditions in the conventional circuit and the circuit of the present invention, it is assumed that the conventional circuit is a two-phase AC / DC converter circuit similar to the circuit of the present invention and has the same currents I1 and I2.
従来回路の2相の導通損失は、いかなる電圧状態においても下記式(5)となる。 The two-phase conduction loss of the conventional circuit is expressed by the following formula (5) in any voltage state.
P=I1 2×(3×RON)+I2 2×(3×RON)…(5)
この式(5)の損失と本発明回路の各状態における損失を比較すると以下のとおりとなる。
P = I 1 2 × (3 × R ON ) + I 2 2 × (3 × R ON ) (5)
A comparison of the loss of equation (5) with the loss in each state of the circuit of the present invention is as follows.
・状態1のときの本発明回路の導通損失である式(2)と比較すると、本発明回路の方が導通損失は大きくなる。
-Compared with Formula (2) which is the conduction | electrical_connection loss of this invention circuit in the
・状態2のときの本発明回路の導通損失である式(3)と比較すると、本発明回路の導通損失は小さくなる。
-Compared with Formula (3) which is the conduction | electrical_connection loss of this invention circuit in the
・状態3のときの本発明回路の導通損失である式(4)と比較すると、本発明回路と従来回路の導通損失は同じである。
-Compared with Formula (4) which is a conduction loss of the circuit of the present invention in the
次に交流−交流変換装置において、本発明回路は状態1、2、3のうちどの状態が支配的になるかを以下に示す。
Next, in the AC-AC converter, the circuit of the present invention shows which of the
交流−交流変換装置は、ある交流電源(負荷)から別の周波数・電圧の交流電源(負荷)に対して電力を授受する動作を行う。そのとき、一般的には双方の力率は1に近くなるように制御される。そこで、図7に示す二つの三相交流端子(18.1_1、18.1_2、18.1_3と18.2_1、18.2_2、18.2_3)に、三相交流電源(Vs)と三相交流モータ(M)を図示のように接続した場合について、交流電源の周波数が50HZ、モータの周波数が40HZにおける、以下の条件(a)時の導通損失について説明する。 The AC-AC converter performs an operation of transferring power from an AC power supply (load) to an AC power supply (load) having a different frequency and voltage. At that time, in general, both power factors are controlled to be close to unity. Therefore, the three-phase AC power supply (Vs) and the three-phase AC are connected to the two three-phase AC terminals (18.1_1, 18.1_2, 18.1_3 and 18.2_1, 18.2_2, 18.2_3) shown in FIG. the case of connecting the motor (M) as shown, the frequency of the AC power source 50H Z, the frequency of the motor at 40H Z, described conduction loss when the following conditions (a).
<条件(a);交流電源側変換器の力率=1、モータ側変換器の力率=1>
この条件時のそれぞれの電圧と電流の関係は図13のようになる。図13の上段が交流電源側の電圧V1・電流I1、下段がモータ側の電圧V2・I2である。図13で分かるとおり、条件(a)では状態2および3しか存在しない。これは、交流電源側変換器の力率が1およびモータ側変換器の力率が1の条件時では、V1とI1は常に逆極性となり、かつ、V2とI2が常に同極性となるため、表5からわかるように状態1が存在しえないからである。
<Condition (a): Power factor of AC power supply side converter = 1, Power factor of motor side converter = 1>
The relationship between each voltage and current under this condition is as shown in FIG. The upper stage of FIG. 13 is the voltage V1 and current I1 on the AC power supply side, and the lower stage is the voltage V2 and I2 on the motor side. As can be seen in FIG. 13, only
従って、この運転条件においては、従来回路よりも導通損失が低下する。このことは、モータの周波数が40Hz以外で運転した条件においても同様である。 Therefore, under this operating condition, the conduction loss is lower than that of the conventional circuit. This is the same even when the motor is operated at a frequency other than 40 Hz.
前述のように、一般的に交流−交流変換装置では、交流電源側変換器の力率=1、モータ側変換器の力率=1に近くなるように制御されるので、条件(a)の時に導通損失を低減することが大きな効果となる。 As described above, generally, in an AC-AC converter, the power factor of the AC power supply side converter is controlled to be close to 1 and the power factor of the motor side converter is close to 1, so that the condition (a) Sometimes reducing the conduction loss is a big effect.
参考として、モータ側変換器の力率=1以外の条件(条件(b)、(c))についても説明する。 For reference, conditions other than the power factor of the motor-side converter = 1 (conditions (b) and (c)) will also be described.
<条件(b);交流電源側変換器の力率=1、モータ側変換器の力率=遅れ0.8>
この条件時のそれぞれの電圧と電流の関係は図14のようになる。図14では従来の変換器よりも損失が増加する状態1の領域が現われるので、その分だけ条件(a)と比較すると導通損失が増加する。しかし、状態2の領域の方が状態1の領域よりも広くて支配的である。したがって、同条件時の従来回路と比較して導通損失は概ね低下する。
<Condition (b): AC power source side converter power factor = 1, motor side converter power factor = lag 0.8>
The relationship between each voltage and current under these conditions is as shown in FIG. In FIG. 14, the
<条件(c);交流電源側変換器の力率=1、モータ側変換器の力率=0>
この条件時のそれぞれの電圧と電流の関係は図15のようになる。図15では従来の変換器に対して導通損失が増加する状態1の領域と低下する状態2の領域が均等に現われる。従って、同条件時の従来回路とほぼ同等の導通損失となる。
<Condition (c); power factor of AC power supply side converter = 1, power factor of motor side converter = 0>
The relationship between each voltage and current under this condition is as shown in FIG. In FIG. 15, the
参考として、上記の各条件(a)〜(c)時の変換器の導通損失の計算結果を表6に示す。電流値、スイッチング素子のオン抵抗値等は、所定の条件を設定して計算した。 As a reference, Table 6 shows the calculation results of the conduction loss of the converter under each of the above conditions (a) to (c). The current value, the on-resistance value of the switching element, and the like were calculated by setting predetermined conditions.
なお、本実施例ではモータ負荷を例としたが、他の負荷においても本発明は適用できる。また、図1の回路は3相構成であるが、交直変換回路が4−1と4−2のみの単相構成としても適用できる。また、スイッチング素子の耐電圧もしくは耐電流の関係で、図1の回路のいずれかのスイッチング素子の直列数を2直列以上、もしくは、並列数を2並列以上に構成してもよい。 In this embodiment, the motor load is taken as an example, but the present invention can be applied to other loads. The circuit of FIG. 1 has a three-phase configuration, but can be applied to a single-phase configuration in which the AC / DC converter circuits are only 4-1 and 4-2. Further, in terms of the withstand voltage or current resistance of the switching element, the number of series switching elements in the circuit of FIG.
1…直流キャパシタ
2−1,2−2,2−3…共通回路
3.1−1、3.1−2、3.1−3、3.2−1、3.2−2、3.2−3…電圧選択回路
4−1、4−2、4−3…交直変換回路
CDC1,CDC2…キャパシタ
CFC1,CFC2…フライングキャパシタ
S1〜S4,S5.1〜S10.1,S5.2〜S10.2…スイッチング素子
Vs…三相電圧源
M…三相負荷
L…リアクトル
DESCRIPTION OF
Claims (3)
第1のスイッチング素子、第1のフライングキャパシタ、第2のスイッチング素子、第3のスイッチング素子、第2のフライングキャパシタおよび第4のスイッチング素子を順次直列接続した回路であって、第1のスイッチング素子の非接続側端が前記正極端子に接続され、第4のスイッチング素子の非接続側端が前記負極端子に接続され、第2および第3のスイッチング素子の共通接続点が前記中性点端子に接続された共通回路と、
前記第1のフライングキャパシタの両端間に第5および第6のスイッチング素子を直列に接続し、前記第2のフライングキャパシタの両端間に第7および第8のスイッチング素子を直列に接続し、前記第5および第6のスイッチング素子の共通接続点と前記第7および第8のスイッチング素子の共通接続点との間に第9および第10のスイッチング素子を直列に接続して構成された第1の電圧選択回路と、
前記第1のフライングキャパシタの両端間に第11および第12のスイッチング素子を直列に接続し、前記第2のフライングキャパシタの両端間に第13および第14のスイッチング素子を直列に接続し、前記第11および第12のスイッチング素子の共通接続点と前記第13および第14のスイッチング素子の共通接続点との間に第15および第16のスイッチング素子を直列に接続して構成された第2の電圧選択回路と、を備え、
前記共通回路、第1の電圧選択回路および第2の電圧選択回路によって構成した交直変換回路を単相分又は3相以上の多相分設け、
前記各交直変換回路の第1の電圧選択回路の第9および第10のスイッチング素子の共通接続点を第1の交流出力端子とし、前記各交直変換回路の第2の電圧選択回路の第15および第16のスイッチング素子の共通接続点を第2の交流出力端子とし、
前記各第1の交流出力端子を第1の交流電源にリアクトルを介して接続又は負荷に接続し、前記各第2の交流出力端子を、前記第1の交流出力端子が第1の交流電源に接続されている場合は負荷に接続又は第2の交流電源にリアクトルを介して接続し、前記第1の交流出力端子が負荷に接続されている場合は第1の交流電源にリアクトルを介して接続したことを特徴とするマルチレベル電力変換装置。 DC voltage composed of a series body of first and second capacitors to which a DC voltage is applied, the common connection point of the series body being a neutral point terminal, the positive electrode side being a positive electrode terminal, and the negative electrode side being a negative electrode terminal The source,
A circuit in which a first switching element, a first flying capacitor, a second switching element, a third switching element, a second flying capacitor, and a fourth switching element are sequentially connected in series, the first switching element The non-connection side end of the second switching element is connected to the positive terminal, the non-connection side end of the fourth switching element is connected to the negative terminal, and the common connection point of the second and third switching elements is the neutral point terminal A connected common circuit;
Fifth and sixth switching elements are connected in series between both ends of the first flying capacitor, and seventh and eighth switching elements are connected in series between both ends of the second flying capacitor; A first voltage formed by connecting ninth and tenth switching elements in series between a common connection point of the fifth and sixth switching elements and a common connection point of the seventh and eighth switching elements; A selection circuit;
The eleventh and twelfth switching elements are connected in series between both ends of the first flying capacitor, the thirteenth and fourteenth switching elements are connected in series between both ends of the second flying capacitor, and the first A second voltage formed by connecting the fifteenth and sixteenth switching elements in series between the common connection point of the eleventh and twelfth switching elements and the common connection point of the thirteenth and fourteenth switching elements; And a selection circuit,
An AC / DC conversion circuit constituted by the common circuit, the first voltage selection circuit, and the second voltage selection circuit is provided for a single phase or for three or more phases.
The common connection point of the ninth and tenth switching elements of the first voltage selection circuit of each of the AC / DC conversion circuits is a first AC output terminal, and the fifteenth and second of the second voltage selection circuits of the respective AC / DC conversion circuits are The common connection point of the sixteenth switching element is the second AC output terminal,
Each of the first AC output terminals is connected to a first AC power source via a reactor or connected to a load, and each of the second AC output terminals is connected to the first AC power source. When connected, it is connected to a load or connected to a second AC power source via a reactor, and when the first AC output terminal is connected to a load, it is connected to the first AC power source via a reactor. A multi-level power conversion device characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013229891A JP6232944B2 (en) | 2013-11-06 | 2013-11-06 | Multi-level power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013229891A JP6232944B2 (en) | 2013-11-06 | 2013-11-06 | Multi-level power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015091179A JP2015091179A (en) | 2015-05-11 |
JP6232944B2 true JP6232944B2 (en) | 2017-11-22 |
Family
ID=53194482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013229891A Active JP6232944B2 (en) | 2013-11-06 | 2013-11-06 | Multi-level power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6232944B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6547524B2 (en) * | 2015-09-04 | 2019-07-24 | 株式会社明電舎 | Control method of multiphase power converter and multiphase power converter |
AU2018344692B2 (en) * | 2017-10-06 | 2021-05-20 | Panasonic Intellectual Property Management Co., Ltd. | Power Converter |
JP6814982B2 (en) * | 2017-12-05 | 2021-01-20 | パナソニックIpマネジメント株式会社 | Power converter |
JP2019170033A (en) * | 2018-03-22 | 2019-10-03 | パナソニックIpマネジメント株式会社 | Power converter |
JP7054791B2 (en) * | 2018-09-25 | 2022-04-15 | パナソニックIpマネジメント株式会社 | Semiconductor devices and devices |
JP7026310B2 (en) * | 2018-11-08 | 2022-02-28 | パナソニックIpマネジメント株式会社 | Power converter |
JP7126133B2 (en) * | 2018-11-29 | 2022-08-26 | パナソニックIpマネジメント株式会社 | power converter |
JP7165923B2 (en) * | 2018-11-29 | 2022-11-07 | パナソニックIpマネジメント株式会社 | power converter |
JP2020089239A (en) * | 2018-11-30 | 2020-06-04 | パナソニックIpマネジメント株式会社 | Electric power conversion system |
JP7108932B2 (en) * | 2018-11-30 | 2022-07-29 | パナソニックIpマネジメント株式会社 | POWER CONVERTER, CONTROL METHOD, AND PROGRAM |
JP7065434B2 (en) * | 2019-02-12 | 2022-05-12 | パナソニックIpマネジメント株式会社 | Power converter |
JP7153878B2 (en) * | 2019-05-21 | 2022-10-17 | パナソニックIpマネジメント株式会社 | power converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688048B2 (en) * | 2007-02-21 | 2010-03-30 | American Power Conversion Corporation | 3-phase high power UPS |
JP2012210066A (en) * | 2011-03-30 | 2012-10-25 | Meidensha Corp | Multilevel conversion apparatus |
JP6123219B2 (en) * | 2011-10-14 | 2017-05-10 | 株式会社明電舎 | Multi-level power converter |
-
2013
- 2013-11-06 JP JP2013229891A patent/JP6232944B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015091179A (en) | 2015-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6232944B2 (en) | Multi-level power converter | |
EP2816719B1 (en) | Improved multilevel voltage source converters and systems | |
JP6123219B2 (en) | Multi-level power converter | |
JP5803683B2 (en) | Multi-level power conversion circuit | |
JP6079407B2 (en) | Multi-level conversion circuit | |
US9643496B2 (en) | Power conversion apparatus for vehicle and vehicle | |
JP4759673B2 (en) | Multi-level converter and control method thereof | |
JP6415539B2 (en) | Power converter | |
JP2014217079A5 (en) | ||
JP2015035902A (en) | Multi-level power converting device | |
EP3046246A2 (en) | Multilevel active rectifiers | |
JP2015027170A (en) | Dc/ac conversion device | |
JP5971685B2 (en) | Power converter | |
JP2013055753A (en) | Multilevel power converter | |
JP2016226223A (en) | Seven-level power converter | |
JP2016208744A (en) | Multilevel power converter | |
JP2012191761A (en) | Ac-dc conversion circuit | |
JP6337659B2 (en) | 5-level power converter | |
JP2014045566A (en) | Ac-ac bidirectional power converter | |
WO2015174454A1 (en) | Control method for five-level power converter | |
JP2017011805A (en) | 9-level power conversion apparatus | |
JP6341051B2 (en) | 5-level power converter | |
JP6291882B2 (en) | AC-AC converter | |
JP2013258863A (en) | Multilevel power converter | |
JP2013158077A (en) | Multilevel power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6232944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |