JP6219598B2

JP6219598B2 - High frequency power distributor

Info

Publication number: JP6219598B2
Application number: JP2013108461A
Authority: JP
Inventors: 岳加藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2013-05-23
Filing date: 2013-05-23
Publication date: 2017-10-25
Anticipated expiration: 2033-05-23
Also published as: JP2014230108A

Description

本発明は、高周波電力信号を分配する高周波電力分配器に係り、特に、テレビジョン放送受信機等において用いられる高周波電力分配器の高集積化、低電力化、低歪化等を図ったものに関する。 The present invention relates to a high-frequency power distributor that distributes a high-frequency power signal, and more particularly, to a high-frequency power distributor used in a television broadcast receiver or the like that achieves high integration, low power, low distortion, and the like. .

テレビジョン放送受信機等に用いられる高周波電力分配器であって、２つ以上の出力端子を備えるものには、一般的に、受動素子のみで構成されるものと、受動素子と能動素子とを組み合わせて構成され、電力増幅機能を有するものとがある。
これら２種類の高周波電力分配器の内、電力増幅機能を有するものは、通常、電源電圧が供給されない状態、すなわち電源オフの場合には、電力増幅機能は作用せず、信号が遮断されるようになっている。 A high-frequency power distributor used for a television broadcast receiver or the like and having two or more output terminals generally includes a passive element and a passive element and an active element. Some are configured in combination and have a power amplification function.
Of these two types of high-frequency power distributors, those having a power amplification function usually do not operate the power amplification function when the power supply voltage is not supplied, that is, when the power is off, so that the signal is cut off. It has become.

ところで、いわゆるセットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、他のテレビジョン放送受信機へ信号を通過せしめるための出力端子を備えるいわゆるループスルー機能を有するものが一般的である。ところが、近年の省電力化を所望する市場の期待に応えるべく、セットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、電源オフの際にも入力信号が遮断されないようなループスルー機能が求められている。 By the way, a television broadcast receiver such as a so-called set-top box or a recorder having a recording function generally has a so-called loop-through function including an output terminal for passing a signal to another television broadcast receiver. is there. However, television broadcast receivers such as set-top boxes and recorders with a recording function are designed to meet the market expectations for power savings in recent years, so that the input signal is not interrupted even when the power is turned off. Function is required.

そのため、このような電源オフの場合にあってもループスルー機能を維持するための方策が種々提案されている（例えば、特許文献１等参照）。
例えば、図４には、複数の半導体素子の組み合わせにより電源オフの場合にもループスルー機能を維持可能にした一構成例が示されており、以下、同図を参照しつつ、この従来回路について説明することとする。 For this reason, various measures for maintaining the loop-through function even when the power is turned off have been proposed (see, for example, Patent Document 1).
For example, FIG. 4 shows an example of a configuration in which a loop-through function can be maintained even when the power is turned off by a combination of a plurality of semiconductor elements. Hereinafter, the conventional circuit will be described with reference to FIG. I will explain.

この従来回路は、２つの増幅回路３３０，３６０と、信号分配回路３４０と、スイッチ回路３１０とを主たる構成要素として構成されてなるものである。
かかる構成において、最初に、電源電圧が供給されている場合の動作について説明する。
まず、スイッチ回路３１０は電源電圧が供給されている場合には、非動作状態、すなわち、遮断（オフ）となる一方、電源電圧が供給されていない場合には、導通（オン）となるよう構成されたものとなっている。 This conventional circuit includes two amplifier circuits 330 and 360, a signal distribution circuit 340, and a switch circuit 310 as main components.
In such a configuration, first, an operation when a power supply voltage is supplied will be described.
First, the switch circuit 310 is in a non-operating state when the power supply voltage is supplied, that is, shuts off (off), while it is conductive (on) when the power supply voltage is not supplied. It has been made.

電源電圧が供給された状態にあって、信号入力端子３０１に印加された高周波信号は、増幅回路３３０により電力増幅され、信号分配回路３４０に入力される。信号分配回路３４０に入力された高周波信号は、等しく２分配され、その一方は、第１の信号出力端子３０２に出力され、他方は、増幅回路３６０を介して第２の信号出力端子３０３より出力されることとなる。なお、この際、スイッチ回路３１０は、遮断状態（オフ状態）であるため、信号入力端子３０１と第２の信号出力端子３０３との間は、非導通状態とされている。 The high frequency signal applied to the signal input terminal 301 in the state where the power supply voltage is supplied is power amplified by the amplifier circuit 330 and input to the signal distribution circuit 340. The high frequency signal input to the signal distribution circuit 340 is equally divided into two, one of which is output to the first signal output terminal 302, and the other is output from the second signal output terminal 303 via the amplifier circuit 360. Will be. At this time, since the switch circuit 310 is in a cut-off state (off state), the signal input terminal 301 and the second signal output terminal 303 are in a non-conductive state.

次に、電源電圧の供給が断たれている場合の動作について説明する。
信号入力端子３０１に印加された高周波信号は、導通状態にあるスイッチ回路３１０を介して、第２の信号出力端子３０３に出力される。一方、この場合、２つの増幅回路３３０，３６０は、いずれも遮断状態（非動作状態）にあり、そのため、第１の信号出力端子３０２に信号が出力されることはない。
このように、複数の半導体素子を組み合わせた構成とすることで、電源オフにおけるループスルー機能が確保できるものとなっている。
なお、このような従来回路において、増幅回路とスイッチ回路を集積回路した例としては、利得可変増幅器において実現した例などがある（例えば、特許文献２等参照）。 Next, the operation when the supply of power supply voltage is cut will be described.
The high-frequency signal applied to the signal input terminal 301 is output to the second signal output terminal 303 via the switch circuit 310 in a conductive state. On the other hand, in this case, the two amplifier circuits 330 and 360 are both in the cut-off state (non-operating state), and therefore, no signal is output to the first signal output terminal 302.
As described above, by combining a plurality of semiconductor elements, a loop-through function when the power is turned off can be secured.
In such a conventional circuit, an example in which an amplifier circuit and a switch circuit are integrated includes an example realized in a variable gain amplifier (see, for example, Patent Document 2).

図５には、増幅回路とスイッチ回路を集積回路した第２の従来回路例が示されており、以下、同図を参照しつつ、この第２の従来回路について説明する。
なお、図５においては、理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。
この第２の従来回路は、増幅回路４３０と、スイッチ回路４１０とに大別されて構成されたものとなっており、増幅回路４３０とスイッチ回路４１０が集積回路化された例である FIG. 5 shows a second conventional circuit example in which an amplifier circuit and a switch circuit are integrated. The second conventional circuit will be described below with reference to FIG.
In FIG. 5, for easy understanding, an enhancement type field effect transistor is represented by a white symbol, while a depletion type field effect transistor is represented by a normal symbol.
This second conventional circuit is roughly divided into an amplifier circuit 430 and a switch circuit 410, and is an example in which the amplifier circuit 430 and the switch circuit 410 are integrated.

増幅回路４３０は、エンハンスメント型の電界効果型トランジスタ４３１，４３５を主たる構成要素として、いわゆるカスコードアンプが構成されたものとなっている。
スイッチ回路４１０は、ディプレッション型の電界効果型トランジスタ４１１を主たる構成要素として構成され、制御端子４６０に印加される制御信号に応じて、導通と非導通が切り替えられるように構成されたものとなっている。 The amplifier circuit 430 is configured by a so-called cascode amplifier with enhancement type field effect transistors 431 and 435 as main components.
The switch circuit 410 includes a depletion type field effect transistor 411 as a main component, and is configured to be switched between conduction and non-conduction in accordance with a control signal applied to the control terminal 460. Yes.

この第２の従来回路は、電源電圧が供給された際に動作することを前提とした回路構成であり、制御端子４６０，４６１に印加する制御信号を適宜設定することにより、動作状態を利得最大状態と利得最小状態とに切り替え可能に構成された利得可変増幅器である。
次に、かかる構成において、電源オフの場合における動作について説明する。
電源オフ、すなわち、電源電圧印加端子４５０、制御端子４６０，４６１のいずれにも電圧が印加されず、０Ｖの状態にあっては、この利得可変増幅器を構成する全ての箇所が０Ｖとなる。 The second conventional circuit has a circuit configuration on the premise that the circuit operates when a power supply voltage is supplied. By appropriately setting a control signal applied to the control terminals 460 and 461, the operation state is maximized. This is a variable gain amplifier configured to be switchable between a state and a minimum gain state.
Next, the operation when the power is turned off in this configuration will be described.
When the power is turned off, that is, no voltage is applied to any of the power supply voltage application terminal 450 and the control terminals 460 and 461, and the voltage is 0V, all the parts constituting the variable gain amplifier are 0V.

かかる状態にあって、ディプレッション型の電界効果型トランジスタ４１１は、ドレイン、ソース、及び、ゲートのそれぞれの電圧が０Ｖの場合は、導通状態となる。したがって、増幅回路４３０はバイパス状態とされ、信号増幅動作は行われず、信号入力端子４０１に印加された高周波信号は、入力整合回路４７１を介して、スイッチ回路４１０を通過し、出力整合回路４７２を介して信号出力端子４０２に出力されることとなる。
このように、第２の従来回路の構成であれば、電源電圧が供給されたない場合にスイッチ回路４１０が導通状態となるため、分配回路を適宜組み合わせることで、電源オフにおいて所望のループスルー機能が実現可能なものとなっている。 In this state, the depletion type field effect transistor 411 becomes conductive when the drain, source, and gate voltages are 0V. Therefore, the amplifier circuit 430 is in a bypass state, the signal amplification operation is not performed, and the high frequency signal applied to the signal input terminal 401 passes through the switch circuit 410 via the input matching circuit 471 and passes through the output matching circuit 472. Through the signal output terminal 402.
Thus, with the configuration of the second conventional circuit, the switch circuit 410 becomes conductive when the power supply voltage is not supplied. Therefore, a desired loop-through function can be achieved when the power is turned off by appropriately combining the distribution circuits. Is feasible.

ところで、近年、テレビジョン放送受信機は、薄型化、低コスト化、省電力化の市場要求が高まっており、受信機本体のみならず、受信機に使用する各部品の省スペース化、低コスト化が要求されてきている。
一方、ループスルー機能には、ケーブルテレビジョンの放送用途などにおいて、１００波前後の多数の信号波を歪み無く通過せしめる低歪及び低挿入損失の要求がある。
このような要求に対応した高周波電力分配器としては、第１の課題として、省スペース、低コスト化のための高集積回路化を図り、さらにまた、第２の課題として、低歪のための高線形性及び低挿入損失特性を有する必要がある。 By the way, in recent years, the market demand for television broadcast receivers is becoming thinner, lower cost, and lower power consumption. Not only the receiver itself, but also the parts used for the receiver are reduced in space and cost. There is a need to make it easier.
On the other hand, the loop-through function is required to have a low distortion and a low insertion loss that allow a large number of signal waves of around 100 waves to pass through without distortion in cable television broadcasting applications and the like.
As a first problem, a high-frequency power distributor corresponding to such a demand is to achieve a high-integrated circuit for space saving and cost reduction, and further, as a second problem, to reduce distortion. It must have high linearity and low insertion loss characteristics.

特開２０１３−９２２６号公報（第８−１８頁、図１−図１３）Japanese Patent Laying-Open No. 2013-9226 (Pages 8-18, FIGS. 1 to 13) 特開２０１２−２３６４９号公報（第６−１３頁、図１−図４）JP 2012-23649 A (page 6-13, FIGS. 1 to 4)

しかしながら、先に図４、図５に示された従来回路にあっては、次述するように、上述の課題に対して十分対処できるものではないという問題がある。
すなわち、まず、図４に示された第１の従来回路は、複数の半導体素子を組み合わせた構成であるため、部品実装においては、各素子同士が干渉しないよう適宜配置を定める必要があり、そのため、実装面積が拡大してしまい、省スペース、低コスト化という要請に十分応えた回路を提供することができないという問題がある。 However, the conventional circuits shown in FIGS. 4 and 5 have a problem that they cannot sufficiently cope with the above-described problems as described below.
That is, first, the first conventional circuit shown in FIG. 4 has a configuration in which a plurality of semiconductor elements are combined. Therefore, in component mounting, it is necessary to appropriately determine the arrangement so that the elements do not interfere with each other. As a result, the mounting area is increased, and there is a problem in that it is impossible to provide a circuit that sufficiently meets the demands for space saving and cost reduction.

一方、図５に示された第２の従来回路は、先に述べたように、分配回路を適宜組み合わせることで、電源オフにおけるループスルー機能が実現可能となっているため、省スペース化、低コスト化の第１の課題を克服することはできるが、次述するように、低歪のための高線形性及び低挿入損失という第２の課題を克服することはできない。 On the other hand, the second conventional circuit shown in FIG. 5 can realize a loop-through function when the power is turned off by appropriately combining the distribution circuits as described above. Although the first problem of cost reduction can be overcome, as described below, the second problem of high linearity and low insertion loss for low distortion cannot be overcome.

図６には、第２の従来回路における入力電力と挿入損失の変化量の関係を示す特性線の一例が示されており、以下、同図を参照しつつ、第２の従来回路が第２の課題を克服できないことについて説明する。
まず、図６において、横軸は、第２の従来回路の入力電力を、縦軸は、第２の従来回路の挿入損失の変化量を、それぞれ表している。
同図によれば、入力された信号は、約−１０ｄＢｍ以下の範囲において、挿入損失が変化することなく伝達されているものとなっていることが確認できる。
しかし、−１０ｄＢｍを超える入力電力に対しては、挿入損失が増加しはじめ、約０ｄＢｍにおいて１ｄＢの変化量となることが確認できる。 FIG. 6 shows an example of a characteristic line indicating the relationship between the input power and the amount of change in insertion loss in the second conventional circuit. Hereinafter, the second conventional circuit is shown in FIG. Explain that the problem cannot be overcome.
First, in FIG. 6, the horizontal axis represents the input power of the second conventional circuit, and the vertical axis represents the amount of change in the insertion loss of the second conventional circuit.
According to the figure, it can be confirmed that the input signal is transmitted without changing the insertion loss in the range of about −10 dBm or less.
However, for input power exceeding −10 dBm, the insertion loss starts to increase, and it can be confirmed that the amount of change is 1 dB at about 0 dBm.

一般的に、ケーブルテレビジョン放送波の入力電力は、約−３２ｄＢｍとされるが、通常、１００波前後の多数の信号波が入力されるため、その合成電力は大凡−１０ｄＢｍ前後となる。
ところが、第２の従来回路にあっては、入力電力が−１０ｄＢｍ付近で十分な線形性を保持できておらず、求められる入力電力を歪みなく通過せしめることができない。因みに、この図６に示された特性例においては、入力電力−１０ｄＢｍにおける挿入損失は約４ｄＢｍと大きい値となっている。
このように、第２の従来回路は、分配回路を適宜組み合わせることで電源オフにおけるループスルー機能を実現することはできるが、低歪のための高線形性及び低挿入損失という第２の課題を克服することができないという問題があった。 In general, the input power of a cable television broadcast wave is about −32 dBm, but usually a large number of signal waves of about 100 waves are input, so the combined power is about −10 dBm.
However, in the second conventional circuit, the input power cannot maintain sufficient linearity in the vicinity of −10 dBm, and the required input power cannot be passed without distortion. Incidentally, in the characteristic example shown in FIG. 6, the insertion loss at an input power of −10 dBm is a large value of about 4 dBm.
As described above, the second conventional circuit can realize the loop-through function when the power is turned off by appropriately combining the distribution circuits, but has the second problem of high linearity and low insertion loss for low distortion. There was a problem that it could not be overcome.

本発明は、上記実状に鑑みてなされたもので、電源オフにおけるループスルー機能を維持すると共に、低歪のための高線形性及び低挿入損失を実現しつつ、かつ、省スペース化、低コスト化の要求に応えることができる高周波電力分配器を提供するものである。 The present invention has been made in view of the above circumstances, and while maintaining the loop-through function when the power is turned off, achieves high linearity and low insertion loss for low distortion, and saves space and costs. It is an object of the present invention to provide a high-frequency power distributor that can meet the demands of making a system.

上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記増幅回路から出力された高周波信号を２つに等しく分配可能に構成されてなる信号分配回路とを備え、
前記増幅回路は、高周波信号増幅用の電界効果型トランジスタを有し、当該高周波信号増幅用の電界効果型トランジスタは、そのドレインに電源電圧が印加可能とされると共に、そのゲートにはバイアス回路を介して前記電源電圧が印加可能に構成され、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記増幅回路の入力段に接続され、前記増幅回路の出力段が前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記２つに分配された高周波信号の一方が、前記第２の出力段に前記２つに分配された高周波信号の他方が、それぞれ出力可能に構成され、
前記信号分配回路の前記第２の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器の一方の端部が接続され、当該電源印加用抵抗器の他方の端部は、前記増幅回路の高周波信号増幅用の電界効果型トランジスタのドレインに接続され、前記第１及び第２の電界効果型トランジスタは前記電源印加用抵抗器を介して前記増幅回路の高周波信号増幅用の電界効果型トランジスタのドレインに印加される前記電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタ、及び、前記増幅回路の高周波信号増幅用の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記信号分配回路の第１の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記増幅回路の増幅動作の有無と前記スイッチ回路の導通状態と遮断状態の切り替えを前記増幅回路の電源電圧の印加状態により切り替え可能とし、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなるものである。
また、上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる第１及び第２の増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記スイッチ回路から出力された高周波信号を等しく分配可能に構成されてなる信号分配回路とを備え、
前記第１及び第２の増幅回路は、それぞれ高周波信号増幅用の電界効果型トランジスタを有し、当該高周波信号増幅用の電界効果型トランジスタは、それぞれ、ドレインに電源電圧が印加可能とされると共に、ゲートにはバイアス回路を介して前記電源電圧が印加可能に構成され、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記第１の増幅回路の入力段が、前記第２の出力段に前記第２の増幅回路の入力段が、それぞれ接続されてなり、
前記第２の増幅器の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して前記第１及び第２の増幅回路の高周波信号増幅用の電界効果型トランジスタのドレインに印加される前記電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタ、及び、前記第１及び第２の増幅回路の前記各々の高周波信号増幅用の電界効果型トランジスタにはゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記第１の増幅回路の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記第１及び第２の増幅回路の増幅動作の有無と前記スイッチ回路の導通状態と遮断状態の切り替えを前記増幅回路の電源電圧の印加状態により切り替え可能とし、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなるものも好適である。 In order to achieve the above object of the present invention, a high frequency power distributor according to the present invention includes:
An amplifier circuit configured to be capable of amplifying a high-frequency signal, a switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and a high-frequency signal output from the amplifier circuit can be equally distributed to two. A signal distribution circuit configured,
The amplifier circuit has a field effect transistor for amplifying a high-frequency signal. The field-effect transistor for amplifying the high-frequency signal can have a power supply voltage applied to its drain and a bias circuit on its gate. The power supply voltage can be applied via
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output A stage is connected to an input stage of the amplifier circuit, an output stage of the amplifier circuit is connected to an input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, and one of the two high-frequency signals distributed to the first output stage is supplied to the second output stage. The other of the high-frequency signals distributed to each can be output,
The second output stage of the signal distribution circuit is connected to a second input stage of the switch circuit, and the switch circuit receives a high-frequency signal input to the second input stage as the second output stage. A high-frequency signal distributor configured to be capable of outputting to
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Is connected to one end of a power supply resistor, and the other end of the power supply resistor is connected to the drain of a field effect transistor for amplifying a high-frequency signal in the amplifier circuit. And the second field effect transistor can apply the power supply voltage applied to the drain of the field effect transistor for amplifying the high frequency signal of the amplifier circuit via the power supply resistor.
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors and the field effect transistor for amplifying the high frequency signal of the amplifier circuit, an enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited. And
When a power supply voltage is applied, the high frequency signal input to the first input stage of the switch circuit is externally output from the first output stage of the signal distribution circuit and the second output stage of the switch circuit, respectively. On the other hand, when the power supply voltage application is cut off and the voltage at the voltage application end of the power supply application resistor is zero potential and open potential, the first input stage of the switch circuit is enabled. The high-frequency signal input to is configured to be output to the outside from the second output stage of the switch circuit,
The presence or absence of an amplification operation of the amplifier circuit and the switching between the conduction state and the cutoff state of the switch circuit can be switched according to the application state of the power supply voltage of the amplifier circuit,
The amplifier circuit, the switch circuit, and the signal distribution circuit are formed as a single semiconductor integrated circuit.
In order to achieve the above object of the present invention, a high frequency power distributor according to the present invention includes:
The first and second amplifier circuits configured to be capable of amplifying a high-frequency signal, the switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and the high-frequency signal output from the switch circuit are equal to each other. A signal distribution circuit configured to be distributable,
Each of the first and second amplifier circuits has a field effect transistor for amplifying a high-frequency signal, and each of the field-effect transistors for amplifying a high-frequency signal can have a power supply voltage applied to its drain. The power supply voltage can be applied to the gate via a bias circuit,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output The stage is connected to the input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, the input stage of the first amplifier circuit is in the first output stage, and the second amplification stage is in the second output stage. The input stages of the circuit are connected to each other,
The output stage of the second amplifier is connected to a second input stage of the switch circuit, and the switch circuit can output a high-frequency signal input to the second input stage to the second output stage. A high-frequency signal distributor configured as follows:
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. The power supply voltage applied to the drain of the field effect transistor for amplifying the high-frequency signal of the first and second amplifier circuits via a power supply resistor can be applied,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
The second and third field-effect transistors and the field-effect transistors for amplifying the high-frequency signals of the first and second amplifier circuits have a drain and a source when the gate and the source are short-circuited. An enhancement type that blocks the gap is used,
When a power supply voltage is applied, a high-frequency signal input to the first input stage of the switch circuit is output to the outside from the output stage of the first amplifier circuit and the second output stage of the switch circuit, respectively. On the other hand, when the application of the power supply voltage is cut off and the voltage at the voltage application side end of the power supply application resistor is a zero potential and an open potential, the first input stage of the switch circuit is connected. The input high-frequency signal is configured to be output to the outside from the second output stage of the switch circuit,
The presence or absence of an amplification operation of the first and second amplifier circuits and the switching between the conduction state and the cutoff state of the switch circuit can be switched according to the application state of the power supply voltage of the amplification circuit,
It is also preferable that the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.

本発明によれば、増幅回路をエンハンスメント型の電界効果型トランジスタにより構成する一方、スイッチ回路をエンハンスメント型の電界効果型トランジスタとディプレッション型の電界効果型トランジスタにより構成することで、省スペース、低コスト化のための集積回路化を可能とすると共に、低歪みのための高線形性及び低挿入損失特性を有すると共に、電源オフ時のループスルー機能を備えた高周波電力分配器を提供することができるという効果を奏するものである。 According to the present invention, the amplifier circuit is configured by an enhancement type field effect transistor, while the switch circuit is configured by an enhancement type field effect transistor and a depletion type field effect transistor, thereby saving space and cost. It is possible to provide a high frequency power distributor that can be integrated into an integrated circuit, has high linearity and low insertion loss characteristics for low distortion, and has a loop-through function when the power is off. This is an effect.

本発明の実施の形態における高周波電力分配器の第１の回路構成例を示す回路図である。It is a circuit diagram which shows the 1st circuit structural example of the high frequency power divider | distributor in embodiment of this invention. 図１に示された第１の回路構成例における入力電力と挿入損失の変化量の関係を示す特性線図である。FIG. 3 is a characteristic diagram showing a relationship between input power and an amount of change in insertion loss in the first circuit configuration example shown in FIG. 1. 本発明の実施の形態における高周波電力分配器の第２の回路構成例を示す回路図である。It is a circuit diagram which shows the 2nd circuit structural example of the high frequency electric power divider | distributor in embodiment of this invention. 高周波電力分配器の第１の従来回路例を示す回路図である。It is a circuit diagram which shows the 1st prior art circuit example of a high frequency electric power divider | distributor. 高周波電力分配器の第２の従来回路例を示す回路図である。It is a circuit diagram which shows the 2nd prior art circuit example of a high frequency electric power divider | distributor. 第２の従来回路例における入力電力と挿入損失の変化量の関係を示す特性線図である。It is a characteristic diagram which shows the relationship between the amount of change of input electric power and insertion loss in the 2nd prior art circuit example.

以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波電力分配器の第１の回路構成例について、図１を参照しつつ説明する。
この高周波電力分配器１００は、増幅回路１３０と、スイッチ回路１１０と、信号分配回路１４０とに大別されて構成され、１チップに集積回路化されたものとなっている。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first circuit configuration example of the high-frequency power distributor according to the embodiment of the present invention will be described with reference to FIG.
The high-frequency power distributor 100 is roughly divided into an amplifier circuit 130, a switch circuit 110, and a signal distribution circuit 140, and is integrated on a single chip.

増幅回路１３０は、エンハンスメント型の電界効果型トランジスタ１３１を主たる構成要素として、入力された高周波信号の増幅が行われるよう構成されてなるものである。なお、図１において、図面の理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。 The amplifier circuit 130 is configured to amplify an input high-frequency signal using an enhancement type field effect transistor 131 as a main component. In FIG. 1, for easy understanding of the drawing, an enhancement type field effect transistor is represented by a white symbol, while a depletion type field effect transistor is represented by a normal symbol.

以下、増幅回路１３０の構成について具体的に説明する。
まず、電界効果型トランジスタ１３１のゲートには、ＤＣカット用入力コンデンサ１３５を介して後述するスイッチ回路１１０の出力信号が印加されるようになっている一方、ドレインは、信号分配回路１４０の入力段に接続され、ソースは、グランドに接続されたものとなっている。 Hereinafter, the configuration of the amplifier circuit 130 will be specifically described.
First, an output signal of a switch circuit 110 (to be described later) is applied to the gate of the field effect transistor 131 via a DC cut input capacitor 135, while the drain is the input stage of the signal distribution circuit 140. The source is connected to the ground.

また、電界効果型トランジスタ１３１のドレインは、電源電圧供給端子１０４を介して電源用チョークコイル１５１の一端が接続され、この電源用チョークコイル１５１の他端には、外部から直流電源電圧が印加されるようになっている。
さらに、電界効果型トランジスタ１３１のゲートとドレインとの間には、バイアス回路１３２が接続されて設けられている。 The drain of the field effect transistor 131 is connected to one end of a power choke coil 151 via a power supply voltage supply terminal 104, and a DC power supply voltage is applied to the other end of the power choke coil 151 from the outside. It has become so.
Further, a bias circuit 132 is connected between the gate and drain of the field effect transistor 131.

信号分配回路１４０は、その一方の出力段（第１の出力段）が第１の信号出力端子１０２に接続される一方、他方の出力段（第２の出力段）が減衰回路１４１の入力段に接続されたものとなっている。なお、信号分配回路１４０は、入力された高周波信号を、レベルの等しい２信号に分配して出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。
そして、減衰回路１４１の出力段は、ＤＣカット用コンデンサ１０８を介して次述するスイッチ回路１１０に接続されている。
なお、減衰回路１４１は、入力された高周波信号を所定の信号レベルに減衰させて出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。 The signal distribution circuit 140 has one output stage (first output stage) connected to the first signal output terminal 102, while the other output stage (second output stage) is the input stage of the attenuation circuit 141. Is connected to. The signal distribution circuit 140 is configured to distribute and output an input high-frequency signal into two signals having the same level, and the circuit configuration is not a configuration peculiar to the present invention. Well known.
The output stage of the attenuation circuit 141 is connected to a switch circuit 110 described below via a DC cut capacitor 108.
The attenuation circuit 141 is configured to attenuate an input high-frequency signal to a predetermined signal level and output the signal, and the circuit configuration is not unique to the present invention and has been well known in the past. It is a thing.

スイッチ回路１１０は、ディプレッション型の第１の電界効果型トランジスタ１１１と、２つのエンハンスメント型の第２及び第３の電界効果型トランジスタ１１２，１１３とを主たる構成要素として構成されたものとなっている。
以下、その具体的な回路構成について説明する。
まず、第１の電界効果型トランジスタ１１１のドレインは第２の電界効果型トランジスタ１１２のソースと共に信号入力端子１０１に接続される一方、第１の電界効果型トランジスタ１１１のソースは第３の電界効果型トランジスタ１１３のソースと共に第２の信号出力端子１０３に接続されている。 The switch circuit 110 includes a depletion-type first field effect transistor 111 and two enhancement-type second and third field-effect transistors 112 and 113 as main components. .
Hereinafter, the specific circuit configuration will be described.
First, the drain of the first field effect transistor 111 is connected to the signal input terminal 101 together with the source of the second field effect transistor 112, while the source of the first field effect transistor 111 is the third field effect. Along with the source of the type transistor 113, it is connected to the second signal output terminal 103.

そして、第１の電界効果型トランジスタ１１１のゲートは、第１のゲート抵抗器１１４を介してグランドに接続され、また、第３の電界効果型トランジスタ１１３のソースは、接地抵抗器１１８を介してグランドと接続されている。
また、第２の電界効果型トランジスタ１１２のゲートには、第２のゲート抵抗器１１５の一端が、第３の電界効果型トランジスタ１１３のゲートには、第３のゲート抵抗器１１６の一端が、それぞれ接続される一方、第２のゲート抵抗器１１５の他端と第３のゲート抵抗器１１６の他端は相互に接続され、電源印加用抵抗器１１７を介して電源電圧が印加されるようになっている。 The gate of the first field effect transistor 111 is connected to the ground via the first gate resistor 114, and the source of the third field effect transistor 113 is connected via the ground resistor 118. Connected to ground.
The gate of the second field effect transistor 112 has one end of the second gate resistor 115, the gate of the third field effect transistor 113 has one end of the third gate resistor 116, The other end of the second gate resistor 115 and the other end of the third gate resistor 116 are connected to each other so that the power supply voltage is applied via the power supply resistor 117. It has become.

一方、第２の電界効果型トランジスタ１１２のドレインは、増幅回路１３０の入力段、すなわち、ＤＣカット用入力コンデンサ１３５の一端に接続されており、このＤＣカット用入力コンデンサ１３５を介して電界効果型トランジスタ１３１のゲートに接続されるようになっている。
また、第３の電界効果型トランジスタ１１３のドレインは、ＤＣカット用コンデンサ１０８を介して減衰回路１４１の出力段に接続されている。 On the other hand, the drain of the second field effect transistor 112 is connected to the input stage of the amplifier circuit 130, that is, one end of the DC cut input capacitor 135, and the field effect type is passed through the DC cut input capacitor 135. The transistor 131 is connected to the gate.
The drain of the third field effect transistor 113 is connected to the output stage of the attenuation circuit 141 via the DC cut capacitor 108.

次に、かかる構成における動作について説明する。
なお、以下の説明において、電界効果型トランジスタのドレイン・ソース間の導通、非導通を切り替えるために必要とされるゲート・ソース間の電圧を「しきい値電圧」と称することとする。
増幅回路１３０を構成する電界効果型トランジスタ１３１と、スイッチ回路１１０を構成する第２及び第３の電界効果型トランジスタ１１２，１１３のしきい値電圧（以下「Ｖｔｈ１」と表記）は、これら電界効果型トランジスタがエンハンスメント型であることから、正の電圧である。 Next, the operation in this configuration will be described.
In the following description, the voltage between the gate and the source required for switching between conduction and non-conduction between the drain and source of the field effect transistor is referred to as “threshold voltage”.
The threshold voltage (hereinafter referred to as “Vth1”) of the field effect transistor 131 constituting the amplifier circuit 130 and the second and third field effect transistors 112 and 113 constituting the switch circuit 110 is determined by the field effect. Since the type transistor is an enhancement type, it is a positive voltage.

一方、スイッチ回路１１０を構成する電界効果型トランジスタ１１１のしきい値電圧（以下「Ｖｔｈ２」と表記）は、この電界効果型トランジスタがディプレッション型であることから、負の値である。
なお、電界効果型トランジタのゲートからドレイン、及び、ゲートからソースに対して、それぞれ正バイアスとなる場合、ドレイン及びソースに、ゲートから障壁電圧（以下、「Ｖｂｉ」と表記）だけ降下した電圧が生ずるものとする。 On the other hand, the field effect transistor 11 1 of the threshold voltage which constitutes the switch circuit 110 (hereinafter referred to as "Vth2"), since the field effect transistor is a depletion type, is a negative value.
Note that when the field-effect transistor has a positive bias from the gate to the drain and from the gate to the source, a voltage dropped from the gate by a barrier voltage (hereinafter referred to as “Vbi”) is applied to the drain and the source. Shall occur.

しかして、まず、電源電圧が供給される電源オンの際に、電源電圧供給端子１０４には、直流電圧５Ｖが印加されるとし、しきい値電圧Ｖｔｈ１が０．３Ｖ、しきい値電圧Ｖｔｈ２が−０．６Ｖ、障壁電圧Ｖｂｉが０．６Ｖである場合の動作について以下説明する。
かかる前提の下、増幅回路１３０において、電界効果型トランジスタ１３１のゲートには、バイアス回路１３２によってＶｔｈ１以上の電圧が印加され、信号増幅動作が行われる。 First, when the power supply is turned on when the power supply voltage is supplied, the DC voltage 5V is applied to the power supply voltage supply terminal 104, the threshold voltage Vth1 is 0.3V, and the threshold voltage Vth2 is The operation when −0.6V and the barrier voltage Vbi are 0.6V will be described below.
Under such a premise, in the amplifier circuit 130, a voltage of Vth1 or higher is applied to the gate of the field effect transistor 131 by the bias circuit 132 to perform a signal amplification operation.

一方、スイッチ回路１１０において、第２及び第３の電界効果型トランジスタ１１２，１１３のゲートには、電源電圧供給端子１０４の電圧が抵抗器１１５、１１６、１１７を介することで、Ｖｔｈ１以上の電圧が印加され、いずれも導通状態となる。
ここで、電源印加用抵抗器１１７と接地抵抗器１１８が同程度の抵抗値であるとすると、その場合、第２及び第３の電界効果型トランジスタ１１２，１１３のゲートには、約２．５Ｖの電圧が生じ、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースには、ゲートから電圧Ｖｂｉ分だけ降下した約１．９Ｖの電圧が生じる。 On the other hand, in the switch circuit 110, the voltage of the power supply voltage supply terminal 104 is applied to the gates of the second and third field effect transistors 112 and 113 through the resistors 115, 116, and 117, so Are applied, both of which are conductive.
Here, assuming that the power application resistor 117 and the ground resistor 118 have the same resistance value, in that case, the gates of the second and third field effect transistors 112 and 113 are about 2.5 V. And a voltage of about 1.9 V, which is a voltage Vbi lower than the gate, is generated at the drain and source of the second and third field effect transistors 112 and 113.

また、第１の電界効果型トランジスタ１１１は、ゲートが第１のゲート抵抗器１１４を介して接地されているため約０Ｖとなり、ドレイン及びソースは、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースと同電位の約１．９Ｖとなる。したがって、第１の電界効果型トランジスタ１１１は、ゲートがドレイン及びソースに対してＶｔｈ２以下の電圧となることにより遮断状態（非導通状態）となる。 The first field effect transistor 111 has a gate of approximately 0 V because the gate is grounded via the first gate resistor 114, and the drain and source thereof are the second and third field effect transistors 112, It becomes about 1.9 V, which is the same potential as the drain and source of 113. Therefore, the first field-effect transistor 111 is cut off (non-conductive) when the gate has a voltage equal to or lower than Vth2 with respect to the drain and the source.

かかる状態において、信号入力端子１０１に入力された高周波信号は、スイッチ回路１１０を介して増幅回路１３０に入力され、増幅回路１３０において増幅されて、信号分配回路１４０を介して第１の信号出力端子１０２へ出力されると共に、減衰回路１４１へも出力される。そして、減衰回路１４１において減衰された高周波信号は、スイッチ回路１１０を介して第２の信号出力端子１０３へ出力される。
ここで、第１の信号出力端子１０２から出力される高周波信号の電力は、信号入力端子１０１に入力された電力に増幅回路１３０の電力利得を加えた電力から、スイッチ回路１１０による挿入損失と信号分配回路１４０の通過損失の加算値を差し引いた大きさとなる。 In this state, the high frequency signal input to the signal input terminal 101 is input to the amplifier circuit 130 via the switch circuit 110, amplified in the amplifier circuit 130, and first signal output terminal via the signal distribution circuit 140. 102 and also to the attenuation circuit 141. The high frequency signal attenuated by the attenuation circuit 141 is output to the second signal output terminal 103 via the switch circuit 110.
Here, the power of the high-frequency signal output from the first signal output terminal 102 is obtained by adding the power gain of the amplifier circuit 130 to the power input to the signal input terminal 101, and the insertion loss and signal by the switch circuit 110. The value is obtained by subtracting the added value of the passage loss of the distribution circuit 140.

すなわち、スイッチ回路１１０による挿入損失は、信号入力端子１０１から第１の出力段に至るまで、すなわち、信号入力端子１０１から第２の電界効果型トランジスタ１１２のドレインに至るまでに生ずる電力損失である。
また、信号分配回路１４０の通過損失は、信号分配回路１４０の入力段における電力から信号分配回路１４０の出力段における電力との差として表されるものである。 That is, the insertion loss due to the switch circuit 110 is a power loss that occurs from the signal input terminal 101 to the first output stage, that is, from the signal input terminal 101 to the drain of the second field effect transistor 112. .
Further, the passage loss of the signal distribution circuit 140 is expressed as a difference between the power at the input stage of the signal distribution circuit 140 and the power at the output stage of the signal distribution circuit 140.

次に、電源電圧が供給されない電源オフの際に、電源電圧供給端子１０４の電圧は０Ｖとされるとし、しきい値電圧Ｖｔｈ１が０．３Ｖ、しきい値電圧Ｖｔｈ２が−０．６Ｖ、障壁電圧Ｖｂｉが０．６Ｖである場合の動作について以下説明する。
まず、増幅回路１３０においては、電源電圧供給端子１０４に電源電圧が印加されないことで、電界効果型トランジスタ１３１のゲート電圧が、Ｖｔｈ１以下の０Ｖとなるため、信号増幅動作は停止されることとなる。 Next, when the power supply voltage is not supplied and the power supply is turned off, the voltage of the power supply voltage supply terminal 104 is assumed to be 0V, the threshold voltage Vth1 is 0.3V, the threshold voltage Vth2 is −0.6V, the barrier The operation when the voltage Vbi is 0.6V will be described below.
First, in the amplifier circuit 130, since the power supply voltage is not applied to the power supply voltage supply terminal 104, the gate voltage of the field effect transistor 131 becomes 0 V that is equal to or lower than Vth1, and thus the signal amplification operation is stopped. .

一方、スイッチ回路１１０において、第２及び第３の電界効果型トランジスタ１１２，１１３は、電源電圧供給端子１０４に電源電圧が印加されないことで、ゲート電圧が、Ｖｈｔ１以下の０Ｖとなるため遮断状態（非動作状態）となる。
また、第１の電界効果型トランジスタ１１１は、ゲートが第１のゲート抵抗器１１４を介して接地されているため０Ｖであるが、ドレイン及びソースは、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースと同電位の約０Ｖとなる。したがって、第１の電界効果型トランジスタ１１１は、ゲートがドレイン及びソースに対してＶｔｈ２以上の電圧となることにより導通状態となる。 On the other hand, in the switch circuit 110, the second and third field effect transistors 112 and 113 are cut off because the gate voltage is 0 V that is equal to or lower than Vht 1 because the power supply voltage is not applied to the power supply voltage supply terminal 104. Non-operating state).
The first field effect transistor 111 is at 0 V because the gate is grounded via the first gate resistor 114, but the drain and source are the second and third field effect transistors 112. , 113 is the same potential as the drains and sources of 113 V. Therefore, the first field-effect transistor 111 becomes conductive when the gate has a voltage higher than Vth2 with respect to the drain and the source.

かかる状態において、第１の信号出力端子１０２には、信号入力端子１０１に接続されたスイッチ回路１１０の入力段から第１の出力段（第２の電界効果型トランジスタ１１２のドレイン）に至る経路が遮断状態のため、信号はほぼ出力されない。
一方、第２の信号出力端子１０３には、信号入力端子１０１から入力された信号の電力から、スイッチ回路１１０の挿入損失分の電力を差し引いた電力の信号が出力されることとなる。ここで、スイッチ回路１１０の挿入損失は、信号入力端子１０１から第２の出力段に至るまで、すなわち、信号入力端子１０１から電界効果型トランジスタ１１３のソースに至るまでに生ずる電力損失である。 In such a state, the first signal output terminal 102 has a path from the input stage of the switch circuit 110 connected to the signal input terminal 101 to the first output stage (the drain of the second field effect transistor 112). Because of the shut-off state, almost no signal is output.
On the other hand, the second signal output terminal 103 outputs a power signal obtained by subtracting the power corresponding to the insertion loss of the switch circuit 110 from the power of the signal input from the signal input terminal 101. Here, the insertion loss of the switch circuit 110 is a power loss that occurs from the signal input terminal 101 to the second output stage, that is, from the signal input terminal 101 to the source of the field effect transistor 113.

減衰回路１４１は、電源オンの場合に、第２の信号出力端子１０３に出力される電力と、電源オフの場合に、第２の信号出力端子１０３に出力される電力とを等しくするよう構成すると好適である。
このように、図１に示された第１の回路構成例においては、第２の信号出力端子１０３に、電源のオン、オフに関わらず一定の信号が出力されるループスルー機能を有した高周波電力分配器１００が１チップに集積回路化されることで、小スペース化、低コスト化が実現されるものとなっている。 When the attenuation circuit 141 is configured to equalize the power output to the second signal output terminal 103 when the power is on and the power output to the second signal output terminal 103 when the power is off. Is preferred.
As described above, in the first circuit configuration example shown in FIG. 1, the second signal output terminal 103 has a loop through function that outputs a constant signal regardless of whether the power is on or off. Since the power distributor 100 is integrated on a single chip, a reduction in space and cost can be realized.

図２には、上述した第１の回路構成例における入力電力と挿入損失の変化量の関係を示す特性線が示されており、以下、同図を参照しつつ、第１の回路構成例の高線形性及び低挿入損失について説明する。
まず、図２において、横軸は、高周波電力分配回路１００の入力電力を、縦軸は、高周波電力分配回路１００の挿入損失の変化量を、それぞれ示している。
同図によれば、入力された信号は約＋７ｄＢｍまでは挿入損失が変化すること無く伝達されており、ケーブルテレビジョン放送波の入力電力の合成である−１０ｄＢｍにおいて、従来と異なり、十分な線形性を有していることが確認できる。そして、このときの挿入損失は約０．４Ｖと低い値が確保されている。
このように、第１の回路構成例においては、電源オフにおけるループスルー機能を確保しつつ、低歪みのための高線形機能及び低挿入損失が実現できるものとなっている。 FIG. 2 shows a characteristic line indicating the relationship between the input power and the amount of change in insertion loss in the first circuit configuration example described above. Hereinafter, the first circuit configuration example will be described with reference to FIG. High linearity and low insertion loss will be described.
First, in FIG. 2, the horizontal axis represents the input power of the high-frequency power distribution circuit 100, and the vertical axis represents the amount of change in insertion loss of the high-frequency power distribution circuit 100.
According to the figure, the input signal is transmitted up to about +7 dBm without changing the insertion loss, and at −10 dBm, which is a combination of the input power of cable television broadcast waves, unlike the conventional case, the linearity is sufficiently linear. Can be confirmed. The insertion loss at this time is as low as about 0.4V.
As described above, in the first circuit configuration example, a high linear function and low insertion loss for low distortion can be realized while ensuring a loop-through function when the power is turned off.

次に、第２の回路構成例について、図３を参照しつつ説明する。
なお、図１に示された第１の回路構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例における高周波電力分配器１００Ａは、第１の増幅器１３０と、第２の増幅器２２０と、スイッチ回路１１０と、信号分配回路１４０とに大別されて構成され、１チップに集積回路化されたものとなっている。
この第２の回路構成例は、第１及び第２の増幅器１３０，２３０を有する点と、スイッチ回路１１０の出力段と第１及び第２の増幅器１３０，２３０の入力段との間に信号分配器１４０が設けられた点が、第１の回路構成例と異なっている。 Next, a second circuit configuration example will be described with reference to FIG.
The same components as those in the first circuit configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof is omitted, and different points are mainly described below.
The high frequency power distributor 100A in the second circuit configuration example is roughly divided into a first amplifier 130, a second amplifier 220, a switch circuit 110, and a signal distribution circuit 140, and is configured on one chip. It is an integrated circuit.
In this second circuit configuration example, signal distribution is performed between the point having the first and second amplifiers 130 and 230, and the output stage of the switch circuit 110 and the input stage of the first and second amplifiers 130 and 230. The difference from the first circuit configuration example is that the device 140 is provided.

以下、具体的に説明すれば、まず、第１の増幅器１３０と第２の増幅器２３０は、基本的に同一の構成を有してなるもので、その構成、動作は、基本的に先に図１で説明した通りである。
第２の増幅器２３０の回路構成について説明すれば、エンハンスメント型の電界効果型トランジスタ２３１のゲートは、ＤＣカット用入力コンデンサ２３５を介して信号分配回路１４０の第２の出力段に接続される一方、ドレインは、電源電圧供給端子２０５を介して電源用チョークコイル２５２の一端が接続され、この電源用チョークコイル２５２の他端には、外部から直流電源電圧が印加されるようになっており、ソースは、グランドに接続されたものとなっている。 Specifically, first, the first amplifier 130 and the second amplifier 230 basically have the same configuration, and the configuration and operation thereof are basically the same as those described above. As described in 1.
The circuit configuration of the second amplifier 230 will be described. The gate of the enhancement type field effect transistor 231 is connected to the second output stage of the signal distribution circuit 140 via the DC cut input capacitor 235. drain, one end of the power choke coil 252 is connected via a power supply voltage supply terminal 205, the other end of the power choke coil 252, are adapted to the DC power source voltage is applied from an external source Is connected to the ground.

また、電界効果型トランジスタ２３１のゲートとソースとの間には、バイアス回路２３２が接続されて設けられている。
さらに、電界効果型トランジスタ２３１のソースは、減衰回路１４１の入力段に接続されると共に、電源印加用抵抗器１１７を介して、第２及び第３のゲート抵抗器１１５，１１６の相互の接続点に接続されたものとなっている。 A bias circuit 232 is connected between the gate and the source of the field effect transistor 231.
Further, the source of the field effect transistor 231 is connected to the input stage of the attenuation circuit 141 and is connected to the mutual connection point of the second and third gate resistors 115 and 116 via the power supply resistor 117. Is connected to.

次に、かかる構成における動作について説明すれば、この第２の回路構成例にあっては、信号分配回路１４０で２分配された高周波信号が、増幅回路１３０，２３０により増幅される点を除けば、基本的な動作は、第１の回路構成例と同様であるので、ここでの再度の詳細な説明は省略する。
この第２の回路構成例も、電源オフにおけるループスルー機能を維持しつつ、低歪のための高線形性及び低挿入損失が実現できる点は、第１の回路構成例と同様である。 Next, the operation in this configuration will be described. In this second circuit configuration example, except that the high-frequency signal distributed in two by the signal distribution circuit 140 is amplified by the amplifier circuits 130 and 230. Since the basic operation is the same as that of the first circuit configuration example, detailed description thereof is omitted here.
This second circuit configuration example is similar to the first circuit configuration example in that high linearity and low insertion loss for low distortion can be realized while maintaining a loop-through function when the power is turned off.

なお、本発明は、上述した第１及び第２の回路構成例に限定される必要はなく、例えば、集積回路化された高周波電力分配器１００，１００Ａの一部を半導体集積回路の外部に構成しても良く、また、高周波電力分配器１００，１００Ａの出力を３つ以上として好適である。 The present invention need not be limited to the above-described first and second circuit configuration examples. For example, a part of the integrated high-frequency power distributor 100, 100A is configured outside the semiconductor integrated circuit. Alternatively, it is preferable that the outputs of the high-frequency power distributors 100 and 100A be three or more.

電源オフにおけるループスルー機能を維持しつつ、高線形性及び低挿入損失が所望される高周波電力分配器に適用できる。 The present invention can be applied to a high-frequency power distributor in which high linearity and low insertion loss are desired while maintaining a loop-through function when the power is turned off.

１１０…スイッチ回路
１１１…第１の電界効果型トランジスタ
１１２…第２の電界効果型トランジスタ
１１３…第３の電界効果型トランジスタ
１３０…増幅回路
１４０…信号分配回路
１４１…減衰回路 110 ... switch circuit 111 ... first field effect transistor 112 ... second field effect transistor 113 ... third field effect transistor 130 ... amplifier circuit 140 ... signal distribution circuit 141 ... attenuation circuit

Claims

An amplifier circuit configured to be capable of amplifying a high-frequency signal, a switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and a high-frequency signal output from the amplifier circuit can be equally distributed to two. A signal distribution circuit configured,
The amplifier circuit has a field effect transistor for amplifying a high-frequency signal. The field-effect transistor for amplifying the high-frequency signal can have a power supply voltage applied to its drain and a bias circuit on its gate. The power supply voltage can be applied via
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output A stage is connected to an input stage of the amplifier circuit, an output stage of the amplifier circuit is connected to an input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, and one of the two high-frequency signals distributed to the first output stage is supplied to the second output stage. The other of the high-frequency signals distributed to each can be output,
The second output stage of the signal distribution circuit is connected to a second input stage of the switch circuit, and the switch circuit receives a high-frequency signal input to the second input stage as the second output stage. A high-frequency signal distributor configured to be capable of outputting to
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Is connected to one end of a power supply resistor, and the other end of the power supply resistor is connected to the drain of a field effect transistor for amplifying a high-frequency signal in the amplifier circuit. And the second field effect transistor can apply the power supply voltage applied to the drain of the field effect transistor for amplifying the high frequency signal of the amplifier circuit via the power supply resistor.
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors and the field effect transistor for amplifying the high frequency signal of the amplifier circuit, an enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited. And
When a power supply voltage is applied, the high frequency signal input to the first input stage of the switch circuit is externally output from the first output stage of the signal distribution circuit and the second output stage of the switch circuit, respectively. On the other hand, when the power supply voltage application is cut off and the voltage at the voltage application end of the power supply application resistor is zero potential and open potential, the first input stage of the switch circuit is enabled. The high-frequency signal input to is configured to be output to the outside from the second output stage of the switch circuit,
The presence or absence of an amplification operation of the amplifier circuit and the switching between the conduction state and the cutoff state of the switch circuit can be switched according to the application state of the power supply voltage of the amplifier circuit,
A high-frequency power distributor, wherein the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.

The first and second amplifier circuits configured to be capable of amplifying a high-frequency signal, the switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and the high-frequency signal output from the switch circuit are equal to each other. A signal distribution circuit configured to be distributable,
Each of the first and second amplifier circuits has a field effect transistor for amplifying a high-frequency signal, and each of the field-effect transistors for amplifying a high-frequency signal can have a power supply voltage applied to its drain. The power supply voltage can be applied to the gate via a bias circuit,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output The stage is connected to the input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, the input stage of the first amplifier circuit is in the first output stage, and the second amplification stage is in the second output stage. The input stages of the circuit are connected to each other,
The output stage of the second amplifier is connected to a second input stage of the switch circuit, and the switch circuit can output a high-frequency signal input to the second input stage to the second output stage. A high-frequency signal distributor configured as follows:
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. The power supply voltage applied to the drain of the field effect transistor for amplifying the high-frequency signal of the first and second amplifier circuits via a power supply resistor can be applied,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
The second and third field-effect transistors and the field-effect transistors for amplifying the high-frequency signals of the first and second amplifier circuits have a drain and a source when the gate and the source are short-circuited. An enhancement type that blocks the gap is used,
When a power supply voltage is applied, a high-frequency signal input to the first input stage of the switch circuit is output to the outside from the output stage of the first amplifier circuit and the second output stage of the switch circuit, respectively. On the other hand, when the application of the power supply voltage is cut off and the voltage at the voltage application side end of the power supply application resistor is a zero potential and an open potential, the first input stage of the switch circuit is connected. The input high-frequency signal is configured to be output to the outside from the second output stage of the switch circuit,
The presence or absence of an amplification operation of the first and second amplifier circuits and the switching between the conduction state and the cutoff state of the switch circuit can be switched according to the application state of the power supply voltage of the amplification circuit,
A high-frequency power distributor, wherein the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.