JP6216202B2 - Isolated switching power supply - Google Patents

Isolated switching power supply Download PDF

Info

Publication number
JP6216202B2
JP6216202B2 JP2013211279A JP2013211279A JP6216202B2 JP 6216202 B2 JP6216202 B2 JP 6216202B2 JP 2013211279 A JP2013211279 A JP 2013211279A JP 2013211279 A JP2013211279 A JP 2013211279A JP 6216202 B2 JP6216202 B2 JP 6216202B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
hold
switching power
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013211279A
Other languages
Japanese (ja)
Other versions
JP2015076962A (en
Inventor
智 名手
智 名手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013211279A priority Critical patent/JP6216202B2/en
Priority to US14/506,763 priority patent/US9590511B2/en
Publication of JP2015076962A publication Critical patent/JP2015076962A/en
Priority to US15/347,952 priority patent/US10014785B2/en
Application granted granted Critical
Publication of JP6216202B2 publication Critical patent/JP6216202B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、絶縁型スイッチング電源装置に関する。   The present invention relates to an insulating switching power supply device.

従来より、一次回路系と二次回路系との間を絶縁しつつ入力電圧から所望の出力電圧を生成する絶縁型スイッチング電源装置が種々の電気機器に利用されている。   2. Description of the Related Art Conventionally, an insulating switching power supply device that generates a desired output voltage from an input voltage while insulating between a primary circuit system and a secondary circuit system has been used in various electrical devices.

なお、上記に関連する先行技術の一例としては、特許文献1を挙げることができる。   As an example of the prior art related to the above, Patent Document 1 can be cited.

特開2013−62947号公報JP 2013-62947 A

一般に、絶縁型スイッチング電源装置は、フォトカプラを用いて出力帰還制御を行う構成とされている。しかしながら、フォトカプラを用いる従来構成では、部品点数の増加に伴う長期信頼性の低下やコストアップが課題となっていた。   In general, an insulating switching power supply apparatus is configured to perform output feedback control using a photocoupler. However, in the conventional configuration using a photocoupler, reduction in long-term reliability and increase in cost due to an increase in the number of parts have been problems.

また、従来より、フォトカプラを用いずにトランスの補助巻線または一次巻線を用いて出力帰還制御を行う絶縁型スイッチング電源装置も提案されている。しかしながら、補助巻線または一次巻線を用いる従来構成では、出力帰還制御の精度に関してさらなる改善の余地があった。   Conventionally, there has also been proposed an insulating switching power supply apparatus that performs output feedback control using an auxiliary winding or primary winding of a transformer without using a photocoupler. However, the conventional configuration using the auxiliary winding or the primary winding has room for further improvement with respect to the accuracy of the output feedback control.

本発明は、本願の発明者により見出された上記の問題点に鑑み、高精度の出力帰還制御を行うことのできる絶縁型スイッチング電源装置を提供することを目的とする。   The present invention has been made in view of the above-described problems found by the inventor of the present application, and an object thereof is to provide an isolated switching power supply device capable of performing high-precision output feedback control.

本発明に係る絶縁型スイッチング電源装置は、トランスの補助巻線または一次巻線を用いて生成された帰還電圧をサンプル/ホールドして保持電圧を生成するサンプル/ホールド回路と、前記保持電圧に応じて前記一次巻線に流れる一次電流を制御する一次電流制御回路と、を有し、前記サンプル/ホールド回路は、前記一次電流がオフされてから前記帰還電圧が閾値電圧を下回るまでの帰還電圧維持期間を計測し、その計測結果に基づいて前記帰還電圧維持期間の終端近傍で前記帰還電圧のサンプル/ホールドを行う構成(第1の構成)とされている。   An insulated switching power supply device according to the present invention includes a sample / hold circuit that samples / holds a feedback voltage generated by using an auxiliary winding or a primary winding of a transformer to generate a holding voltage, and according to the holding voltage. A primary current control circuit for controlling a primary current flowing through the primary winding, and the sample / hold circuit maintains a feedback voltage until the feedback voltage falls below a threshold voltage after the primary current is turned off. The period is measured, and the feedback voltage is sampled / held near the end of the feedback voltage maintaining period based on the measurement result (first structure).

なお、上記第1の構成から成る絶縁型スイッチング電源装置において、前記サンプル/ホールド回路は、前記帰還電圧のサンプル/ホールドを複数回繰り返して各ホールド値を比較し、その比較結果に基づいていずれか一つのホールド値を前記保持電圧として選択する構成(第2の構成)にするとよい。   In the isolated switching power supply device having the first configuration, the sample / hold circuit repeats sampling / holding of the feedback voltage a plurality of times to compare each hold value, and based on the comparison result, It is preferable to adopt a configuration (second configuration) in which one hold value is selected as the holding voltage.

また、上記第2の構成から成る絶縁型スイッチング電源装置において、前記サンプル/ホールド回路は、隣接するホールド値同士の差分値が閾値下げ幅よりも大きいか否かを検出し、その検出結果に基づいて前記帰還電圧が急峻に低下し始める直前のホールド値を前記保持電圧として選択する構成(第3の構成)にするとよい。   Further, in the isolated switching power supply device having the second configuration, the sample / hold circuit detects whether or not a difference value between adjacent hold values is larger than a threshold reduction width, and based on the detection result. Thus, it is preferable to adopt a configuration (third configuration) in which the hold value immediately before the feedback voltage starts to drop sharply is selected as the hold voltage.

また、上記第3の構成から成る絶縁型スイッチング電源装置において、前記サンプル/ホールド回路は、隣接するホールド値同士の差分値がいずれも閾値下げ幅よりも小さいとき、最後のホールド値を前記保持電圧として選択する構成(第4の構成)にするとよい。   Further, in the isolated switching power supply device having the third configuration, the sample / hold circuit determines that the last hold value is the holding voltage when the difference value between adjacent hold values is smaller than the threshold reduction width. It is good to make it the structure (4th structure) selected as.

また、上記第1〜第4いずれかの構成から成る絶縁型スイッチング電源装置において、前記一次電流制御回路は、前記保持電圧と第1基準電圧との差分に応じた誤差電圧を生成するエラーアンプと、前記一次電流に応じた検出電圧を生成する検出電圧生成部と、前記誤差電圧と前記検出電圧を比較して第1比較信号を生成する第1コンパレータと、前記第1比較信号に応じてオフ信号にパルスを生成するコントローラと、所定周波数でオン信号にパルスを生成するオシレータと、前記オン信号と前記オフ信号に応じて出力制御信号を生成するフリップフロップと、前記出力制御信号に応じて前記一次電流をオン/オフする出力スイッチと、を含む構成(第5の構成)にするとよい。   In the isolated switching power supply device having any one of the first to fourth configurations, the primary current control circuit includes an error amplifier that generates an error voltage according to a difference between the holding voltage and the first reference voltage. A detection voltage generation unit that generates a detection voltage according to the primary current, a first comparator that compares the error voltage with the detection voltage to generate a first comparison signal, and is turned off according to the first comparison signal A controller for generating a pulse for a signal, an oscillator for generating a pulse for an on signal at a predetermined frequency, a flip-flop for generating an output control signal in response to the on signal and the off signal, and the in response to the output control signal A configuration (a fifth configuration) including an output switch for turning on / off the primary current is preferable.

また、上記第5の構成から成る絶縁型スイッチング電源装置において、前記一次電流制御回路は、前記検出電圧と第2基準電圧とを比較して第2比較信号を生成する第2コンパレータをさらに含み、前記コントローラは、前記一次電流が上限値に達しているか否かに応じて前記第1比較信号に応じた定電圧制御と前記第2比較信号に応じた定電流制御のいずれか一方を行う構成(第6の構成)にするとよい。   Further, in the isolated switching power supply device having the fifth configuration, the primary current control circuit further includes a second comparator that compares the detection voltage with a second reference voltage to generate a second comparison signal, The controller is configured to perform one of constant voltage control according to the first comparison signal and constant current control according to the second comparison signal depending on whether or not the primary current has reached an upper limit value ( A sixth configuration) may be used.

また、上記第5または第6の構成から成る絶縁型スイッチング電源装置において、前記検出電圧生成部は、前記出力スイッチがオンされてから所定のマスク期間に亘って前記検出電圧をゼロ値に固定するマスク処理部を含む構成(第7の構成)にするとよい。   Further, in the isolated switching power supply device having the fifth or sixth configuration, the detection voltage generation unit fixes the detection voltage to a zero value over a predetermined mask period after the output switch is turned on. A configuration including a mask processing unit (seventh configuration) is preferable.

また、上記第1〜第7いずれかの構成から成る絶縁型スイッチング電源装置は、一次巻線に入力電圧が印加されるトランスと、前記トランスの二次巻線に生じる誘起電圧から出力電圧を生成する整流平滑部と、前記トランスの補助巻線または一次巻線に生じる誘起電圧から前記帰還電圧を生成する帰還電圧生成部と、をさらに有する構成(第8の構成)にするとよい。   The isolated switching power supply device having any one of the first to seventh configurations generates an output voltage from a transformer in which an input voltage is applied to the primary winding and an induced voltage generated in the secondary winding of the transformer. And a rectifying / smoothing unit for generating a feedback voltage from the induced voltage generated in the auxiliary winding or the primary winding of the transformer.

また、上記第8の構成から成る絶縁型スイッチング電源装置は、交流電圧から前記入力電圧を生成するAC/DC変換部をさらに有する構成(第9の構成)にするとよい。   Further, the insulated switching power supply device having the eighth configuration may have a configuration (9th configuration) further including an AC / DC conversion unit that generates the input voltage from an AC voltage.

また、本発明に係るACアダプタは、上記第9の構成から成る絶縁型スイッチング電源装置を有する構成(第10の構成)とされている。   Moreover, the AC adapter according to the present invention has a configuration (tenth configuration) including the insulating switching power supply device having the ninth configuration.

また、本発明に係る電子機器は、上記第1〜第9いずれかの構成から成る絶縁型スイッチング電源装置と、前記絶縁型スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、を有する構成(第11の構成)とされている。   According to another aspect of the invention, there is provided an electronic apparatus comprising: the insulated switching power supply device having any one of the first to ninth configurations; and a load that operates upon receiving an output voltage from the insulated switching power supply device. The configuration is an eleventh configuration.

本発明によれば、高精度の出力帰還制御を行うことのできる絶縁型スイッチング電源装置を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the insulation type switching power supply device which can perform highly accurate output feedback control.

絶縁型スイッチング電源装置の全体構成を示す図The figure which shows the whole constitution of the insulation type switching power supply device スイッチング制御動作の一例を示すタイミングチャートTiming chart showing an example of switching control operation 定電圧制御と定電流制御との切替動作を説明するための図Diagram for explaining switching operation between constant voltage control and constant current control サンプル/ホールド回路の一構成例を示す図The figure which shows one structural example of a sample / hold circuit サンプル/ホールド動作の一例を示すタイミングチャートTiming chart showing an example of sample / hold operation ホールド値選択動作の一例を示す図The figure which shows an example of hold value selection operation 別手法のサンプル/ホールド動作を示す図Diagram showing another method of sample / hold operation 絶縁型スイッチング電源装置を備えたACアダプタの一構成例を示す図The figure which shows the example of 1 structure of AC adapter provided with the insulation type switching power supply device 絶縁型スイッチング電源装置を備えた電子機器の一構成例を示す図The figure which shows one structural example of the electronic device provided with the insulation type switching power supply device

<全体構成>
図1は、絶縁型スイッチング電源装置の全体構成を示すブロック図である。本構成例の絶縁型スイッチング電源装置1は、一次回路系1p(GND1系)と二次回路系1s(GND2系)との間を電気的に絶縁しつつ、商用交流電源PWから供給される交流電圧Vacを直流の出力電圧Voに変換して負荷Zに供給するAC/DCコンバータであり、トランス10と、半導体装置20と、AC/DC変換部30と、電源電圧生成部40と、帰還電圧生成部50と、整流平滑部60と、を有する。
<Overall configuration>
FIG. 1 is a block diagram showing an overall configuration of an insulated switching power supply device. The insulation type switching power supply device 1 of the present configuration example is an AC supplied from a commercial AC power supply PW while electrically insulating the primary circuit system 1p (GND1 system) and the secondary circuit system 1s (GND2 system). An AC / DC converter that converts the voltage Vac into a DC output voltage Vo and supplies it to the load Z. The transformer 10, the semiconductor device 20, the AC / DC converter 30, the power supply voltage generator 40, and the feedback voltage The generator 50 and the rectifying / smoothing unit 60 are included.

トランス10は、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ互いに逆極性で電磁結合された一次巻線11(巻数Np)と二次巻線12(巻数Ns)を含む。一次巻線11の第1端は、入力電圧Viの印加端に接続されている。一次巻線11の第2端は、半導体装置20を介して一次回路系1pの接地端GND1に接続されている。二次巻線12の第1端は、整流平滑部60を介して出力電圧Voの印加端(負荷Zの電源入力端)に接続されている。二次巻線12の第2端は、二次回路系1sの接地端GND2に接続されている。なお、巻数Np及びNsについては、所望の出力電圧Voが得られるように任意に調整すればよい。例えば、巻数Npが多いほど又は巻数Nsが少ないほど出力電圧Voは低くなり、逆に、巻数Npが少ないほど又は巻数Nsが多いほど出力電圧Voは高くなる。また、トランス10は、一次巻線11及び二次巻線12に加えて補助巻線13を含む。補助巻線13は、電源電圧Vccや帰還電圧Vfbを生成する際に利用される。   The transformer 10 includes a primary winding 11 (number of turns Np) and a secondary winding 12 (number of turns Ns) which are electromagnetically coupled with opposite polarities while being electrically insulated between the primary circuit system 1p and the secondary circuit system 1s. including. The first end of the primary winding 11 is connected to the application end of the input voltage Vi. The second end of the primary winding 11 is connected to the ground end GND1 of the primary circuit system 1p through the semiconductor device 20. The first end of the secondary winding 12 is connected to the application end of the output voltage Vo (the power supply input end of the load Z) via the rectifying and smoothing unit 60. The second end of the secondary winding 12 is connected to the ground terminal GND2 of the secondary circuit system 1s. Note that the turns Np and Ns may be arbitrarily adjusted so that a desired output voltage Vo is obtained. For example, the output voltage Vo decreases as the number of turns Np increases or the number of turns Ns decreases. Conversely, the output voltage Vo increases as the number of turns Np decreases or the number of turns Ns increases. The transformer 10 includes an auxiliary winding 13 in addition to the primary winding 11 and the secondary winding 12. The auxiliary winding 13 is used when generating the power supply voltage Vcc and the feedback voltage Vfb.

半導体装置20は、トランス10の駆動主体となるスイッチング制御ICであり、その内部には、サンプル/ホールド回路21と一次電流制御回路22が集積化されている。   The semiconductor device 20 is a switching control IC that is a driving body of the transformer 10. A sample / hold circuit 21 and a primary current control circuit 22 are integrated therein.

サンプル/ホールド回路21は、帰還電圧Vfbをサンプル/ホールドして保持電圧Vaを生成する。サンプル/ホールド回路21の構成や動作については、後ほど詳述する。   The sample / hold circuit 21 samples / holds the feedback voltage Vfb to generate a holding voltage Va. The configuration and operation of the sample / hold circuit 21 will be described in detail later.

一次電流制御回路22は、基本的に、サンプル/ホールド回路21で生成される保持電圧Vaに応じて、一次巻線11に流れる一次電流Ipを制御する。一次電流制御回路22は、エラーアンプ221と、コンパレータ222及び223と、コントローラ224と、オシレータ225と、RSフリップフロップ226と、出力スイッチ227と、検出電圧生成部228と、を含む。   The primary current control circuit 22 basically controls the primary current Ip flowing through the primary winding 11 according to the holding voltage Va generated by the sample / hold circuit 21. The primary current control circuit 22 includes an error amplifier 221, comparators 222 and 223, a controller 224, an oscillator 225, an RS flip-flop 226, an output switch 227, and a detection voltage generation unit 228.

エラーアンプ221は、反転入力端(−)に印加される保持電圧Vaと、非反転入力端(+)に印加される基準電圧Vref1との差分に応じた誤差電圧Vbを生成する。より具体的に述べると、エラーアンプ221は、保持電圧Vaが基準電圧Vref1よりも高いときには誤差電圧Vbを引き下げ、保持電圧Vaが基準電圧Vref1よりも低いときには誤差電圧Vbを引き上げる。   The error amplifier 221 generates an error voltage Vb corresponding to the difference between the holding voltage Va applied to the inverting input terminal (−) and the reference voltage Vref1 applied to the non-inverting input terminal (+). More specifically, the error amplifier 221 reduces the error voltage Vb when the holding voltage Va is higher than the reference voltage Vref1, and increases the error voltage Vb when the holding voltage Va is lower than the reference voltage Vref1.

コンパレータ222は、反転入力端(−)に印加される誤差電圧Vbと、非反転入力端(+)に印加される検出電圧Vdを比較して比較信号Saを生成する。比較信号Saは、検出電圧Vdが誤差電圧Vbよりも高いときにハイレベルとなり、検出電圧Vdが誤差電圧Vbよりも低いときにローレベルとなる。   The comparator 222 compares the error voltage Vb applied to the inverting input terminal (−) and the detection voltage Vd applied to the non-inverting input terminal (+) to generate a comparison signal Sa. The comparison signal Sa is at a high level when the detection voltage Vd is higher than the error voltage Vb, and is at a low level when the detection voltage Vd is lower than the error voltage Vb.

コンパレータ223は、反転入力端(−)に印加される基準電圧Vref2と、非反転入力端(+)に印加される検出電圧Vdを比較して比較信号Sbを生成する。比較信号Sbは、検出電圧Vdが基準電圧Vref2よりも高いときにハイレベルとなり、検出電圧Vdが基準電圧Vref2よりも低いときにローレベルとなる。   The comparator 223 compares the reference voltage Vref2 applied to the inverting input terminal (−) and the detection voltage Vd applied to the non-inverting input terminal (+) to generate a comparison signal Sb. The comparison signal Sb is at a high level when the detection voltage Vd is higher than the reference voltage Vref2, and is at a low level when the detection voltage Vd is lower than the reference voltage Vref2.

コントローラ224は、比較信号Sa及びSbに応じてオフ信号S2にパルスを生成する。より具体的に述べると、コントローラ224は、比較信号Sa及びSbの立上りエッジを検出してオフ信号S2にパルスを生成する。   The controller 224 generates a pulse in the off signal S2 according to the comparison signals Sa and Sb. More specifically, the controller 224 detects a rising edge of the comparison signals Sa and Sb and generates a pulse in the off signal S2.

オシレータ225は、所定周波数でオン信号S1にパルスを生成する。   The oscillator 225 generates a pulse in the ON signal S1 at a predetermined frequency.

RSフリップフロップ226は、セット端(S)に入力されるオン信号S1と、リセット端(R)に入力されるオフ信号S2に応じて、ゲート信号G1(出力制御信号に相当)を生成する。より具体的に述べると、RSフリップフロップ226は、オン信号S1の立上りエッジでゲート信号G1をハイレベルにセットし、オフ信号S2の立上りエッジでゲート信号G1をローレベルにリセットする。   The RS flip-flop 226 generates a gate signal G1 (corresponding to an output control signal) in response to an ON signal S1 input to the set end (S) and an OFF signal S2 input to the reset end (R). More specifically, the RS flip-flop 226 sets the gate signal G1 to the high level at the rising edge of the on signal S1, and resets the gate signal G1 to the low level at the rising edge of the off signal S2.

出力スイッチ227は、入力電圧Viの印加端から一次巻線11を介して接地端GND1に至る電流経路をゲート信号G1に応じて導通/遮断することにより、一次巻線11に流れる一次電流Ipをオン/オフするスイッチ素子である。本構成例では、出力スイッチ227として、Nチャネル型MOS[metal oxide semiconductor]電界効果トランジスタが用いられている。接続関係について述べると、出力スイッチ227のドレインは、一次巻線11の第2端に接続されている。出力スイッチ227のソースとバックゲートは、いずれも検出電圧生成部228を介して接地端GND1に接続されている。出力スイッチ227のゲートは、ゲート信号G1の印加端に接続されている。出力スイッチ227は、ゲート信号G1がハイレベルであるときにオンとなり、ゲート信号G1がローレベルであるときにオフとなる。   The output switch 227 conducts / cuts off the current path from the application end of the input voltage Vi to the ground end GND1 via the primary winding 11 in accordance with the gate signal G1, so that the primary current Ip flowing through the primary winding 11 is reduced. This is a switch element that is turned on / off. In this configuration example, an N-channel MOS (metal oxide semiconductor) field effect transistor is used as the output switch 227. Describing the connection relationship, the drain of the output switch 227 is connected to the second end of the primary winding 11. The source and back gate of the output switch 227 are both connected to the ground terminal GND1 via the detection voltage generation unit 228. The gate of the output switch 227 is connected to the application terminal of the gate signal G1. The output switch 227 is turned on when the gate signal G1 is at a high level, and turned off when the gate signal G1 is at a low level.

検出電圧生成部228は、センス抵抗228aとマスク処理部228とを含み、一次電流Ipに応じた検出電圧Vdを生成する。センス抵抗228aは、出力スイッチ227と接地端GND1との間に接続されており、一次電流Ipに応じたセンス電圧Vcを生成する。マスク処理部228bは、センス電圧Vcに所定のマスク処理を施して検出電圧Vdを生成する。より具体的に述べると、マスク処理部228bは、出力スイッチ227がオンされてから所定のマスク期間(図2の時刻t11〜t12を参照)に亘って検出電圧Vdをゼロ値に固定する。このような構成とすることにより、出力スイッチ227のオン時に生じるセンス電圧Vcのリンギングノイズの影響を受けずに済むので、スイッチング制御動作の安定性を高めることが可能となる。   The detection voltage generation unit 228 includes a sense resistor 228a and a mask processing unit 228, and generates a detection voltage Vd corresponding to the primary current Ip. The sense resistor 228a is connected between the output switch 227 and the ground terminal GND1, and generates a sense voltage Vc corresponding to the primary current Ip. The mask processing unit 228b performs a predetermined mask process on the sense voltage Vc to generate the detection voltage Vd. More specifically, the mask processing unit 228b fixes the detection voltage Vd to a zero value for a predetermined mask period (see times t11 to t12 in FIG. 2) after the output switch 227 is turned on. With such a configuration, it is not necessary to be affected by ringing noise of the sense voltage Vc generated when the output switch 227 is turned on, so that the stability of the switching control operation can be improved.

AC/DC変換部30は、フィルタ31と、ダイオードブリッジ32と、キャパシタ33及び34とを含み、交流電圧Vacから直流の入力電圧Vinを生成する。フィルタ31は、交流電圧Vacからノイズやサージを除去する。ダイオードブリッジ32は、交流電圧Vacを全波整流して入力電圧Vinを生成する。キャパシタ33は、交流電圧Vacの高調波ノイズを除去する。キャパシタ34は、入力電圧Vinを平滑化する。なお、AC/DC変換部30には、フューズなどの保護素子を含めてもよい。   The AC / DC converter 30 includes a filter 31, a diode bridge 32, and capacitors 33 and 34, and generates a DC input voltage Vin from the AC voltage Vac. The filter 31 removes noise and surge from the AC voltage Vac. The diode bridge 32 generates an input voltage Vin by full-wave rectifying the AC voltage Vac. Capacitor 33 removes harmonic noise of AC voltage Vac. The capacitor 34 smoothes the input voltage Vin. The AC / DC converter 30 may include a protective element such as a fuse.

電源電圧生成部40は、ダイオード41とキャパシタ42を含む整流平滑回路であり、補助巻線13の誘起電圧Vauxから半導体装置10の電源電圧Vccを生成する。一次巻線11と補助巻線13との巻線比については、半導体装置20の動作に必要な電源電圧Vccを鑑みて適宜設定すればよい。   The power supply voltage generation unit 40 is a rectifying / smoothing circuit including a diode 41 and a capacitor 42, and generates the power supply voltage Vcc of the semiconductor device 10 from the induced voltage Vaux of the auxiliary winding 13. The winding ratio between the primary winding 11 and the auxiliary winding 13 may be appropriately set in view of the power supply voltage Vcc necessary for the operation of the semiconductor device 20.

帰還電圧生成部50は、誘起電圧Vauxの印加端と接地端GND1との間に直列接続された抵抗51及び52を含み、誘起電圧Vauxを分圧することによって帰還電圧Vfbを生成する。出力電圧Voが高いほど誘起電圧Vauxは高くなり、延いては、帰還電圧Vfbも高くなる。逆に、出力電圧Voが低いほど誘起電圧電圧Vauxは低くなり、延いては、帰還電圧Vfbも低くなる。このように、帰還電圧Vfbは、出力電圧Voに応じて変動する。従って、補助巻線13の誘起電圧Vauxから帰還電圧Vfbを生成すれば、フォトカプラを用いずに出力帰還制御を行うことができる。なお、帰還電圧生成部50は、一次巻線11と出力スイッチ227との接続ノードに現れるスイッチ電圧Vswから帰還電圧Vfbを生成する構成としても構わない。   The feedback voltage generator 50 includes resistors 51 and 52 connected in series between the application terminal of the induced voltage Vaux and the ground terminal GND1, and generates the feedback voltage Vfb by dividing the induced voltage Vaux. The higher the output voltage Vo, the higher the induced voltage Vaux, and the higher the feedback voltage Vfb. Conversely, the lower the output voltage Vo, the lower the induced voltage Vaux, and the lower the feedback voltage Vfb. Thus, the feedback voltage Vfb varies according to the output voltage Vo. Therefore, if the feedback voltage Vfb is generated from the induced voltage Vaux of the auxiliary winding 13, output feedback control can be performed without using a photocoupler. The feedback voltage generation unit 50 may be configured to generate the feedback voltage Vfb from the switch voltage Vsw appearing at the connection node between the primary winding 11 and the output switch 227.

整流平滑部60は、整流用のダイオード61と平滑用のキャパシタ62を含み、二次巻線12に生じる誘起電圧を整流及び平滑して出力電圧Voを生成する。接続関係について述べると、ダイオード61のアノードは、二次巻線12の第1端に接続されている。ダイオード61のカソードとキャパシタ62の第1端は、いずれも出力電圧Voの印加端に接続されている。キャパシタ62の第2端は、接地端GND2に接続されている。   The rectifying / smoothing unit 60 includes a rectifying diode 61 and a smoothing capacitor 62, and rectifies and smoothes the induced voltage generated in the secondary winding 12 to generate the output voltage Vo. The connection relationship will be described. The anode of the diode 61 is connected to the first end of the secondary winding 12. Both the cathode of the diode 61 and the first terminal of the capacitor 62 are connected to the application terminal of the output voltage Vo. A second terminal of the capacitor 62 is connected to the ground terminal GND2.

<スイッチング制御動作>
図2は、スイッチング制御動作の一例を示すタイミングチャートであり、上から順に、オン信号S1、オフ信号S2、ゲート信号G1、センス電圧Vc(一次電流Ip)、検出電圧Vd、及び、比較信号Saが描写されている。
<Switching control operation>
FIG. 2 is a timing chart showing an example of the switching control operation. In order from the top, the ON signal S1, the OFF signal S2, the gate signal G1, the sense voltage Vc (primary current Ip), the detection voltage Vd, and the comparison signal Sa. Is depicted.

時刻t11において、オン信号S1にパルスが生成されると、ゲート信号G1がハイレベルにセットされ、出力スイッチ227がオンとなる。出力スイッチ227のオン期間中には、入力電圧Viの印加端から一次巻線11及び出力スイッチ227を介して接地端GND1に向けた一次電流Ipが流れるので、一次巻線11に電気エネルギが蓄えられる。   When a pulse is generated in the on signal S1 at time t11, the gate signal G1 is set to a high level, and the output switch 227 is turned on. During the ON period of the output switch 227, since the primary current Ip flows from the application terminal of the input voltage Vi to the ground terminal GND1 via the primary winding 11 and the output switch 227, electric energy is stored in the primary winding 11. It is done.

なお、先にも述べた通り、出力スイッチ227がオンされてから所定のマスク期間(時刻t11〜t12)に亘って検出電圧Vdはゼロ値に固定され、センス電圧Vcのリンギングノイズがマスクされる。   As described above, the detection voltage Vd is fixed to a zero value for a predetermined mask period (time t11 to t12) after the output switch 227 is turned on, and ringing noise of the sense voltage Vc is masked. .

その後、時刻t13において、検出電圧Vdが誤差電圧Vbよりも高くなり、比較信号Saがハイレベルに立ち上げられると、時刻t14において、オフ信号S2にパルスが生成される。その結果、ゲート信号G1がローレベルにリセットされ、出力スイッチ227がオフとなる。出力スイッチ227のオフ期間中には、一次巻線11と電磁結合された二次巻線12に誘起電圧が発生し、二次巻線12からダイオード61を介して接地端GND2に向けた二次電流Isが流れる。このとき、負荷Zには、二次巻線12の誘起電圧を半波整流した出力電圧Voが供給される。   Thereafter, when the detection voltage Vd becomes higher than the error voltage Vb at time t13 and the comparison signal Sa rises to a high level, a pulse is generated in the off signal S2 at time t14. As a result, the gate signal G1 is reset to a low level, and the output switch 227 is turned off. During the OFF period of the output switch 227, an induced voltage is generated in the secondary winding 12 that is electromagnetically coupled to the primary winding 11, and the secondary voltage from the secondary winding 12 to the ground terminal GND2 via the diode 61 is generated. A current Is flows. At this time, an output voltage Vo obtained by half-wave rectifying the induced voltage of the secondary winding 12 is supplied to the load Z.

また、時刻t14において、出力スイッチ227がオフされると、一次電流Ipが遮断されるので、センス電圧Vc及び検出電圧Vdはいずれもゼロ値に立ち下がり、比較信号Saはローレベルとなる。時刻t14以降も、基本的に上記と同様のスイッチング制御動作が繰り返される。   Further, when the output switch 227 is turned off at time t14, the primary current Ip is cut off, so that both the sense voltage Vc and the detection voltage Vd fall to zero values, and the comparison signal Sa becomes low level. After time t14, basically the same switching control operation as described above is repeated.

このように、本構成例の絶縁型スイッチング電源装置1によれば、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、交流電圧Vacから出力電圧Voを生成して負荷Zに供給することができる。なお、本構成例の絶縁型スイッチング電源装置1で採用されたフライバック方式は、平滑インダクタを必要とするフォワード方式と比べて部品点数が少ないので、低コスト化にも有利であると言える。   As described above, according to the insulation type switching power supply device 1 of this configuration example, the output voltage Vo is generated from the AC voltage Vac while electrically insulating the primary circuit system 1p and the secondary circuit system 1s. The load Z can be supplied. Note that the flyback method employed in the isolated switching power supply device 1 of this configuration example is advantageous in terms of cost reduction because it has fewer parts than the forward method that requires a smoothing inductor.

<定電圧制御と定電流制御>
図3は、定電圧制御と定電流制御との切替動作を説明するための図である。出力電圧Voと目標電圧Vtargetとの乖離が小さく、誤差電圧Vbが基準電圧Vref2よりも低い場合、コントローラ224は、誤差電圧Vbと検出電圧Vdとの比較結果(=比較信号Sa)に応じてオフ信号S2のパルス生成を行う。この状態は、一次電流Ipが上限値Ilimitに達しておらず、比較信号Saに応じた定電圧制御が行われている状態に相当する((A)欄及び(B)欄の符号CV[constant voltage]を参照)。
<Constant voltage control and constant current control>
FIG. 3 is a diagram for explaining a switching operation between the constant voltage control and the constant current control. When the difference between the output voltage Vo and the target voltage Vtarget is small and the error voltage Vb is lower than the reference voltage Vref2, the controller 224 is turned off according to the comparison result (= comparison signal Sa) between the error voltage Vb and the detection voltage Vd. Pulse generation of the signal S2 is performed. This state corresponds to a state in which the primary current Ip has not reached the upper limit value Ilimit and constant voltage control according to the comparison signal Sa is performed (reference characters CV [constant in columns (A) and (B)). voltage]).

一方、出力電圧Voと目標電圧Vtargetとの乖離が大きくなり、誤差電圧Vbが基準電圧Vref2よりも高くなると、コントローラ224は、基準電圧Vref2と検出電圧Vdとの比較結果(=比較信号Sb)に応じてオフ信号S2のパルス生成を行う。この状態は、一次電流Ipが上限値Ilimitに達してしまい、比較信号Sbに応じた定電流制御が行われている状態に相当する((A)欄及び(B)欄の符号CC[constant current]を参照)。   On the other hand, when the difference between the output voltage Vo and the target voltage Vtarget becomes large and the error voltage Vb becomes higher than the reference voltage Vref2, the controller 224 determines the comparison result (= comparison signal Sb) between the reference voltage Vref2 and the detection voltage Vd. Accordingly, pulse generation of the off signal S2 is performed. This state corresponds to a state in which the primary current Ip reaches the upper limit value Ilimit and constant current control is performed in accordance with the comparison signal Sb (reference symbols CC [constant current in columns (A) and (B)). ]).

このように、コントローラ224は、一次電流Ipが上限値Ilimitに達しているか否かに応じて比較信号Saに応じた定電圧制御と比較信号Sbに応じた定電流制御のいずれか一方を行う。   Thus, the controller 224 performs either one of constant voltage control according to the comparison signal Sa and constant current control according to the comparison signal Sb depending on whether or not the primary current Ip has reached the upper limit value Ilimit.

<サンプル/ホールド回路>
図4はサンプル/ホールド回路21の一構成例を示す図である。本構成例のサンプル/ホールド回路21は、コンパレータ211と、タイミングジェネレータ212と、サンプル/ホールド部213と、差分処理部214と、比較処理部215と、制御部216と、セレクタ217と、を含む。
<Sample / hold circuit>
FIG. 4 is a diagram illustrating a configuration example of the sample / hold circuit 21. The sample / hold circuit 21 of this configuration example includes a comparator 211, a timing generator 212, a sample / hold unit 213, a difference processing unit 214, a comparison processing unit 215, a control unit 216, and a selector 217. .

コンパレータ211は、非反転入力端(+)に印加される帰還電圧Vfbと、反転入力端(−)に印加される閾値電圧Vthとを比較して比較信号S10を生成する。比較信号S10は、帰還電圧Vfbが閾値電圧Vthよりも高いときにハイレベルとなり、帰還電圧Vfbが閾値電圧Vthよりも低いときにローレベルとなる。   The comparator 211 compares the feedback voltage Vfb applied to the non-inverting input terminal (+) and the threshold voltage Vth applied to the inverting input terminal (−) to generate a comparison signal S10. The comparison signal S10 is at a high level when the feedback voltage Vfb is higher than the threshold voltage Vth, and is at a low level when the feedback voltage Vfb is lower than the threshold voltage Vth.

タイミングジェネレータ212は、比較信号S10のパルスエッジを検出することにより、一次電流Ipがオフされてから帰還電圧Vfbが閾値電圧Vthを下回るまでの帰還電圧維持期間(図5の符号T1〜T4を参照)を計測し、その計測結果に基づいて帰還電圧維持期間の終端近傍で帰還電圧Vfbのサンプル/ホールドを行うように、タイミング信号S11〜S14を生成する。なお、一次電流Ipのオフタイミング(帰還電圧維持期間T1〜T4の計測開始タイミング)については、比較信号S10の立上りエッジに代えて、ゲート信号G1の立下りエッジやオフ信号S2の立上りエッジに基づいて決定しても構わない。タイミングジェネレータ212の動作については、後ほど詳細に説明する。   The timing generator 212 detects the pulse edge of the comparison signal S10 to thereby maintain a feedback voltage maintaining period from when the primary current Ip is turned off until the feedback voltage Vfb falls below the threshold voltage Vth (see symbols T1 to T4 in FIG. 5). ) And the timing signals S11 to S14 are generated so that the feedback voltage Vfb is sampled / held near the end of the feedback voltage maintaining period based on the measurement result. Note that the off timing of the primary current Ip (measurement start timing of the feedback voltage maintaining periods T1 to T4) is based on the falling edge of the gate signal G1 or the rising edge of the off signal S2, instead of the rising edge of the comparison signal S10. You can decide. The operation of the timing generator 212 will be described in detail later.

サンプル/ホールド部213は、アナログスイッチSW11〜SW14と、キャパシタC1〜C4と、Nチャネル型MOS電界効果トランジスタN1〜N4とを含み、タイミング信号S11〜S14に応じて帰還電圧Vfbのサンプル/ホールド動作を行う。アナログスイッチSW11〜SW14の第1端は、いずれも帰還電圧Vfbの印加端に接続されている。アナログスイッチSW11〜SW14の第2端は、それぞれホールド値V11〜V14の出力端に接続されている。アナログスイッチSW11〜SW14の制御端は、それぞれタイミング信号S11〜S14の印加端に接続されている。キャパシタC1〜C4は、それぞれホールド値V11〜V14の出力端と接地端との間に接続されている。トランジスタN1〜N4は、それぞれホールド値V11〜V14の出力端と接地端との間に接続されている。トランジスタN1〜N4のゲートは、いずれもイネーブル信号ENBの印加端に接続されている。   The sample / hold unit 213 includes analog switches SW11 to SW14, capacitors C1 to C4, and N-channel MOS field effect transistors N1 to N4, and performs a sample / hold operation of the feedback voltage Vfb according to the timing signals S11 to S14. I do. The first ends of the analog switches SW11 to SW14 are all connected to the application end of the feedback voltage Vfb. The second ends of the analog switches SW11 to SW14 are connected to the output ends of the hold values V11 to V14, respectively. The control ends of the analog switches SW11 to SW14 are connected to the application ends of the timing signals S11 to S14, respectively. The capacitors C1 to C4 are connected between the output terminals of the hold values V11 to V14 and the ground terminal, respectively. The transistors N1 to N4 are connected between the output terminals of the hold values V11 to V14 and the ground terminal, respectively. The gates of the transistors N1 to N4 are all connected to the application terminal of the enable signal ENB.

アナログスイッチSW11〜SW14は、それぞれタイミング信号S11〜S14がハイレベルであるときにオンとなり、タイミング信号S11〜S14がローレベルであるときにオフとなる。アナログスイッチSW11〜SW14のオン期間は、サンプル/ホールド部213のサンプリング期間に相当し、帰還電圧VfbによるキャパシタC1〜C4の充電が行われる。一方、アナログスイッチSW11〜SW14のオフ期間は、サンプル/ホールド部213のホールド期間に相当し、キャパシタC1〜C4の充電電圧がホールド値V11〜V14として保持される。トランジスタN1〜N4は、イネーブル信号ENBがローレベル(イネーブル時の論理レベル)であるときにオフとなり、イネーブル信号ENBがハイレベル(ディセーブル時の論理レベル)であるときにオンとなる。トランジスタN1〜N4がオンされると、キャパシタC1〜C4が放電されてホールド値V11〜V14がゼロ値にリセットされる。   The analog switches SW11 to SW14 are turned on when the timing signals S11 to S14 are at a high level, respectively, and are turned off when the timing signals S11 to S14 are at a low level. The on period of the analog switches SW11 to SW14 corresponds to the sampling period of the sample / hold unit 213, and the capacitors C1 to C4 are charged by the feedback voltage Vfb. On the other hand, the off period of the analog switches SW11 to SW14 corresponds to the hold period of the sample / hold unit 213, and the charging voltages of the capacitors C1 to C4 are held as the hold values V11 to V14. The transistors N1 to N4 are turned off when the enable signal ENB is at a low level (logic level when enabled) and turned on when the enable signal ENB is at a high level (logic level when disabled). When the transistors N1 to N4 are turned on, the capacitors C1 to C4 are discharged and the hold values V11 to V14 are reset to zero values.

差分処理部214は、電流出力アンプAMP1〜AMP3と、抵抗R1〜R3と、を含み、隣接するホールド値同士の差分値V21〜V23を生成する。電流出力アンプAMP1の反転入力端(−)は、ホールド値V11の出力端に接続されている。電流出力アンプAMP1の非反転入力端(+)と電流出力アンプAMP1の反転入力端(−)は、いずれもホールド値V12の出力端に接続されている。電流出力アンプAMP2の非反転入力端(+)と電流出力アンプAMP3の反転入力端(−)は、いずれもホールド値V13の出力端に接続されている。電流出力アンプAMP3の非反転入力端(+)は、ホールド値V14の出力端に接続されている。電流出力アンプAMP1〜AMP3の出力端は、それぞれ差分値V21〜V23の出力端に接続されている。抵抗R1〜R3は、それぞれ差分値V21〜V23の出力端と接地端との間に接続されている。   The difference processing unit 214 includes current output amplifiers AMP1 to AMP3 and resistors R1 to R3, and generates difference values V21 to V23 between adjacent hold values. The inverting input terminal (−) of the current output amplifier AMP1 is connected to the output terminal of the hold value V11. Both the non-inverting input terminal (+) of the current output amplifier AMP1 and the inverting input terminal (−) of the current output amplifier AMP1 are connected to the output terminal of the hold value V12. Both the non-inverting input terminal (+) of the current output amplifier AMP2 and the inverting input terminal (−) of the current output amplifier AMP3 are connected to the output terminal of the hold value V13. The non-inverting input terminal (+) of the current output amplifier AMP3 is connected to the output terminal of the hold value V14. The output terminals of the current output amplifiers AMP1 to AMP3 are connected to the output terminals of the difference values V21 to V23, respectively. The resistors R1 to R3 are connected between the output terminals of the difference values V21 to V23 and the ground terminal, respectively.

電流出力アンプAMP1は、ホールド値V11がホールド値V12よりも低いほど、抵抗R1により多くの電流を流し込んで差分値V21を引き上げる。電流出力アンプAMP2は、ホールド値V12がホールド値V13よりも低いほど、抵抗R2により多くの電流を流し込んで差分値V22を引き上げる。電流出力アンプAMP3は、ホールド値V13がホールド値V14よりも低いほど、抵抗R3により多くの電流を流し込んで差分値V23を引き上げる。   As the hold value V11 is lower than the hold value V12, the current output amplifier AMP1 increases the difference value V21 by flowing more current through the resistor R1. As the hold value V12 is lower than the hold value V13, the current output amplifier AMP2 increases the difference value V22 by flowing more current through the resistor R2. As the hold value V13 is lower than the hold value V14, the current output amplifier AMP3 increases the difference value V23 by flowing more current through the resistor R3.

比較処理部215は、コンパレータCMP1〜CMP3を含み、差分値V21〜V23と基準電圧Vref(閾値下げ幅に相当)とを各々比較して比較信号S21〜S23を生成する。比較信号S21〜S23は、それぞれ差分値V21〜V23が基準電圧Vrefよりも高いときにハイレベルとなり、差分値V21〜V23が基準電圧Vrefよりも低いときにローレベルとなる。なお、本構成例では、3つのコンパレータCMP1〜CMP3を並列に設けた構成を例に挙げたが、比較処理部215の構成はこれに限定されるものではなく、例えば、単一のコンパレータを時分割で用いることにより、差分値V21〜V23と基準電圧Vrefを順次比較する構成としても構わない。   The comparison processing unit 215 includes comparators CMP1 to CMP3, and compares the difference values V21 to V23 with the reference voltage Vref (corresponding to the threshold reduction width) to generate comparison signals S21 to S23. The comparison signals S21 to S23 are at a high level when the difference values V21 to V23 are higher than the reference voltage Vref, respectively, and are at a low level when the difference values V21 to V23 are lower than the reference voltage Vref. In this configuration example, a configuration in which three comparators CMP1 to CMP3 are provided in parallel has been described as an example. However, the configuration of the comparison processing unit 215 is not limited to this, and for example, a single comparator is sometimes used. By using the division, the difference values V21 to V23 and the reference voltage Vref may be sequentially compared.

制御部216は、比較信号S21〜S23に基づいてセレクタ217の切替信号S30を生成する。制御部216の動作については、後ほど詳細に説明する。   The control unit 216 generates a switching signal S30 for the selector 217 based on the comparison signals S21 to S23. The operation of the control unit 216 will be described in detail later.

セレクタ217は、切替信号S30に応じてホールド値V11〜V14のいずれか一つを保持電圧Vaとして選択出力する。   The selector 217 selectively outputs any one of the hold values V11 to V14 as the hold voltage Va according to the switching signal S30.

<サンプル/ホールド動作>
図5は、サンプル/ホールド動作の一例を示すタイミングチャートであり、上から順番に、ゲート信号G1、帰還電圧Vfb、一次電流Ip、二次電流Is、比較信号S10、タイミング信号S11〜S14、及び、保持電圧Vaが描写されている。
<Sample / hold operation>
FIG. 5 is a timing chart showing an example of the sample / hold operation. In order from the top, the gate signal G1, the feedback voltage Vfb, the primary current Ip, the secondary current Is, the comparison signal S10, the timing signals S11 to S14, and The holding voltage Va is depicted.

時刻t21において、ゲート信号G1がハイレベルとされ、出力スイッチ227がオンになると、一次電流Ipが流れてトランス10にエネルギが蓄えられる。   At time t21, when the gate signal G1 is set to the high level and the output switch 227 is turned on, the primary current Ip flows and energy is stored in the transformer 10.

その後、時刻t22において、ゲート信号G1がローレベルとされ、出力スイッチ227がオフになると、一次電流Ipが遮断されて二次電流Isが流れ始める。このとき、帰還電圧Vfbは閾値電圧Vthよりも高くなり、比較信号S10がハイレベルとなる。   Thereafter, at time t22, when the gate signal G1 is set to the low level and the output switch 227 is turned off, the primary current Ip is cut off and the secondary current Is starts to flow. At this time, the feedback voltage Vfb becomes higher than the threshold voltage Vth, and the comparison signal S10 becomes high level.

その後、トランス10に蓄えられたエネルギが尽きて二次電流Isが流れなくなると、時刻t23において、帰還電圧Vfbが閾値電圧Vthよりも低くなり、比較信号S10がローレベルに立ち下がる。   Thereafter, when the energy stored in the transformer 10 is exhausted and the secondary current Is does not flow, the feedback voltage Vfb becomes lower than the threshold voltage Vth at time t23, and the comparison signal S10 falls to the low level.

タイミングジェネレータ212は、一次電流Ipがオフされてから帰還電圧Vfbが閾値電圧Vthを下回るまでの帰還電圧維持期間T1〜T4(比較信号S10のハイレベル期間に相当)を周期毎に計測し、直近N周期分の移動平均値を算出して平均帰還電圧維持期間Taveを求める。   The timing generator 212 measures the feedback voltage maintaining periods T1 to T4 (corresponding to the high level period of the comparison signal S10) until the feedback voltage Vfb falls below the threshold voltage Vth after the primary current Ip is turned off. A moving average value for N cycles is calculated to obtain an average feedback voltage maintaining period Tave.

そして、タイミングジェネレータ212は、平均帰還電圧維持期間Taveと所定のシフト期間Tx(例えば100μs)を用いることにより、帰還電圧維持期間T1〜T4の終端近傍(時刻t23の直前)で帰還電圧Vfbのサンプル/ホールドを行うように、タイミング信号S11〜S14を生成する。   Then, the timing generator 212 uses the average feedback voltage maintaining period Tave and a predetermined shift period Tx (for example, 100 μs) to sample the feedback voltage Vfb near the end of the feedback voltage maintaining periods T1 to T4 (immediately before time t23). Timing signals S11 to S14 are generated so as to perform / hold.

具体的に述べると、タイミングジェネレータ212は、比較信号S10がハイレベルに立ち上がった後、まず平均期間電圧維持期間Taveからシフト期間Txの4倍を差し引いたタイミング(Tave−4Tx)でサンプル/ホールド動作を行うように、タイミング信号S14を生成する。その後、タイミングジェネレータ212は、平均期間電圧維持期間Taveからシフト期間Txの3倍、2倍、1倍を各々差し引いたタイミング(Tave−3Tx、Tave−2Tx、Tave−Tx)で順次サンプル/ホールド動作を行うように、タイミング信号S13、S12、S11を生成する。なお、タイミング信号S11〜S14のハイレベル期間Td(サンプリング期間に相当)は、いずれも同一値(例えば100μs)に設定すればよい。   Specifically, after the comparison signal S10 rises to a high level, the timing generator 212 first performs a sample / hold operation at a timing (Tave-4Tx) obtained by subtracting four times the shift period Tx from the average period voltage maintenance period Tave. The timing signal S14 is generated so that Thereafter, the timing generator 212 sequentially performs a sample / hold operation at a timing (Tave-3Tx, Tave-2Tx, Tave-Tx) obtained by subtracting 3 times, 2 times, and 1 time of the shift period Tx from the average period voltage maintaining period Tave. Timing signals S13, S12, and S11 are generated so as to perform the above. Note that the high level period Td (corresponding to the sampling period) of the timing signals S11 to S14 may be set to the same value (for example, 100 μs).

このようなタイミング制御により、本構成例のサンプル/ホールド回路21は、帰還電圧Vfbのサンプル/ホールド動作を複数回繰り返して、複数のホールド値V11〜V14を取得し、これらの比較結果(より正確には、隣接するホールド値同士の差分値V21〜V23と基準電圧Vrefとの比較結果)に基づいて、いずれか一つのホールド値を保持電圧Vaとして選択出力する。   By such timing control, the sample / hold circuit 21 of this configuration example repeats the sample / hold operation of the feedback voltage Vfb a plurality of times to obtain a plurality of hold values V11 to V14, and the comparison results (more accurate) In this case, any one hold value is selectively output as the hold voltage Va based on a difference value V21 to V23 between adjacent hold values and the reference voltage Vref.

なお、本図の例では、オフ期間(時刻t22〜t24)におけるサンプル/ホールド動作の完了後、次周期のオン期間(時刻t24〜t25)が終了した時点で遅滞なく保持電圧Vaの更新が行われている。ただし、保持電圧Vaの更新タイミングについては、これに限定されるものではなく、次周期のオフ期間中(時刻t25〜t26)における任意のタイミングで保持電圧Vaを更新することが可能である。   In the example of this figure, after completion of the sample / hold operation in the off period (time t22 to t24), the holding voltage Va is updated without delay when the next period on period (time t24 to t25) ends. It has been broken. However, the update timing of the hold voltage Va is not limited to this, and the hold voltage Va can be updated at an arbitrary timing during the off period (time t25 to t26) of the next cycle.

時刻t25以降も、基本的に上記と同様のサンプル/ホールド動作が繰り返されることにより、二次電流Isがゼロとなる直前の帰還電圧Vfbが保持電圧Va1〜Va4として順次ホールドされる。   After time t25, basically, the same sample / hold operation as described above is repeated, whereby the feedback voltage Vfb immediately before the secondary current Is becomes zero is sequentially held as the holding voltages Va1 to Va4.

なお、タイミング信号S11〜S14の生成に際しては、平均帰還電圧維持期間Taveを算出せずに、直前周期の帰還電圧維持期間を基準として用いることも可能である。   Note that when generating the timing signals S11 to S14, the average feedback voltage maintaining period Tave is not calculated, and the feedback voltage maintaining period of the immediately preceding cycle can be used as a reference.

<ホールド値選択動作>
図6は、制御部216によるホールド値選択動作の一例を示す図である。本図(A)欄で示すように、出力スイッチ227のオフ期間Toffに二次電流Isがゼロ値とならない場合(いわゆる電流連続モード)には、出力スイッチ227がオンされるまで帰還電圧Vfbがほぼ低下しない。従って、隣接するホールド値同士の差分値V21〜V23は、いずれも基準電圧Vref(閾値下げ幅に相当)よりも低くなるので、比較信号S21〜S23はいずれもローレベルとなる。従って、これを受けた制御部216は、最後(最も遅いタイミング)に取得されたホールド値V11を保持電圧Vaとして選択する。
<Hold value selection operation>
FIG. 6 is a diagram illustrating an example of a hold value selection operation by the control unit 216. As shown in the column (A) of this figure, when the secondary current Is does not become zero during the off period Toff of the output switch 227 (so-called current continuous mode), the feedback voltage Vfb is kept until the output switch 227 is turned on. Almost no decrease. Accordingly, since the difference values V21 to V23 between the adjacent hold values are all lower than the reference voltage Vref (corresponding to the threshold reduction width), the comparison signals S21 to S23 are all at the low level. Accordingly, the control unit 216 receiving this selects the hold value V11 acquired last (latest timing) as the hold voltage Va.

一方、本図(B)欄〜(D)欄で示すように、出力スイッチ227のオフ期間Toffに二次電流Isがゼロ値となる場合(いわゆる電流不連続モード)には、二次電流Isがゼロ値となってから帰還電圧Vfbが急峻に低下し始め、やがて閾電圧Vthを下回る。例えば、本図(B)欄で示すように、ホールド値V12の取得後に帰還電圧Vfbの急低下が生じた場合には、比較信号S21がハイレベルとなり、比較信号S22及びS23がローレベルとなる。従って、これを受けた制御部216は、帰還電圧Vfbが急峻に低下し始める直前のホールド値V12を保持電圧Vaとして選択する。   On the other hand, as shown in the columns (B) to (D) of this figure, when the secondary current Is has a zero value during the off period Toff of the output switch 227 (so-called current discontinuous mode), the secondary current Is The feedback voltage Vfb starts to drop sharply after the value becomes zero, and eventually falls below the threshold voltage Vth. For example, as shown in the column (B) of this figure, when the feedback voltage Vfb suddenly decreases after the hold value V12 is acquired, the comparison signal S21 becomes high level, and the comparison signals S22 and S23 become low level. . Accordingly, the control unit 216 receiving this selects the hold value V12 immediately before the feedback voltage Vfb starts to drop sharply as the hold voltage Va.

また、本図(C)欄で示すように、ホールド値V13の取得後に帰還電圧Vfbの急低下が生じた場合には、比較信号S21及びS22がハイレベルとなり、比較信号S23がローレベルとなる。従って、これを受けた制御部216は、帰還電圧Vfbが急峻に低下し始める直前のホールド値V13を保持電圧Vaとして選択する。   Further, as shown in the column (C) of this figure, when the feedback voltage Vfb suddenly decreases after the hold value V13 is acquired, the comparison signals S21 and S22 are at a high level and the comparison signal S23 is at a low level. . Accordingly, the control unit 216 that receives this selects the hold value V13 immediately before the feedback voltage Vfb starts to drop sharply as the hold voltage Va.

同様に、本図(D)欄で示すように、ホールド値V14の取得後に帰還電圧Vfbの急低下が生じた場合には、比較信号S21〜S23がいずれもハイレベルとなる。従って、これを受けた制御部216は、帰還電圧Vfbが急峻に低下し始める直前のホールド値V14を保持電圧Vaとして選択する。   Similarly, as shown in the column (D) of this figure, when the feedback voltage Vfb suddenly drops after the hold value V14 is acquired, the comparison signals S21 to S23 are all at the high level. Accordingly, the control unit 216 receiving this selects the hold value V14 immediately before the feedback voltage Vfb starts to drop sharply as the hold voltage Va.

なお、帰還電圧Vfbのサンプル/ホールド回数は、何ら4回に限定されるものではなく、5回以上でもよいし3回以下でもよい。ただし、サンプル/ホールド回数を増やし過ぎると、回路規模や消費電力が不要に増大する点に留意が必要である。また、サンプル/ホールド回数を1回とした場合、回路規模が最小となる反面、ホールド値の差分処理を行うことができなくなるので、二次電流Isがゼロとなる直前の帰還電圧Vfbを正確にサンプル/ホールドし難くなる点に留意が必要である。   Note that the number of times of sampling / holding the feedback voltage Vfb is not limited to four times, and may be five times or more and three times or less. However, it should be noted that if the number of times of sampling / holding is excessively increased, the circuit scale and power consumption increase unnecessarily. In addition, when the number of samples / holds is set to one, the circuit scale is minimized, but the difference process of the hold value cannot be performed. Therefore, the feedback voltage Vfb immediately before the secondary current Is becomes zero is accurately determined. Note that it is difficult to sample / hold.

<別手法のサンプル/ホールド動作>
図7は、別手法のサンプル/ホールド動作を示す図である。第1の別手法としては、本図(X)欄で示したように、出力スイッチ227のオフタイミング(時刻t31)を起点に、サンプル/ホールド動作の開始タイミングT11と終了タイミングT12を設定する手法が考えられる。しかしながら、当該手法では、二次電流Isがゼロとなる直前(時刻t32)の帰還電圧Vfbをサンプル/ホールドすることが非常に難しい。また、サンプル/ホールド動作は、帰還電圧Vfbのリンギングが収束してから二次電流Isがゼロとなるまでの間に実行しなければならないという制約がある。このような制約を鑑みると、サンプル/ホールド動作の開始タイミングT11と終了タイミングT12には、非常にシビアな制限が掛かるので、セットの応用範囲が狭くなる。
<Another method of sample / hold operation>
FIG. 7 is a diagram showing another method of sample / hold operation. As a first alternative method, as shown in the column (X) of this figure, a method of setting the start timing T11 and the end timing T12 of the sample / hold operation starting from the off timing (time t31) of the output switch 227. Can be considered. However, in this method, it is very difficult to sample / hold the feedback voltage Vfb immediately before the secondary current Is becomes zero (time t32). Further, the sample / hold operation has a restriction that it must be executed after the ringing of the feedback voltage Vfb converges until the secondary current Is becomes zero. In view of such a restriction, the start timing T11 and the end timing T12 of the sample / hold operation are very severely limited, so that the set application range is narrowed.

また、第2の別手法としては、本図(Y)欄で示したように、出力スイッチ227のオフタイミング(時刻t31)を起点に、サンプル/ホールド動作の開始タイミングT11を設定した後、帰還電圧Vfbが急峻に低下し始めるまでサンプル/ホールド動作を何度も繰り返す手法が考えられる。当該手法によれば、二次電流Isがゼロとなる直前(時刻t32)の帰還電圧Vfbをサンプル/ホールドすることは可能となる。しかしながら、当該手法では、サンプル/ホールド回数が大幅に増えるので、回路規模や消費電力の不必要な増大を招いてしまう。   As a second alternative method, as shown in the column (Y) of this figure, after setting the start timing T11 of the sample / hold operation starting from the off timing (time t31) of the output switch 227, feedback is performed. A method is conceivable in which the sample / hold operation is repeated many times until the voltage Vfb starts to drop sharply. According to this method, it is possible to sample / hold the feedback voltage Vfb immediately before the secondary current Is becomes zero (time t32). However, in this method, the number of times of sample / hold is greatly increased, which causes an unnecessary increase in circuit scale and power consumption.

これに対して、先述のサンプル/ホールド回路21によれば、一次電流Ipがオフされてから帰還電圧Vfbが閾値電圧Vthを下回ったタイミング(図5の時刻t23)を起点として、必要最小限のサンプル/ホールド動作が実施されるので、上記した別手法の課題は何ら生じない。   On the other hand, according to the above-described sample / hold circuit 21, the minimum necessary starting from the timing at which the feedback voltage Vfb falls below the threshold voltage Vth after the primary current Ip is turned off (time t23 in FIG. 5). Since the sample / hold operation is performed, the above-described problem of the different method does not occur.

<用途>
絶縁型スイッチング電源装置1の用途を説明する。絶縁型スイッチング電源装置1は、ACアダプタや電子機器の電源ブロックに好適に利用される。
<Application>
The use of the insulating switching power supply device 1 will be described. The insulating switching power supply device 1 is preferably used for a power supply block of an AC adapter or an electronic device.

図8は、絶縁型スイッチング電源装置1を備えたACアダプタの一構成例を示す図である。ACアダプタ800は、プラグ802と、筐体804と、コネクタ806と、を備える。プラグ802は、図示しないコンセントから商用交流電圧VAC(図1の交流電圧Vacに相当)の供給を受ける。絶縁型スイッチング電源装置1は、筐体804の内部に実装される。絶縁型スイッチング電源装置1により生成された出力電圧VOUT(図1の出力電圧Voに相当)は、コネクタ806から電子機器810に供給される。電子機器810としては、ノートPC、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレーヤなどが例示される。   FIG. 8 is a diagram illustrating a configuration example of an AC adapter including the insulating switching power supply device 1. The AC adapter 800 includes a plug 802, a housing 804, and a connector 806. Plug 802 is supplied with commercial AC voltage VAC (corresponding to AC voltage Vac in FIG. 1) from an outlet (not shown). The insulating switching power supply device 1 is mounted inside the housing 804. An output voltage VOUT (corresponding to the output voltage Vo in FIG. 1) generated by the insulating switching power supply device 1 is supplied from the connector 806 to the electronic device 810. Examples of the electronic device 810 include a notebook PC, a digital still camera, a digital video camera, a mobile phone, and a mobile audio player.

図9は、絶縁型スイッチング電源装置1を備えた電子機器の一構成例を示す図である。なお、図中(A)欄には電子機器900の正面図が描写されており、図中の(B)欄には電子機器900の背面図が描写されている。なお、本図に例示した電子機器900は、ディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する電子機器であればよい。   FIG. 9 is a diagram illustrating a configuration example of an electronic device including the insulating switching power supply device 1. In addition, the front view of the electronic device 900 is drawn in the (A) column in the figure, and the rear view of the electronic device 900 is drawn in the (B) column in the drawing. Note that the electronic device 900 illustrated in the figure is a display device, but the type of the electronic device 900 is not particularly limited, and may be an electronic device including a power supply device such as an audio device, a refrigerator, a washing machine, or a vacuum cleaner. That's fine.

プラグ902は、図示しないコンセントから商用交流電圧VAC(図1の交流電圧Vacに相当)の供給を受ける。絶縁型スイッチング電源装置1は、筐体904の内部に実装される。絶縁型スイッチング電源装置1により生成された出力電圧VOUT(図1の出力電圧Voに相当)は、筐体904の内部に搭載される負荷(マイコン、DSP[digital signal processor]、電源回路、照明機器、アナログ回路、及び、デジタル回路など)に供給される。   Plug 902 is supplied with commercial AC voltage VAC (corresponding to AC voltage Vac in FIG. 1) from an outlet (not shown). The insulating switching power supply device 1 is mounted inside the housing 904. The output voltage VOUT (corresponding to the output voltage Vo in FIG. 1) generated by the insulating switching power supply 1 is a load (microcomputer, DSP [digital signal processor], power supply circuit, lighting device) mounted inside the housing 904. , Analog circuit, and digital circuit).

<その他の変形例>
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other variations>
The configuration of the present invention can be variously modified in addition to the above-described embodiment without departing from the gist of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.

本発明は、あらゆる分野(家電分野、自動車分野、産業機械分野など)で用いられる絶縁型スイッチング電源装置に利用することが可能である。   The present invention can be used for an insulating switching power supply device used in various fields (such as the home appliance field, the automobile field, and the industrial machine field).

1 絶縁型スイッチング電源装置
1p 一次回路系(GND1系)
1s 二次回路系(GND2系)
10 トランス
11 一次巻線
12 二次巻線
13 補助巻線
20 半導体装置(スイッチング制御IC)
21 サンプル/ホールド回路
211 コンパレータ
212 タイミングジェネレータ
213 サンプル/ホールド部
214 差分処理部
215 比較処理部
216 制御部
217 セレクタ
22 一次電流制御回路
221 エラーアンプ
222、223 コンパレータ
224 コントローラ
225 オシレータ
226 RSフリップフロップ
227 出力スイッチ(Nチャネル型MOS電界効果トランジスタ)
228 検出電圧生成部
228a センス抵抗
228b マスク処理部
30 AC/DC変換部
31 フィルタ
32 ダイオードブリッジ
33、34 キャパシタ
40 電源電圧生成部
41 ダイオード
42 キャパシタ
50 帰還電圧生成部
51、52 抵抗
60 整流平滑部
61 ダイオード
62 キャパシタ
PW 商用交流電源
Z 負荷
SW11〜SW14 アナログスイッチ
C1〜C4 キャパシタ
N1〜N4 Nチャネル型MOS電界効果トランジスタ
AMP1〜AMP3 電流出力アンプ
R1〜R3 抵抗
CMP1〜CMP3 コンパレータ
800 ACアダプタ
802 プラグ
804 筐体
806 コネクタ
900 電子機器
902 プラグ
904 筐体
1 Insulation type switching power supply 1p Primary circuit system (GND1 system)
1s Secondary circuit system (GND2 system)
10 Transformer 11 Primary winding 12 Secondary winding 13 Auxiliary winding 20 Semiconductor device (switching control IC)
21 Sample / Hold Circuit 211 Comparator 212 Timing Generator 213 Sample / Hold Unit 214 Difference Processing Unit 215 Comparison Processing Unit 216 Control Unit 217 Selector 22 Primary Current Control Circuit 221 Error Amplifier 222, 223 Comparator 224 Controller 225 Oscillator 226 RS Flip-Flop 227 Output Switch (N-channel MOS field effect transistor)
228 Detection voltage generation unit 228a Sense resistor 228b Mask processing unit 30 AC / DC conversion unit 31 Filter 32 Diode bridge 33, 34 Capacitor 40 Power supply voltage generation unit 41 Diode 42 Capacitor 50 Feedback voltage generation unit 51, 52 Resistance 60 Rectification smoothing unit 61 Diode 62 Capacitor PW Commercial AC power supply Z Load SW11-SW14 Analog switch C1-C4 Capacitor N1-N4 N-channel MOS field effect transistor AMP1-AMP3 Current output amplifier R1-R3 Resistance CMP1-CMP3 Comparator 800 AC adapter 802 Plug 804 Housing 806 Connector 900 Electronic device 902 Plug 904 Housing

Claims (10)

トランスの補助巻線または一次巻線を用いて生成された帰還電圧をサンプル/ホールドして保持電圧を生成するサンプル/ホールド回路と、
前記保持電圧に応じて前記一次巻線に流れる一次電流を制御する一次電流制御回路と、
を有し、
前記サンプル/ホールド回路は、前記一次電流がオフされてから前記帰還電圧が閾値電圧を下回るまでの帰還電圧維持期間を計測し、その計測結果に基づいて前記帰還電圧維持期間の終端近傍で前記帰還電圧のサンプル/ホールドを複数回行い、各ホールド値を比較し、その比較結果に基づいていずれか一つのホールド値を前記保持電圧として選択することを特徴とする絶縁型スイッチング電源装置。
A sample / hold circuit that samples / holds the feedback voltage generated using the transformer auxiliary winding or primary winding to generate a holding voltage;
A primary current control circuit for controlling a primary current flowing in the primary winding in accordance with the holding voltage;
Have
The sample / hold circuit measures a feedback voltage maintaining period from when the primary current is turned off until the feedback voltage falls below a threshold voltage, and based on the measurement result, the feedback near the end of the feedback voltage maintaining period. An insulated switching power supply device characterized in that voltage sampling / holding is performed a plurality of times, each hold value is compared, and any one hold value is selected as the hold voltage based on the comparison result .
前記サンプル/ホールド回路は、隣接するホールド値同士の差分値が閾値下げ幅よりも大きいか否かを検出し、その検出結果に基づいて前記帰還電圧が急峻に低下し始める直前のホールド値を前記保持電圧として選択することを特徴とする請求項に記載の絶縁型スイッチング電源装置。 The sample / hold circuit detects whether or not a difference value between adjacent hold values is larger than a threshold reduction range, and based on the detection result, the hold value immediately before the feedback voltage starts to drop sharply is determined. 2. The insulated switching power supply device according to claim 1 , wherein the insulating switching power supply device is selected as a holding voltage. 前記サンプル/ホールド回路は、隣接するホールド値同士の差分値がいずれも閾値下げ幅よりも小さいとき、最後のホールド値を前記保持電圧として選択することを特徴とする請求項に記載の絶縁型スイッチング電源装置。 3. The insulation type according to claim 2 , wherein the sample / hold circuit selects the last hold value as the hold voltage when the difference values between the adjacent hold values are all smaller than the threshold reduction width. Switching power supply. 前記一次電流制御回路は、
前記保持電圧と第1基準電圧との差分に応じた誤差電圧を生成するエラーアンプと、
前記一次電流に応じた検出電圧を生成する検出電圧生成部と、
前記誤差電圧と前記検出電圧を比較して第1比較信号を生成する第1コンパレータと、
前記第1比較信号に応じてオフ信号にパルスを生成するコントローラと、
所定周波数でオン信号にパルスを生成するオシレータと、
前記オン信号と前記オフ信号に応じて出力制御信号を生成するフリップフロップと、
前記出力制御信号に応じて前記一次電流をオン/オフする出力スイッチと、
を含むことを特徴とする請求項1〜請求項のいずれか一項に記載の絶縁型スイッチング電源装置。
The primary current control circuit includes:
An error amplifier that generates an error voltage according to a difference between the holding voltage and the first reference voltage;
A detection voltage generation unit that generates a detection voltage according to the primary current;
A first comparator for comparing the error voltage and the detection voltage to generate a first comparison signal;
A controller for generating a pulse in an off signal in response to the first comparison signal;
An oscillator that generates a pulse in the ON signal at a predetermined frequency;
A flip-flop that generates an output control signal in response to the on signal and the off signal;
An output switch for turning on / off the primary current in response to the output control signal;
The insulated switching power supply device according to any one of claims 1 to 3 , further comprising:
前記一次電流制御回路は、前記検出電圧と第2基準電圧とを比較して第2比較信号を生成する第2コンパレータをさらに含み、
前記コントローラは、前記一次電流が上限値に達しているか否かに応じて前記第1比較信号に応じた定電圧制御と前記第2比較信号に応じた定電流制御のいずれか一方を行う、
ことを特徴とする請求項に記載の絶縁型スイッチング電源装置。
The primary current control circuit further includes a second comparator that compares the detection voltage with a second reference voltage to generate a second comparison signal;
The controller performs either one of constant voltage control according to the first comparison signal and constant current control according to the second comparison signal depending on whether or not the primary current has reached an upper limit value.
The insulation type switching power supply device according to claim 4 characterized by things.
前記検出電圧生成部は、前記出力スイッチがオンされてから所定のマスク期間に亘って前記検出電圧をゼロ値に固定するマスク処理部を含むことを特徴とする請求項または請求項に記載の絶縁型スイッチング電源装置。 The said detection voltage production | generation part contains the mask process part which fixes the said detection voltage to a zero value over the predetermined | prescribed mask period after the said output switch is turned on, The Claim 4 or Claim 5 characterized by the above-mentioned. Isolated switching power supply. 一次巻線に入力電圧が印加されるトランスと、
前記トランスの二次巻線に生じる誘起電圧から出力電圧を生成する整流平滑部と、
前記トランスの補助巻線または一次巻線に生じる誘起電圧から前記帰還電圧を生成する帰還電圧生成部と、
をさらに有することを特徴とする請求項1〜請求項のいずれか一項に記載の絶縁型スイッチング電源装置。
A transformer in which an input voltage is applied to the primary winding;
A rectifying / smoothing unit that generates an output voltage from an induced voltage generated in the secondary winding of the transformer;
A feedback voltage generator for generating the feedback voltage from an induced voltage generated in the auxiliary winding or primary winding of the transformer;
The insulated switching power supply device according to any one of claims 1 to 6 , further comprising:
交流電圧から前記入力電圧を生成するAC/DC変換部をさらに有することを特徴とする請求項に記載の絶縁型スイッチング電源装置。 The insulated switching power supply device according to claim 7 , further comprising an AC / DC converter that generates the input voltage from an AC voltage. 請求項に記載の絶縁型スイッチング電源装置を有するACアダプタ。 An AC adapter comprising the insulated switching power supply device according to claim 8 . 請求項1〜請求項のいずれか一項に記載の絶縁型スイッチング電源装置と、
前記絶縁型スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、
を有する電子機器。
The insulated switching power supply device according to any one of claims 1 to 8 ,
A load that operates by receiving supply of an output voltage from the isolated switching power supply device;
Electronic equipment having
JP2013211279A 2013-10-08 2013-10-08 Isolated switching power supply Active JP6216202B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013211279A JP6216202B2 (en) 2013-10-08 2013-10-08 Isolated switching power supply
US14/506,763 US9590511B2 (en) 2013-10-08 2014-10-06 Insulation type switching power source apparatus
US15/347,952 US10014785B2 (en) 2013-10-08 2016-11-10 Insulation type switching power source apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211279A JP6216202B2 (en) 2013-10-08 2013-10-08 Isolated switching power supply

Publications (2)

Publication Number Publication Date
JP2015076962A JP2015076962A (en) 2015-04-20
JP6216202B2 true JP6216202B2 (en) 2017-10-18

Family

ID=53001430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211279A Active JP6216202B2 (en) 2013-10-08 2013-10-08 Isolated switching power supply

Country Status (1)

Country Link
JP (1) JP6216202B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248605B1 (en) * 2006-10-13 2013-03-28 페어차일드코리아반도체 주식회사 Switching mode power supply and the driving method thereof
JP5293016B2 (en) * 2008-09-05 2013-09-18 サンケン電気株式会社 DC-DC converter
JP2011091925A (en) * 2009-10-21 2011-05-06 Panasonic Corp Switching power supply unit
JP5927877B2 (en) * 2011-12-06 2016-06-01 富士電機株式会社 Switching power supply
JP5977950B2 (en) * 2012-01-19 2016-08-24 ローム株式会社 DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device

Also Published As

Publication number Publication date
JP2015076962A (en) 2015-04-20

Similar Documents

Publication Publication Date Title
US10014785B2 (en) Insulation type switching power source apparatus
JP4862432B2 (en) Switching power supply
US9742302B2 (en) Zero-crossing detection circuit and switching power supply thereof
JP6561612B2 (en) Switching power supply control device
KR101410999B1 (en) Interleaved switching converter and apparatus and method for controlling thereof
US9923463B2 (en) Constant on-time switching converter with reference voltage adjusting circuit and controller thereof
KR101411000B1 (en) Converter and the driving method thereof
TW200726049A (en) DC-DC converter control circuit and DC-DC converter control method
JP2016082818A (en) Switching converter, control circuit therefor, current detection method, ac/dc converter, power source adapter and electronic apparatus
US9190918B2 (en) Controllers and related control methods for generating signals representing an output current to a load in a switched mode power supply
TWI571029B (en) Compensation circuit and energy storage device thereof
JP2017099066A (en) Switching power supply device
TWI599157B (en) Power converter and control method therefor
WO2019026398A1 (en) Current detection circuit
JP2017169259A (en) Switching power supply device
JP6403948B2 (en) Isolated switching power supply
CN107834857B (en) Power supply control device and insulated switching power supply device
JP6358815B2 (en) Control circuit for digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station
KR102143254B1 (en) Pwm controlling apparatus for flyback converter
JP6356545B2 (en) Switching power supply
JP2017070028A (en) Semiconductor device
JP6216202B2 (en) Isolated switching power supply
CN107465355B (en) Power supply and voltage correction method
TW201806303A (en) Buck-boost controller achieving high power factor and valley switching
JP2006149056A (en) Dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170922

R150 Certificate of patent or registration of utility model

Ref document number: 6216202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250