JP6176313B2 - Solid-state imaging device, manufacturing method thereof, and electronic apparatus - Google Patents

Solid-state imaging device, manufacturing method thereof, and electronic apparatus Download PDF

Info

Publication number
JP6176313B2
JP6176313B2 JP2015235718A JP2015235718A JP6176313B2 JP 6176313 B2 JP6176313 B2 JP 6176313B2 JP 2015235718 A JP2015235718 A JP 2015235718A JP 2015235718 A JP2015235718 A JP 2015235718A JP 6176313 B2 JP6176313 B2 JP 6176313B2
Authority
JP
Japan
Prior art keywords
antireflection film
film
image device
light shielding
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015235718A
Other languages
Japanese (ja)
Other versions
JP2016048801A (en
Inventor
晋 檜山
晋 檜山
渡辺　一史
一史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015235718A priority Critical patent/JP6176313B2/en
Publication of JP2016048801A publication Critical patent/JP2016048801A/en
Application granted granted Critical
Publication of JP6176313B2 publication Critical patent/JP6176313B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、固体撮像装置、および、その製造方法、電子機器に関する。   The present invention relates to a solid-state imaging device, a manufacturing method thereof, and an electronic apparatus.

デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサを含む。   Electronic devices such as digital video cameras and digital still cameras include solid-state imaging devices. For example, the solid state imaging device includes a complementary metal oxide semiconductor (CMOS) type image sensor and a charge coupled device (CCD) type image sensor.

固体撮像装置は、基板の面に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。   In the solid-state imaging device, a plurality of pixels are arranged on the surface of the substrate. In each pixel, a photoelectric conversion unit is provided. The photoelectric conversion unit is, for example, a photodiode, and generates signal charges by photoelectrically converting incident light received by a light receiving surface.

固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部にて生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。   Among solid-state imaging devices, a CMOS image sensor has pixels configured to include a pixel transistor in addition to a photoelectric conversion unit. The pixel transistor is configured to read out the signal charge generated by the photoelectric conversion unit and output it as an electric signal to the signal line.

固体撮像装置では、一般に、基板にて回路素子や配線などが設けられた表面側から入射する光を、光電変換部が受光する。この場合には、回路素子や配線などが入射する光を遮光または反射するために、感度を向上させることが困難な場合がある。   In a solid-state imaging device, generally, a photoelectric conversion unit receives light incident from the surface side where circuit elements and wirings are provided on a substrate. In this case, it may be difficult to improve sensitivity because light incident on circuit elements or wirings is blocked or reflected.

このため、基板において回路素子や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている（たとえば、特許文献１〜４参照）。   For this reason, a “backside illumination type” has been proposed in which a photoelectric conversion unit receives light incident from the backside opposite to the surface on which circuit elements and wirings are provided on the substrate (for example, Patent Document 1). To 4).

ところで、光電変換部が設けられた半導体の界面準位に起因して暗電流が発生することを抑制するために、光電変換部をＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造にすることが知られている。ＨＡＤ構造では、ｎ型の電荷蓄積領域の受光面上に正電荷蓄積（ホール）蓄積領域を形成することで、暗電流の発生を抑制している。   By the way, it is known that the photoelectric conversion part has a HAD (Hole Accumulation Diode) structure in order to suppress the generation of dark current due to the interface state of the semiconductor provided with the photoelectric conversion part. In the HAD structure, generation of dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface of the n-type charge accumulation region.

この正電荷蓄積領域を光電変換部の界面部分に形成するために、「負の固定電荷を有する膜」を、ｎ型の電荷蓄積領域の受光面上に設けて、ピリングすることで、暗電流の発生を抑制することが提案されている。ここでは、酸化ハフニウム膜（ＨｆＯ２膜）のように屈折率が高い高誘電体膜を、「負の固定電荷を有する膜」として用いて暗電流の発生を抑制すると共に、その酸化ハフニウム膜を反射防止膜として用いることで、高感度化を実現している。（たとえば、特許文献５，特許文献６などを参照）。 In order to form this positive charge accumulation region at the interface portion of the photoelectric conversion unit, a “film having a negative fixed charge” is provided on the light receiving surface of the n-type charge accumulation region, and pilling is performed. It has been proposed to suppress the occurrence of. Here, a high-dielectric film having a high refractive index, such as a hafnium oxide film (HfO 2 film), is used as a “film having a negative fixed charge” to suppress generation of dark current, and the hafnium oxide film is High sensitivity is achieved by using it as an antireflection film. (For example, see Patent Document 5, Patent Document 6 and the like).

特開２００３−３１７８５号公報JP 2003-31785 A 特開２００５−３４７７０７号公報JP 2005-347707 A 特開２００５−３５３６３１号公報JP-A-2005-353631 特開２００５−３５３９５５号公報JP 2005-353955 A 特開２００７−２５８６８４号公報（段落０１６３〜０１６８）JP 2007-258684 A (paragraphs 0163 to 0168) 特開２００８−３０６１５４号公報（段落００４４など）JP 2008-306154A (paragraph 0044, etc.)

図１７は、「裏面照射型」のＣＭＯＳイメージセンサの画素Ｐの要部を示す断面図である。   FIG. 17 is a cross-sectional view showing a main part of a pixel P of a “backside illumination type” CMOS image sensor.

図１７に示すように、「裏面照射型」のＣＭＯＳイメージセンサは、半導体層１０１の内部において画素分離部１０１ｐｂで区画された部分に、フォトダイオード２１が設けられている。   As shown in FIG. 17, in the “backside illumination type” CMOS image sensor, a photodiode 21 is provided in a portion of the semiconductor layer 101 partitioned by the pixel separation portion 101pb.

図１７では図示していないが、この半導体層１０１の表面（図１７では、下面）には、画素トランジスタが設けられており、図１７に示すように、その画素トランジスタを被覆するように配線層１１１が設けられている。そして、配線層１１１の表面には支持基板ＳＳが設けられている。   Although not shown in FIG. 17, a pixel transistor is provided on the surface (lower surface in FIG. 17) of the semiconductor layer 101, and as shown in FIG. 17, a wiring layer is formed so as to cover the pixel transistor. 111 is provided. A support substrate SS is provided on the surface of the wiring layer 111.

これに対して、半導体層１０１の裏面（図１７では上面）には、反射防止膜５０Ｊ、遮光膜６０Ｊ、カラーフィルタＣＦ、マイクロレンズＭＬが設けられており、この各部を介して入射する入射光Ｈを、フォトダイオード２１が受光するように構成されている。   On the other hand, an antireflection film 50J, a light shielding film 60J, a color filter CF, and a microlens ML are provided on the back surface (upper surface in FIG. 17) of the semiconductor layer 101, and incident light incident through these portions. The photodiode 21 is configured to receive H.

ここでは、反射防止膜５０Ｊは、図１７に示すように、半導体層１０１の裏面（上面）を被覆している。この反射防止膜５０Ｊは、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、ハフニウム酸化膜（ＨｆＯ２膜）が反射防止膜５０Ｊとして設けられている。 Here, the antireflection film 50J covers the back surface (upper surface) of the semiconductor layer 101 as shown in FIG. The antireflection film 50J is made of a high dielectric material having a negative fixed charge so that the generation of a dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface JS of the photodiode 21. It is formed using. For example, a hafnium oxide film (HfO 2 film) is provided as the antireflection film 50J.

遮光膜６０Ｊは、図１７に示すように、層間絶縁膜ＳＺを介して、反射防止膜５０Ｊの上面に形成されている。ここでは、遮光膜６０Ｊは、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。   As shown in FIG. 17, the light shielding film 60J is formed on the upper surface of the antireflection film 50J via the interlayer insulating film SZ. Here, the light shielding film 60 </ b> J is provided above the pixel separation portion 101 pb provided inside the semiconductor layer 101.

そして、遮光膜６０Ｊは、平坦化膜ＨＴによって、上面が被覆されており、その平坦化膜ＨＴの上面には、カラーフィルタＣＦと、マイクロレンズＭＬが設けられている。カラーフィルタＣＦは、たとえば、３原色の各フィルタ層がベイヤー配列で画素Ｐごとに配列されている。   The light shielding film 60J is covered with the planarizing film HT, and the color filter CF and the microlens ML are provided on the planarizing film HT. In the color filter CF, for example, the filter layers of the three primary colors are arranged for each pixel P in a Bayer arrangement.

上述の構造の場合には、一の画素Ｐに入射した入射光Ｈが、その一の画素Ｐのフォトダイオード２１に入射せずに、遮光膜６０Ｊの下方を透過するために、隣接する他の画素Ｐのフォトダイオード２１に入射する場合がある。つまり、入射光Ｈが、その受光面ＪＳに垂直な方向ｚに対して大きく傾斜して入射した場合には、その直下の受光面ＪＳに入射せずに、本来、他の色の光を受光する他の画素Ｐの受光面ＪＳへ入射する場合がある。このため、いわゆる「混色」が発生して、撮像したカラー画像において色再現性が低下し、画像品質が低下する場合がある。   In the case of the above-described structure, the incident light H incident on one pixel P does not enter the photodiode 21 of the one pixel P and passes below the light shielding film 60J. The light may enter the photodiode 21 of the pixel P. That is, when the incident light H is incident with a large inclination with respect to the direction z perpendicular to the light receiving surface JS, it does not enter the light receiving surface JS directly below it, but originally receives light of other colors. May enter the light receiving surface JS of another pixel P. For this reason, so-called “mixed color” occurs, and color reproducibility may deteriorate in the captured color image, and image quality may deteriorate.

このように、上記の構成の場合には、斜め光の漏れこみによって、「混色」などの不具合の発生するために、撮像画像の画像品質を向上させることが困難であった。   As described above, in the case of the above-described configuration, it is difficult to improve the image quality of the captured image because problems such as “color mixing” occur due to leakage of oblique light.

したがって、本発明は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。   Therefore, the present invention provides a solid-state imaging device, a manufacturing method thereof, and an electronic apparatus that can improve the image quality and the like of the captured image.

本発明によれば、光入射側としての第１サイドと、当該第１サイドと対向する第２サイドとを有する半導体層を具備する画像装置であって、
前記半導体層は、入射光を受け入れる受光面、および、前記受光面に入射した光を電気に変換する複数の光電変換素子を有し、
各光電変換素子が画素分離部で分離されており、
当該画像装置は、
前記受光面に接し、前記光電変換素子および前記画素分離部が形成された部分を覆って配設され、負の固定電荷を有する高誘電体の第１の反射防止膜と、
前記画素分離部における前記第１の反射防止膜の前記光入射側に配設された遮光膜と、
前記受光面において前記第１の反射防止膜に接して積層され、窒化物または負の固定電荷を有する高誘電体の第２の反射防止膜と、
前記半導体層の前記第２サイドの近傍に配設された配線層と
を含み、
前記第１の反射防止膜と前記第２の反射防止膜とが積層して構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、１．５以上２．６以下であり、
前記第１サイドからみて前記遮光膜の下部に位置する前記第１の反射防止膜の厚さは、前記第２の反射防止膜の厚さより薄く、前記第１の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
画像装置が提供される。
According to the present invention, there is provided an image device including a semiconductor layer having a first side as a light incident side and a second side facing the first side,
The semiconductor layer has a light receiving surface that receives incident light, and a plurality of photoelectric conversion elements that convert light incident on the light receiving surface into electricity,
Each photoelectric conversion element is separated by a pixel separation unit,
The image device
A first antireflective film made of a high dielectric material that is in contact with the light receiving surface and covers a portion where the photoelectric conversion element and the pixel separation portion are formed and has a negative fixed charge;
A light shielding film disposed on the light incident side of the first antireflection film in the pixel separating portion;
A high-dielectric second anti-reflection film laminated on the light-receiving surface in contact with the first anti-reflection film and having a nitride or negative fixed charge ;
A wiring layer disposed in the vicinity of the second side of the semiconductor layer,
The refractive index of the antireflection film formed by laminating the first antireflection film and the second antireflection film has a small difference from the refractive index of the semiconductor layer. And
The first antireflection film located below the light shielding film as viewed from the first side is thinner than the second antireflection film, and the first antireflection film is formed of the light shielding film. Prevent light from entering the photoelectric conversion elements of other adjacent pixels that pass under
An imaging device is provided.

好適には、前記第１の反射防止部の膜厚は、第２の反射防止部の膜厚よりも薄い。   Preferably, the film thickness of the first antireflection part is smaller than the film thickness of the second antireflection part.

好適には、前記遮光膜は、前記第１の反射防止部の上において、凸形状に突き出るように設けられており、前記第２の反射防止部は、前記遮光膜の凸形状の側部に接触するように設けられている。   Preferably, the light shielding film is provided so as to protrude in a convex shape on the first antireflection portion, and the second antireflection portion is provided on a convex side portion of the light shielding film. It is provided to come into contact.

好適には、前記第２の反射防止部は、前記遮光膜の上面を被覆するように形成されている。   Preferably, the second antireflection portion is formed so as to cover an upper surface of the light shielding film.

好適には、前記第１の反射防止部と前記遮光膜との間に設けられており、前記第１の反射防止部と前記遮光膜との間の反応を防止する中間層を、更に有する。   Preferably, an intermediate layer is further provided between the first antireflection part and the light shielding film and prevents a reaction between the first antireflection part and the light shielding film.

好適には、前記第１の反射防止部は、前記半導体層において前記光電変換部の側部に設けられたトレンチ内の面を被覆するように成膜されており、前記遮光膜は、前記半導体層において前記第１の反射防止部が被覆されたトレンチ内に埋め込まれるように設けられている。   Preferably, the first antireflection portion is formed so as to cover a surface in a trench provided in a side portion of the photoelectric conversion portion in the semiconductor layer, and the light shielding film is formed of the semiconductor In the layer, the first antireflection portion is provided so as to be embedded in the covered trench.

好適には、前記第１の反射防止部は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素の酸化物の少なくとも１つを含むように形成されており、前記受光面に正電荷蓄積領域を形成する負の固定電荷を有する。   Preferably, the first antireflection portion is formed to contain at least one of oxides of hafnium, zirconium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element, and accumulates positive charges on the light receiving surface. It has a negative fixed charge that forms the region.

好適には、前記反射防止膜は、屈折率が１．５以上の材料を用いて形成されている。   Preferably, the antireflection film is formed using a material having a refractive index of 1.5 or more.

好適には、前記半導体層において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、前記半導体層において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層とを有する。   Preferably, a pixel transistor that is provided on a surface opposite to the incident surface in the semiconductor layer and outputs a signal charge generated by the photoelectric conversion unit as an electric signal, and the incident surface in the semiconductor layer. And a wiring layer provided so as to cover the pixel transistor on the surface opposite to the surface.

また本発明によれば、複数の画素を有し、当該複数の画素が画素分離部によって分離されている画像装置であって、
各画素が、
受光面に入射した入射光を電気信号に変換する光電変換素子を有する半導体層と、
光入射側から見て、前記光電変換素子の部分を覆って前記受光面に配設され、負の固定電荷を有する高誘電体の、第１の反射防止膜と、
前記光入射側から見て、前記第１の反射防止膜に接し、前記光電変換素子の受光面の部分に配設された、第２の反射防止膜と、
前記画素分離部において、前記第１の反射防止膜と前記第２の反射防止膜との間に配設された遮光膜と、
前記光入射側から見て、前記光入射側と対向する前記光電変換素子を有する前記半導体層の近傍に配設されている、配線層と
を含み、
前記受光面において前記第１の反射防止膜と前記第２の反射防止膜とが積層して構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、１．５以上２．６以下であり、
前記第１サイドからみて前記遮光膜の下部に位置する前記第１の反射防止膜の厚さは、前記第２の反射防止膜の厚さより薄く、
前記第１の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
画像装置が提供される。
According to the present invention, there is provided an image device having a plurality of pixels, wherein the plurality of pixels are separated by a pixel separation unit,
Each pixel is
A semiconductor layer having a photoelectric conversion element that converts incident light incident on the light receiving surface into an electrical signal;
A first antireflective film made of a high dielectric material, which is disposed on the light receiving surface and covers a portion of the photoelectric conversion element as viewed from the light incident side, and has a negative fixed charge ;
When viewed from the light incident side, and the first anti-reflection film in contact, is disposed in a portion of the light-receiving surface before Symbol photoelectric conversion element, a second anti-reflection film,
A light shielding film which is disposed between the Oite the pixel separating section, the first anti-reflection film and the second anti-reflection film,
When viewed from the light incident side, it is disposed in the vicinity of the semiconductor layer having the photoelectric conversion element which faces the light incident side, and a wiring layer
Including
The refractive index of the antireflection film formed by laminating the first antireflection film and the second antireflection film on the light receiving surface has a small difference from the refractive index of the semiconductor layer. Is 2.6 or less,
The thickness of the first antireflection film located below the light shielding film when viewed from the first side is smaller than the thickness of the second antireflection film,
The first antireflection film prevents light from entering a photoelectric conversion element of another adjacent pixel passing under the light shielding film;
An imaging device is provided.

好適には、前記反射防止膜形成工程においては、ＡＬＤ法で前記第１の反射防止部を成膜する。   Preferably, in the antireflection film forming step, the first antireflection part is formed by an ALD method.

本発明の電子機器は、入射光を受光面で受光する複数の光電変換部が複数の画素に対応するように設けられている半導体層と、前記半導体層にて前記入射光が入射する入射面の側に設けられており、前記入射光の反射を防止する反射防止膜と、前記半導体層にて前記入射面の側に設けられており、前記入射光が前記受光面へ通過する開口が形成されている遮光膜とを有し、前記反射防止膜は、前記入射面において前記受光面および前記遮光膜が設けられた部分を被覆する第１の反射防止部と、前記入射面において前記受光面が設けられた部分を少なくとも被覆するように、前記第１の反射防止部の上に形成された第２の反射防止部とを含み、前記遮光膜は、前記第２の反射防止部の上に設けられておらず、前記第１の反射防止部の上に設けられている。   An electronic apparatus according to the present invention includes a semiconductor layer provided so that a plurality of photoelectric conversion units that receive incident light on a light receiving surface correspond to a plurality of pixels, and an incident surface on which the incident light is incident on the semiconductor layer An antireflection film that prevents reflection of the incident light and an opening that is provided on the incident surface side of the semiconductor layer and through which the incident light passes to the light receiving surface are formed. A light-shielding film, and the anti-reflection film comprises a first anti-reflection part that covers the light-receiving surface and a portion provided with the light-shielding film on the incident surface, and the light-receiving surface on the incident surface. A second antireflection portion formed on the first antireflection portion so as to cover at least a portion provided with the light shielding film, and the light shielding film is formed on the second antireflection portion. Is not provided, and is provided on the first antireflection portion. To have.

本発明では、半導体層の裏面において受光面および遮光膜が設けられた部分を被覆するように、第１の反射防止膜を設ける。これと共に、裏面において受光面が設けられた部分を被覆するように第１の反射防止膜の上に、第２の反射防止膜を形成する。遮光膜６０については、第２の反射防止膜の上に設けずに、第１の反射防止膜の上に設ける。   In the present invention, the first antireflection film is provided so as to cover a portion where the light receiving surface and the light shielding film are provided on the back surface of the semiconductor layer. At the same time, a second antireflection film is formed on the first antireflection film so as to cover the portion where the light receiving surface is provided on the back surface. The light shielding film 60 is provided on the first antireflection film without being provided on the second antireflection film.

本発明によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the solid-state imaging device which can improve the image quality etc. of a captured image, its manufacturing method, and an electronic device can be provided.

図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。FIG. 1 is a configuration diagram showing a configuration of a camera 40 in Embodiment 1 according to the present invention. 図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。FIG. 2 is a block diagram illustrating an overall configuration of the solid-state imaging device 1 according to the first embodiment of the present invention. 図３は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。FIG. 3 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図４は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。FIG. 4 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。FIG. 5 is a diagram illustrating a main part of the solid-state imaging device according to the first embodiment of the present invention. 図６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。FIG. 6 is a diagram illustrating a method for manufacturing the solid-state imaging device in the first embodiment according to the present invention. 図７は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。FIG. 7 is a diagram illustrating a method for manufacturing the solid-state imaging device in the first embodiment according to the present invention. 図８は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。FIG. 8 is a diagram illustrating a method for manufacturing the solid-state imaging device in the first embodiment according to the present invention. 図９は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。FIG. 9 is a diagram illustrating a method for manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図１０は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。FIG. 10 is a diagram illustrating a method for manufacturing the solid-state imaging device according to the first embodiment of the present invention. 図１１は、本発明にかかる実施形態２において、固体撮像装置１ｂの要部を示す図である。FIG. 11 is a diagram illustrating a main part of the solid-state imaging device 1b according to the second embodiment of the present invention. 図１２は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。FIG. 12 is a diagram illustrating a method for manufacturing the solid-state imaging device 1b in the second embodiment of the present invention. 図１３は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。FIG. 13 is a diagram illustrating a method of manufacturing the solid-state imaging device 1b in the second embodiment according to the present invention. 図１４は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。FIG. 14 is a diagram illustrating a method of manufacturing the solid-state imaging device 1b in the second embodiment according to the present invention. 図１５は、本発明にかかる実施形態３において、固体撮像装置１ｃの要部を示す図である。FIG. 15 is a diagram illustrating a main part of the solid-state imaging device 1c according to the third embodiment of the present invention. 図１６は、本発明にかかる実施形態４において、固体撮像装置１ｄの要部を示す図である。FIG. 16 is a diagram illustrating a main part of the solid-state imaging device 1d according to the fourth embodiment of the present invention. 図１７は、「裏面照射型」のＣＭＯＳイメージセンサの画素Ｐの要部を示す断面図である。FIG. 17 is a cross-sectional view showing a main part of a pixel P of a “backside illumination type” CMOS image sensor.

本発明の実施形態について、図面を参照して説明する。   Embodiments of the present invention will be described with reference to the drawings.

なお、説明は、下記の順序で行う。
１．実施形態１（遮光膜の上面を被覆する場合）
２．実施形態２（遮光膜の上面を被覆する場合において、中間層を設けた場合）
３．実施形態３（遮光膜の上面を被覆しない場合）
４．実施形態４（遮光膜埋め込み型）
５．その他 The description will be given in the following order.
1. Embodiment 1 (When covering the upper surface of a light shielding film)
2. Embodiment 2 (When covering the upper surface of a light-shielding film and providing an intermediate layer)
3. Embodiment 3 (when the upper surface of the light shielding film is not covered)
4). Embodiment 4 (light shielding film embedded type)
5. Other

＜１．実施形態１＞
（１）装置構成
（１−１）カメラの要部構成
図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。 <1. Embodiment 1>
(1) Device Configuration (1-1) Main Configuration of Camera FIG. 1 is a configuration diagram showing the configuration of the camera 40 in Embodiment 1 according to the present invention.

図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理回路４４とを有する。各部について、順次、説明する。   As shown in FIG. 1, the camera 40 includes a solid-state imaging device 1, an optical system 42, a control unit 43, and a signal processing circuit 44. Each part will be described sequentially.

固体撮像装置１は、光学系４２を介して入射する光Ｈを撮像面ＰＳで受光して光電変換することによって信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動し、信号電荷を読み出してローデータとして出力する。   The solid-state imaging device 1 generates signal charges by receiving light H incident through the optical system 42 on the imaging surface PS and performing photoelectric conversion. Here, the solid-state imaging device 1 is driven based on the control signal output from the control unit 43, reads out the signal charge, and outputs it as raw data.

光学系４２は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。   The optical system 42 includes optical members such as an imaging lens and a diaphragm, and is arranged so as to condense the light H from the incident subject image onto the imaging surface PS of the solid-state imaging device 1.

制御部４３は、各種の制御信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とを制御して駆動させる。   The control unit 43 outputs various control signals to the solid-state imaging device 1 and the signal processing circuit 44, and controls and drives the solid-state imaging device 1 and the signal processing circuit 44.

信号処理回路４４は、固体撮像装置１から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。   The signal processing circuit 44 is configured to generate a digital image for the subject image by performing signal processing on the electrical signal output from the solid-state imaging device 1.

（１−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。 (1-2) Main Configuration of Solid-State Imaging Device The overall configuration of the solid-state imaging device 1 will be described.

図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。   FIG. 2 is a block diagram illustrating an overall configuration of the solid-state imaging device 1 according to the first embodiment of the present invention.

本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、板状の半導体層１０１を含む。この半導体層１０１は、たとえば、単結晶シリコン半導体であり、画素領域ＰＡと、周辺領域ＳＡとが設けられている。   The solid-state imaging device 1 of the present embodiment is a CMOS image sensor, and includes a plate-like semiconductor layer 101 as shown in FIG. The semiconductor layer 101 is, for example, a single crystal silicon semiconductor, and is provided with a pixel region PA and a peripheral region SA.

画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに配置されている。つまり、画素Ｐがマトリクス状に並んでいる。   As illustrated in FIG. 2, the pixel area PA has a rectangular shape, and a plurality of pixels P are arranged in each of the horizontal direction x and the vertical direction y. That is, the pixels P are arranged in a matrix.

画素領域ＰＡにおいて、画素Ｐは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出されて電気信号として出力される。画素Ｐの詳細な構成については、後述する。   In the pixel area PA, the pixel P is configured to receive incident light and generate signal charges. The generated signal charge is read out by a pixel transistor (not shown) and output as an electric signal. A detailed configuration of the pixel P will be described later.

周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。   As shown in FIG. 2, the peripheral area SA is located around the pixel area PA. In the peripheral area SA, peripheral circuits are provided.

具体的には、図２に示すように、垂直駆動回路１３と、カラム回路１４と、水平駆動回路１５と、外部出力回路１７と、タイミングジェネレータ（ＴＧ）１８と、シャッター駆動回路１９とが、周辺回路として設けられている。   Specifically, as shown in FIG. 2, a vertical drive circuit 13, a column circuit 14, a horizontal drive circuit 15, an external output circuit 17, a timing generator (TG) 18, and a shutter drive circuit 19 are It is provided as a peripheral circuit.

垂直駆動回路１３は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。   As shown in FIG. 2, the vertical drive circuit 13 is provided on the side of the pixel area PA in the peripheral area SA, and is configured to select and drive the pixels P in the pixel area PA in units of rows. Yes.

カラム回路１４は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路１４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。   As shown in FIG. 2, the column circuit 14 is provided at the lower end of the pixel area PA in the peripheral area SA, and performs signal processing on signals output from the pixels P in units of columns. Here, the column circuit 14 includes a CDS (Correlated Double Sampling) circuit (not shown), and performs signal processing to remove fixed pattern noise.

水平駆動回路１５は、図２に示すように、カラム回路１４に電気的に接続されている。水平駆動回路１５は、たとえば、シフトレジスタを含み、カラム回路１４にて画素Ｐの列ごとに保持されている信号を、順次、外部出力回路１７へ出力させる。   The horizontal drive circuit 15 is electrically connected to the column circuit 14 as shown in FIG. The horizontal drive circuit 15 includes, for example, a shift register, and sequentially outputs a signal held in the column circuit 14 for each column of pixels P to the external output circuit 17.

外部出力回路１７は、図２に示すように、カラム回路１４に電気的に接続されており、カラム回路１４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路１７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１７ａとＡＤＣ回路１７ｂとを含む。外部出力回路１７においては、ＡＧＣ回路１７ａが信号にゲインをかけた後に、ＡＤＣ回路１７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。   As shown in FIG. 2, the external output circuit 17 is electrically connected to the column circuit 14, performs signal processing on the signal output from the column circuit 14, and then outputs the signal to the outside. The external output circuit 17 includes an AGC (Automatic Gain Control) circuit 17a and an ADC circuit 17b. In the external output circuit 17, after the AGC circuit 17a applies a gain to the signal, the ADC circuit 17b converts the analog signal into a digital signal and outputs it to the outside.

タイミングジェネレータ１８は、図２に示すように、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９のそれぞれに電気的に接続されている。タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９に出力することで、各部について駆動制御を行う。   As shown in FIG. 2, the timing generator 18 is electrically connected to each of the vertical drive circuit 13, the column circuit 14, the horizontal drive circuit 15, the external output circuit 17, and the shutter drive circuit 19. The timing generator 18 generates various timing signals and outputs them to the vertical drive circuit 13, the column circuit 14, the horizontal drive circuit 15, the external output circuit 17, and the shutter drive circuit 19, thereby performing drive control for each part.

シャッター駆動回路１９は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。   The shutter drive circuit 19 is configured to select the pixels P in units of rows and adjust the exposure time in the pixels P.

（１−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。 (1-3) Detailed Configuration of Solid-State Imaging Device Detailed contents of the solid-state imaging device according to the present embodiment will be described.

図３〜図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。   3-5 is a figure which shows the principal part of a solid-state imaging device in Embodiment 1 concerning this invention.

図３は、画素Ｐの断面図である。そして、図４は、半導体基板に形成された画素Ｐの上面図である。また、図５は、画素Ｐの回路構成を示している。なお、図３は、図４に示すＸ１−Ｘ２部分の断面を示している。   FIG. 3 is a cross-sectional view of the pixel P. FIG. 4 is a top view of the pixel P formed on the semiconductor substrate. FIG. 5 shows a circuit configuration of the pixel P. FIG. 3 shows a cross section of the X1-X2 portion shown in FIG.

図３に示すように、固体撮像装置１は、半導体層１０１の内部にフォトダイオード２１が設けられている。たとえば、１０〜２０μｍ程度の厚みに薄膜化された半導体基板に設けられている。   As shown in FIG. 3, the solid-state imaging device 1 is provided with a photodiode 21 inside a semiconductor layer 101. For example, it is provided on a semiconductor substrate thinned to a thickness of about 10 to 20 μm.

この半導体層１０１の表面（図３では、下面）には、図３では図示していないが、図４，図５に示す画素トランジスタＴｒが設けられている。そして、図３に示すように、その画素トランジスタＴｒを被覆するように配線層１１１が設けられており、配線層１１１において、半導体層１０１の側に対して反対側の面には、支持基板ＳＳが設けられている。   Although not shown in FIG. 3, the pixel transistor Tr shown in FIGS. 4 and 5 is provided on the surface (lower surface in FIG. 3) of the semiconductor layer 101. As shown in FIG. 3, a wiring layer 111 is provided so as to cover the pixel transistor Tr. In the wiring layer 111, a support substrate SS is disposed on a surface opposite to the semiconductor layer 101. Is provided.

これに対して、半導体層１０１の裏面（図３では上面）には、反射防止膜５０、遮光膜６０、カラーフィルタＣＦ、マイクロレンズＭＬが設けられており、この裏面側から入射する入射光Ｈを、フォトダイオード２１が受光するように構成されている。   On the other hand, an antireflection film 50, a light shielding film 60, a color filter CF, and a micro lens ML are provided on the back surface (upper surface in FIG. 3) of the semiconductor layer 101, and incident light H incident from the back surface side. Is configured so that the photodiode 21 receives light.

つまり、本実施形態の固体撮像装置１は、「裏面照射型ＣＭＯＳイメージセンサ」であって、表面（図３では下面）側とは反対側の裏面（図３では上面）側において、入射光Ｈを受光するように形成されている。   That is, the solid-state imaging device 1 of the present embodiment is a “backside illumination type CMOS image sensor”, and the incident light H on the back surface (upper surface in FIG. 3) side opposite to the front surface (lower surface in FIG. 3) side. Is formed so as to receive light.

（ａ）フォトダイオード２１について
固体撮像装置１において、フォトダイオード２１は、図２に示した複数の画素Ｐに対応するように複数が配置されている。つまり、撮像面（ｘｙ面）において、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに並んで設けられている。 (A) Photodiode 21 In the solid-state imaging device 1, a plurality of photodiodes 21 are arranged so as to correspond to the plurality of pixels P shown in FIG. That is, the image pickup surface (xy surface) is provided side by side in the horizontal direction x and in the vertical direction y orthogonal to the horizontal direction x.

フォトダイオード２１は、入射光Ｈ（被写体像）を受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。   The photodiode 21 is configured to generate and accumulate signal charges by receiving incident light H (subject image) and performing photoelectric conversion.

ここでは、図３に示すように、半導体層１０１の裏面（図３では上面）側から入射する入射光をフォトダイオード２１が受光する。フォトダイオード２１の上方には、図３に示すように、反射防止膜５０，平坦化膜ＨＴ，カラーフィルタＣＦ，マイクロレンズＭＬが設けられており、各部を順次介して入射した入射光Ｈを、フォトダイオード２１が受光して光電変換が行われる。   Here, as shown in FIG. 3, the photodiode 21 receives incident light incident from the back surface (upper surface in FIG. 3) side of the semiconductor layer 101. As shown in FIG. 3, an antireflection film 50, a flattening film HT, a color filter CF, and a microlens ML are provided above the photodiode 21. Photodiode 21 receives light and photoelectric conversion is performed.

図３に示すように、フォトダイオード２１は、たとえば、単結晶シリコン半導体である半導体層１０１内に設けられている。具体的には、フォトダイオード２１は、ｎ型の電荷蓄積領域（図示なし）を含む。そして、ｎ型の電荷蓄積領域の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ホール蓄積領域（図示なし）が形成されている。   As shown in FIG. 3, the photodiode 21 is provided in the semiconductor layer 101 which is a single crystal silicon semiconductor, for example. Specifically, the photodiode 21 includes an n-type charge accumulation region (not shown). A hole accumulation region (not shown) is formed at each interface between the upper surface side and the lower surface side of the n-type charge accumulation region so as to suppress the occurrence of dark current.

半導体層１０１の内部には、図３に示すように、複数の画素Ｐの間を電気的に分離するようにｐ型の不純物が拡散された画素分離部１０１ｐｂが設けられており、この画素分離部１０１ｐｂで区画された領域に、フォトダイオード２１が設けられている。   Inside the semiconductor layer 101, as shown in FIG. 3, a pixel separation portion 101pb in which p-type impurities are diffused so as to electrically separate a plurality of pixels P is provided. A photodiode 21 is provided in a region partitioned by the portion 101pb.

たとえば、図４に示すように、画素分離部１０１ｐｂが複数の画素Ｐを分離するように、隣接する画素の間に介在するように形成されている。つまり、平面形状が格子状になるように画素分離部１０１ｐｂが形成されており、フォトダイオード２１は、図４に示すように、この画素分離部１０１ｐｂで区画された領域内に形成されている。
For example, as illustrated in FIG. 4, the pixel separation unit 101 pb is formed so as to be interposed between adjacent pixels so as to separate a plurality of pixels P. That is, the pixel separation portion 101pb is formed so that the planar shape is a lattice shape, and the photodiode 21 is formed in a region partitioned by the pixel separation portion 101pb as shown in FIG.

そして、図５に示すように、各フォトダイオード２１は、アノードが接地されており、蓄積した信号電荷（ここでは、電子）が、画素トランジスタＴｒによって読み出され、電気信号として垂直信号線２７へ出力されるように構成されている。   As shown in FIG. 5, the anode of each photodiode 21 is grounded, and the accumulated signal charge (here, electrons) is read out by the pixel transistor Tr, and is sent to the vertical signal line 27 as an electrical signal. It is configured to be output.

（ｂ）画素トランジスタＴｒについて
固体撮像装置１において、画素トランジスタＴｒは、図２に示した複数の画素Ｐに対応するように複数が配置されている。 (B) Pixel Transistor Tr In the solid-state imaging device 1, a plurality of pixel transistors Tr are arranged so as to correspond to the plurality of pixels P shown in FIG.

画素トランジスタＴｒは、図４，図５に示すように、転送トランジスタ２２と増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を読み出して電気信号として出力するように構成されている。たとえば、画素トランジスタＴｒは、図４に示すように、撮像面（ｘｙ面）において、フォトダイオード２１の下方に位置するように設けられている。   As shown in FIGS. 4 and 5, the pixel transistor Tr includes a transfer transistor 22, an amplification transistor 23, a selection transistor 24, and a reset transistor 25. The pixel transistor Tr reads a signal charge from the photodiode 21 and outputs it as an electrical signal. It is configured. For example, as illustrated in FIG. 4, the pixel transistor Tr is provided to be positioned below the photodiode 21 on the imaging surface (xy surface).

画素トランジスタＴｒを構成する各トランジスタ２２〜２５は、図３では図示していないが、半導体層１０１において配線層１１１が設けられる表面に設けられている。たとえば、各トランジスタ２２〜２５は、半導体層１０１において画素Ｐの間を分離する画素分離部１０１ｐｂに形成されている。たとえば、各トランジスタ２２〜２５は、ＮチャネルのＭＯＳトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ２２〜２５は、配線層１１１で被覆されている。   Although not shown in FIG. 3, the transistors 22 to 25 constituting the pixel transistor Tr are provided on the surface of the semiconductor layer 101 where the wiring layer 111 is provided. For example, each of the transistors 22 to 25 is formed in the pixel separation unit 101pb that separates the pixels P in the semiconductor layer 101. For example, each of the transistors 22 to 25 is an N-channel MOS transistor, and each gate is formed using, for example, polysilicon. Each of the transistors 22 to 25 is covered with a wiring layer 111.

画素トランジスタＴｒにおいて、転送トランジスタ２２は、図４，図５に示すように、フォトダイオード２１にて生成された信号電荷を、フローティング・ディフュージョンＦＤに転送するように構成されている。   In the pixel transistor Tr, the transfer transistor 22 is configured to transfer the signal charge generated by the photodiode 21 to the floating diffusion FD, as shown in FIGS.

具体的には、転送トランジスタ２２は、図４，図５に示すように、フォトダイオード２１のカソードと、フローティング・ディフュージョンＦＤとの間に設けられている。そして、転送トランジスタ２２は、ゲートに転送線２６が電気的に接続されている。転送トランジスタ２２では、転送線２６からゲートに転送信号ＴＧが与えられることによって、フォトダイオード２１において蓄積された信号電荷を、フローティング・ディフュージョンＦＤに転送する。   Specifically, as shown in FIGS. 4 and 5, the transfer transistor 22 is provided between the cathode of the photodiode 21 and the floating diffusion FD. The transfer transistor 22 has a transfer line 26 electrically connected to the gate. In the transfer transistor 22, the transfer signal TG is given to the gate from the transfer line 26, whereby the signal charge accumulated in the photodiode 21 is transferred to the floating diffusion FD.

画素トランジスタＴｒにおいて、増幅トランジスタ２３は、図４，図５に示すように、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。   As shown in FIGS. 4 and 5, in the pixel transistor Tr, the amplification transistor 23 is configured to amplify and output an electric signal converted from a charge to a voltage in the floating diffusion FD.

具体的には、増幅トランジスタ２３は、図４に示すように、選択トランジスタ２４とリセットトランジスタ２５の間に設けられている。ここでは、増幅トランジスタ２３は、図５に示すように、ゲートが、フローティング・ディフュージョンＦＤに電気的に接続されている。また、増幅トランジスタ２３は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースが選択トランジスタ２４に電気的に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、定電流源Ｉから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号が増幅される。   Specifically, the amplification transistor 23 is provided between the selection transistor 24 and the reset transistor 25 as shown in FIG. Here, as shown in FIG. 5, the gate of the amplification transistor 23 is electrically connected to the floating diffusion FD. Further, the amplification transistor 23 has a drain electrically connected to the power supply line Vdd and a source electrically connected to the selection transistor 24. The amplification transistor 23 is supplied with a constant current from the constant current source I and operates as a source follower when the selection transistor 24 is selected to be turned on. For this reason, in the amplification transistor 23, the selection signal is supplied to the selection transistor 24, whereby the electric signal converted from the electric charge to the voltage is amplified in the floating diffusion FD.

画素トランジスタＴｒにおいて、選択トランジスタ２４は、図４，図５に示すように、選択信号が入力された際に、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。   In the pixel transistor Tr, the selection transistor 24 is configured to output the electrical signal output by the amplification transistor 23 to the vertical signal line 27 when a selection signal is input, as shown in FIGS. Has been.

具体的には、選択トランジスタ２４は、図４に示すように、増幅トランジスタ２３に隣接するように設けられている。また、選択トランジスタ２４は、図５に示すように、選択信号が供給されるアドレス線２８にゲートが接続されている。そして、選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。   Specifically, the selection transistor 24 is provided adjacent to the amplification transistor 23 as shown in FIG. Further, as shown in FIG. 5, the selection transistor 24 has a gate connected to an address line 28 to which a selection signal is supplied. The selection transistor 24 is turned on when the selection signal is supplied, and outputs the output signal amplified by the amplification transistor 23 to the vertical signal line 27 as described above.

画素トランジスタＴｒにおいて、リセットトランジスタ２５は、図４，図５に示すように、リセットトランジスタ２５は、増幅トランジスタ２３のゲート電位をリセットするように構成されている。   In the pixel transistor Tr, the reset transistor 25 is configured to reset the gate potential of the amplifying transistor 23 as shown in FIGS.

具体的には、リセットトランジスタ２５は、図４に示すように、増幅トランジスタ２３に隣接するように設けられている。このリセットトランジスタ２５は、図５に示すように、リセット信号が供給されるリセット線２９にゲートが電気的に接続されている。また、リセットトランジスタ２５は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースがフローティング・ディフュージョンＦＤに電気的に接続されている。そして、リセットトランジスタ２５は、リセット線２９からリセット信号がゲートに供給された際に、フローティング・ディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電圧にリセットする。   Specifically, the reset transistor 25 is provided adjacent to the amplification transistor 23 as shown in FIG. As shown in FIG. 5, the gate of the reset transistor 25 is electrically connected to a reset line 29 to which a reset signal is supplied. The reset transistor 25 has a drain electrically connected to the power supply line Vdd and a source electrically connected to the floating diffusion FD. The reset transistor 25 resets the gate potential of the amplification transistor 23 to the power supply voltage via the floating diffusion FD when a reset signal is supplied to the gate from the reset line 29.

上記において、転送線２６、アドレス線２８、リセット線２９は、水平方向Ｈ（行方向）に並ぶ複数の画素Ｐの各トランジスタ２２，２４，２５のゲートに接続するように配線されている。このため、上記の各トランジスタ２２，２３，２４，２５の動作は、１行分の画素Ｐについて同時に行われる。   In the above, the transfer line 26, the address line 28, and the reset line 29 are wired so as to be connected to the gates of the transistors 22, 24, and 25 of the plurality of pixels P arranged in the horizontal direction H (row direction). For this reason, the operation of each of the transistors 22, 23, 24, and 25 is simultaneously performed on the pixels P for one row.

（ｃ）配線層１１１について
固体撮像装置１において、配線層１１１は、図３に示すように、半導体層１０１において、反射防止膜５０などの各部が設けられた裏面（図３では上面）とは反対側の表面（図３では下面）に設けられている。 (C) Wiring layer 111 In the solid-state imaging device 1, as shown in FIG. 3, the wiring layer 111 is the back surface (upper surface in FIG. 3) where each part such as the antireflection film 50 is provided in the semiconductor layer 101. It is provided on the opposite surface (the lower surface in FIG. 3).

配線層１１１は、配線１１１ｈと絶縁層１１１ｚとを含み、絶縁層１１１ｚ内において、配線１１１ｈが各素子に電気的に接続するように形成されている。ここでは、各配線１１１ｈは、図５にて示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの各配線として機能するように、絶縁層１１１ｚ内に積層して形成されている。   The wiring layer 111 includes a wiring 111h and an insulating layer 111z, and the wiring 111h is formed in the insulating layer 111z so as to be electrically connected to each element. Here, each wiring 111h is formed by being stacked in the insulating layer 111z so as to function as each wiring such as the transfer line 26, the address line 28, the vertical signal line 27, and the reset line 29 shown in FIG. Has been.

そして、配線層１１１において、半導体層１０１が位置する側に対して反対側の面には、支持基板ＳＳが設けられている。たとえば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板ＳＳとして設けられている。   A support substrate SS is provided on the surface of the wiring layer 111 opposite to the side on which the semiconductor layer 101 is located. For example, a substrate made of a silicon semiconductor having a thickness of several hundred μm is provided as the support substrate SS.

（ｄ）反射防止膜５０について
固体撮像装置１において、反射防止膜５０は、図３に示すように、半導体層１０１において、配線層１１１などの各部が設けられた表面（図３では下面）とは反対側の裏面（図３では上面）に設けられている。 (D) Antireflection film 50 In the solid-state imaging device 1, as shown in FIG. 3, the antireflection film 50 includes a surface (a lower surface in FIG. 3) on which a part such as the wiring layer 111 is provided in the semiconductor layer 101. Is provided on the opposite back surface (upper surface in FIG. 3).

反射防止膜５０は、図３に示すように、第１の反射防止膜５０１と、第２の反射防止膜５０２とを含み、半導体層１０１の裏面側から入射する光Ｈが半導体層１０１の裏面で反射することを防止するように構成されている。つまり、反射防止膜５０は、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。ここでは、屈折率が高い材料を用いて形成することが好適である。特に、屈折率が１．５以上の材料を用いて形成することが好適である。   As shown in FIG. 3, the antireflection film 50 includes a first antireflection film 501 and a second antireflection film 502, and the light H incident from the back surface side of the semiconductor layer 101 is the back surface of the semiconductor layer 101. It is configured so as to prevent reflection. That is, the antireflection film 50 is formed by appropriately selecting the material and the film thickness so that the antireflection function is expressed by the optical interference action. Here, it is preferable to use a material having a high refractive index. In particular, it is preferable to use a material having a refractive index of 1.5 or more.

反射防止膜５０において、第１の反射防止膜５０１は、図３に示すように、半導体層１０１の裏面（上面）を被覆するように形成されている。   In the antireflection film 50, the first antireflection film 501 is formed so as to cover the back surface (upper surface) of the semiconductor layer 101, as shown in FIG.

具体的には、図３に示すように、半導体層１０１の裏面において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように、第１の反射防止膜５０１が設けられている。ここでは、第１の反射防止膜５０１は、半導体層１０１の平坦な裏面に沿って、一定の厚みになるように設けられている。   Specifically, as shown in FIG. 3, on the back surface of the semiconductor layer 101, the first antireflection is applied so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed. A film 501 is provided. Here, the first antireflection film 501 is provided along the flat back surface of the semiconductor layer 101 so as to have a constant thickness.

本実施形態においては、第１の反射防止膜５０１は、第２の反射防止膜５０２よりも膜厚が薄くなるように形成されている。   In the present embodiment, the first antireflection film 501 is formed to be thinner than the second antireflection film 502.

また、第１の反射防止膜５０１は、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、第１の反射防止膜５０１は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成されている。第１の反射防止膜５０１が負の固定電荷を有するように形成することで、その負の固定電荷によって、フォトダイオード２１との界面に電界が加わるので、正電荷蓄積（ホール）蓄積領域が形成される。   Further, the first antireflection film 501 has a negative fixed charge so that generation of a dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface JS of the photodiode 21. It is formed using a high dielectric material. For example, the first antireflection film 501 is formed to include at least one of oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and a lanthanoid element. By forming the first antireflection film 501 to have a negative fixed charge, an electric field is applied to the interface with the photodiode 21 due to the negative fixed charge, so that a positive charge accumulation (hole) accumulation region is formed. Is done.

たとえば、１〜２０ｎｍの膜厚になるように成膜されたハフニウム酸化膜（ＨｆＯ２膜）を、第１の反射防止膜５０１として設けている。 For example, a hafnium oxide film (HfO 2 film) formed to have a thickness of 1 to 20 nm is provided as the first antireflection film 501.

反射防止膜５０において、第２の反射防止膜５０２は、図３に示すように、第２の反射防止膜５０２と半導体層１０１との間に、第１の反射防止膜５０１と遮光膜６０との少なくとも一方を介在させ、半導体層１０１の裏面（上面）を被覆するように形成されている。
In the antireflection film 50, as shown in FIG. 3, the second antireflection film 502 includes a first antireflection film 501 and a light shielding film 60 between the second antireflection film 502 and the semiconductor layer 101. of it is interposed at least one, is formed so as to cover the back surface of the semiconductor layer 101 (the upper surface).

具体的には、図３に示すように、半導体層１０１の裏面においてフォトダイオード２１が形成された部分では、第１の反射防止膜５０１が、第２の反射防止膜５０２と半導体層１０１との間に介在するように、第２の反射防止膜５０２が設けられている。
Specifically, as shown in FIG. 3, in the portion where the photodiode 21 is formed on the back surface of the semiconductor layer 101, the first antireflection film 501 includes the second antireflection film 502 and the semiconductor layer 101. A second antireflection film 502 is provided so as to be interposed therebetween.

また、半導体層１０１の裏面において画素分離部１０１ｐｂが形成された部分では、第１の反射防止膜５０１と遮光膜６０との両者が第２の反射防止膜５０２と画素分離部１０１ｐｂの頭部との間に介在するように、第２の反射防止膜５０２が設けられている。ここでは、第１の反射防止膜５０１の上面のうち、半導体層１０１における画素分離部１０１ｐｂが設けられた部分に遮光膜６０が設けられており、この遮光膜６０を被覆するように、第１の反射防止膜５０１の上面に第２の反射防止膜５０２が設けられている。つまり、第１の反射防止膜５０１の平坦な面に凸状な遮光膜６０が設けられて、凹凸面が設けられており、この凹凸面に沿うように、第２の反射防止膜５０２が一定の厚みで設けられている。
In addition, in the portion where the pixel separation portion 101pb is formed on the back surface of the semiconductor layer 101, both the first antireflection film 501 and the light shielding film 60 are connected to the second antireflection film 502 and the head of the pixel separation portion 101pb. A second antireflection film 502 is provided so as to be interposed between the two. Here, the upper surface of the first antireflection film 501, light shielding film 60 in the portion where the pixel separation portion 101pb is provided in the semiconductor layer 101 is provided so as to cover the light shielding film 60, the first A second antireflection film 502 is provided on the upper surface of the antireflection film 501. That is, a convex light-shielding film 60 is provided on a flat surface of the first antireflection film 501, and an uneven surface is provided. The second antireflection film 502 is fixed along the uneven surface. The thickness is provided.

本実施形態においては、第２の反射防止膜５０２は、第１の反射防止膜５０１よりも膜厚が厚くなるように形成されている。   In the present embodiment, the second antireflection film 502 is formed to be thicker than the first antireflection film 501.

たとえば、第１の反射防止膜５０１と第２の反射防止膜５０２とを合計した膜厚が４０〜８０ｎｍになるように成膜されたハフニウム酸化膜（ＨｆＯ2膜）が、第２の反射防止膜５０２として形成されている。
For example, a hafnium oxide film (HfO 2 film) formed so that the total thickness of the first antireflection film 501 and the second antireflection film 502 is 40 to 80 nm is the second antireflection film. A film 502 is formed.

第１の反射防止膜５０１，第２の反射防止膜５０２については、上記のハフニウム酸化膜（ＨｆＯ２膜）の他に、種々の材料を用いることが可能である。 For the first antireflection film 501 and the second antireflection film 502, various materials can be used in addition to the above-described hafnium oxide film (HfO 2 film).

ここでは、シリコン酸化膜（ＳｉＯ２膜）よりもフラットバンド電圧が大きい材料を用いて、第１の反射防止膜５０１を形成することが好適である。 Here, it is preferable to form the first antireflection film 501 using a material having a flat band voltage larger than that of the silicon oxide film (SiO 2 film).

たとえば、下記の高誘電体（Ｈｉｇｈ−ｋ）材料を用いて、第１の反射防止膜５０１を形成することが好適である。なお、下記において、ΔＶｆｂは、Ｈｉｇｈ−ｋ材料のフラットバンド電圧Ｖｆｂ（Ｈｉｇｈ−ｋ）からＳｉＯ２のフラットバンド電圧Ｖｆｂ（ＳｉＯ２）を差分した値を示している（つまり、ΔＶｆｂ＝Ｖｆｂ（Ｈｉｇｈ−ｋ）−Ｖｆｂ（ＳｉＯ２））。
・Ａｌ２Ｏ３（ΔＶｆｂ＝４〜６Ｖ）
・ＨｆＯ２（ΔＶｆｂ＝２〜３Ｖ）
・ＺｒＯ２（ΔＶｆｂ＝２〜３Ｖ）
・ＴｉＯ２（ΔＶｆｂ＝３〜４Ｖ）
・Ｔａ２Ｏ５（ΔＶｆｂ＝３〜４Ｖ）
・ＭｇＯ２（ΔＶｆｂ＝１．５〜２．５Ｖ） For example, it is preferable to form the first antireflection film 501 using the following high dielectric (High-k) material. In the following, Delta] Vfb is a flat-band voltage Vfb of High-k material (High-k) indicates a value obtained SiO 2 of the flat band voltage Vfb of (SiO 2) and the difference (i.e., Delta] Vfb = Vfb (High -k) -Vfb (SiO 2)) .
・ Al 2 O 3 (ΔVfb = 4-6V)
・ HfO 2 (ΔVfb = 2 to 3V)
・ ZrO 2 (ΔVfb = 2 to 3V)
TiO 2 (ΔVfb = 3-4V)
・ Ta 2 O 5 (ΔVfb = 3-4V)
MgO 2 (ΔVfb = 1.5 to 2.5V)

また、上記の材料の他に、下記の材料を用いて、第２の反射防止膜５０２を形成することが好適である。
・ＳｉＮ
・ＳｉＯＮ In addition to the above materials, it is preferable to form the second antireflection film 502 using the following materials.
・ SiN
・ SiON

上記では、第１の反射防止膜５０１，第２の反射防止膜５０２の両者について、ハフニウム酸化膜（ＨｆＯ２膜）を用いる場合について説明したが、これに限定されない。上記のような種々の材料を、適宜、組み合わせて用いることが可能である。 Although the case where the hafnium oxide film (HfO 2 film) is used for both the first antireflection film 501 and the second antireflection film 502 has been described above, the present invention is not limited to this. Various materials as described above can be used in appropriate combination.

たとえば、下記のような材料の組み合わせで、第１の反射防止膜５０１，第２の反射防止膜５０２を形成することが好適である。なお、下記では、左側が、第１の反射防止膜５０１を形成する際に用いる材料を示しており、右側が、第２の反射防止膜５０２を形成する際に用いる材料を示している。
（第１の反射防止膜５０１の材料，第２の反射防止膜５０２の材料）＝
（ＨｆＯ２，ＨｆＯ２）
（ＨｆＯ２，Ｔａ２Ｏ５）
（ＨｆＯ２，Ａｌ２Ｏ３）
（ＨｆＯ２，ＺｒＯ２）
（ＨｆＯ２，ＴｉＯ２）
（ＭｇＯ２，ＨｆＯ２）
（Ａｌ２Ｏ３，ＳｉＮ）
（ＨｆＯ２，ＳｉＯＮ） For example, it is preferable to form the first antireflection film 501 and the second antireflection film 502 by combining the following materials. In the following, the left side shows the material used when forming the first antireflection film 501, and the right side shows the material used when forming the second antireflection film 502.
(Material of first antireflection film 501 and material of second antireflection film 502) =
(HfO 2 , HfO 2 )
(HfO 2 , Ta 2 O 5 )
(HfO 2 , Al 2 O 3 )
(HfO 2 , ZrO 2 )
(HfO 2 , TiO 2 )
(MgO 2 , HfO 2 )
(Al 2 O 3 , SiN)
(HfO 2 , SiON)

（ｅ）遮光膜６０について
固体撮像装置１において、遮光膜６０は、図３に示すように、半導体層１０１の裏面（図３では上面）の側に設けられている。 (E) About the light shielding film 60 In the solid-state imaging device 1, the light shielding film 60 is provided on the back surface (upper surface in FIG. 3) side of the semiconductor layer 101 as shown in FIG.

遮光膜６０は、半導体層１０１の上方から半導体層１０１の裏面へ向かう入射光Ｈの一部を、遮光するように構成されている。   The light shielding film 60 is configured to shield part of the incident light H that travels from above the semiconductor layer 101 toward the back surface of the semiconductor layer 101.

図３に示すように、遮光膜６０は、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。これに対して、半導体層１０１の内部に設けられたフォトダイオード２１の上方においては、フォトダイオード２１に入射光Ｈが入射するように、遮光膜６０は、設けられておらず、開口している。   As shown in FIG. 3, the light shielding film 60 is provided above the pixel separating portion 101 pb provided inside the semiconductor layer 101. On the other hand, above the photodiode 21 provided in the semiconductor layer 101, the light shielding film 60 is not provided and is opened so that the incident light H is incident on the photodiode 21. .

つまり、図４では図示をしていないが、遮光膜６０は、画素分離部１０１ｐｂと同様に、平面形状が格子状になるように形成されている。   That is, although not shown in FIG. 4, the light shielding film 60 is formed so that the planar shape is a lattice shape, like the pixel separating portion 101pb.

本実施形態においては、図３に示すように、画素分離部１０１ｐｂの頭部において，遮光膜６０は、第１の反射防止膜５０１の上面において、第１の反射防止膜５０１の面から凸形状に突き出るように設けられている。そして、遮光膜６０は、第２の反射防止膜５０２によって、上面が被覆されていると共に、凸形状の側部が、第２の反射防止膜５０２で被覆されるように設けられている。
In the present embodiment, as shown in FIG. 3 , the light shielding film 60 protrudes from the surface of the first antireflection film 501 on the top surface of the first antireflection film 501 at the head of the pixel separation unit 101 pb. It is provided to protrude. The light shielding film 60 is provided so that the upper surface is covered with the second antireflection film 502 and the convex side portions are covered with the second antireflection film 502.

遮光膜６０は、光を遮光する遮光材料で形成されている。たとえば、膜厚が１００〜４００ｎｍになるように成膜されたタングステン（Ｗ）膜が、遮光膜６０として形成されている。この他に、窒化チタン（ＴｉＮ）膜と、タングステン（Ｗ）膜とを積層することで、遮光膜６０を形成しても好適である。   The light shielding film 60 is formed of a light shielding material that shields light. For example, a tungsten (W) film formed so as to have a film thickness of 100 to 400 nm is formed as the light shielding film 60. In addition, it is preferable to form the light shielding film 60 by stacking a titanium nitride (TiN) film and a tungsten (W) film.

（ｆ）その他
この他に、図３に示すように、半導体層１０１の裏面側においては、反射防止膜５０の上面に平坦化膜ＨＴが設けられている。そして、その平坦化膜ＨＴの上面には、カラーフィルタＣＦと、マイクロレンズＭＬが設けられている。 (F) Others In addition to this, as shown in FIG. 3, a planarizing film HT is provided on the upper surface of the antireflection film 50 on the back surface side of the semiconductor layer 101. A color filter CF and a microlens ML are provided on the upper surface of the planarizing film HT.

カラーフィルタＣＦは、たとえば、赤色フィルタ層（図示なし）、緑色フィルタ層（図示なし）、青色フィルタ層（図示なし）を含み、ベイヤー配列で、その３原色の各フィルタ層が、各画素Ｐに対応するように配置されている。つまり、カラーフィルタＣＦは、水平方向ｘと水力方向ｙとにおいて隣接して並ぶ画素Ｐの間で、異なる色の光を透過するように、カラーフィルタＣＦが構成されている。   The color filter CF includes, for example, a red filter layer (not shown), a green filter layer (not shown), and a blue filter layer (not shown). In the Bayer arrangement, each of the three primary color filter layers is applied to each pixel P. It is arranged to correspond. That is, the color filter CF is configured such that light of different colors is transmitted between the pixels P arranged adjacent to each other in the horizontal direction x and the hydraulic direction y.

マイクロレンズＭＬは、各画素Ｐに対応するように複数が配置されている。マイクロレンズＭＬは、半導体層１０１の裏面側において凸状に突き出した凸レンズであり、各画素Ｐのフォトダイオード２１へ入射光Ｈを集光するように構成されている。たとえば、マイクロレンズＭＬは、樹脂などの有機材料を用いて形成されている。   A plurality of microlenses ML are arranged so as to correspond to the respective pixels P. The microlens ML is a convex lens protruding in a convex shape on the back surface side of the semiconductor layer 101, and is configured to collect the incident light H onto the photodiode 21 of each pixel P. For example, the microlens ML is formed using an organic material such as a resin.

（２）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。 (2) Manufacturing Method The main part of the manufacturing method for manufacturing the solid-state imaging device 1 will be described.

図６〜図１０は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。   6 to 10 are diagrams illustrating a method for manufacturing the solid-state imaging device in the first embodiment according to the present invention.

図６〜図１０は、図３と同様に、断面を示しており、各図に示す工程を順次経て、図３等に示した固体撮像装置１について製造をする。   6 to 10 show cross sections similarly to FIG. 3, and the solid-state imaging device 1 shown in FIG. 3 and the like is manufactured through the steps shown in the drawings.

（２−１）フォトダイオード２１等の形成
まず、図６に示すように、フォトダイオード２１等の形成を実施する。 (2-1) Formation of Photodiode 21 etc. First, as shown in FIG. 6, the photodiode 21 etc. are formed.

ここでは、単結晶シリコン半導体からなる半導体基板の表面から不純物をイオン注入することで、フォトダイオード２１，画素分離部１０１ｐｂを形成する。そして、その半導体基板の表面に、画素トランジスタＴｒ（図６では図示なし）を形成後、その画素トランジスタＴｒを被覆するように、配線層１１１を形成する。そして、配線層１１１の表面に支持基板ＳＳを貼り合わせる。   Here, the photodiode 21 and the pixel separation portion 101pb are formed by ion implantation of impurities from the surface of a semiconductor substrate made of a single crystal silicon semiconductor. Then, after forming a pixel transistor Tr (not shown in FIG. 6) on the surface of the semiconductor substrate, a wiring layer 111 is formed so as to cover the pixel transistor Tr. Then, the support substrate SS is bonded to the surface of the wiring layer 111.

この後、半導体基板を、たとえば、１０〜２０μｍ程度の厚みになるように薄膜化することで、上述した半導体層１０１が形成される。たとえば、ＣＭＰ法によって研磨することで薄膜化を実施する。   Thereafter, the semiconductor layer 101 described above is formed by thinning the semiconductor substrate to have a thickness of about 10 to 20 μm, for example. For example, thinning is performed by polishing by a CMP method.

（２−２）第１の反射防止膜５０１の形成
つぎに、図７に示すように、第１の反射防止膜５０１を形成する。 (2-2) Formation of First Antireflection Film 501 Next, as shown in FIG. 7, a first antireflection film 501 is formed.

ここでは、図７に示すように、半導体層１０１の裏面（上面）を被覆するように、第１の反射防止膜５０１を形成する。   Here, as shown in FIG. 7, the first antireflection film 501 is formed so as to cover the back surface (upper surface) of the semiconductor layer 101.

具体的には、図３に示すように、半導体層１０１の裏面において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように、第１の反射防止膜５０１を設ける。   Specifically, as shown in FIG. 3, on the back surface of the semiconductor layer 101, the first antireflection is applied so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed. A film 501 is provided.

たとえば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、２００〜３００℃の成膜温度の条件下で、１〜２０ｎｍの膜厚になるようにハフニウム酸化膜（ＨｆＯ２膜）を成膜することで、第１の反射防止膜５０１を設ける。 For example, by forming a hafnium oxide film (HfO 2 film) to a film thickness of 1 to 20 nm under a film formation temperature of 200 to 300 ° C. by an ALD (Atomic Layer Deposition) method, 1 antireflection film 501 is provided.

（２−３）遮光膜６０の形成
つぎに、図８に示すように、遮光膜６０を形成する。 (2-3) Formation of light shielding film 60 Next, as shown in FIG. 8, the light shielding film 60 is formed.

ここでは、図８に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に位置するように、第１の反射防止膜５０１の上面に、遮光膜６０を形成する。   Here, as shown in FIG. 8, the light shielding film 60 is formed on the upper surface of the first antireflection film 501 so as to be positioned above the pixel separation portion 101 pb provided inside the semiconductor layer 101.

たとえば、スパッタリング法で、膜厚が１００〜４００ｎｍになるように、第１の反射防止膜５０１の上面にタングステン（Ｗ）膜（図示なし）を成膜後、そのタングステン膜についてパターン加工することで、遮光膜６０を形成する。具体的には、ドライエッチング処理を実施することで、タングステン膜から遮光膜６０を形成する。   For example, a tungsten (W) film (not shown) is formed on the upper surface of the first antireflection film 501 so that the film thickness becomes 100 to 400 nm by sputtering, and then the tungsten film is patterned. Then, the light shielding film 60 is formed. Specifically, the light shielding film 60 is formed from a tungsten film by performing a dry etching process.

（２−４）第２の反射防止膜５０２の形成
つぎに、図９に示すように、第２の反射防止膜５０２を形成する。 (2-4) Formation of Second Antireflection Film 502 Next, as shown in FIG. 9, a second antireflection film 502 is formed.

ここでは、図９に示すように、第２の反射防止膜５０２が第１の反射防止膜５０１と遮光膜６０との少なくとも一方を介在して、半導体層１０１の裏面（上面）を被覆するように、第２の反射防止膜５０２を形成する。   Here, as shown in FIG. 9, the second antireflection film 502 covers at least one of the first antireflection film 501 and the light shielding film 60 and covers the back surface (upper surface) of the semiconductor layer 101. Then, a second antireflection film 502 is formed.

具体的には、図９に示すように、フォトダイオード２１の形成部分では、第１の反射防止膜５０１のみが介在し、画素分離部１０１ｐｂの形成部分では、第１の反射防止膜５０１と遮光膜６０との両者が介在するように、第２の反射防止膜５０２を形成する。   Specifically, as shown in FIG. 9, only the first antireflection film 501 is interposed in the formation portion of the photodiode 21, and the first antireflection film 501 and the light shielding portion are formed in the formation portion of the pixel separating portion 101pb. The second antireflection film 502 is formed so that both the film 60 and the film 60 are interposed.

たとえば、第１の反射防止膜５０１と合計した膜厚が４０〜８０ｎｍになるように物理的気相成長（ＰＶＤ）法でハフニウム酸化膜（ＨｆＯ２膜）を成膜することで、第２の反射防止膜５０２を形成する。ＰＶＤ法による成膜は、ＡＬＤ法の場合と比較して、成膜速度が速いので、短時間で厚い膜を形成することが可能になる。 For example, by forming a hafnium oxide film (HfO 2 film) by physical vapor deposition (PVD) so that the total film thickness with the first antireflection film 501 is 40 to 80 nm, the second An antireflection film 502 is formed. Film formation by the PVD method has a higher film formation speed than the case of the ALD method, so that a thick film can be formed in a short time.

（２−５）平坦化膜ＨＴの形成
つぎに、図１０に示すように、平坦化膜ＨＴを形成する。 (2-5) Formation of planarization film HT Next, as shown in FIG. 10, the planarization film HT is formed.

ここでは、図１０に示すように、第２の反射防止膜５０２上において、上面が平坦になるように、平坦化膜ＨＴを形成する。   Here, as shown in FIG. 10, the planarization film HT is formed on the second antireflection film 502 so that the upper surface becomes flat.

たとえば、樹脂などの有機材料を、スピンコート法で塗布することで、この平坦化膜ＨＴを形成する。   For example, the planarizing film HT is formed by applying an organic material such as a resin by a spin coating method.

この後、図３で示したように、半導体層１０１の裏面側に、カラーフィルタＣＦ、マイクロレンズＭＬを設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。   Thereafter, as shown in FIG. 3, a color filter CF and a microlens ML are provided on the back surface side of the semiconductor layer 101. In this way, a back-illuminated CMOS image sensor is completed.

（３）まとめ
以上のように、本実施形態では、入射光Ｈを受光面ＪＳで受光する複数のフォトダイオード２１が、複数の画素Ｐに対応するように、半導体層１０１の内部に設けられている。そして、半導体層１０１にて入射光Ｈが入射する裏面（上面）の側には、入射光Ｈの反射を防止する反射防止膜５０が設けられている。また、半導体層１０１の裏面の側には、入射光Ｈが受光面ＪＳへ通過する開口が形成されている遮光膜６０が設けられている。 (3) Summary As described above, in the present embodiment, the plurality of photodiodes 21 that receive the incident light H with the light receiving surface JS are provided inside the semiconductor layer 101 so as to correspond to the plurality of pixels P. Yes. An antireflection film 50 that prevents reflection of the incident light H is provided on the back surface (upper surface) side where the incident light H is incident on the semiconductor layer 101. In addition, a light shielding film 60 in which an opening through which incident light H passes to the light receiving surface JS is formed on the back surface side of the semiconductor layer 101.

ここで、反射防止膜５０は、第１の反射防止膜５０１と第２の反射防止膜５０２との複数の膜を含み、第１の反射防止膜５０１が、裏面において受光面ＪＳおよび遮光膜６０が設けられた部分を被覆するように設けられている。これと共に、反射防止膜５０においては、第２の反射防止膜５０２が、裏面において受光面ＪＳが設けられた部分を被覆するように第１の反射防止膜５０１の上に形成されている。第１の反射防止膜５０１は、第２の反射防止膜５０２よりも膜厚が薄い。そして、遮光膜６０は、第２の反射防止膜５０２の上に設けられておらず、第１の反射防止膜５０１の上に設けられている（図３参照）。   Here, the antireflection film 50 includes a plurality of films of a first antireflection film 501 and a second antireflection film 502, and the first antireflection film 501 has a light receiving surface JS and a light shielding film 60 on the back surface. Is provided so as to cover the portion provided. At the same time, in the antireflection film 50, the second antireflection film 502 is formed on the first antireflection film 501 so as to cover the portion where the light receiving surface JS is provided on the back surface. The first antireflection film 501 is thinner than the second antireflection film 502. The light shielding film 60 is not provided on the second antireflection film 502, but is provided on the first antireflection film 501 (see FIG. 3).

このように本実施形態では、半導体層１０１と遮光膜６０との間には、図１７に図解した絶縁膜ＳＺｚが存在せず、薄い第１の反射防止膜５０１のみが形成されている。このため、遮光膜６０の下方を入射光Ｈが透過することを抑制可能であるので、その画素Ｐに入射した入射光Ｈが、隣接する他の画素Ｐのフォトダイオード２１に入射することを防止できる。つまり、入射光Ｈが直下の受光面ＪＳに入射し、他の色の光を受光する他の画素Ｐの受光面ＪＳへ入射することを防止することができる。
Thus, in this embodiment, the insulating film SZZ illustrated in FIG. 17 does not exist between the semiconductor layer 101 and the light shielding film 60, and only the thin first antireflection film 501 is formed. For this reason, since it is possible to prevent the incident light H from being transmitted below the light-shielding film 60, the incident light H incident on the pixel P is prevented from entering the photodiode 21 of another adjacent pixel P. it can. That is, it is possible to prevent the incident light H from entering the light receiving surface JS immediately below and entering the light receiving surface JS of another pixel P that receives light of other colors.

よって、本実施形態においては、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である   Therefore, in the present embodiment, it is possible to prevent the occurrence of “color mixing” and improve color reproducibility in the captured color image.

したがって、本実施形態は、画像品質を向上させることができる。   Therefore, this embodiment can improve image quality.

また、本実施形態では、負の固定電荷を有する高誘電体を用いて第１の反射防止膜５０１を形成している。このため、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されるので、暗電流の発生を抑制できる。   In the present embodiment, the first antireflection film 501 is formed using a high dielectric material having a negative fixed charge. For this reason, since a positive charge accumulation (hole) accumulation region is formed on the light receiving surface JS of the photodiode 21, the generation of dark current can be suppressed.

また、本実施形態では、屈折率が１．５以上の材料を用いて反射防止膜５０を形成している。このため、シリコン（Ｓｉ）との屈折率差が小さくなるので、そのシリコンの受光面における反射防止の効果を奏することができる。特に、下層のＳｉの屈折率（３．６）と上層のＳｉＯ２の屈折率（１．４５）の中間の屈折率の材料を用いることが好適である。具体的には、ＳｉＮ膜（屈折率が２程度）を、反射防止膜５０を形成することが好適である。その他、ＴｉＯ２のような高屈折率膜（屈折率２．５程度）を用いても良い。よって、屈折率が１．５以上であって、２．６以下の材料を用いて、反射防止膜５０を形成することが好適である。
また、本実施形態では、ＡＬＤ法で第１の反射防止膜５０１を成膜している。このため、界面準位の少ない良好なシリコン界面を形成できるので、暗電流低減の効果を奏することができる。 In the present embodiment, the antireflection film 50 is formed using a material having a refractive index of 1.5 or more. For this reason, since the refractive index difference with silicon (Si) becomes small, the effect of preventing reflection at the light receiving surface of the silicon can be achieved. In particular, it is preferable to use a material having a refractive index intermediate between the refractive index of Si in the lower layer (3.6) and the refractive index of SiO 2 in the upper layer (1.45). Specifically, it is preferable to form the antireflection film 50 using a SiN film (having a refractive index of about 2). In addition, a high refractive index film (refractive index of about 2.5) such as TiO 2 may be used. Therefore, it is preferable to form the antireflection film 50 using a material having a refractive index of 1.5 or more and 2.6 or less.
In the present embodiment, the first antireflection film 501 is formed by the ALD method. For this reason, since a favorable silicon interface with few interface states can be formed, the effect of reducing dark current can be exhibited.

＜２．実施形態２＞
（１）装置構成など
図１１は、本発明にかかる実施形態２において、固体撮像装置１ｂの要部を示す図である。 <2. Second Embodiment>
(1) Device Configuration, etc. FIG. 11 is a diagram showing a main part of the solid-state imaging device 1b in the second embodiment according to the present invention.

図１１は、図３と同様に、画素Ｐの断面を示している。   FIG. 11 shows a cross section of the pixel P as in FIG.

図１１に示すように、本実施形態においては、絶縁膜Ｚ１が設けられている。これと共に、遮光膜６０ｂの材料が実施形態１の場合と異なる。これらの点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 11, in the present embodiment, an insulating film Z1 is provided. At the same time, the material of the light shielding film 60b is different from that in the first embodiment. Except for these points, the present embodiment is the same as the first embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

本実施形態では、遮光膜６０ｂは、タングステンを用いた実施形態１と異なり、チタン（Ｔｉ）膜が用いられて形成されている。
In the present embodiment, unlike the first embodiment using tungsten , the light shielding film 60b is formed using a titanium (Ti) film.

チタン膜は、密着性に優れる。しかしながら、チタン膜は、還元作用が強い。   The titanium film is excellent in adhesion. However, the titanium film has a strong reducing action.

第１の反射防止膜５０１として形成されたハフニウム酸化膜（ＨｆＯ２膜）上に、直接、遮光膜６０ｂとしてチタン膜を形成した場合には、両者の膜の間で反応が生ずる。このため、この場合には、界面準位に起因した暗電流の発生を効果的に抑制することが困難な場合がある。 When a titanium film is formed directly as the light shielding film 60b on the hafnium oxide film (HfO 2 film) formed as the first antireflection film 501, a reaction occurs between the two films. For this reason, in this case, it may be difficult to effectively suppress the generation of dark current due to the interface state.

このような不具合の発生を防止するために、本実施形態では、図１１に示すように、第１の反射防止膜５０１として形成されたハフニウム酸化膜（ＨｆＯ２膜）と、遮光膜６０ｂとして形成されたチタン膜との間に、絶縁膜Ｚ１を中間層として設けている。 In order to prevent the occurrence of such problems, in this embodiment, as shown in FIG. 11, a hafnium oxide film (HfO 2 film) formed as the first antireflection film 501 and a light shielding film 60b are formed. An insulating film Z1 is provided as an intermediate layer between the formed titanium film.

つまり、本実施形態では、絶縁膜Ｚ１は、遮光膜６０ｂよりも第１の反射防止膜５０１との間の反応が生じにくい材料を用いて形成されている。   That is, in this embodiment, the insulating film Z1 is formed using a material that is less likely to react with the first antireflection film 501 than the light shielding film 60b.

たとえば、絶縁膜Ｚ１は、シリコン酸化膜であり、膜厚が、１０ｎｍ〜５０ｎｍになるように形成されている。   For example, the insulating film Z1 is a silicon oxide film and is formed to have a thickness of 10 nm to 50 nm.

（２）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。 (2) Manufacturing Method The main part of the manufacturing method for manufacturing the solid-state imaging device will be described.

図１２〜図１４は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。   12-14 is a figure which shows the manufacturing method of the solid-state imaging device 1b in Embodiment 2 concerning this invention.

図１２〜図１４は、図１１と同様に、断面を示しており、図１２〜図１４に示す各工程を順次経て、図１１に示した固体撮像装置について製造をする。   FIGS. 12 to 14 show cross sections similarly to FIG. 11, and the solid-state imaging device shown in FIG. 11 is manufactured through the respective steps shown in FIGS. 12 to 14.

本実施形態の場合においても、実施形態１の場合と同様に、図６，図７に示すように、フォトダイオード２１等の形成、第１の反射防止膜５０１の形成を実施する。   Also in the case of the present embodiment, as in the case of the first embodiment, as shown in FIGS. 6 and 7, the photodiode 21 and the like and the first antireflection film 501 are formed.

（２−１）絶縁膜Ｚ１，遮光膜６０ｂの形成
つぎに、図１２に示すように、絶縁膜Ｚ１，遮光膜６０ｂを形成する。 (2-1) Formation of Insulating Film Z1 and Light Shielding Film 60b Next, as shown in FIG. 12, the insulating film Z1 and the light shielding film 60b are formed.

ここでは、図１２に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に位置するように、第１の反射防止膜５０１の上面に、絶縁膜Ｚ１と遮光膜６０とを形成する。   Here, as shown in FIG. 12, the insulating film Z <b> 1 and the light shielding film 60 are formed on the upper surface of the first antireflection film 501 so as to be positioned above the pixel separation portion 101 pb provided inside the semiconductor layer 101. Form.

たとえば、プラズマＣＶＤ法で、膜厚が１０ｎｍ〜５０ｎｍになるように、第１の反射防止膜５０１の上面にシリコン酸化膜を形成する。その後、たとえば、スパッタリング法で、膜厚が１０〜５０ｎｍになるように、そのシリコン酸化膜の上面に密着層としてチタン（Ｔｉ）膜を成膜する。その後、遮光膜としてタングステン（Ｗ）膜を１００〜４００ｎｍの厚みになるように成膜する。   For example, a silicon oxide film is formed on the upper surface of the first antireflection film 501 by plasma CVD so that the film thickness becomes 10 nm to 50 nm. Thereafter, a titanium (Ti) film is formed as an adhesion layer on the upper surface of the silicon oxide film by sputtering, for example, so that the film thickness becomes 10 to 50 nm. Thereafter, a tungsten (W) film is formed as a light shielding film to a thickness of 100 to 400 nm.

そして、シリコン酸化膜とタングステン・チタン膜とのそれぞれについてパターン加工することで、絶縁膜Ｚ１，遮光膜６０ｂを形成する。具体的には、シリコン酸化膜についてドライエッチング処理を実施することで、絶縁膜Ｚ１にパターン加工する。また、タングステン・チタン膜についてドライエッチング処理を実施することで、遮光膜６０ｂにパターン加工する。   Then, by patterning each of the silicon oxide film and the tungsten / titanium film, the insulating film Z1 and the light shielding film 60b are formed. Specifically, the silicon oxide film is subjected to a dry etching process to pattern the insulating film Z1. Further, the tungsten / titanium film is subjected to a dry etching process to pattern the light shielding film 60b.

（２−２）第２の反射防止膜５０２の形成
つぎに、図１３に示すように、第２の反射防止膜５０２を形成する。 (2-2) Formation of Second Antireflection Film 502 Next, as shown in FIG. 13, a second antireflection film 502 is formed.

ここでは、図１３に示すように、絶縁膜Ｚ１と遮光膜６０ｂとが形成された第１の反射防止膜５０１の上面を被覆するように、第２の反射防止膜５０２を形成する。   Here, as shown in FIG. 13, the second antireflection film 502 is formed so as to cover the upper surface of the first antireflection film 501 on which the insulating film Z1 and the light shielding film 60b are formed.

たとえば、実施形態１の場合と同様に、物理的気相成長（ＰＶＤ）法でハフニウム酸化膜（ＨｆＯ２膜）を成膜することで、第２の反射防止膜５０２を形成する。 For example, as in the case of the first embodiment, a second antireflection film 502 is formed by forming a hafnium oxide film (HfO 2 film) by physical vapor deposition (PVD).

これにより、フォトダイオード２１の形成部分では、第１の反射防止膜５０１のみが存在し、画素分離部１０１ｐｂの形成部分では、第２の反射防止膜５０２と画素分離部１０１ｐｂとの間に第１の反射防止膜５０１と絶縁膜Ｚ１と遮光膜６０ｂとが介在するように、第２の反射防止膜５０２が形成される。
As a result, only the first antireflection film 501 exists in the formation part of the photodiode 21, and the first antireflection film 501 exists between the second antireflection film 502 and the pixel separation part 101 pb in the formation part of the pixel separation part 101 pb . The second antireflection film 502 is formed so that the antireflection film 501, the insulating film Z1, and the light shielding film 60b are interposed.

（２−３）平坦化膜ＨＴの形成
つぎに、図１４に示すように、平坦化膜ＨＴを形成する。 (2-3) Formation of Flattening Film HT Next, as shown in FIG. 14, the flattening film HT is formed.

ここでは、図１４に示すように、実施形態１の場合と同様に、第２の反射防止膜５０２上において、上面が平坦になるように、平坦化膜ＨＴを形成する。   Here, as shown in FIG. 14, the planarization film HT is formed on the second antireflection film 502 so that the upper surface becomes flat as in the case of the first embodiment.

この後、図１１で示したように、半導体層１０１の裏面側に、カラーフィルタＣＦ、マイクロレンズＭＬを設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。   Thereafter, as shown in FIG. 11, the color filter CF and the microlens ML are provided on the back surface side of the semiconductor layer 101. In this way, a back-illuminated CMOS image sensor is completed.

（３）まとめ (3) Summary

本実施形態では、半導体層１０１と遮光膜６０ｂとの間には、絶縁膜Ｚ１および薄い第１の反射防止膜５０１のみが形成されている（図１１参照）。
In the present embodiment, between the semi-conductor layer 101 and the light shielding film 60b, only the insulating film Z1 and the thin first antireflection film 501 is formed (see FIG. 11).

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。
また、本実施形態においては、実施形態１と異なり、画素分離部１０１ｐｂにおける第１の反射防止膜５０１と遮光膜６０ｂとの間に絶縁膜Ｚ１が設けられている（図１１参照）。
Therefore, it is possible to prevent the occurrence of “mixed color” and improve the color reproducibility in the captured color image.
Further, in the present embodiment, unlike the first embodiment, an insulating film Z1 is provided between the first antireflection film 501 and the light shielding film 60b in the pixel separation portion 101pb (see FIG. 11).

このため、本実施形態では、絶縁膜Ｚ１により第１の反射防止膜５０１と遮光膜６０ｂとの間の反応が防止される。よって、密着性の向上のために、還元作用が強いチタンなどの材料を遮光膜６０ｂに用いた場合でも、第１の反射防止膜５０１に含まれる負の固定電荷の作用によって、界面準位に起因した暗電流の発生を効果的に抑制できる。
For this reason, in this embodiment, the reaction between the first antireflection film 501 and the light shielding film 60b is prevented by the insulating film Z1 . Therefore, even when a material such as titanium having a strong reducing action is used for the light-shielding film 60b in order to improve the adhesion, the interface state is brought about by the action of the negative fixed charge contained in the first antireflection film 501. It is possible to effectively suppress the occurrence of the dark current.

したがって、本実施形態は、画像品質を向上させることができる。   Therefore, this embodiment can improve image quality.

なお、上記の他に、下記に示す材料の組み合わせで第１の反射防止膜５０１と遮光膜６０ｂとを形成する場合には、本実施形態のように、絶縁膜Ｚ１を中間層として設けることが好適である。
（第１の反射防止膜５０１の材料，絶縁膜Ｚ１の材料，遮光膜６０ｂの材料）＝
（ＨｆＯ2，Ｔｉ）、（Ａｌ2Ｏ3，Ｔｉ）、（ＺｒＯ2，Ｔｉ）
In addition to the above, when the first antireflection film 501 and the light shielding film 60b are formed by a combination of the following materials, the insulating film Z1 may be provided as an intermediate layer as in this embodiment. Is preferred.
(Material of first antireflection film 501, material of insulating film Z1, material of light shielding film 60b) =
(HfO 2 , Ti), (Al 2 O 3 , Ti), (ZrO 2 , Ti)

＜３．実施形態３＞
（１）装置構成など
図１５は、本発明にかかる実施形態３において、固体撮像装置１ｃの要部を示す図である。 <3. Embodiment 3>
(1) Device Configuration, etc. FIG. 15 is a diagram illustrating a main part of the solid-state imaging device 1c according to the third embodiment of the present invention.

図１５は、図３と同様に、画素Ｐの断面を示している。   FIG. 15 shows a cross section of the pixel P as in FIG.

図１５に示すように、本実施形態においては、反射防止膜５０ｃと遮光膜６０ｃの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 15, in the present embodiment, the configurations of the antireflection film 50c and the light shielding film 60c are different from those of the first embodiment. Except for this point, the present embodiment is the same as the first embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

（ａ）反射防止膜５０ｃについて
反射防止膜５０ｃは、図１５に示すように、実施形態１と同様に、第１の反射防止膜５０１と、第２の反射防止膜５０２ｃとの複数の膜を含む。 (A) About Antireflection Film 50c As shown in FIG. 15, the antireflection film 50c includes a plurality of films of a first antireflection film 501 and a second antireflection film 502c, as in the first embodiment. Including.

反射防止膜５０ｃにおいて、第１の反射防止膜５０１は、実施形態１の場合と同様に、半導体層１０１の裏面（図１５では上面）上に設けられている。そして、第２の反射防止膜５０２ｃは、図１５に示すように、半導体層１０１の裏面にて、フォトダイオード２１が形成された部分で、第２の反射防止膜５０２ｃと半導体層１０との間に、第１の反射防止膜５０１が介在するように設けられている。
In the antireflection film 50c, the first antireflection film 501 is provided on the back surface (upper surface in FIG. 15) of the semiconductor layer 101, as in the first embodiment. As shown in FIG. 15, the second antireflection film 502 c is a portion where the photodiode 21 is formed on the back surface of the semiconductor layer 101 and between the second antireflection film 502 c and the semiconductor layer 10. In addition, a first antireflection film 501 is provided therebetween.

しかしながら、半導体層１０１の裏面において、画素分離部１０１ｐｂが形成された部分では、実施形態１の場合と異なり、遮光膜６０ｃが設けられており、第２の反射防止膜５０２ｃが設けられていない。
However, unlike the case of the first embodiment, the light shielding film 60c is provided on the back surface of the semiconductor layer 101 where the pixel separation portion 101pb is formed , and the second antireflection film 502c is not provided.

（ｂ）遮光膜６０ｃについて
図１５に示すように、遮光膜６０ｃは、実施形態１と同様に、第１の反射防止膜５０１の上面のうち、半導体層１０１にて画素分離部１０１ｐｂが設けられた部分に形成されている。しかし、この遮光膜６０ｃを被覆するように、第２の反射防止膜５０２ｃが設けられていない。 (B) Light Shielding Film 60c As shown in FIG. 15, the light shielding film 60c is provided with the pixel separation portion 101pb in the semiconductor layer 101 on the upper surface of the first antireflection film 501 as in the first embodiment. It is formed in the part. However, the second antireflection film 502c is not provided so as to cover the light shielding film 60c.

（ｃ）その他（製造方法など）
本実施形態では、第１の反射防止膜５０１を成膜後、遮光膜６０ｃの形成前に、第２の反射防止膜５０２ｃを形成する。ここでは、第１の反射防止膜５０１の上面に、第２の反射防止膜５０２ｃを形成するための材料膜を成膜した後に、その材料膜をパターン加工することで、第２の反射防止膜５０２ｃを形成する。つまり、第１の反射防止膜５０１の上面のうち、遮光膜６０ｃが形成される部分の表面が露出するように、第２の反射防止膜５０２ｃを形成するための材料膜をエッチングし、溝ＴＲを形成することによって、第２の反射防止膜５０２ｃを形成する。 (C) Others (manufacturing method etc.)
In the present embodiment, the second antireflection film 502c is formed after forming the first antireflection film 501 and before forming the light shielding film 60c. Here, after forming a material film for forming the second antireflection film 502c on the upper surface of the first antireflection film 501, the second antireflection film is formed by patterning the material film. 502c is formed. That is, the material film for forming the second antireflection film 502c is etched so that the surface of the portion where the light shielding film 60c is formed on the upper surface of the first antireflection film 501 is exposed, and the trench TR As a result, a second antireflection film 502c is formed.

つぎに、その溝ＴＲの内部を埋め込むように、遮光膜６０ｃを形成するための材料膜を、第２の反射防止膜５０２ｃ上に成膜する。そして、第２の反射防止膜５０２ｃの上面が露出するように、平坦化処理をすることで、遮光膜６０ｃを形成する。   Next, a material film for forming the light shielding film 60c is formed on the second antireflection film 502c so as to fill the inside of the trench TR. Then, a light shielding film 60c is formed by performing a planarization process so that the upper surface of the second antireflection film 502c is exposed.

上記のように各部を形成して、固体撮像装置１ｃを完成させる。   Each part is formed as described above to complete the solid-state imaging device 1c.

本実施形態においては、上記のように各部を形成するため、第１の反射防止膜５０１と、第２の反射防止膜５０２ｃとについては、両者の間のエッチング選択比が大きくなる材料で形成することが好適である。また、遮光膜６０ｃについては、溝ＴＲに容易に埋め込むことが可能な材料で形成することが好適である。   In this embodiment, since each part is formed as described above, the first antireflection film 501 and the second antireflection film 502c are formed of a material that increases the etching selectivity between them. Is preferred. The light shielding film 60c is preferably formed of a material that can be easily embedded in the trench TR.

（２）まとめ
本実施形態では、実施形態１の場合と同様に、半導体層１０１と遮光膜６０ｃとの間には、薄い第１の反射防止膜５０１のみが形成されている（図１５参照）。 (2) Summary In this embodiment, as in the case of Embodiment 1, only the thin first antireflection film 501 is formed between the semiconductor layer 101 and the light shielding film 60c (see FIG. 15). .

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。   Therefore, it is possible to prevent the occurrence of “mixed color” and improve the color reproducibility in the captured color image.

本実施形態においては、実施形態１の場合と異なり、第２の反射防止膜５０２は、遮光膜６０ｃの上面を被覆するように形成されていない。遮光膜６０ｃは、第２の反射防止膜５０２に設けられた溝ＴＲの内部に埋め込まれるように形成されている（図１５参照）。   In the present embodiment, unlike the first embodiment, the second antireflection film 502 is not formed so as to cover the upper surface of the light shielding film 60c. The light shielding film 60c is formed so as to be embedded in the trench TR provided in the second antireflection film 502 (see FIG. 15).

このため、本実施形態では、遮光膜６０ｃと第２の反射防止膜５０２との表面が平坦になっている（図１５参照）。よって、その上層に積層する平坦化膜ＨＴを薄膜化可能であって、受光面ＪＳへ入射する光Ｈの強度を向上可能であるために、高感度化を実現することができる。   Therefore, in the present embodiment, the surfaces of the light shielding film 60c and the second antireflection film 502 are flat (see FIG. 15). Therefore, since the planarizing film HT laminated on the upper layer can be thinned and the intensity of the light H incident on the light receiving surface JS can be improved, high sensitivity can be realized.

したがって、本実施形態は、画像品質が向上させることができる。   Therefore, this embodiment can improve the image quality.

＜４．実施形態４＞
（１）装置構成など
図１６は、本発明にかかる実施形態４において、固体撮像装置１ｄの要部を示す図である。 <4. Embodiment 4>
(1) Device Configuration, etc. FIG. 16 is a diagram illustrating a main part of the solid-state imaging device 1d according to the fourth embodiment of the present invention.

図１６は、図３と同様に、画素Ｐの断面を示している。   FIG. 16 shows a cross section of the pixel P as in FIG.

図１６に示すように、本実施形態においては、反射防止膜５０ｄと遮光膜６０ｄの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。   As shown in FIG. 16, in this embodiment, the configurations of the antireflection film 50d and the light shielding film 60d are different from those of the first embodiment. Except for this point, the present embodiment is the same as the first embodiment. For this reason, description is abbreviate | omitted about the overlapping part.

（ａ）反射防止膜５０ｄについて
反射防止膜５０ｄは、図１６に示すように、実施形態１と同様に、第１の反射防止膜５０１ｄと、第２の反射防止膜５０２ｄとの複数の膜を含む。 (A) Antireflection Film 50d As shown in FIG. 16, the antireflection film 50d is formed of a plurality of films of a first antireflection film 501d and a second antireflection film 502d, as in the first embodiment. Including.

反射防止膜５０ｄにおいて、第１の反射防止膜５０１ｄは、図１６に示すように、実施形態１と同様に、半導体層１０１の裏面（上面）側を被覆するように形成されている。つまり、第１の反射防止膜５０１ｄは、半導体層１０１の裏面側において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように設けられている。   In the antireflection film 50d, as shown in FIG. 16, the first antireflection film 501d is formed so as to cover the back surface (upper surface) side of the semiconductor layer 101, as in the first embodiment. That is, the first antireflection film 501d is provided on the back surface side of the semiconductor layer 101 so as to cover the portion where the photodiode 21 is formed and the portion where the pixel separation portion 101pb is formed.

しかしながら、本実施形態では、実施形態１と異なり、半導体層１０１の裏面側は、平坦でなく、溝ＴＲｄが設けられて凹凸面になっており、第１の反射防止膜５０１ｄは、この凹凸面を被覆するように一定の厚みで形成されている。   However, in the present embodiment, unlike the first embodiment, the back surface side of the semiconductor layer 101 is not flat, and has a groove TRd to form an uneven surface, and the first antireflection film 501d has an uneven surface. It is formed with a certain thickness so as to cover.

反射防止膜５０ｄにおいて、第２の反射防止膜５０２ｄは、図１６に示すように、第２の反射防止膜５０２ｄと半導体層１０と間、第１の反射防止膜５０１ｄと遮光膜６０ｄとの少なくとも一方が介在して、半導体層１０１の裏面（上面）を被覆するように形成されている。
In the antireflection film 50d, as shown in FIG. 16, the second antireflection film 502d includes at least a portion between the second antireflection film 502d and the semiconductor layer 10, and between the first antireflection film 501d and the light shielding film 60d. One of them is interposed so as to cover the back surface (upper surface) of the semiconductor layer 101.

具体的には、図１６に示すように、半導体層１０１の裏面においてフォトダイオード２１が形成された部分では、実施形態１と同様に、第１の反射防止膜５０１ｄが第２の反射防止膜５０２ｄと半導体層１０１との間に介在するように、第２の反射防止膜５０２ｄが設けられている。
Specifically, as shown in FIG. 16, in the portion where the photodiode 21 is formed on the back surface of the semiconductor layer 101, the first antireflection film 501d is replaced with the second antireflection film 502d as in the first embodiment. A second antireflection film 502d is provided so as to be interposed between the semiconductor layer 101 and the semiconductor layer 101.

また、半導体層１０１の裏面において画素分離部１０１ｐｂが形成された部分では、第１の反射防止膜５０１ｄと遮光膜６０ｄとの両者が第２の反射防止膜５０２ｄと半導体層１０１との間に介在するように、第２の反射防止膜５０２が設けられている。
Further, in the portion where the pixel separation portion 101pb is formed on the back surface of the semiconductor layer 101, both the first antireflection film 501d and the light shielding film 60d are interposed between the second antireflection film 502d and the semiconductor layer 101. As described above, a second antireflection film 502 is provided.

本実施形態では、図１６に示すように、実施形態１と異なり、半導体層１０１の裏面側は、溝ＴＲｄが設けられており、第１の反射防止膜５０１ｄが溝ＴＲｄの面を被覆すると共に、その溝ＴＲｄの内部に遮光膜６０ｄが設けられている。このため、このように形成された遮光膜６０ｄが介在するように、第１の反射防止膜５０１ｄの上面に、第２の反射防止膜５０２ｄが設けられている。つまり、第１の反射防止膜５０１ｄと遮光膜６０ｄとが設けられた平坦な面に沿うように、第２の反射防止膜５０２ｄが一定の厚みで設けられている。
In this embodiment, as shown in FIG. 16, unlike the first embodiment, the back surface side of the semiconductor layer 101 is provided with a trench TRd, and the first antireflection film 501d covers the surface of the trench TRd. The light shielding film 60d is provided in the trench TRd. For this reason, the second antireflection film 502d is provided on the upper surface of the first antireflection film 501d so that the light shielding film 60d thus formed is interposed. That is, the second antireflection film 502d is provided with a constant thickness along the flat surface on which the first antireflection film 501d and the light shielding film 60d are provided.

（ｂ）遮光膜６０ｄについて
遮光膜６０ｄは、図１６に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。 (B) About the light shielding film 60d The light shielding film 60d is provided above the pixel separation portion 101pb provided inside the semiconductor layer 101 as shown in FIG.

本実施形態においては、図１６に示すように、半導体層１０１の裏面側において画素分離部１０１ｐｂが設けられた部分には、溝ＴＲｄが設けられており、その溝ＴＲｄの面を被覆するように、第１の反射防止膜５０１ｄが設けられている。そして、遮光膜６０ｄは、その第１の反射防止膜５０１ｄが被覆された溝ＴＲｄの内部に埋め込まれるように設けられている。   In the present embodiment, as shown in FIG. 16, a trench TRd is provided in a portion where the pixel separating portion 101pb is provided on the back surface side of the semiconductor layer 101, and covers the surface of the trench TRd. A first antireflection film 501d is provided. The light shielding film 60d is provided so as to be embedded in the trench TRd covered with the first antireflection film 501d.

そして、遮光膜６０ｄは、第２の反射防止膜５０２ｄによって、上面が被覆されている。   Then, the upper surface of the light shielding film 60d is covered with the second antireflection film 502d.

（ｃ）その他（製造方法など）
本実施形態では、第１の反射防止膜５０１の成膜前に、半導体層１０１の裏面側において、画素分離部１０１ｐｂが設けられた部分に、溝ＴＲｄを形成する。そして、その溝ＴＲｄを被覆するように、半導体層１０１の裏面に第１の反射防止膜５０１を成膜する。 (C) Others (manufacturing method etc.)
In the present embodiment, before the first antireflection film 501 is formed, the trench TRd is formed in the portion where the pixel separation portion 101pb is provided on the back surface side of the semiconductor layer 101. Then, a first antireflection film 501 is formed on the back surface of the semiconductor layer 101 so as to cover the trench TRd.

つぎに、その溝ＴＲの内部を埋め込むように、遮光膜６０ｄを形成するための材料膜を、第１の反射防止膜５０１ｄ上に成膜する。そして、第１の反射防止膜５０１ｄの上面が露出するように、平坦化処理をすることで、遮光膜６０ｄを形成する。   Next, a material film for forming the light shielding film 60d is formed on the first antireflection film 501d so as to fill the inside of the trench TR. Then, a light shielding film 60d is formed by performing a planarization process so that the upper surface of the first antireflection film 501d is exposed.

そして、第１の反射防止膜５０１ｄおよび遮光膜６０ｄを被覆するように、第２の反射防止膜５０２ｄを形成する。   Then, a second antireflection film 502d is formed so as to cover the first antireflection film 501d and the light shielding film 60d.

上記のように各部を形成して、固体撮像装置１ｄを完成させる。   Each part is formed as described above to complete the solid-state imaging device 1d.

（２）まとめ
本実施形態では、画素分離部１０１ｐｂの形成部分に設けられた溝ＴＲｄの内部に、遮光膜６０ｄが設けられている（図１６参照）。 (2) Summary In this embodiment, the light shielding film 60d is provided inside the trench TRd provided in the formation portion of the pixel separation portion 101pb (see FIG. 16).

このため、その画素Ｐから隣接する他の画素Ｐのフォトダイオード２１に入射する光を、遮光膜６０ｄが遮ることが可能である。よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。   For this reason, the light shielding film 60d can block light incident on the photodiode 21 of another pixel P adjacent from the pixel P. Therefore, it is possible to prevent the occurrence of “mixed color” and improve the color reproducibility in the captured color image.

また、本実施形態では、半導体層１０１の表面が平坦になっているので、その上方に積層する平坦化膜ＨＴを薄膜化することが可能であり、受光面ＪＳへ入射する光Ｈの強度を向上可能である。よって、高感度化を実現することができる。   In this embodiment, since the surface of the semiconductor layer 101 is flat, it is possible to reduce the thickness of the flattening film HT laminated thereon, and the intensity of the light H incident on the light receiving surface JS can be reduced. It can be improved. Therefore, high sensitivity can be realized.

＜５．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。 <5. Other>
In carrying out the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be employed.

たとえば、上記の実施形態では、反射防止膜５０を、２つの膜で構成する場合について説明したが、これに限定されない。入射光が入射する面のうち、受光面と遮光膜の形成部分を被覆する第１の反射防止部と、その第１の反射防止部の上において、遮光膜と、受光面ＪＳの形成部分を被覆する第２の反射防止部とを反射防止膜５０が含むように構成すれば、膜の数は、限定されない。

For example, in the above embodiment, the case where the antireflection film 50 is configured by two films has been described, but the present invention is not limited to this. Of the surface on which the incident light is incident, the first antireflection portion covering the light receiving surface and the light shielding film forming portion, and the light shielding film and the light receiving surface JS forming portion on the first antireflection portion. If the antireflection film 50 includes the second antireflection portion to be covered, the number of films is not limited.

上記の実施形態では、「裏面照射型」の場合について説明したが、これに限定されない。「表面照射型」の場合において、本発明を適用しても良い。   In the above embodiment, the case of the “backside illumination type” has been described, but the present invention is not limited to this. In the case of the “surface irradiation type”, the present invention may be applied.

上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。   In the above embodiment, the case where four types of transfer transistors, amplification transistors, selection transistors, and reset transistors are provided as pixel transistors has been described. However, the present invention is not limited to this. For example, the present invention may be applied to a case where three types of transfer transistors, amplification transistors, and reset transistors are provided as pixel transistors.

上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを１つずつ設ける場合に適用しても良い。   In the above embodiment, the case where one transfer transistor, one amplification transistor, one selection transistor, and one reset transistor are provided for one photodiode has been described, but the present invention is not limited to this. For example, the present invention may be applied to a case where one amplification transistor, one selection transistor, and one reset transistor are provided for a plurality of photodiodes.

また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。   In the above embodiment, the case where the present invention is applied to a camera has been described. However, the present invention is not limited to this. The present invention may be applied to other electronic devices including a solid-state imaging device such as a scanner or a copy machine.

なお、上記の実施形態において、固体撮像装置１，１ｂ，１ｃ，１ｄは、本発明の固体撮像装置に相当する。また、上記の実施形態において、フォトダイオード２１は、本発明の光電変換部に相当する。また、上記の実施形態において、カメラ４０は、本発明の電子機器に相当する。また、上記の実施形態において、半導体層１０１は、本発明の半導体層に相当する。また、上記の実施形態において、反射防止膜５０，５０ｃ，５０ｄは、本発明の反射防止膜に相当する。また、上記の実施形態において、第１の反射防止膜５０１，５０１ｄは、本発明の第１の反射防止部に相当する。また、上記の実施形態において、第２の反射防止膜５０２，５０２ｃ，５０２ｄは、本発明の第２の反射防止部に相当する。
また、上記の実施形態において、遮光膜６０，６０ｂ，６０ｃ，６０ｄは、本発明の遮光膜に相当する。また、上記の実施形態において、受光面ＪＳは、本発明の受光面に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、絶縁層Ｚ１は、本発明の中間層に相当する。 In the above embodiment, the solid-state imaging devices 1, 1b, 1c, and 1d correspond to the solid-state imaging device of the present invention. Moreover, in said embodiment, the photodiode 21 is corresponded to the photoelectric conversion part of this invention. In the above embodiment, the camera 40 corresponds to the electronic apparatus of the present invention. In the above embodiment, the semiconductor layer 101 corresponds to the semiconductor layer of the present invention. In the above embodiment, the antireflection films 50, 50c, and 50d correspond to the antireflection films of the present invention. In the above embodiment, the first antireflection films 501 and 501d correspond to the first antireflection part of the present invention. In the above embodiment, the second antireflection films 502, 502c, and 502d correspond to the second antireflection portion of the present invention.
In the above embodiment, the light shielding films 60, 60b, 60c, and 60d correspond to the light shielding films of the present invention. In the above embodiment, the light receiving surface JS corresponds to the light receiving surface of the present invention. In the above embodiment, the pixel P corresponds to the pixel of the present invention. In the above embodiment, the insulating layer Z1 corresponds to the intermediate layer of the present invention.

１，１ｂ，１ｃ，１ｄ：固体撮像装置、１３：垂直駆動回路、１４：カラム回路、１５：水平駆動回路、１７：外部出力回路、１７ａ：ＡＧＣ回路、１７ｂ：ＡＤＣ回路、１８：タイミングジェネレータ、１９：シャッター駆動回路、２１：フォトダイオード、２２：転送トランジスタ、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理回路、５０，５０ｃ，５０ｄ：反射防止膜、５０１，５０１ｄ：第１の反射防止膜、５０２，５０２ｃ，５０２ｄ：第２の反射防止膜、６０，６０ｂ，６０ｃ，６０ｄ：遮光膜、１０１：半導体層、１０１ｐｂ：画素分離部、１１１：配線層、１１１ｈ：配線、１１１ｚ：絶縁層、ＣＦ：カラーフィルタ、ＦＤ：フローティング・ディフュージョン、ＨＴ：平坦化膜、ＪＳ：受光面、Ｐ：画素、ＰＡ：画素領域、ＳＡ：周辺領域、ＳＳ：支持基板、ＳＺ：層間絶縁膜、ＴＲ，ＴＲｄ：溝、Ｔｒ：画素トランジスタ、Ｚ１：絶縁層 1, 1b, 1c, 1d: solid-state imaging device, 13: vertical drive circuit, 14: column circuit, 15: horizontal drive circuit, 17: external output circuit, 17a: AGC circuit, 17b: ADC circuit, 18: timing generator, 19: shutter drive circuit, 21: photodiode, 22: transfer transistor, 23: amplification transistor, 24: selection transistor, 25: reset transistor, 26: transfer line, 27: vertical signal line, 28: address line, 29: reset 40: camera, 42: optical system, 43: control unit, 44: signal processing circuit, 50, 50c, 50d: antireflection film, 501, 501d: first antireflection film, 502, 502c, 502d: first 2 antireflection film, 60, 60b, 60c, 60d: light shielding film, 101: semiconductor layer, 101pb: pixel separating section, 111 Wiring layer, 111h: Wiring, 111z: Insulating layer, CF: Color filter, FD: Floating diffusion, HT: Planarization film, JS: Light receiving surface, P: Pixel, PA: Pixel area, SA: Peripheral area, SS: Support substrate, SZ: interlayer insulating film, TR, TRd: trench, Tr: pixel transistor, Z1: insulating layer

Claims (32)

光入射側としての第１サイドと、当該第１サイドと対向する第２サイドとを有する半導体層を具備する画像装置であって、
前記半導体層は、入射光を受け入れる受光面、および、前記受光面に入射した光を電気に変換する複数の光電変換素子を有し、
各光電変換素子が画素分離部で分離されており、
当該画像装置は、
前記受光面に接し、前記光電変換素子および前記画素分離部が形成された部分を覆って配設され、負の固定電荷を有する高誘電体の第１の反射防止膜と、
前記画素分離部における前記第１の反射防止膜の前記光入射側に配設された遮光膜と、
前記受光面において前記第１の反射防止膜に接して積層され、窒化物または負の固定電荷を有する高誘電体の第２の反射防止膜と、
前記半導体層の前記第２サイドの近傍に配設された配線層と
を含み、
前記第１の反射防止膜と前記第２の反射防止膜とが積層して構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、１．５以上２．６以下であり、
前記第１サイドからみて前記遮光膜の下部に位置する前記第１の反射防止膜の厚さは、前記第２の反射防止膜の厚さより薄く、前記第１の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
画像装置。 An image device comprising a semiconductor layer having a first side as a light incident side and a second side facing the first side,
The semiconductor layer has a light receiving surface that receives incident light, and a plurality of photoelectric conversion elements that convert light incident on the light receiving surface into electricity,
Each photoelectric conversion element is separated by a pixel separation unit,
The image device
A first antireflective film made of a high dielectric material that is in contact with the light receiving surface and covers a portion where the photoelectric conversion element and the pixel separation portion are formed and has a negative fixed charge;
A light shielding film disposed on the light incident side of the first antireflection film in the pixel separating portion;
A high-dielectric second anti-reflection film laminated on the light-receiving surface in contact with the first anti-reflection film and having a nitride or negative fixed charge;
A wiring layer disposed in the vicinity of the second side of the semiconductor layer,
The refractive index of the antireflection film formed by laminating the first antireflection film and the second antireflection film has a small difference from the refractive index of the semiconductor layer. And
The first antireflection film located below the light shielding film as viewed from the first side is thinner than the second antireflection film, and the first antireflection film is formed of the light shielding film. Prevent light from entering the photoelectric conversion elements of other adjacent pixels that pass under
Imaging device. 前記第２の反射防止膜は、前記画素分離部の領域において前記第１の反射防止膜および前記遮光膜を覆って配設されている、
請求項１に記載の画像装置。 The second antireflection film is disposed so as to cover the first antireflection film and the light shielding film in a region of the pixel separation portion.
The image device according to claim 1. 前記画素分離部において、前記第１の反射防止膜と前記遮光膜との間に、前記遮光膜よりも前記第１の反射防止膜との間の反応が生じにくい材料で形成された絶縁膜が設けられている、
請求項２に記載の画像装置。 In the pixel separation portion, an insulating film formed of a material that is less likely to react with the first antireflection film than the light shielding film between the first antireflection film and the light shielding film. Provided,
The image device according to claim 2. 前記遮光膜は前記画素分離部を越えて配設されている、
請求項３に記載の画像装置。 The light shielding film is disposed beyond the pixel separating portion ;
The image device according to claim 3. 当該画像装置は、前記画素分離部に配設されているトレンチ（溝）を含み、
前記遮光膜が当該トレンチの内側に配設されている、
請求項４に記載の画像装置。 The image device includes a trench disposed in the pixel separation unit ,
The light shielding film is disposed inside the trench,
The image device according to claim 4. 前記第１の反射防止膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含む、
請求項１〜３のいずれかに記載の画像装置。 The first antireflection film includes at least one of oxides of elements of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid,
The image device according to claim 1. 前記第２の反射防止膜は、窒化物、または、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含む、
請求項２〜３のいずれかに記載の画像装置。 The second antireflection film contains at least one of nitride or oxide of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, or a lanthanoid element.
The image device according to claim 2. 前記第１の反射防止膜と前記第２の反射防止膜とが積層した反射防止膜の厚さは、４０〜８０ｎｍである、
請求項７に記載の画像装置。 The thickness of the antireflection film in which the first antireflection film and the second antireflection film are stacked is 40 to 80 nm.
The image device according to claim 7. ハフニウム酸化物で形成された前記第１の反射防止膜の厚さは、１〜２０ｎｍである、 請求項８に記載の画像装置。   The image device according to claim 8, wherein a thickness of the first antireflection film formed of hafnium oxide is 1 to 20 nm. 前記遮光膜の厚さは、１００〜４００ｎｍである、
請求項８または９に記載の画像装置。 The light shielding film has a thickness of 100 to 400 nm.
The image device according to claim 8 or 9. 前記第１の反射防止膜の屈折率は１．５以上である、
請求項１に記載の画像装置。 The refractive index of the first antireflection film is 1.5 or more.
The image device according to claim 1. 前記第２の反射防止膜の屈折率は１．５以上である、
請求項１１に記載の画像装置。 The refractive index of the second antireflection film is 1.5 or more.
The image device according to claim 11. 当該画像装置は前記半導体層の前記第２サイドの近傍に配設された複数のトランジスタを具備する、
請求項１〜１２のいずれかに記載の画像装置。 The image device includes a plurality of transistors disposed in the vicinity of the second side of the semiconductor layer.
The image device according to claim 1. 前記複数のトランジスタは前記光電変換素子からフローテング拡散部に電荷を転送する転送トランジスタを含む、
請求項１３に記載の画像装置。 The plurality of transistors include a transfer transistor that transfers charges from the photoelectric conversion element to a floating diffusion portion.
The image device according to claim 13. 前記複数のトランジスタは前記フローテング拡散部に接続されたゲート端子を有する増幅トランジスタを含む、
請求項１４に記載の画像装置。 The plurality of transistors include an amplification transistor having a gate terminal connected to the floating diffusion.
The image device according to claim 14. 前記複数のトランジスタは前記フローテング拡散部に接続された第１端子および所定の電源に接続された第２端子を有するリセットトランジスタを含む、
請求項１５に記載の画像装置。 The plurality of transistors include a reset transistor having a first terminal connected to the floating diffusion and a second terminal connected to a predetermined power source.
The image device according to claim 15. 前記複数のトランジスタは信号線に作動的に接続された選択トランジスタを含む、
請求項１６に記載の画像装置。 The plurality of transistors includes a selection transistor operatively connected to a signal line,
The image device according to claim 16. 前記信号線は少なくともＣＤＳ回路およびＡＤＣ回路を含むコラム回路に電気的に接続されている、
請求項１７に記載の画像装置。 The signal line is electrically connected to a column circuit including at least a CDS circuit and an ADC circuit.
The image device according to claim 17. 前記遮光膜がタングステンまたは窒化チタンを含む、
請求項１に記載の画像装置。 The light shielding film contains tungsten or titanium nitride;
The image device according to claim 1. 前記遮光膜の厚さが１００ｎｍ〜４００ｎｍである、
請求項１９に記載の画像装置。 The light shielding film has a thickness of 100 nm to 400 nm.
The image device according to claim 19. 前記第１の反射防止膜の材料は酸化ハフニウムであり、
前記遮光膜はチタンを含む、
請求項１に記載の画像装置。 The material of the first antireflection film is hafnium oxide,
The light-shielding film includes titanium;
The image device according to claim 1. マイクロレンズが前記半導体層の前記第１サイドの近傍に配設されており、
カラーフィルタが前記マイクロレンズと前記半導体層の前記第１サイドとの間に配設されている、
請求項１に記載の画像装置。 A microlens is disposed in the vicinity of the first side of the semiconductor layer;
A color filter is disposed between the microlens and the first side of the semiconductor layer;
The image device according to claim 1. 前記配線層が前記半導体層の前記第２サイドと支持基板との間に配設されている、
請求項１に記載の画像装置。 The wiring layer is disposed between the second side of the semiconductor layer and a support substrate;
The image device according to claim 1. 前記第１の反射防止膜の厚さは８０ｎｍ以下である、
請求項１に記載の画像装置。 The first antireflection film has a thickness of 80 nm or less.
The image device according to claim 1. 前記画素分離部における断面において、前記第１の反射防止膜、前記遮光膜および前記第２の反射防止膜は、実質的に凸状の形状に形成されており、
当該凸状の形状の内部は前記遮光膜を含み、
当該凸状の形状の前記遮光膜の外部は前記断面において前記第１の反射防止膜および前記第２の反射防止膜とのみ接触している、
請求項１に記載の画像装置。 In a cross section in the pixel separating section, the first anti-reflection film, the light shielding film and the second anti-reflection film is formed in a substantially convex shape,
The inside of the convex shape includes the light shielding film,
The outside of the convex shaped light shielding film is in contact with only the first antireflection film and the second antireflection film in the cross section,
The image device according to claim 1. 複数の画素を有し、当該複数の画素が画素分離部によって分離されている画像装置であって、
各画素が、
受光面に入射した入射光を電気信号に変換する光電変換素子を有する半導体層と、
光入射側から見て、前記光電変換素子の部分を覆って前記受光面に配設され、負の固定電荷を有する高誘電体の、第１の反射防止膜と、
前記光入射側から見て、前記第１の反射防止膜に接し、前記光電変換素子の受光面の部分に配設された、第２の反射防止膜と、
前記画素分離部において、前記第１の反射防止膜と前記第２の反射防止膜との間に配設された遮光膜と、
前記光入射側から見て、前記光入射側と対向する前記光電変換素子を有する前記半導体層の近傍に配設されている、配線層と
を含み、
前記受光面において前記第１の反射防止膜と前記第２の反射防止膜とが積層して構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、１．５以上２．６以下であり、
前記光入射側としての第１サイドからみて前記遮光膜の下部に位置する前記第１の反射防止膜の厚さは、前記第２の反射防止膜の厚さより薄く、
前記第１の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
画像装置。 An image device having a plurality of pixels, wherein the plurality of pixels are separated by a pixel separation unit,
Each pixel is
A semiconductor layer having a photoelectric conversion element that converts incident light incident on the light receiving surface into an electrical signal;
A first antireflective film made of a high dielectric material, which is disposed on the light receiving surface and covers a portion of the photoelectric conversion element as viewed from the light incident side, and has a negative fixed charge;
A second antireflection film disposed on the light receiving surface of the photoelectric conversion element in contact with the first antireflection film as viewed from the light incident side;
A light shielding film disposed between the first antireflection film and the second antireflection film in the pixel separation portion;
A wiring layer disposed near the semiconductor layer having the photoelectric conversion element facing the light incident side when viewed from the light incident side;
The refractive index of the antireflection film formed by laminating the first antireflection film and the second antireflection film on the light receiving surface has a small difference from the refractive index of the semiconductor layer. Is 2.6 or less,
The thickness of the first antireflection film located below the light shielding film as viewed from the first side as the light incident side is smaller than the thickness of the second antireflection film,
The first antireflection film prevents light from entering a photoelectric conversion element of another adjacent pixel passing under the light shielding film;
Imaging device. 前記遮光膜がタングステンまたは窒化チタンを含む、
請求項２６に記載の画像装置。 The light shielding film contains tungsten or titanium nitride;
The image device according to claim 26. 前記第１の反射防止膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含み、
前記第２の反射防止膜は、窒化物、または、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含む、
請求項２６に記載の画像装置。 The first antireflection film contains at least one of oxides of elements of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid,
The second antireflection film contains at least one of nitride or oxide of hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, or a lanthanoid element.
The image device according to claim 26. 前記第１の反射防止膜の屈折率は１．５以上であり、
前記第２の反射防止膜の屈折率は１．５以上である、
請求項２６に記載の画像装置。 The refractive index of the first antireflection film is 1.5 or more,
The refractive index of the second antireflection film is 1.5 or more.
The image device according to claim 26. 前記第１の反射防止膜と前記第２の反射防止膜とが積層した反射防止膜の厚さは、４０〜８０ｎｍである、
請求項２６に記載の画像装置。 The thickness of the antireflection film in which the first antireflection film and the second antireflection film are stacked is 40 to 80 nm.
The image device according to claim 26. ハフニウム酸化物で形成された前記第１の反射防止膜の厚さは、１〜２０ｎｍである、 請求項３０に記載の画像装置。   The image device according to claim 30, wherein a thickness of the first antireflection film formed of hafnium oxide is 1 to 20 nm. 前記遮光膜の厚さは、１００〜４００ｎｍである、
請求項３０または３１に記載の画像装置。 The light shielding film has a thickness of 100 to 400 nm.
The image device according to claim 30 or 31.
JP2015235718A 2015-12-02 2015-12-02 Solid-state imaging device, manufacturing method thereof, and electronic apparatus Active JP6176313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015235718A JP6176313B2 (en) 2015-12-02 2015-12-02 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015235718A JP6176313B2 (en) 2015-12-02 2015-12-02 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014249680A Division JP6048483B2 (en) 2014-12-10 2014-12-10 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017135390A Division JP6663887B2 (en) 2017-07-11 2017-07-11 Solid-state imaging device, manufacturing method thereof, and electronic device

Publications (2)

Publication Number Publication Date
JP2016048801A JP2016048801A (en) 2016-04-07
JP6176313B2 true JP6176313B2 (en) 2017-08-09

Family

ID=55649516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015235718A Active JP6176313B2 (en) 2015-12-02 2015-12-02 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6176313B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386104B1 (en) * 2018-12-21 2022-04-13 삼성전자주식회사 Back side illumination image sensors and electronic device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330440A (en) * 1998-05-11 1999-11-30 Nec Corp Solid-state image-pickup device and its manufacture
JP4406558B2 (en) * 2003-12-26 2010-01-27 富士フイルム株式会社 Solid-state image sensor
JP2006324339A (en) * 2005-05-17 2006-11-30 Sony Corp Photoelectric conversion device
JP2007188964A (en) * 2006-01-11 2007-07-26 Fujifilm Corp Solid-state imaging device and its manufacturing method
TWI426602B (en) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP4751865B2 (en) * 2007-09-10 2011-08-17 富士フイルム株式会社 Back-illuminated solid-state imaging device and manufacturing method thereof
JP2009164385A (en) * 2008-01-08 2009-07-23 Fujifilm Corp Imaging device of rear face irradiation type
JP4609497B2 (en) * 2008-01-21 2011-01-12 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and camera
JP5422914B2 (en) * 2008-05-12 2014-02-19 ソニー株式会社 Method for manufacturing solid-state imaging device
JP5374941B2 (en) * 2008-07-02 2013-12-25 ソニー株式会社 Solid-state imaging device and electronic device

Also Published As

Publication number Publication date
JP2016048801A (en) 2016-04-07

Similar Documents

Publication Publication Date Title
KR101861964B1 (en) Solid-state imaging device, method of manufacturing the same, and electronic equipment
US9412776B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US20180097024A1 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2012169530A (en) Solid state image sensor, manufacturing method therefor, and electronic apparatus
JP6663887B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP6176313B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP6048483B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R151 Written notification of patent or utility model registration

Ref document number: 6176313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250