JP6154604B2 - Nitride semiconductor epitaxial wafer - Google Patents
Nitride semiconductor epitaxial wafer Download PDFInfo
- Publication number
- JP6154604B2 JP6154604B2 JP2012268015A JP2012268015A JP6154604B2 JP 6154604 B2 JP6154604 B2 JP 6154604B2 JP 2012268015 A JP2012268015 A JP 2012268015A JP 2012268015 A JP2012268015 A JP 2012268015A JP 6154604 B2 JP6154604 B2 JP 6154604B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- wafer
- semiconductor layer
- film thickness
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体エピタキシャルウェハに関するものである。 The present invention relates to a nitride semiconductor epitaxial wafer.
インジウム、ガリウム、アルミニウム、および窒素からなる窒化物半導体（窒化物化合物半導体）は、そのIII族元素の組成比を制御することにより紫外光から可視光の大部分の領域をカバーできる革新的な高効率発光デバイスとして開発が進められ、実用化されている。 Nitride semiconductors (nitride compound semiconductors) composed of indium, gallium, aluminum, and nitrogen are innovatively high in coverage from the ultraviolet to visible light by controlling the composition ratio of group III elements. Development as an efficient light-emitting device has been promoted and put into practical use.
また窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐性を有するため、高周波域での高効率・高出力を実現する電子デバイス用材料としても実用化されている。 In addition, since nitride semiconductors have a high saturation electron velocity and high dielectric breakdown resistance, they are put into practical use as electronic device materials that realize high efficiency and high output in a high frequency range.
ところで、同等性能のトランジスタを半導体ウェハから高歩留りで取得するための最低限の要求事項として、当該半導体ウェハのシート抵抗あるいは各半導体層の膜厚がウェハ面内で均一であることが挙げられる。窒化物半導体のウェハ面内均一性に関する従来技術として、特許文献１，２がある。 By the way, as a minimum requirement for obtaining a transistor having equivalent performance from a semiconductor wafer at a high yield, it is mentioned that the sheet resistance of the semiconductor wafer or the film thickness of each semiconductor layer is uniform in the wafer surface. Patent Documents 1 and 2 are conventional techniques related to uniformity of a nitride semiconductor in a wafer surface.
しかしながら、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する場合には、上述のようなシート抵抗や各半導体層（窒化物半導体エピタキシャル層）の膜厚の均一性を要求するのみでは不十分である。 However, when a field effect transistor is manufactured using a nitride semiconductor epitaxial wafer as a material, only the sheet resistance as described above and the uniformity of the thickness of each semiconductor layer (nitride semiconductor epitaxial layer) are required. Is not enough.
これは、窒化物半導体エピタキシャルウェハを材料に用いる電界効果型トランジスタが、既存のシリコンやガリウム砒素などを基板材料として用いるデバイスと比較して、高電圧・高電界密度で動作させることを前提としているためである。 This is based on the premise that a field effect transistor using a nitride semiconductor epitaxial wafer as a material is operated at a higher voltage and a higher electric field density as compared with a device using silicon or gallium arsenide as a substrate material. Because.
より詳細には、半導体デバイス中においては各種の電気的作用を有する欠陥が存在しているが、特に高電圧・高電界密度で動作する電界効果型トランジスタの場合、加速された電子がデバイス中に分布し、当該電子は電子トラッピング欠陥に捕捉されることが頻繁に起こる。電子トラッピング欠陥に捕捉された電子は負の電界を有することから、この負の電界が半導体デバイス中において仮想的なゲート電界として作用し、デバイス中の電子の流れを阻害するように作用する。このような電子の流れの阻害は、デバイスの最高出力や効率、利得などに悪影響を与えてしまう。 More specifically, defects having various electric effects exist in semiconductor devices, but particularly in the case of a field effect transistor operating at a high voltage and a high field density, accelerated electrons are present in the device. It often happens that the electrons are distributed and trapped by electron trapping defects. Since the electrons trapped in the electron trapping defect have a negative electric field, this negative electric field acts as a virtual gate electric field in the semiconductor device, and acts to inhibit the flow of electrons in the device. Such obstruction of the electron flow adversely affects the maximum output, efficiency, gain, etc. of the device.
このため、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する場合には、特許文献１，２で記載されるようなシート抵抗あるいは各半導体層の膜厚がウェハ面内で均一な状態を実現するだけでは、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することができない。同等性能のトランジスタを同一半導体ウェハから高歩留りで取得するためには、シート抵抗あるいは各半導体層の膜厚がウェハ面内で均一な状態を実現すると同時に、電子トラッピング欠陥の密度がウェハ面内で均一な状態を実現することが必須となる。 Therefore, when a field effect transistor is manufactured using a nitride semiconductor epitaxial wafer as a material, the sheet resistance as described in Patent Documents 1 and 2 or the film thickness of each semiconductor layer is uniform within the wafer surface. Only by realizing such a state, it is not possible to obtain a transistor having the same performance from the same semiconductor wafer with a high yield. In order to obtain transistors with equivalent performance at a high yield from the same semiconductor wafer, the sheet resistance or the thickness of each semiconductor layer is made uniform in the wafer surface, and at the same time, the density of electron trapping defects is increased in the wafer surface. It is essential to achieve a uniform state.
しかしながら、このような複数の要求事項を同時に満たすことは、従来の技術、特に窒化物半導体エピタキシャル層の主製法であるＭＯＶＰＥ法（有機金属気相成長法）においては困難であった。その理由を以下で述べる。 However, satisfying such a plurality of requirements at the same time has been difficult in the prior art, particularly in the MOVPE method (metal organic vapor phase epitaxy) which is the main method for producing a nitride semiconductor epitaxial layer. The reason will be described below.
ＭＯＶＰＥ法においては、原料ガスは窒素、水素、アルゴンなどのキャリアガスと共に１０００℃程度の温度に加熱された基板上に供給され、原料ガスが基板表面付近に到達すると、熱により反応して基板表面に窒化物半導体エピタキシャル層が形成される、という成長プロセスが生じる。 In the MOVPE method, a source gas is supplied onto a substrate heated to a temperature of about 1000 ° C. together with a carrier gas such as nitrogen, hydrogen, or argon, and when the source gas reaches the vicinity of the substrate surface, it reacts by heat to react with the substrate surface. Thus, a growth process occurs in which a nitride semiconductor epitaxial layer is formed.
この成長プロセスにおいて、窒化物半導体エピタキシャル層の膜厚をウェハ面内で均一に製膜するためには、原料ガスをウェハ面内に均一に供給することが特に重要であるが、一方で、基板温度は低めにすることが望ましい。これは、ウェハ面内の基板温度に分布がある場合には、反応速度も面内で不均一となってしまい、特にこの傾向は高い基板温度で顕著になるためである。 In this growth process, in order to uniformly form the nitride semiconductor epitaxial layer in the wafer surface, it is particularly important to supply the source gas uniformly in the wafer surface. It is desirable to lower the temperature. This is because when the substrate temperature in the wafer surface has a distribution, the reaction rate also becomes non-uniform in the surface, and this tendency becomes particularly noticeable at a high substrate temperature.
これに対して、電子トラッピング欠陥などの欠陥密度を窒化物半導体エピタキシャル層中で低減するためには、むしろ基板温度は高めにすることが望ましい。これは、高い基板温度が基板表面に付着した原料分子のマイグレーションを促し、表面エネルギーが最小となるモフォロジを形成される駆動力となると共に、原料ガスである有機金属の分解反応を促進して、原料ガスに含まれるメチル基などの窒化物半導体エピタキシャル層への混入を抑止するためである。 On the other hand, in order to reduce the defect density such as electron trapping defects in the nitride semiconductor epitaxial layer, it is desirable to raise the substrate temperature. This promotes the migration of the raw material molecules attached to the substrate surface due to the high substrate temperature, which is the driving force for forming the morphology that minimizes the surface energy, and promotes the decomposition reaction of the organic metal that is the raw material gas, This is to prevent the inclusion of a methyl group or the like contained in the source gas into the nitride semiconductor epitaxial layer.
このように、窒化物半導体エピタキシャル層の膜厚をウェハ面内で均一に製膜することと、窒化物半導体エピタキシャル層中で電子トラッピング欠陥などの欠陥密度を低減することは、窒化物半導体エピタキシャル層の形成条件上トレードオフの関係にあり、これら二つの要求を同時に満たすことは、従来の技術においては困難であった。 Thus, the nitride semiconductor epitaxial layer is formed uniformly in the wafer surface and the defect density such as electron trapping defects is reduced in the nitride semiconductor epitaxial layer. In the conventional technology, it is difficult to satisfy these two requirements at the same time.
そのため、従来技術においては、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する際には、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することが困難であった。 Therefore, in the prior art, when a field effect transistor is manufactured using a nitride semiconductor epitaxial wafer as a material, it is difficult to obtain a transistor having an equivalent performance from the same semiconductor wafer with a high yield.
本発明は上記事情に鑑み為されたものであり、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得可能な窒化物半導体エピタキシャルウェハを提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a nitride semiconductor epitaxial wafer capable of obtaining a transistor having the same performance from a single semiconductor wafer with a high yield when manufacturing a field effect transistor. And
本発明は上記目的を達成するために創案されたものであり、シリコンまたは炭化ケイ素からなる基板と、前記基板上に形成されＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層と、前記窒化物半導体層上に形成された第一の窒化物半導体層と、前記第一の窒化物半導体層上に形成され前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、を備えた窒化物半導体エピタキシャルウェハにおいて、前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように形成され、前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層の表面のスキューネスＲｓｋが正であり、前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層は、膜厚傾斜＝（最大膜厚−最小膜厚）／平均膜厚×１００で表される膜厚傾斜が、１０％以上２０％以下である窒化物半導体エピタキシャルウェハである。 The present invention has been made to achieve the above object, and includes a substrate made of silicon or silicon carbide , an AlN layer formed on the substrate or a nitride semiconductor layer mainly composed of AlN, and the nitride. a first nitride semiconductor layer formed on the semiconductor layer, said first formed on a nitride semiconductor layer on the first nitride semiconductor layer smaller second electron affinity than the nitride semiconductor layer In the nitride semiconductor epitaxial wafer having the above structure , the AlN layer or the nitride semiconductor layer mainly composed of AlN is formed so that the film thickness gradually decreases from the outer periphery of the wafer toward the center of the wafer. The skewness Rsk of the surface of the AlN layer or the nitride semiconductor layer mainly composed of AlN is positive, and the AlN layer or the nitride semiconductor layer mainly composed of AlN has a thickness gradient = Maximum film thickness - minimum thickness) / average thickness gradient represented by thickness × 100 is a nitride semiconductor epitaxial wafer is 20% or less than 10%.
本発明によれば、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得できる。 According to the present invention, when manufacturing a field effect transistor, a transistor having the same performance can be obtained from the same semiconductor wafer with a high yield.
以下、本発明の実施の形態を添付図面にしたがって説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
図１は、本実施の形態に係る窒化物半導体エピタキシャルウェハの概略的な構成を示す断面図である。 FIG. 1 is a cross-sectional view showing a schematic configuration of a nitride semiconductor epitaxial wafer according to the present embodiment.
図１に示すように、窒化物半導体エピタキシャルウェハ１は、基板２上に、ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層（以下、ＡｌＮ層と省略する）３、ＧａＮからなる第一の窒化物半導体層４、第一の窒化物半導体層４よりも電子親和力の小さいＡｌＧａＮからなる第二の窒化物半導体層５、ＧａＮ層またはＧａＮを主成分とする窒化物半導体層（以下、ＧａＮ層と省略する）６を、順次形成したものである。 As shown in FIG. 1, a nitride semiconductor epitaxial wafer 1 includes an AlN layer or a nitride semiconductor layer (hereinafter abbreviated as “AlN layer”) 3 mainly composed of AlN on a substrate 2, and a first made of GaN. Nitride semiconductor layer 4, second nitride semiconductor layer 5 made of AlGaN having a lower electron affinity than first nitride semiconductor layer 4, a GaN layer or a nitride semiconductor layer mainly composed of GaN (hereinafter referred to as GaN layer) 6 is sequentially formed.
なお、第一の窒化物半導体層４と第二の窒化物半導体層５の界面近傍には、第二の窒化物半導体層５のピエゾ効果もしくは自発分極によって誘起される二次元電子ガス（Two dimentional electron gas）７が存在している。 A two-dimensional electron gas (Two dimentional) induced by the piezoelectric effect or spontaneous polarization of the second nitride semiconductor layer 5 is provided in the vicinity of the interface between the first nitride semiconductor layer 4 and the second nitride semiconductor layer 5. electron gas) 7 exists.
基板２は、シリコンまたはＳｉＣ（炭化ケイ素）からなるものを用いる。本実施の形態では、ポリタイプ６ＨのＳｉＣからなる基板２を用いた。 The substrate 2 is made of silicon or SiC (silicon carbide). In the present embodiment, a substrate 2 made of SiC of polytype 6H is used.
ＡｌＮ層３は、その表面のスキューネスＲｓｋが正であり、なおかつ、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように傾斜して（湾曲して）形成されている。 The AlN layer 3 has a positive skewness Rsk on the surface, and is inclined (curved) so that the film thickness gradually decreases from the wafer outer peripheral portion toward the wafer central portion.
なお、スキューネスＲｓｋとは、粗さ曲線のスキューネスとも呼ばれ、基準長さにおける高さ偏差の三乗平均を二乗平均平方根の三乗で除した物理量（無名数）である。スキューネスＲｓｋが正である表面形状は、上に鋭く突起した凹凸（主に凸）が存在することを示している。ＡｌＮ層３の表面のスキューネスＲｓｋを正とすること、すなわちＡｌＮ層３と第１の窒化物半導体層４との界面の凹凸を大きくすることで、ＡｌＮ層３中の結晶欠陥を低減し、高周波信号の遮断後の回復を早くすることが可能になる。 Note that the skewness Rsk is also called skewness of a roughness curve, and is a physical quantity (anonymous number) obtained by dividing the cube of the height deviation in the reference length by the cube of the root mean square. A surface shape with a positive skewness Rsk indicates that there are irregularities (mainly convex) that protrude sharply upward. By making the skewness Rsk of the surface of the AlN layer 3 positive, that is, by increasing the unevenness of the interface between the AlN layer 3 and the first nitride semiconductor layer 4, crystal defects in the AlN layer 3 are reduced, and high frequency It becomes possible to speed up the recovery after the signal is cut off.
また、ＡｌＮ層３は、下式（１）
膜厚傾斜＝（最大膜厚−最小膜厚）／平均膜厚×１００ ・・・（１）
で表される膜厚傾斜が、１０％以上２０％以下に形成される。
Further, the AlN layer 3 has the following formula (1)
Film thickness gradient = (maximum film thickness−minimum film thickness) / average film thickness × 100 (1)
Is formed at 10% or more and 20% or less.
本実施の形態では、インターフェロメータ（レーザ干渉計）を用いて、１ｍｍ×１ｍｍの領域の膜厚（１ｍｍ×１ｍｍの領域での膜厚の平均値）を５ｍｍ間隔で縦横に測定し、得られたデータ群の最大値、最小値、平均値をそれぞれ最大膜厚、最小膜厚、平均膜厚として用いた。なお、ウェハ外周から３ｍｍの領域は除外した。ＡｌＮ層３は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるので、最大膜厚は、ウェハ外周から３ｍｍを除いたエッジ部分の膜厚となり、最小膜厚はウェハ中心部分の膜厚となる。ＡｌＮ層３の膜厚がインターフェロメータで測定困難な場合、事前に同条件でＡｌＮを厚く形成して測定を行い、その測定結果からＡｌＮ層３の実際の膜厚を推定するようにすればよい。 In this embodiment, an interferometer (laser interferometer) is used to measure the film thickness in an area of 1 mm × 1 mm (average value of film thickness in an area of 1 mm × 1 mm) vertically and horizontally at intervals of 5 mm. The maximum value, the minimum value, and the average value of the obtained data group were used as the maximum film thickness, the minimum film thickness, and the average film thickness, respectively. Note that an area of 3 mm from the outer periphery of the wafer was excluded. Since the AlN layer 3 gradually decreases in thickness from the wafer outer peripheral portion toward the wafer central portion, the maximum film thickness is the thickness of the edge portion excluding 3 mm from the wafer outer periphery, and the minimum film thickness is the wafer central portion. Film thickness. If the thickness of the AlN layer 3 is difficult to measure with an interferometer, the thickness of the AlN layer 3 is measured in advance under the same conditions, and the actual thickness of the AlN layer 3 is estimated from the measurement result. Good.
本実施の形態に係る窒化物半導体エピタキシャルウェハ１では、ＡｌＮ層３の表面のスキューネスＲｓｋを正の値に保ちつつ、ＡｌＮ層３の膜厚をウェハ面内で意図的に不均一とした上で（膜厚を意図的に傾斜させた上で）、比較的高い成長温度で第一の窒化物半導体層４と第二の窒化物半導体層５を形成することにより、第二の窒化物半導体層５の膜厚の標準偏差を膜厚の平均値で除して１００を乗じ基準化した値（以下、基準化した膜厚の標準偏差という）を５％未満とし、シート抵抗の光照射有無による変動を１０％未満としている。 In nitride semiconductor epitaxial wafer 1 according to the present embodiment, while keeping the skewness Rsk of the surface of AlN layer 3 at a positive value, the film thickness of AlN layer 3 is intentionally nonuniform within the wafer surface. The second nitride semiconductor layer is formed by forming the first nitride semiconductor layer 4 and the second nitride semiconductor layer 5 at a relatively high growth temperature (after intentionally tilting the film thickness). The value obtained by dividing the standard deviation of the film thickness of 5 by the average value of the film thickness and multiplying by 100 (hereinafter referred to as the standard deviation of the standardized film thickness) is less than 5%, depending on whether the sheet resistance is irradiated with light. The fluctuation is less than 10%.
第二の窒化物半導体層５の膜厚は、Ｘ線を用いた回折強度評価（Ｘ線ロッキングカーブ）を用いて求めることができる。ここでは、第二の窒化物半導体層５の膜厚の測定を５ｍｍ間隔で縦横に行い、膜厚の標準偏差と平均値を求めた。 The film thickness of the second nitride semiconductor layer 5 can be determined using diffraction intensity evaluation (X-ray rocking curve) using X-rays. Here, the thickness of the second nitride semiconductor layer 5 was measured vertically and horizontally at intervals of 5 mm, and the standard deviation and average value of the thickness were obtained.
第二の窒化物半導体層５の基準化した膜厚の標準偏差は、極力小さい方が好ましいことは言うまでもなく、実用性を考慮すると、５％未満に保つことができれば工業上優位であるといえる。 Needless to say, the standard deviation of the standardized film thickness of the second nitride semiconductor layer 5 is preferably as small as possible. Considering practicality, it can be said that it is industrially superior if it can be kept below 5%. .
また、シート抵抗の光照射有無による変動（以下、シート抵抗の光応答という）とは、米国ＬＥＨＩＧＨＴＯＮ社製の非破壊測定器等の測定器を用いてシート抵抗を計測する際に、自然光または蛍光灯下で測定したシート抵抗値をＲｓ（Ｌｉｇｈｔ）とし、次に測定器全体、または測定器のプローブ部とウェハを含む領域のみを暗幕で覆った後で測定したシート抵抗をＲｓ（Ｄａｒｋ）としたとき、下式
光応答（％）＝｛Ｒｓ（Ｄａｒｋ）−Ｒｓ（Ｌｉｇｈｔ）｝
／Ｒｓ（Ｌｉｇｈｔ）×１００
で求められる値である。
Further, the fluctuation of the sheet resistance due to the presence or absence of light irradiation (hereinafter referred to as the optical response of the sheet resistance) is natural light or fluorescence when the sheet resistance is measured using a measuring instrument such as a non-destructive measuring instrument manufactured by LEHIGHTON. The sheet resistance value measured under the lamp is defined as Rs (Light), and the sheet resistance measured after covering the entire measuring instrument or only the area including the probe unit and the wafer of the measuring instrument with a dark curtain is defined as Rs (Dark). When the following formula, photoresponse (%) = {Rs (Dark) −Rs (Light)}
/ Rs (Light) × 100
This is the value obtained by.
一般に、シート抵抗の光応答は、ウェハ中の電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度として用いられている。半導体は光照射を受けている間、内部の準位から放出されるキャリアはほぼ常に励起された状態になる一方で、半導体がダーク雰囲気に置かれるとこれらキャリアは電子トラッピング欠陥などの欠陥準位に捉えられ、結果としてダーク雰囲気中においては半導体中のフリーキャリアは減少する。フリーキャリアの減少はシート抵抗の増大につながるため、シート抵抗の光応答はウェハ中の電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度となる。 In general, the optical response of sheet resistance is used as a measure for indirectly evaluating the density of defects such as electron trapping defects in a wafer. While semiconductors are exposed to light, the carriers emitted from the internal levels are almost always excited, and when the semiconductor is placed in a dark atmosphere, these carriers are defect levels such as electron trapping defects. As a result, free carriers in the semiconductor decrease in a dark atmosphere. Since the decrease in free carriers leads to an increase in sheet resistance, the optical response of the sheet resistance is a measure for indirectly evaluating the density of defects such as electron trapping defects in the wafer.
このシート抵抗の光応答は、極力小さいことが好ましいことは言うまでもなく、実用性を考慮すると、１０％未満（より好ましくは５％未満）に保つことができれば工業上優位であるといえる。 Needless to say, it is preferable that the optical response of the sheet resistance is as small as possible. Considering practicality, it can be said that it is industrially superior if it can be kept below 10% (more preferably below 5%).
次に、本実施の形態に係る窒化物半導体エピタキシャルウェハ１の製造方法の一例を図２を用いて説明する。 Next, an example of a method for manufacturing nitride semiconductor epitaxial wafer 1 according to the present embodiment will be described with reference to FIG.
本実施の形態では、上述のように、基板２と第一の窒化物半導体層４との間に設けるＡｌＮ層３をＭＯＶＰＥ法で成長する工程において、その表面のスキューネスＲｓｋを正の値に保ちつつ、その膜厚のウェハ面内分布を意図的に不均一とした上で、比較的高い成長温度で第一の窒化物半導体層４と第二の窒化物半導体層５を形成する。 In the present embodiment, as described above, in the step of growing the AlN layer 3 provided between the substrate 2 and the first nitride semiconductor layer 4 by the MOVPE method, the skewness Rsk of the surface is kept at a positive value. However, the first nitride semiconductor layer 4 and the second nitride semiconductor layer 5 are formed at a relatively high growth temperature while intentionally making the distribution of the film thickness in the wafer surface intentionally non-uniform.
まず、図２（ａ）に示すように、ポリタイプ４Ｈまたはポリタイプ６ＨのＳｉＣからなる基板２を用意し、この基板２を、ＭＯＶＰＥ炉内に設置されたサセプター２１のウェハポケット２２に収容する。 First, as shown in FIG. 2A, a substrate 2 made of SiC of polytype 4H or polytype 6H is prepared, and this substrate 2 is accommodated in a wafer pocket 22 of a susceptor 21 installed in a MOVPE furnace. .
サセプター２１としては、グラファイトを主材とし、ＳｉＣ薄膜でコーティングされたものを用いる。基板２は、サセプター２１の背面に設置された複数のヒーター（図示せず）から、サセプター２１を介して、高温に加熱される。 The susceptor 21 is made of graphite as a main material and coated with a SiC thin film. The substrate 2 is heated to a high temperature via a susceptor 21 from a plurality of heaters (not shown) installed on the back surface of the susceptor 21.
基板２の表面の温度分布は、サセプター２１の温度分布、およびサセプター２１と基板２の接触状態（基板２の反りやウェハポケット２２の底面加工状態）に依存する。サセプター２１の背面に設置された複数のヒーターの出力バランスを適切に調整することにより、サセプター２１の温度を均一にしたり傾斜を付けることが可能であり、これにより、基板２の表面の温度分布を制御することが可能である。 The temperature distribution on the surface of the substrate 2 depends on the temperature distribution of the susceptor 21 and the contact state between the susceptor 21 and the substrate 2 (the warpage of the substrate 2 and the bottom surface processing state of the wafer pocket 22). By appropriately adjusting the output balance of the plurality of heaters installed on the back surface of the susceptor 21, it is possible to make the temperature of the susceptor 21 uniform or to incline the temperature distribution on the surface of the substrate 2. It is possible to control.
また、サセプター２１の温度分布を一定とした場合でも、ウェハポケット２２の底面加工状態により、基板２の表面の温度分布を制御することが可能である。ウェハポケット２２の底面加工状態として、最も一般的なものは平坦な状態であるが、ウェハポケット２２の底面をテーパー加工あるいは段差加工することで、サセプター２１と基板２の接触状態を面内で不均一とすることも可能である。 Even when the temperature distribution of the susceptor 21 is constant, the temperature distribution of the surface of the substrate 2 can be controlled by the bottom surface processing state of the wafer pocket 22. The most common processing state of the bottom surface of the wafer pocket 22 is a flat state, but the contact state between the susceptor 21 and the substrate 2 is not improved in the surface by tapering or stepping the bottom surface of the wafer pocket 22. It is also possible to make it uniform.
本実施の形態では、サセプター２１の温度分布を一定とし、サセプター２１のウェハポケット２２の底面に段差加工を施した。具体的には、ウェハポケット２２の外周部に溝２３を形成し、基板２の周縁部とサセプター２１間に空間を形成するようにした。 In the present embodiment, the temperature distribution of the susceptor 21 is made constant, and a step process is performed on the bottom surface of the wafer pocket 22 of the susceptor 21. Specifically, a groove 23 is formed in the outer peripheral portion of the wafer pocket 22 so that a space is formed between the peripheral portion of the substrate 2 and the susceptor 21.
本実施の形態では、基板２として径が３インチ、厚さが約３５０μｍであるものを用いたため、ウェハポケット２２の深さが約３５０μｍのサセプター２１を使用する。溝２３の深さ、すなわちウェハポケット２２の中心部と溝２３の底面との段差は、エピタキシャル成長条件や基板２の特性など各種パラメータに応じて最適に設定されるが、ここでは２０μｍとした。また、溝２３の幅は、ウェハポケット２２の径の１／４とした。 In this embodiment, since the substrate 2 having a diameter of 3 inches and a thickness of about 350 μm is used, the susceptor 21 having a depth of the wafer pocket 22 of about 350 μm is used. The depth of the groove 23, that is, the step between the central portion of the wafer pocket 22 and the bottom surface of the groove 23 is optimally set according to various parameters such as the epitaxial growth conditions and the characteristics of the substrate 2, but is 20 μm here. Further, the width of the groove 23 is set to ¼ of the diameter of the wafer pocket 22.
基板２をウェハポケット２２に収容した後、ＮＨ3を含まないＨ2／Ｎ2混合ガスフロー雰囲気中で１１７５℃の設定温度により５分間加熱処理する。この加熱により、ＳｉＣからなる基板２の表面が清浄化される。 After the substrate 2 is accommodated in the wafer pocket 22, the substrate 2 is heat-treated at a set temperature of 1175 ° C. for 5 minutes in an H 2 / N 2 mixed gas flow atmosphere not containing NH 3 . By this heating, the surface of the substrate 2 made of SiC is cleaned.
なお、ここでいう設定温度の値は、つまりサセプター２１の温度である。本実施の形態では、ウェハポケット２２の外周部に溝２３が形成されているため、当該溝２３を形成した位置ではウェハポケット２２の中心部と比べて熱伝導が劣っており、基板２の最表面での温度は、中心部で高く、外周部で低くなる。設定温度を１１７５℃とすると、基板２の最表面での温度は、例えば、中心部で１１７５℃、外周部で１１５０℃となる。 The set temperature value here is the temperature of the susceptor 21. In this embodiment, since the groove 23 is formed in the outer peripheral portion of the wafer pocket 22, the heat conduction is inferior to the central portion of the wafer pocket 22 at the position where the groove 23 is formed, and The temperature at the surface is high at the center and low at the outer periphery. If the set temperature is 1175 ° C., the temperature at the outermost surface of the substrate 2 is, for example, 1175 ° C. at the center and 1150 ° C. at the outer periphery.
その後、設定温度を１１７５℃に保ったまま、ＭＯＶＰＥ装置の反応炉であるリアクターにＨ2／ＮＨ3混合ガスを２５秒間導入する。このアンモニアガスフローにより、引き続くＡｌＮ層３の形成ステップにおいて窒素原子の脱離を防ぎ、ＡｌＮ層３の高品質化を行う。 Thereafter, while maintaining the set temperature at 1175 ° C., a H 2 / NH 3 mixed gas is introduced into a reactor which is a reaction furnace of the MOVPE apparatus for 25 seconds. By this ammonia gas flow, desorption of nitrogen atoms is prevented in the subsequent step of forming the AlN layer 3, and the quality of the AlN layer 3 is improved.
次に、図２（ｂ）に示すように、設定温度を１１７５℃に保ったまま、原料としてアンモニアガスとトリメチルアルミニウム（ＴＭＡ）を用いて、基板２上にＡｌＮ層３を形成する。図２（ｂ）では、ＡｌＮ層３が形成されつつある状態を示している。 Next, as shown in FIG. 2B, an AlN layer 3 is formed on the substrate 2 using ammonia gas and trimethylaluminum (TMA) as raw materials while keeping the set temperature at 1175 ° C. FIG. 2B shows a state in which the AlN layer 3 is being formed.
このとき、上述のように、基板２の最表面の温度は、中心部で高く外周部で低くなっているため、ＡｌＮ層３の厚さは、中心部で薄く、外周部で厚くなる。ＡｌＮは高温に加熱された基板２上にアルミニウム原料、および窒素原料が供給され、これらが反応することで形成されるが、基板２の温度を高くすると、アルミニウム原料と窒素原料は基板２の表面に到達する直前までに激しく先行反応し、その大部分が基板２の表面に付着することなく排出されてしまう。そのため、基板２の最表面の温度が高い領域では基板２上に形成されるＡｌＮ層３の膜厚は薄く、温度が低い領域では基板２上に形成されるＡｌＮ層３の膜厚は厚くなる。その結果、基板２上に形成されるＡｌＮ層３の厚さは、中心部で薄く、外周部で厚くなる。ここでは、ＡｌＮ層３の平均膜厚が１２ｎｍ、膜厚傾斜が１２％となるようにＡｌＮ層３を形成した。 At this time, as described above, the temperature of the outermost surface of the substrate 2 is high at the central portion and low at the outer peripheral portion, so that the thickness of the AlN layer 3 is thin at the central portion and thick at the outer peripheral portion. AlN is formed by supplying an aluminum raw material and a nitrogen raw material to a substrate 2 heated to a high temperature and reacting them. When the temperature of the substrate 2 is increased, the aluminum raw material and the nitrogen raw material are formed on the surface of the substrate 2. The reaction proceeds violently until immediately before reaching the point, and most of it is discharged without adhering to the surface of the substrate 2. Therefore, the thickness of the AlN layer 3 formed on the substrate 2 is thin in the region where the temperature of the outermost surface of the substrate 2 is high, and the thickness of the AlN layer 3 formed on the substrate 2 is thick in the region where the temperature is low. . As a result, the thickness of the AlN layer 3 formed on the substrate 2 is thin at the center and thick at the outer periphery. Here, the AlN layer 3 was formed so that the average film thickness of the AlN layer 3 was 12 nm and the film thickness gradient was 12%.
ＡｌＮ層３を形成すると、図２（ｃ）に示すように、基板２上にＡｌＮ層３を形成したウェハは、全体的に凸状に反る。これは、基板２に用いるＳｉＣとＡｌＮには物理定数としての格子定数に違いがあり、これに起因する格子不整合によって反りが引き起こされるためである。 When the AlN layer 3 is formed, the wafer on which the AlN layer 3 is formed on the substrate 2 is warped as a whole as shown in FIG. This is because SiC and AlN used for the substrate 2 have different lattice constants as physical constants, and warpage is caused by lattice mismatch caused by the difference.
ＳｉＣからなる基板２上にＡｌＮ層３が形成されたウェハは凸型に反るため、その外周部がウェハポケット２２に形成された溝２３に入り込むことになり、ウェハ全体が平均して均一性よくサセプター２１側から熱（熱伝導および輻射熱）を受けることが可能になる。その結果、基板２上にＡｌＮ層３を形成したウェハの最表面の温度は、中心部と外周部でほぼ一定（例えば１１７０℃）となる。 Since the wafer in which the AlN layer 3 is formed on the substrate 2 made of SiC is warped in a convex shape, the outer peripheral portion thereof enters the groove 23 formed in the wafer pocket 22, and the entire wafer is uniform on average. It is possible to receive heat (heat conduction and radiant heat) well from the susceptor 21 side. As a result, the temperature of the outermost surface of the wafer on which the AlN layer 3 is formed on the substrate 2 is substantially constant (for example, 1170 ° C.) at the central portion and the outer peripheral portion.
その後、ＭＯＶＰＥ装置のリアクターを、Ｈ2／ＮＨ3比を３（≦４となるように）とし、Ｈ2／ＮＨ3ガス混合雰囲気中で１０００℃の設定温度まで冷却する。 Thereafter, the reactor of the MOVPE apparatus is cooled to a set temperature of 1000 ° C. in an H 2 / NH 3 gas mixed atmosphere with an H 2 / NH 3 ratio of 3 (≦ 4).
その後、図２（ｄ）に示すように、設定温度１０００℃のもと、原料としてアンモニアガスとトリメチルガリウム（ＴＭＧ）を用いてＡｌＮ層３上に膜厚４８０ｎｍのＧａＮからなる第一の窒化物半導体層４を形成し、引き続いて、その第一の窒化物半導体層４上に、原料としてアンモニアガスとＴＭＡおよびＴＭＧを用いて、膜厚３０ｎｍのＡｌＧａＮからなる第二の窒化物半導体層５を形成し、その第二の窒化物半導体層５上にさらにＧａＮ層６を形成する。 Thereafter, as shown in FIG. 2 (d), a first nitride made of GaN having a thickness of 480 nm on the AlN layer 3 using ammonia gas and trimethyl gallium (TMG) as raw materials at a set temperature of 1000 ° C. A semiconductor layer 4 is formed, and subsequently, a second nitride semiconductor layer 5 made of AlGaN having a thickness of 30 nm is formed on the first nitride semiconductor layer 4 using ammonia gas and TMA and TMG as raw materials. Then, a GaN layer 6 is further formed on the second nitride semiconductor layer 5.
図２（ｃ）で示したとおり、基板２上にＡｌＮ層３が形成されたウェハの最表面の温度は、中心部と外周部とでほぼ一定となっていることから、第一の窒化物半導体層４、第二の窒化物半導体層５、およびＧａＮ層６それぞれの形成時において、原料の先行反応はウェハ面内全域で均一に生じる。そのため、品質の高い（欠陥密度が低い）結晶を得るために高温領域で結晶成長を行った場合であっても、第一の窒化物半導体層４、第二の窒化物半導体層５、およびＧａＮ層６の３層の膜厚をウェハ面内で均一にすることが可能になる。このときの第二の窒化物半導体層５の基準化した膜厚の標準偏差は４．５％であり、シート抵抗の光照射有無による変動は２．０％であった。 As shown in FIG. 2C, the temperature of the outermost surface of the wafer on which the AlN layer 3 is formed on the substrate 2 is substantially constant between the central portion and the outer peripheral portion. In forming each of the semiconductor layer 4, the second nitride semiconductor layer 5, and the GaN layer 6, the preceding reaction of the raw material occurs uniformly throughout the entire wafer surface. Therefore, even when crystal growth is performed in a high temperature region in order to obtain a high quality crystal (low defect density), the first nitride semiconductor layer 4, the second nitride semiconductor layer 5, and the GaN It becomes possible to make the film thickness of the three layers of the layer 6 uniform in the wafer plane. At this time, the standard deviation of the normalized film thickness of the second nitride semiconductor layer 5 was 4.5%, and the variation of the sheet resistance due to the presence or absence of light irradiation was 2.0%.
電界効果型トランジスタ用途として窒化物半導体エピタキシャルウェハ１を用いる場合、第二の窒化物半導体層５とＧａＮ層６がトランジスタの抵抗特性を支配的に決定することから、第二の窒化物半導体層５とＧａＮ層６の膜厚をウェハ面内で均一に形成することは、工業的に有利となる。 When the nitride semiconductor epitaxial wafer 1 is used as a field effect transistor application, the second nitride semiconductor layer 5 and the GaN layer 6 dominate the resistance characteristics of the transistor, so that the second nitride semiconductor layer 5 It is industrially advantageous to form the GaN layer 6 uniformly in the wafer plane.
なお、本実施の形態では、一例として、ウェハポケット２２の外周部に溝２３を形成したサセプター２１を用いる場合を説明したが、ウェハポケット底面の加工形状はこれに限定されるものではなく、ＡｌＮ層３形成後の反りの影響を考慮して、第一の窒化物半導体層４、第二の窒化物半導体層５、およびＧａＮ層６の形成時のウェハ最表面の温度分布が均一にできる構成であれば、どのような加工形状であってもよい。つまり、基板２の反り方やエピタキシャル成長の温度シーケンスによっては、ウェハポケット２２の底面の加工形状をテーパー状にするなど様々な選択肢があり得る。 In the present embodiment, as an example, the case where the susceptor 21 in which the groove 23 is formed in the outer peripheral portion of the wafer pocket 22 is used has been described. However, the processing shape of the bottom surface of the wafer pocket is not limited to this. In consideration of the influence of warping after the formation of the layer 3, the temperature distribution on the outermost surface of the wafer can be made uniform when the first nitride semiconductor layer 4, the second nitride semiconductor layer 5, and the GaN layer 6 are formed. Any processing shape may be used. That is, depending on how the substrate 2 is warped and the temperature sequence of epitaxial growth, there are various options such as making the processing shape of the bottom surface of the wafer pocket 22 into a tapered shape.
以上により、本実施の形態に係る窒化物半導体エピタキシャルウェハ１が得られる。 As described above, nitride semiconductor epitaxial wafer 1 according to the present embodiment is obtained.
次に、本発明との比較のために、図３を用いて、従来の窒化物半導体エピタキシャルウェハの製造方法を説明しておく。 Next, for comparison with the present invention, a conventional method for manufacturing a nitride semiconductor epitaxial wafer will be described with reference to FIG.
図３（ａ）に示すように、従来の窒化物半導体エピタキシャルウェハの製造方法では、ウェハポケット３２の底面が平坦に加工されたサセプター３１を用いる以外は、上述の本実施の形態に係る窒化物半導体エピタキシャルウェハの製造方法と同じである。 As shown in FIG. 3A, in the conventional method for manufacturing a nitride semiconductor epitaxial wafer, the nitride according to the above-described embodiment is used except that the susceptor 31 whose bottom surface of the wafer pocket 32 is processed flat is used. This is the same as the method for manufacturing a semiconductor epitaxial wafer.
まず、サセプター３１のウェハポケット３２に基板４２を収容し、基板４２の清浄化とアンモニアガスフローの工程を行う。このとき、設定温度を１１７５℃とすると、基板４２の表面温度は１１７５℃でほぼ均一になる。 First, the substrate 42 is accommodated in the wafer pocket 32 of the susceptor 31, and the steps of cleaning the substrate 42 and flowing ammonia gas are performed. At this time, if the set temperature is 1175 ° C., the surface temperature of the substrate 42 is substantially uniform at 1175 ° C.
その後、図３（ｂ）に示すように、基板４２上にＡｌＮ層４３を形成する。基板４２の表面温度が均一であるため、均一な膜厚のＡｌＮ層４３が形成される。 Thereafter, an AlN layer 43 is formed on the substrate 42 as shown in FIG. Since the surface temperature of the substrate 42 is uniform, the AlN layer 43 having a uniform film thickness is formed.
図３（ｃ）に示すように、基板４２上にＡｌＮ層４３を形成すると、基板４２とＡｌＮ層４３の格子定数の差により凸状の反りが生じる。ここではウェハポケット３２の底面が平坦であるため、ウェハに凸状の反りが生じると、ウェハの中心部においてサセプターとの接触性が悪化し、ウェハの最表面の温度は、中心部で低く、外周部で高くなる。 As shown in FIG. 3C, when the AlN layer 43 is formed on the substrate 42, a convex warp occurs due to a difference in lattice constant between the substrate 42 and the AlN layer 43. Here, since the bottom surface of the wafer pocket 32 is flat, when a convex warp occurs in the wafer, the contact with the susceptor deteriorates at the center of the wafer, and the temperature of the outermost surface of the wafer is low at the center. It becomes higher at the outer periphery.
よって、図３（ｄ）に示すように、第一の窒化物半導体層４４、第二の窒化物半導体層４５、およびＧａＮ層４６それぞれの形成時において、原料の先行反応はウェハ面内で不均一に生じることになり、各層４４，４５，４６の膜厚は、原料の先行反応による消費が少ない中心部で厚く、原料の先行反応による消費が多いウェハ外周部で薄くなる。 Therefore, as shown in FIG. 3D, when each of the first nitride semiconductor layer 44, the second nitride semiconductor layer 45, and the GaN layer 46 is formed, the preceding reaction of the raw material does not occur within the wafer surface. As a result, the thickness of each layer 44, 45, 46 is thicker at the central portion where the consumption of the raw material is less due to the preceding reaction, and is thinner at the outer periphery of the wafer where the consumption of the raw material is higher.
その結果、窒化物半導体エピタキシャルウェハ４１では、電界効果型トランジスタ用途として用いる場合にトランジスタの抵抗特性を支配的に決定する第二の窒化物半導体層４５とＧａＮ層４６の膜厚が、ウェハ面内で不均一となってしまう。 As a result, in the nitride semiconductor epitaxial wafer 41, the film thicknesses of the second nitride semiconductor layer 45 and the GaN layer 46 that dominantly determine the resistance characteristics of the transistor when used as a field effect transistor are in-plane with the wafer. It becomes non-uniform.
次に、図２で説明した方法を用いて、溝２３の深さを変えることにより、ＡｌＮ層３のウェハ面内における膜厚傾斜を１０％，１２％，２０％とした実施例の窒化物半導体エピタキシャルウェハ１を作成し、その第二の窒化物半導体層５の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。 Next, using the method described with reference to FIG. 2, the thickness of the groove 23 is changed to change the thickness gradient of the AlN layer 3 in the wafer surface to 10%, 12%, and 20%. The semiconductor epitaxial wafer 1 was prepared, and the standard deviation of the normalized film thickness of the second nitride semiconductor layer 5 and the optical response of the sheet resistance were measured.
同様に、図３で説明した方法を用いて、エピタキシャル成長前の状態で反り方が異なる基板４２を適宜選択し、ＡｌＮ層４３のウェハ面内における膜厚傾斜を１％，２％，３％，４％とした従来例の窒化物半導体エピタキシャルウェハ４１を作成し、その第二の窒化物半導体層４５の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。 Similarly, by using the method described with reference to FIG. 3, a substrate 42 having different warpage before the epitaxial growth is appropriately selected, and the film thickness gradient of the AlN layer 43 in the wafer plane is 1%, 2%, 3%, A nitride semiconductor epitaxial wafer 41 of a conventional example with 4% was prepared, and the standard deviation of the normalized film thickness of the second nitride semiconductor layer 45 and the optical response of the sheet resistance were measured.
さらに、比較のため、エピタキシャル成長前の状態で反り方が異なる基板を適宜選択し、ＡｌＮ層のウェハ面内における膜厚傾斜を６％，７％，８％，９％とした比較例の窒化物半導体エピタキシャルウェハを作成し、その第二の窒化物半導体層の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。 Further, for comparison, a nitride of a comparative example in which the substrate having a different warpage in the state before epitaxial growth is appropriately selected and the film thickness gradient in the wafer surface of the AlN layer is 6%, 7%, 8%, 9%. A semiconductor epitaxial wafer was prepared, and the standard deviation of the normalized film thickness of the second nitride semiconductor layer and the optical response of the sheet resistance were measured.
実施例、従来例、比較例の測定結果をまとめて図４に示す。なお、図４における各プロットに添えられた数値は膜厚傾斜の値を示している。 The measurement results of Examples, Conventional Examples and Comparative Examples are collectively shown in FIG. In addition, the numerical value attached | subjected to each plot in FIG. 4 has shown the value of the film thickness inclination.
図４に示すように、ＡｌＮ層３の膜厚傾斜を１０％，１２％，２０％とした実施例では、第二の窒化物半導体層５の基準化した膜厚の標準偏差はそれぞれ４．０％，２．０％，１．０％であり、シート抵抗の光照射有無による変動はそれぞれ１．５％，４．５％，５．０％であった。このように、ＡｌＮ層３の膜厚傾斜を１０％以上２０％以下とした実施例の窒化物半導体エピタキシャルウェハ１では、第二の窒化物半導体層５の基準化した膜厚の標準偏差（ＡｌＧａＮ層の基準化した膜厚の標準偏差）が５％未満、シート抵抗の光応答の光照射有無による変動が１０％未満と、共に小さい値となっている。なお、本実施の形態では基板２として３インチ径のものを用いたが、２〜８インチ径の基板２においても同等の結果が得られた。 As shown in FIG. 4, in the example in which the film thickness gradient of the AlN layer 3 is 10%, 12%, and 20%, the standard deviation of the standardized film thickness of the second nitride semiconductor layer 5 is 4. The variations in sheet resistance with and without light irradiation were 1.5%, 4.5%, and 5.0%, respectively. Thus, in the nitride semiconductor epitaxial wafer 1 of the example in which the film thickness gradient of the AlN layer 3 is 10% or more and 20% or less, the standard deviation (AlGaN) of the normalized film thickness of the second nitride semiconductor layer 5 is used. The standard deviation of the standardized film thickness of the layer is less than 5%, and the variation of the sheet resistance photoresponse due to the presence or absence of light irradiation is less than 10%. In the present embodiment, a substrate 2 having a diameter of 3 inches is used as the substrate 2, but the same result was obtained with the substrate 2 having a diameter of 2 to 8 inches.
これに対して、膜厚傾斜を１０％未満とした比較例、従来例では、第二の窒化物半導体層の基準化した膜厚の標準偏差と、シート抵抗の光応答はトレードオフの関係となっており、特に比較例においては、第二の窒化物半導体層の基準化した膜厚の標準偏差が小さいほど、シート抵抗の光応答が大きくなる傾向にあることが分かる。 On the other hand, in the comparative example in which the film thickness gradient is less than 10% and the conventional example, the standard deviation of the standardized film thickness of the second nitride semiconductor layer and the optical response of the sheet resistance are in a trade-off relationship. In particular, in the comparative example, it can be seen that the smaller the standard deviation of the normalized film thickness of the second nitride semiconductor layer, the greater the optical response of the sheet resistance.
以上説明したように、本実施の形態に係る窒化物半導体エピタキシャルウェハ１では、第二の窒化物半導体層５の基準化した膜厚の標準偏差が５％未満であり、シート抵抗の光照射有無による変動が１０％未満である。よって、窒化物半導体エピタキシャルウェハ１によれば、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することが可能になる。 As described above, in the nitride semiconductor epitaxial wafer 1 according to the present embodiment, the standard deviation of the normalized film thickness of the second nitride semiconductor layer 5 is less than 5%, and whether or not the sheet resistance is irradiated with light. The fluctuation due to is less than 10%. Therefore, according to the nitride semiconductor epitaxial wafer 1, when manufacturing a field effect transistor, it is possible to obtain a transistor having an equivalent performance from the same semiconductor wafer with a high yield.
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。 The present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the spirit of the present invention.
１ 窒化物半導体エピタキシャルウェハ
２ 基板
３ ＡｌＮ層（ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層）
４ 第一の窒化物半導体層
５ 第二の窒化物半導体層
６ ＧａＮ層（ＧａＮ層またはＧａＮを主成分とする窒化物半導体層）
DESCRIPTION OF SYMBOLS 1 Nitride semiconductor epitaxial wafer 2 Substrate 3 AlN layer (AlN layer or nitride semiconductor layer mainly composed of AlN)
4 First nitride semiconductor layer 5 Second nitride semiconductor layer 6 GaN layer (GaN layer or nitride semiconductor layer mainly composed of GaN)
Claims (1)
前記基板上に形成されＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層と、
前記窒化物半導体層上に形成された第一の窒化物半導体層と、
前記第一の窒化物半導体層上に形成され前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、
を備えた窒化物半導体エピタキシャルウェハにおいて、
前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように形成され、
前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層の表面のスキューネスＲｓｋが正であり、
前記ＡｌＮ層またはＡｌＮを主成分とする窒化物半導体層は、式（１）
膜厚傾斜＝（最大膜厚−最小膜厚）／平均膜厚×１００ ・・・式（１）
で表される膜厚傾斜が、１０％以上２０％以下である
ことを特徴とする窒化物半導体エピタキシャルウェハ。 A substrate made of silicon or silicon carbide ;
An AlN layer formed on the substrate or a nitride semiconductor layer mainly composed of AlN;
A first nitride semiconductor layer formed on the nitride semiconductor layer;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and having a lower electron affinity than the first nitride semiconductor layer;
In a nitride semiconductor epitaxial wafer comprising:
The AlN layer or the nitride semiconductor layer mainly composed of AlN is formed so that the film thickness gradually decreases from the wafer outer peripheral portion toward the wafer central portion,
The skewness Rsk of the surface of the AlN layer or the nitride semiconductor layer mainly composed of AlN is positive,
The AlN layer or the nitride semiconductor layer containing AlN as a main component has the formula (1)
Film thickness gradient = (maximum film thickness−minimum film thickness) / average film thickness × 100 Formula (1)
A nitride semiconductor epitaxial wafer, wherein the film thickness gradient represented by the formula is 10% or more and 20% or less .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268015A JP6154604B2 (en) | 2012-12-07 | 2012-12-07 | Nitride semiconductor epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268015A JP6154604B2 (en) | 2012-12-07 | 2012-12-07 | Nitride semiconductor epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014116389A JP2014116389A (en) | 2014-06-26 |
| JP6154604B2 true JP6154604B2 (en) | 2017-06-28 |
Family
ID=51172109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012268015A Active JP6154604B2 (en) | 2012-12-07 | 2012-12-07 | Nitride semiconductor epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6154604B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032803A (en) * | 2003-07-08 | 2005-02-03 | Hitachi Cable Ltd | Semiconductor manufacturing method and semiconductor wafer |
| JP4883931B2 (en) * | 2005-04-26 | 2012-02-22 | 京セラ株式会社 | Manufacturing method of semiconductor laminated substrate |
| JP2006128536A (en) * | 2004-11-01 | 2006-05-18 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and semiconductor device cut therefrom |
| US7405430B2 (en) * | 2005-06-10 | 2008-07-29 | Cree, Inc. | Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates |
| JP5095253B2 (en) * | 2007-03-30 | 2012-12-12 | 富士通株式会社 | Semiconductor epitaxial substrate, compound semiconductor device, and manufacturing method thereof |
| JP4519196B2 (en) * | 2008-11-27 | 2010-08-04 | Ｄｏｗａエレクトロニクス株式会社 | Epitaxial substrate for electronic device and manufacturing method thereof |
| JP2010199377A (en) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | Mounted transistor, and method of producing same |
| JP2012182283A (en) * | 2011-03-01 | 2012-09-20 | Sanken Electric Co Ltd | Semiconductor device |
| JP5697246B2 (en) * | 2011-04-13 | 2015-04-08 | イビデン株式会社 | Epitaxial growth susceptor, epitaxial growth apparatus using the same, and epitaxial growth method using the same |
-
2012
- 2012-12-07 JP JP2012268015A patent/JP6154604B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014116389A (en) | 2014-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5445694B2 (en) | Epitaxial silicon carbide single crystal substrate manufacturing method | |
| JP5732684B2 (en) | Single crystal substrate, method for manufacturing single crystal substrate, method for manufacturing single crystal substrate with multilayer film, and device manufacturing method | |
| JP6063035B2 (en) | Film forming method, semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lighting device | |
| US10026610B2 (en) | Silicon carbide semiconductor device manufacturing method | |
| JP2008290898A (en) | Low-resistivity silicon carbide single crystal substrate | |
| CN108258091B (en) | Wavelength control method for light-emitting diode | |
| JP2019189522A (en) | Method for manufacturing epitaxial silicon carbide single crystal wafer and epitaxial silicon carbide single crystal wafer | |
| US9196480B2 (en) | Method for treating group III nitride substrate and method for manufacturing epitaxial substrate | |
| JP2004111848A (en) | Sapphire substrate, epitaxial substrate using it, and its manufacturing method | |
| JP6154604B2 (en) | Nitride semiconductor epitaxial wafer | |
| US20140319544A1 (en) | Apparatus and method for fabricating epi wafer and epi wafer | |
| JP2013211442A (en) | Method for manufacturing nitride semiconductor epitaxial wafer | |
| JP2005294508A (en) | Susceptor | |
| KR102565964B1 (en) | Epitaxial wafer and method for fabricating the same | |
| JP5588296B2 (en) | Epitaxial growth method and epitaxial wafer | |
| JP2005032803A (en) | Semiconductor manufacturing method and semiconductor wafer | |
| WO2019225112A1 (en) | Group iii nitride semiconductor substrate and method of producing same | |
| JP2007227494A (en) | Laminated structure for forming light-emitting element, light-emitting element, and method of manufacturing light-emitting element | |
| JP2012174731A (en) | Vapor phase deposition method and compound semiconductor film formed by vapor phase deposition method | |
| JP5898347B2 (en) | Method for manufacturing light emitting device | |
| JP6196859B2 (en) | Wafer mounting material | |
| JP2006012951A (en) | Vapor phase growth system | |
| JP7185996B2 (en) | Compound semiconductor manufacturing method | |
| JP2006128536A (en) | Semiconductor epitaxial wafer and semiconductor device cut therefrom | |
| JP2012101977A (en) | Method for manufacturing nitride semiconductor substrate, and method for manufacturing nitride semiconductor self-standing substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150519 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20151130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6154604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |