JP6146197B2 - 設計支援方法、設計支援プログラム、および設計支援装置 - Google Patents
設計支援方法、設計支援プログラム、および設計支援装置 Download PDFInfo
- Publication number
- JP6146197B2 JP6146197B2 JP2013164627A JP2013164627A JP6146197B2 JP 6146197 B2 JP6146197 B2 JP 6146197B2 JP 2013164627 A JP2013164627 A JP 2013164627A JP 2013164627 A JP2013164627 A JP 2013164627A JP 6146197 B2 JP6146197 B2 JP 6146197B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- design support
- command statement
- executed
- statement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図3は、設計支援装置のハードウェア構成例を示すブロック図である。図3において、設計支援装置100は、CPU(Central Processing Unit)301と、ROM(Read Only Memory)302と、RAM(Random Access Memory)303と、ディスクドライブ304と、ディスク305と、を有している。設計支援装置100は、I/F306と、入力装置307と、出力装置308と、を有している。また、各部はバス300によってそれぞれ接続されている。
図5は、設計支援装置の機能的構成例を示すブロック図である。設計支援装置100は、第1特定部501と、CDFG生成部502と、第1生成部503と、導出部504と、算出部505と、第1判断部506と、第2特定部507と、第2判断部508と、第2生成部509と、を含む。各部の処理は、例えば、CPU301がアクセス可能な記憶装置に記憶された設計支援プログラムにコーディングされている。そして、CPU301が記憶装置から設計支援プログラムを読み出して、設計支援プログラムにコーディングされている処理を実行する。これにより、各部の処理が実現される。また、各部の処理結果は、例えば、RAM303、ディスク305などの記憶装置に記憶される。
パスPath[1]の指標値=6×2=12
1−d=0.3
W[*]=6
cyc[*]=1
W[<<]=1
cyc[<<]=1
W[cond]=2
cyc[cond]=1
図19は、設計支援装置が行う全体の処理手順例を示すフローチャートである。本実施の形態では、設計支援装置100が行う処理手順を第1フェーズから第3フェーズの3つに分けて説明する。
設計対象の演算回路の動作を模擬するプログラムのうち特定種類の演算を指示する命令文の各々について、前記演算回路に入力可能な入力データによって前記プログラムを実行した場合に前記命令文が実行される回数を導出し、
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する、
処理を実行することを特徴とする設計支援方法。
前記命令文のうち算出した前記値が所定条件を満たす命令文を、前記所定条件を満たす命令文が指示する演算と等価な演算を指示する命令文に置き換えたプログラムを生成する処理を実行することを特徴とする付記1に記載の設計支援方法。
前記プログラム(以下、「第1プログラム」と称する)に基づいて、前記命令文のうち算出した前記値が第1所定条件を満たす命令文を、前記第1所定条件を満たす命令文と、前記第1所定条件を満たす命令文が指示する演算と等価な演算を指示する命令文と、のうちのいずれかを第2所定条件に応じて実行することを指示する命令文に置き換えた第2プログラムを生成する処理を実行することを特徴とする付記1に記載の設計支援方法。
前記第2所定条件は、前記除算において除数となる値が2のべき乗であるか否かであって、
前記第2所定条件に応じて実行することを指示する命令文は、前記除数となる値が2のべき乗である場合に前記等価な演算を指示する命令文を実行することを指示し、前記除数となる値が2のべき乗でない場合に前記第1所定条件を満たす命令文を実行することを指示することを特徴とする付記3に記載の設計支援方法。
前記第2所定条件は、前記乗算において被演算子となる値が2のべき乗であるか否かであって、
前記第2所定条件に応じて実行することを指示する命令文は、前記被演算子となる値が2のべき乗である場合に前記等価な演算を指示する命令文を実行することを指示し、前記被演算子となる値が2のべき乗でない場合に前記第1所定条件を満たす命令文を実行することを指示することを特徴とする付記3に記載の設計支援方法。
前記コンピュータが、
前記入力データによって前記第1プログラムを実行した場合に行われる前記特定種類の演算のうち被演算子となる値が2のべき乗である前記特定種類の演算の割合を特定する処理を実行し、
前記第2プログラムを生成する処理では、特定した前記割合が第3所定条件を満たさない場合に前記第2プログラムを生成しないことを特徴とする付記3〜5のいずれか一つに記載の設計支援方法。
前記プログラム(以下「第1プログラム」と称する)から、前記特定種類の演算を指示する命令文を特定し、
前記第1プログラムに基づいて、前記演算回路の動作を模擬する第2プログラムであって、特定した前記命令文の各々についての前記回数のカウントを指示する命令文を含む第2プログラムを生成する処理を実行し、
前記回数を導出する処理では、前記入力データによって前記第2プログラムを実行することにより、特定した前記命令文の各々について前記回数を導出することを特徴とする付記1〜6のいずれか一つに記載の設計支援方法。
設計対象の演算回路の動作を模擬するプログラムのうち特定種類の演算を指示する命令文の各々について、前記演算回路に入力可能な入力データによって前記プログラムを実行した場合に前記命令文が実行される回数を導出し、
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する、
処理を実行させることを特徴とする設計支援プログラム。
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する算出部と、
を有することを特徴とする設計支援装置。
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する、
処理をコンピュータに実行させる設計支援プログラムを記録したことを特徴とする記録媒体。
400,1600 第1プログラム
501 第1特定部
503 第1生成部
504 導出部
505 算出部
506 第1判断部
507 第2特定部
508 第2判断部
509 第2生成部
800 見積もり電力テーブル
900 第2プログラム
1000 実行結果
1500,1601 第3プログラム
Claims (5)
- コンピュータが、
設計対象の演算回路の動作を模擬するプログラムのうち特定種類の演算を指示する命令文の各々について、前記演算回路に入力可能な入力データによって前記プログラムを実行した場合に前記命令文が実行される回数を導出し、
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する、
処理を実行することを特徴とする設計支援方法。 - 前記コンピュータが、
前記プログラム(以下、「第1プログラム」と称する)に基づいて、前記命令文のうち算出した前記値が第1所定条件を満たす命令文を、前記第1所定条件を満たす命令文と、前記第1所定条件を満たす命令文が指示する演算と等価な演算を指示する命令文と、のうちのいずれかを第2所定条件に応じて実行することを指示する命令文に置き換えた第2プログラムを生成する処理を実行することを特徴とする請求項1に記載の設計支援方法。 - 前記等価な演算がシフト演算である場合において、
前記コンピュータが、
前記入力データによって前記第1プログラムを実行した場合に行われる前記特定種類の演算のうち被演算子となる値が2のべき乗である前記特定種類の演算の割合を特定する処理を実行し、
前記第2プログラムを生成する処理では、特定した前記割合が第3所定条件を満たさない場合に前記第2プログラムを生成しないことを特徴とする請求項2に記載の設計支援方法。 - コンピュータに、
設計対象の演算回路の動作を模擬するプログラムのうち特定種類の演算を指示する命令文の各々について、前記演算回路に入力可能な入力データによって前記プログラムを実行した場合に前記命令文が実行される回数を導出し、
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する、
処理を実行させることを特徴とする設計支援プログラム。 - 設計対象の演算回路の動作を模擬するプログラムのうち特定種類の演算を指示する命令文の各々について、前記演算回路に入力可能な入力データによって前記プログラムを実行した場合に前記命令文が実行される回数を導出する導出部と、
前記命令文の各々について、導出した前記回数と、前記特定種類の演算に要する電力量に応じた値と、を乗算した値を算出する算出部と、
を有することを特徴とする設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164627A JP6146197B2 (ja) | 2013-08-07 | 2013-08-07 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164627A JP6146197B2 (ja) | 2013-08-07 | 2013-08-07 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015035033A JP2015035033A (ja) | 2015-02-19 |
JP6146197B2 true JP6146197B2 (ja) | 2017-06-14 |
Family
ID=52543538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164627A Expired - Fee Related JP6146197B2 (ja) | 2013-08-07 | 2013-08-07 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6146197B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3618442B2 (ja) * | 1996-02-08 | 2005-02-09 | 株式会社東芝 | マイクロプロセッサのパワーエスティメータ装置 |
JP3351725B2 (ja) * | 1997-01-08 | 2002-12-03 | 株式会社東芝 | パワーシミュレーション装置、パワーシミュレーション方法、及びパワーシミュレーションプログラムを記録した機械読み取り可能な記録媒体 |
JPH11232147A (ja) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | パワーエスティメーション装置、パワーエスティメーション方法、及びパワーエスティメーションプログラムを記録した機械読み取り可能な記録媒体 |
JP2005216177A (ja) * | 2004-01-30 | 2005-08-11 | Toshiba Corp | コンフィグラブル・プロセッサの設計装置、設計方法、ライブラリの最適化方法、プロセッサ、及びプロセッサを備えた半導体装置の製造方法 |
JP5510543B2 (ja) * | 2010-06-30 | 2014-06-04 | 富士通株式会社 | 情報処理装置の使用量解析方法、情報処理システム及びそのプログラム |
JP5961971B2 (ja) * | 2011-10-12 | 2016-08-03 | 富士通株式会社 | シミュレーション装置,方法,およびプログラム |
-
2013
- 2013-08-07 JP JP2013164627A patent/JP6146197B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015035033A (ja) | 2015-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | High-level synthesis of approximate hardware under joint precision and voltage scaling | |
Mrazek et al. | autoax: An automatic design space exploration and circuit building methodology utilizing libraries of approximate components | |
CN104573169B (zh) | 以自动流水线操作能力设计集成电路的方法和工具 | |
Castro-Godínez et al. | Compiler-driven error analysis for designing approximate accelerators | |
Park et al. | A multi-granularity power modeling methodology for embedded processors | |
US10078717B1 (en) | Systems and methods for estimating performance characteristics of hardware implementations of executable models | |
Choi et al. | HLS-based optimization and design space exploration for applications with variable loop bounds | |
KR20130107344A (ko) | 툴 생성기 | |
US8713506B2 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same | |
Van Ertvelde et al. | Benchmark synthesis for architecture and compiler exploration | |
Stammermann et al. | System level optimization and design space exploration for low power | |
Gao et al. | Automatically optimizing the latency, area, and accuracy of c programs for high-level synthesis | |
Yu et al. | TILA: Timing-driven incremental layer assignment | |
Leipnitz et al. | High-level synthesis of resource-oriented approximate designs for FPGAs | |
Richa et al. | High-level power estimation techniques in embedded systems hardware: an overview | |
Lu et al. | Performance modeling for mpi applications with low overhead fine-grained profiling | |
Tariq et al. | High-level annotation of routing congestion for xilinx vivado hls designs | |
JP6146197B2 (ja) | 設計支援方法、設計支援プログラム、および設計支援装置 | |
Canon et al. | Correlation-aware heuristics for evaluating the distribution of the longest path length of a DAG with random weights | |
Chou et al. | Average-case technology mapping of asynchronous burst-mode circuits | |
Ahmadi et al. | Symbolic noise analysis approach to computational hardware optimization | |
Plaza et al. | Optimizing non-monotonic interconnect using functional simulation and logic restructuring | |
Lee et al. | High-level synthesis with distributed controller for fast timing closure | |
Li et al. | Machine Learning Based Framework for Fast Resource Estimation of RTL Designs Targeting FPGAs | |
Gomez-Prado et al. | FPGA latency optimization using system-level transformations and DFG restructuring |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6146197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |