JP6139446B2 - Peak hold detector - Google Patents
Peak hold detector Download PDFInfo
- Publication number
- JP6139446B2 JP6139446B2 JP2014058373A JP2014058373A JP6139446B2 JP 6139446 B2 JP6139446 B2 JP 6139446B2 JP 2014058373 A JP2014058373 A JP 2014058373A JP 2014058373 A JP2014058373 A JP 2014058373A JP 6139446 B2 JP6139446 B2 JP 6139446B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- pulse repetition
- repetition time
- switch
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明の実施形態は、例えば、パルスレーダ装置等に用いられるピークホールド検波器に関する。 Embodiments of the present invention relate to a peak hold detector used in, for example, a pulse radar device.
パルスレーダ装置は、最大探知距離で目標を探知する場合、高周波パルス信号のパルス幅およびパルス繰り返し時間（ＰＲＩ：Pulse Repetition Interval）を長く設定して運用する。また、パルスレーダ装置は、最小探知距離で目標を探知する場合、高周波パルス信号のパルス幅およびＰＲＩを短く設定して運用する。この種のパルスレーダ装置では、所定間隔で繰り返される高周波パルス信号のピーク値を保持するピークホールド検波器が用いられる。 When detecting a target at the maximum detection distance, the pulse radar device is operated by setting a pulse width and a pulse repetition time (PRI) of a high-frequency pulse signal to be long. In addition, when detecting a target with the minimum detection distance, the pulse radar device is operated by setting the pulse width and PRI of the high-frequency pulse signal to be short. In this type of pulse radar apparatus, a peak hold detector that holds a peak value of a high-frequency pulse signal repeated at a predetermined interval is used.
ピークホールド検波器は、検波ダイオード、キャパシタ、抵抗および積分器を備える。検波ダイオ−ドのカソード端子には、キャパシタの一端と抵抗の一端と積分器の入力端子とが接続される。また、キャパシタの他端および抵抗の他端は接地される。高周波パルス信号は、検波ダイオ−ドのアノード端子から入力される。 The peak hold detector includes a detection diode, a capacitor, a resistor, and an integrator. One end of a capacitor, one end of a resistor, and an input terminal of an integrator are connected to the cathode terminal of the detection diode. The other end of the capacitor and the other end of the resistor are grounded. The high frequency pulse signal is input from the anode terminal of the detection diode.
上記構成のピークホールド検波器において、検波ダイオ−ドに高周波パルス信号が入力される場合、検波ダイオ−ドは、入力される高周波パルス信号のピーク値を検波する。検波ダイオ−ドによりピーク値が検波された後、充電電流がキャパシタに流入する。この充電電流の流入により、キャパシタが充電される。キャパシタが充電されることにより、検波電圧は発生する。 In the peak hold detector configured as described above, when a high frequency pulse signal is input to the detection diode, the detection diode detects the peak value of the input high frequency pulse signal. After the peak value is detected by the detection diode, the charging current flows into the capacitor. The capacitor is charged by the inflow of the charging current. A detection voltage is generated when the capacitor is charged.
キャパシタが充電された状態で、検波ダイオ−ドに高周波パルス信号が入力されない場合、キャパシタは蓄積する電荷を放出する。キャパシタから電荷が放出されることにより、時間経過に伴い、検波電圧は降下する。また、キャパシタから放出される電荷の流れを示す放電電流が、抵抗に流入する。 When a high-frequency pulse signal is not input to the detection diode while the capacitor is charged, the capacitor releases the accumulated charge. As the electric charge is discharged from the capacitor, the detection voltage drops with time. In addition, a discharge current indicating the flow of electric charge discharged from the capacitor flows into the resistor.
積分器は、検波電圧を直流電圧に変換し、当該直流電圧を積分器の出力端子から出力する。 The integrator converts the detection voltage into a DC voltage, and outputs the DC voltage from the output terminal of the integrator.
上記のように、従来のパルスレーダ装置は、目標を探知する探知距離に応じて、高周波パルス信号のパルス幅およびＰＲＩの設定を変更する。このとき、高周波パルス信号のパルス幅およびＰＲＩを長く設定すると、パルス幅およびＰＲＩを短く設定する場合と比較し、電荷の放出時間が長くなる。このため、ＰＲＩを長く設定する場合、ＰＲＩを短く設定する場合より検波電圧の降下量が大きくなる。これにより、ＰＲＩを長く設定する場合に出力される直流電圧が、ＰＲＩを短く設定する場合に出力される直流電圧より小さくなるという問題がある。 As described above, the conventional pulse radar apparatus changes the setting of the pulse width and PRI of the high-frequency pulse signal according to the detection distance for detecting the target. At this time, if the pulse width and PRI of the high-frequency pulse signal are set long, the charge release time becomes longer than when the pulse width and PRI are set short. For this reason, when the PRI is set to be long, the detection voltage drop amount is larger than when the PRI is set to be short. As a result, there is a problem that the DC voltage output when the PRI is set longer is smaller than the DC voltage output when the PRI is set shorter.
そこで、本実施形態の目的は、入力される高周波パルス信号のパルス幅およびＰＲＩの設定が変更されても、出力される直流電圧の降下を低減することができるピークホールド検波器を提供することにある。 Therefore, an object of the present embodiment is to provide a peak hold detector that can reduce the drop in the output DC voltage even if the pulse width and PRI settings of the input high-frequency pulse signal are changed. is there.
本実施形態によれば、ピークホールド検波器は、第１のキャパシタ、第２のキャパシタ、切替器、情報取得部および切替制御部を具備する。第１のキャパシタは、第１の電気容量が設定される。第２のキャパシタは、前記第１の電気容量より大きい、第２の電気容量が設定される。切替器は、制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える。情報取得部は、前記第１のキャパシタまたは前記第２のキャパシタに入力される前記パルス信号のパルス繰り返し時間情報を取得する。切替制御部は、前記情報取得部で取得されるパルス繰り返し時間情報から得られる前記所定のパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する前記制御信号を、前記切替器へ出力する。前記第２の電気容量は、前記第１の電気容量に対する前記第２の電気容量の比が、前記予め設定されるパルス繰り返し時間の最小時間に対する最大時間の比と同等となるように設定される。 According to the present embodiment, the peak hold detector includes a first capacitor, a second capacitor, a switch, an information acquisition unit, and a switch control unit. The first capacitor has a first electric capacity. The second capacitor has a second capacitance that is greater than the first capacitance. The switch switches between the first capacitor and the second capacitor for inputting a pulse signal in accordance with a control signal. The information acquisition unit acquires pulse repetition time information of the pulse signal input to the first capacitor or the second capacitor. The switching control unit, when the predetermined pulse repetition time obtained from the pulse repetition time information acquired by the information acquisition unit satisfies a preset condition, the first capacitor and the second capacitor by the switch The control signal for controlling the switching of the capacitor is output to the switch. The second electric capacity is set such that a ratio of the second electric capacity to the first electric capacity is equal to a ratio of a maximum time to a minimum time of the preset pulse repetition time. .
以下、実施形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
（第１の実施形態）
図１は、第１の実施形態に係るピークホールド検波器の構成を示すブロック図である。図１に示すピークホールド検波器は、パルス検波器１、積分器２および制御器３を具備する。
(First embodiment)
FIG. 1 is a block diagram showing the configuration of the peak hold detector according to the first embodiment. The peak hold detector shown in FIG. 1 includes a
パルス検波器１は、高周波パルス信号を入力し、当該高周波パルス信号のピーク値を検波する。また、パルス検波器１は、高周波パルス信号のピーク値を検波した後、高周波パルス信号の検波電圧を積分器２へ出力する。パルス検波器１は、後述する制御器３から出力される制御信号に応じて、検波電圧を出力する経路を切り替える。
The
積分器２は、パルス検波器１から出力される検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
図２は、図１に示すパルス検波器１および積分器２の一例を示す回路図である。
FIG. 2 is a circuit diagram showing an example of the
パルス検波器１は、検波ダイオード１１、第１の充放電回路１２１、第２の充放電回路１２２、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を備える。
The
検波ダイオード１１は、検波ダイオード１１のカソード端子が第１のＳＰＤＴスイッチ１３１に接続される。高周波パルス信号は、検波ダイオ−ド１１のアノード端子から入力される。検波ダイオード１１は、入力される高周波パルス信号のピーク値を検波する。
In the detection diode 11, the cathode terminal of the detection diode 11 is connected to the
第１の充放電回路１２１および第２の充放電回路１２２は、第１のＳＰＤＴスイッチ１３１と第２のＳＰＤＴスイッチ１３２とにより、いずれか一方へ切り替えられる。
The first charging /
第１の充放電回路１２１は、第１のキャパシタ１２１１および第１の抵抗１２１２を有する。
The first charge /
第１のキャパシタ１２１１の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第１の線路Ｌ１に接続される。第１のキャパシタ１２１１の他端は接地される。第１のキャパシタ１２１１には、第１の電気容量が設定される。
One end of the
検波ダイオ−ド１１によりピーク値が検波された後、充電電流Ｉ１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は発生する。
After the peak value is detected by the detection diode 11, the charging current I 1 flows into the
第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、時間経過に伴い、検波電圧は降下する。第１のキャパシタ１２１１から放出される電荷の流れを示す放電電流Ｉ２は、第１の抵抗１２１２に流入する。
When the
第１の抵抗１２１２の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第１の線路Ｌ１に接続される。第１の抵抗１２１２の他端は接地される。第１の抵抗１２１２は、第１のキャパシタ１２１１の一端の接続位置より第２のＳＰＤＴスイッチ１３２側に接続する。
One end of the
第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１から放出される電荷の流れを示す放電電流Ｉ２は、第１の抵抗１２１２に流入する。
With the
第２の充放電回路１２２は、第２のキャパシタ１２２１および第２の抵抗１２２２を有する。
The second charge /
第２のキャパシタ１２２１の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第２の線路Ｌ２に接続される。第２のキャパシタ１２２１の他端は接地される。第２のキャパシタ１２２１には、第１のキャパシタ１２１１に設定される第１の電気容量と異なる、第２の電気容量が設定される。具体的に、第２の電気容量は、第１の電気容量に対する第２の電気容量の比が、入力される高周波パルス信号のＰＲＩの最小時間に対する最大時間の比と同等となるように設定される。
One end of the
例えば、ＰＲＩの最小時間を１０ｍｓ、ＰＲＩの最大時間を１００ｍｓとすると、ＰＲＩの最小時間に対する最大時間の比は１０となる。これにより、第２のキャパシタ１２２１は、第１の電気容量より１０倍大きい容量となるように、第２の電気容量が設定される。
For example, if the minimum PRI time is 10 ms and the maximum PRI time is 100 ms, the ratio of the maximum time to the PRI minimum time is 10. As a result, the
検波ダイオ−ド１１によりピーク値が検波された後、充電電流Ｉ３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は発生する。
After the peak value is detected by the detection diode 11, the charging current I 3 flows into the
第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷を放出することにより、時間経過に伴い、検波電圧は降下する。第２のキャパシタ１２２１から放出される電荷の流れを示す放電電流Ｉ４は、第２の抵抗１２２２に流入する。
When the
第２の抵抗１２２２の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第２の線路Ｌ２に接続される。第２の抵抗１２２２の他端は接地される。第２の抵抗１２２２は、第２のキャパシタ１２２１の一端の接続位置より第２のＳＰＤＴスイッチ１３２側に接続される。第２の抵抗１２２２の抵抗値は、第１の抵抗１２１２の抵抗値と同じ値にする。
One end of the
第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１から高周波パルス信号が入力されない場合、第２のキャパシタ１２２１から放出される電荷の流れを示す放電電流Ｉ４は、第２の抵抗１２２２に流入する。
When the
積分器２は、オペアンプＯＰ、抵抗Ｒ１、抵抗Ｒ２およびキャパシタＣ１を備える。オペアンプＯＰは、プラス端子が接地され、マイナス入力端子に抵抗Ｒ１が接続される。抵抗Ｒ２およびキャパシタＣ１は、オペアンプＯＰのマイナス入力端子と出力端子との間に並列接続される。
The
積分器２は、上記構成を利用し、検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
図３は、図１に示す制御器３の機能構成を示すブロック図である。
FIG. 3 is a block diagram showing a functional configuration of the
図３に示す制御器３は、例えば、ＣＰＵ（Central Processing Unit）、並びにＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）等のＣＰＵが処理を実行するためのプログラムやデータの格納領域等を含む。制御器３は、ＣＰＵにプログラムを実行させることで、情報取得部３１および切替制御部３２を実現する。
3 includes, for example, a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and other storage areas for programs and data for the CPU to execute processing. Including. The
情報取得部３１は、パルス検波器１に入力される高周波パルス信号のパルス繰り返し時間情報（以降、ＰＲＩ情報と記載）を取得する。情報取得部３１は、取得したＰＲＩ情報を切替制御部３２へ出力する。ここで、上記ＰＲＩ情報の取得先は、例えば、送信パルス信号を生成し、所定のＰＲＩで送信パルス信号を空間へ放射する送信装置等である。すなわち、パルス検波器１に入力される高周波パルス信号のＰＲＩは、既知である。
The
切替制御部３２は、情報取得部３１から出力されるＰＲＩ情報に基づいて、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２の切り替えを制御する制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。すなわち、切替制御部３２は、第１の条件を満たす場合、第１の充放電回路１２１（図２に示す実線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１の条件とは、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力されることである。また、切替制御部３２は、第２の条件を満たす場合、第２の充放電回路１２２（図２に示す破線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第２の条件とは、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力されることである。
Based on the PRI information output from the
ここで、第１の実施形態に係るピークホールド検波器の動作について、具体例を挙げて説明する。なお、具体例では、第２の電気容量が、第１の電気容量より１０倍大きい容量となるように設定される。また、２種類の高周波パルス信号がピークホールド検波器に入力される。図４は、図１に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの短い高周波パルス信号と、第１のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。図５は、図１に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの長い高周波パルス信号と、第２のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。なお、入力されるパルス幅およびＰＲＩの短い高周波パルス信号を、第１のパルスと記載する。また、パルス幅およびＰＲＩの長い高周波パルス信号を、第２のパルスと記載する。 Here, the operation of the peak hold detector according to the first embodiment will be described with a specific example. In the specific example, the second electric capacity is set to be 10 times larger than the first electric capacity. Two types of high frequency pulse signals are input to the peak hold detector. FIG. 4 is a waveform diagram showing a high-frequency pulse signal having a short pulse width and PRI input to the peak hold detector shown in FIG. 1, and a detection voltage and a DC voltage when the first pulse is input. FIG. 5 is a waveform diagram showing a high-frequency pulse signal having a long pulse width and PRI input to the peak hold detector shown in FIG. 1, and a detection voltage and a DC voltage when the second pulse is input. Note that a high-frequency pulse signal having a short pulse width and a short PRI is referred to as a first pulse. A high-frequency pulse signal having a long pulse width and PRI is referred to as a second pulse.
図４（ａ）に示す第１のパルスが入力される場合、情報取得部３１は、送信装置からＰＲＩ情報を取得する。情報取得部３１は、当該ＰＲＩ情報を切替制御部３２へ出力する。切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力されるため、第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替える。
When the first pulse illustrated in FIG. 4A is input, the
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第１の充放電回路１２１へ切り替えた後、検波ダイオード１１に、第１のパルスが入力される。検波ダイオード１１は、入力した第１のパルスのピーク値を検波する。第１のパルスのピーク値が検波された後、充電電流Ｉ１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は、図４（ｂ）の実線のように発生する。
After switching the
第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、時間経過に伴い、検波電圧は、図４（ｂ）の実線のように降下する。
When the
積分器２は、図４（ｂ）の破線のように、図４（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
図５（ａ）に示す第２のパルスが入力される場合、情報取得部３１は、送信装置からＰＲＩ情報を取得する。情報取得部３１は、当該ＰＲＩ情報を切替制御部３２へ出力する。切替制御部３２は、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力されるため、第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替える。
When the second pulse illustrated in FIG. 5A is input, the
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第２の充放電回路１２２へ切り替えた後、検波ダイオード１１に第２のパルスが入力される。検波ダイオード１１は、入力した第２のパルスのピーク値を検波する。第２のパルスのピーク値が検波された後、充電電流Ｉ３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は、図５（ｂ）の実線のように発生する。
After switching the
第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷が放出されることより、時間経過に伴い、検波電圧は、図５（ｂ）の実線のように降下する。
When the
積分器２は、図５（ｂ）の破線のように、図５（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
上記構成によれば、第１の実施形態に係るピークホールド検波器において、切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第１のキャパシタ１２１１を有する第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替えるようにしている。
According to the above configuration, in the peak hold detector according to the first embodiment, when the high-frequency pulse signal having a short PRI transmitted from the transmission device is input, the switching
また、切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第１のキャパシタ１２１１より容量の大きい第２のキャパシタ１２２１を有する第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替えるようにしている。
The switching
ここで、第１の実施形態に係るピークホールド検波器と、従来のピークホールド検波器とを比較する。 Here, the peak hold detector according to the first embodiment is compared with the conventional peak hold detector.
図６は、従来のピークホールド検波器の構成を示す回路図である。図７は、図６に示すピークホールド検波器に入力される第１のパルスと、第１のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。図８は、図６に示すピークホールド検波器に入力される第２のパルスと、第２のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。なお、図７（ａ）に示す第１のパルスのＰＲＩは、図４（ａ）に示す第１のパルスのＰＲＩと同じである。また、図８（ａ）に示す第２のパルスのＰＲＩは、図５（ａ）に示す第２のパルスのＰＲＩと同じである。 FIG. 6 is a circuit diagram showing a configuration of a conventional peak hold detector. FIG. 7 is a waveform diagram showing the first pulse input to the peak hold detector shown in FIG. 6 and the detected voltage and DC voltage when the first pulse is input. FIG. 8 is a waveform diagram showing the second pulse input to the peak hold detector shown in FIG. 6 and the detection voltage and DC voltage when the second pulse is input. Note that the PRI of the first pulse shown in FIG. 7A is the same as the PRI of the first pulse shown in FIG. The PRI of the second pulse shown in FIG. 8A is the same as the PRI of the second pulse shown in FIG.
図７（ｂ）と図８（ｂ）とを比較すると、時間経過に伴い、図８（ｂ）に示す検波電圧は、図７（ｂ）に示す検波電圧より降下する。図８（ｂ）に示す検波電圧より図７（ｂ）に示す検波電圧が降下するのは、ＰＲＩを長く設定すると、電荷の放出時間が長くなるためである。これにより、図８（ｂ）に示す直流電圧は、図７（ｂ）に示す直流電圧より低下する。 Comparing FIG. 7B and FIG. 8B, the detection voltage shown in FIG. 8B drops from the detection voltage shown in FIG. 7B as time elapses. The reason why the detection voltage shown in FIG. 7 (b) is lower than the detection voltage shown in FIG. 8 (b) is that when the PRI is set to be long, the charge emission time becomes longer. Thereby, the DC voltage shown in FIG. 8B is lower than the DC voltage shown in FIG.
一方、図５（ｂ）と図６（ｂ）とを比較すると、ＰＲＩの変化前後で、出力される直流電圧に差異が生じない。ＰＲＩの変化前後で、出力される直流電圧に差異が生じないのは、第２のパルスが入力される場合に、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えるためである。すなわち、第２のパルスが入力される場合、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えることにより、従来よりも検波電圧が緩やかに降下する。これにより、第１の実施形態に係るピークホールド検波器は、第２のパルスが入力される場合、従来のピークホールド検波器よりも、時間経過に伴う検波電圧の降下量を小さくすることが可能になる。
On the other hand, when FIG. 5B and FIG. 6B are compared, there is no difference in the output DC voltage before and after the change of PRI. The reason why there is no difference in the output DC voltage before and after the change of PRI is to switch to the second charge /
したがって、第１の実施形態に係るピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間の設定が変更されても、出力される直流電圧の低下を低減することができる。 Therefore, the peak hold detector according to the first embodiment can reduce the drop in the output DC voltage even when the setting of the pulse width and pulse repetition time of the input high-frequency pulse signal is changed.
なお、第１の実施形態では、制御器３は、上記ＰＲＩ情報を、送信装置等から取得しているが、これに限らない。制御器３は、装置内のメモリ等に、上記ＰＲＩ情報を予め記憶しておいてもよい。
In the first embodiment, the
また、上記切替制御部３２は、初期設定として、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２をいずれの充放電回路にも接続しておらず、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を選択的に切り替える制御信号を出力しているが、これに限らない。
Further, as the initial setting, the switching
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第１の充放電回路１２１に接続されている。切替制御部３２は、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力される場合、第１の充放電回路１２１から第２の充放電回路１２２へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。
The
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第２の充放電回路１２２に接続されている。切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第２の充放電回路１２２から第１の充放電回路１２１へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。
The
（第２の実施形態）
図９は、第２の実施形態に係るピークホールド検波器の構成を示すブロック図である。図９に示すピークホールド検波器は、パルス検波器１、積分器２および制御器４を具備する。
(Second Embodiment)
FIG. 9 is a block diagram showing the configuration of the peak hold detector according to the second embodiment. The peak hold detector shown in FIG. 9 includes a
図１０は、図９に示す制御器４の機能構成を示すブロック図である。 FIG. 10 is a block diagram showing a functional configuration of the controller 4 shown in FIG.
図１０に示す制御器４は、例えば、ＣＰＵ、並びにＲＯＭおよびＲＡＭ等のＣＰＵが処理を実行するためのプログラムやデータの格納領域等を含む。制御器４は、ＣＰＵにプログラムを実行させることで判定部４１および切替制御部４２を実現する。
The controller 4 shown in FIG. 10 includes, for example, a CPU and a storage area for programs and data for the CPU to execute processing such as ROM and RAM. The controller 4 implements the
判定部４１は、パルス検波器１に入力される高周波パルス信号を入力する。判定部４１は、入力した高周波パルス信号のパルス繰り返し時間（以降、ＰＲＩと記載）を判定する。判定部４１は、高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。ここで、パルス検波器１に入力される高周波パルス信号のＰＲＩは、未知である。
The
切替制御部４２は、判定部４１から出力されるＰＲＩ判定結果に基づいて、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２の切り替えを制御する制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。すなわち、切替制御部３２は、第３の条件を満たす場合、第１の充放電回路１２１（図２に示す実線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第３の条件とは、判定されるＰＲＩが、想定されるＰＲＩの最小時間に、想定されるＰＲＩの最大時間および最小時間の差の半分を加えた時間以下となること、である。また、切替制御部４２は、第４の条件を満たす場合、第２の充放電回路１２２（図２に示す破線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第４の条件とは、判定されるＰＲＩが、想定されるＰＲＩの最小時間に、想定されるＰＲＩの最大時間および最小時間の差の半分を加えた時間以上となること、である。
Based on the PRI determination result output from the
ここで、第２の実施形態に係るピークホールド検波器の動作について、具体例を挙げて説明する。なお、具体例では、第２の電気容量が、第１の電気容量より１０倍大きい容量となるように設定される。また、２種類の高周波パルス信号がピークホールド検波器に入力される。図１１は、図９に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの短い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図である。図１２は、図６に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの長い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図である。 Here, the operation of the peak hold detector according to the second embodiment will be described with a specific example. In the specific example, the second electric capacity is set to be 10 times larger than the first electric capacity. Two types of high frequency pulse signals are input to the peak hold detector. FIG. 11 is a waveform diagram showing a high-frequency pulse signal having a short pulse width and PRI input to the peak hold detector shown in FIG. 9, and a detection voltage and a DC voltage when the high-frequency pulse signal is input. . FIG. 12 is a waveform diagram showing a high-frequency pulse signal having a long pulse width and PRI input to the peak hold detector shown in FIG. 6, and a detection voltage and a DC voltage when the high-frequency pulse signal is input. .
図１１（ａ）に示す高周波パルス信号が入力される場合、判定部４１は、当該高周波パルス信号を入力し、入力した高周波パルス信号のＰＲＩを判定する。判定部４１は、判定した高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。切替制御部４２は、ＰＲＩ判定結果が第３の条件を満たすため、第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部４２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替える。
When the high-frequency pulse signal shown in FIG. 11A is input, the
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第１の充放電回路１２１へ切り替えた後、検波ダイオード１１に、図１１（ａ）に示す高周波パルス信号が入力される。検波ダイオード１１は、入力した高周波パルス信号のピーク値を検波する。高周波パルス信号のピーク値が検波された後、充電電流Ｉ１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は、図１１（ｂ）の実線のように発生する。
After the
第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、検波電圧は、図１１（ｂ）の実線のように降下する。
When the
積分器２は、図１１（ｂ）の破線のように、図１１（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
図１２（ａ）に示す高周波パルス信号が入力される場合、判定部４１は、当該高周波パルス信号を入力し、入力した高周波パルス信号のＰＲＩを判定する。判定部４１は、判定した高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。切替制御部４２は、ＰＲＩ判定結果が第４の条件を満たすため、第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替える。
When the high-frequency pulse signal shown in FIG. 12A is input, the
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第２の充放電回路１２２へ切り替えた後、検波ダイオード１１に、図１２（ａ）に示す高周波パルス信号が入力される。検波ダイオード１１は、入力した高周波パルス信号のピーク値を検波する。高周波パルス信号のピーク値が検波された後、充電電流Ｉ３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は、図１２（ｂ）の実線のように発生する。
After the
第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷が放出されることにより、検波電圧は、図１２（ｂ）の実線のように降下する。
When the
積分器２は、図１２（ｂ）の破線のように、図１２（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。
The
上記構成によれば、第２の実施形態に係るピークホールド検波器において、切替制御部４２は、ＰＲＩ判定結果が第３の条件を満たす場合、第１のキャパシタ１２１１を有する第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替えるようにしている。
According to the above configuration, in the peak hold detector according to the second embodiment, when the PRI determination result satisfies the third condition, the switching
また、切替制御部３２は、ＰＲＩ判定結果が第４の条件を満たす場合、第１のキャパシタ１２１１より容量の大きい第２のキャパシタ１２２１を有する第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替えるようにしている。
Further, when the PRI determination result satisfies the fourth condition, the
ここで、第２の実施形態に係るピークホールド検波器と、従来のピークホールド検波器とを比較する。なお、図７（ａ）に示す高周波パルス信号は、図１１（ａ）に示す高周波パルス信号と同じである。また、図８（ａ）に示す高周波パルス信号は、図１２（ａ）に示す高周波パルス信号と同じである。 Here, the peak hold detector according to the second embodiment is compared with the conventional peak hold detector. Note that the high-frequency pulse signal shown in FIG. 7A is the same as the high-frequency pulse signal shown in FIG. The high frequency pulse signal shown in FIG. 8A is the same as the high frequency pulse signal shown in FIG.
図７（ｂ）と図８（ｂ）とを比較すると、時間経過に伴い、図８（ｂ）に示す検波電圧は、図７（ｂ）に示す検波電圧より降下する。図８（ｂ）に示す検波電圧より図７（ｂ）に示す検波電圧が降下するのは、ＰＲＩを長く設定すると、電荷の放出時間が長くなるためである。これにより、図８（ｂ）に示す直流電圧は、図７（ｂ）に示す直流電圧より低下する。 Comparing FIG. 7B and FIG. 8B, the detection voltage shown in FIG. 8B drops from the detection voltage shown in FIG. 7B as time elapses. The reason why the detection voltage shown in FIG. 7 (b) is lower than the detection voltage shown in FIG. 8 (b) is that when the PRI is set to be long, the charge emission time becomes longer. Thereby, the DC voltage shown in FIG. 8B is lower than the DC voltage shown in FIG.
一方、図１１（ｂ）と図１２（ｂ）とを比較すると、ＰＲＩの変化前後で、出力される直流電圧に差異が生じない。ＰＲＩの変化前後で、出力される直流電圧に差異が生じないのは、ＰＲＩ判定結果が第４の条件を満たす場合に、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えるためである。すなわち、ＰＲＩ判定結果が第４の条件を満たす場合、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えることにより、従来よりも検波電圧が緩やかに降下する。これにより、第２の実施形態に係るピークホールド検波器は、ＰＲＩ判定結果が第４の条件を満たす場合、従来のピークホールド検波器よりも、時間経過に伴う検波電圧の降下量を小さくすることが可能になる。
On the other hand, when FIG. 11B and FIG. 12B are compared, there is no difference in the output DC voltage before and after the change of PRI. The reason why there is no difference in the output DC voltage before and after the change of PRI is to switch to the second charge /
したがって、第２の実施形態に係るピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間の設定が変更されても、出力される直流電圧の低下を低減することができる。 Therefore, the peak hold detector according to the second embodiment can reduce the drop in the output DC voltage even when the setting of the pulse width and pulse repetition time of the input high-frequency pulse signal is changed.
また、ピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間が未知であっても、想定されるＰＲＩの最大時間および最小時間の範囲内で、出力される直流電圧の低下を低減することができる。 Further, the peak hold detector reduces the output DC voltage within the range of the maximum time and minimum time of the assumed PRI even if the pulse width and pulse repetition time of the input high-frequency pulse signal are unknown. Can be reduced.
なお、第１の実施形態では、上記切替制御部３２は、初期設定として、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２をいずれの充放電回路にも接続しておらず、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を選択的に切り替える制御信号を出力しているが、これに限らない。
In the first embodiment, the switching
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第１の充放電回路１２１に接続されている。切替制御部３２は、ＰＲＩ判定結果が第４の条件を満たす場合、第１の充放電回路１２１から第２の充放電回路１２２へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。
The
第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第２の充放電回路１２２に接続されている。切替制御部３２は、ＰＲＩ判定結果が第３の条件を満たす場合、第２の充放電回路１２２から第１の充放電回路１２１へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。
The
また、制御器４は、装置内のメモリ等に、上記想定されるＰＲＩの最小時間および最大時間を予め記憶しておいてもよい。 Further, the controller 4 may store in advance a minimum time and a maximum time of the assumed PRI in a memory or the like in the apparatus.
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載される発明とその均等の範囲に含まれるものである。 Although some embodiments have been described above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the invention described in the claims and equivalents thereof as well as included in the scope and gist of the invention.
１…パルス検波器、１１…検波ダイオ−ド、１２１…第１の充放電回路、１２１１…第１のキャパシタ、１２１２…第１の抵抗、１２２…第２の充放電回路、１２２１…第２のキャパシタ、１２２２…第２の抵抗、１３１…第１のＳＰＤＴスイッチ、１３２…第２のＳＰＤＴスイッチ、２…積分器、３，４…制御器、３１…情報取得部、４１…判定部、３２，４２…切替制御部。
DESCRIPTION OF
Claims (13)
前記第１の電気容量より大きい、第２の電気容量が設定される第２のキャパシタと、
制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える切替器と、
前記第１のキャパシタまたは前記第２のキャパシタに入力される前記パルス信号のパルス繰り返し時間情報を取得する情報取得部と、
前記情報取得部で取得されるパルス繰り返し時間情報から得られる所定のパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する前記制御信号を、前記切替器へ出力する切替制御部と
を具備し、
前記第２の電気容量は、前記第１の電気容量に対する前記第２の電気容量の比が、前記予め設定されるパルス繰り返し時間の最小時間に対する最大時間の比と同等となるように設定される、
ピークホールド検波器。 A first capacitor in which a first capacitance is set;
A second capacitor with a second capacitance set greater than the first capacitance;
A switch for switching between the first capacitor and the second capacitor for inputting a pulse signal in response to a control signal;
An information acquisition unit for acquiring pulse repetition time information of the pulse signal input to the first capacitor or the second capacitor;
When a predetermined pulse repetition time obtained from the pulse repetition time information acquired by the information acquisition unit satisfies a preset condition, the switching of the first capacitor and the second capacitor by the switch is controlled. And a switching control unit that outputs the control signal to the switch ,
The second electric capacity is set such that a ratio of the second electric capacity to the first electric capacity is equal to a ratio of a maximum time to a minimum time of the preset pulse repetition time. ,
Peak hold detector.
前記切替制御部は、前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。 The preset condition is that a pulse signal having a short pulse repetition time obtained from the pulse repetition time information is input,
The peak hold detector according to claim 1, wherein the switching control unit outputs a control signal for switching to the first capacitor to the switch.
前記切替制御部は、前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。 The preset condition is that a pulse signal with a long pulse repetition time obtained from the pulse repetition time information is input,
The peak hold detector according to claim 1, wherein the switching control unit outputs a control signal for switching to the second capacitor to the switch.
前記切替器は、初期設定として前記第１のキャパシタに接続され、
前記切替制御部は、前記第１のキャパシタから前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。 The preset condition is that a pulse signal with a long pulse repetition time obtained from the pulse repetition time information is input,
The switch is connected to the first capacitor as an initial setting,
The peak hold detector according to claim 1, wherein the switching control unit outputs a control signal for switching from the first capacitor to the second capacitor to the switch.
前記切替器は、初期設定として前記第２のキャパシタに接続され、
前記切替制御部は、前記第２のキャパシタから前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。 The preset condition is that a pulse signal having a short pulse repetition time obtained from the pulse repetition time information is input,
The switch is connected to the second capacitor as an initial setting,
The peak hold detector according to claim 1, wherein the switching control unit outputs a control signal for switching from the second capacitor to the first capacitor to the switch.
前記情報取得部は、前記記憶部から前記パルス信号のパルス繰り返し時間情報を取得する請求項１記載のピークホールド検波器。 A storage unit for storing pulse repetition time information of the pulse signal;
The peak hold detector according to claim 1, wherein the information acquisition unit acquires pulse repetition time information of the pulse signal from the storage unit.
前記第１の電気容量と異なる、第２の電気容量が設定される第２のキャパシタと、
制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える切替器と、
前記第１のキャパシタまたは前記第２のキャパシタに入力される、前記パルス信号のパルス繰り返し時間を判定する判定部と、
前記判定されるパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する制御信号を、前記切替器へ出力する切替制御部と
を具備し、
前記第２の電気容量は、前記第１の電気容量に対する前記第２の電気容量の比が、想定されるパルス繰り返し時間の最小時間に対する最大時間の比と同等となるように設定される、
ピークホールド検波器。 A first capacitor in which a first capacitance is set;
A second capacitor having a second capacitance set different from the first capacitance;
A switch for switching between the first capacitor and the second capacitor for inputting a pulse signal in response to a control signal;
A determination unit for determining a pulse repetition time of the pulse signal input to the first capacitor or the second capacitor;
When the determined pulse repetition time satisfies a preset condition, switching control for outputting a control signal for controlling switching of the first capacitor and the second capacitor by the switch to the switch ; and a part,
The second electric capacity is set such that a ratio of the second electric capacity to the first electric capacity is equal to a ratio of a maximum time to a minimum time of an assumed pulse repetition time.
Peak hold detector.
前記切替制御部は、前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項８記載のピークホールド検波器。 The preset condition is that the determined pulse repetition time is equal to or less than a time obtained by adding the half of the difference between the maximum and minimum time of the assumed pulse repetition time to the minimum time of the assumed pulse repetition time. Is, and
The peak hold detector according to claim 8 , wherein the switching control unit outputs a control signal for switching to the first capacitor to the switch.
前記切替制御部は、前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項８記載のピークホールド検波器。 The preset condition means that the determined pulse repetition time is equal to or longer than the minimum time of the assumed pulse repetition time plus half of the difference between the maximum and minimum time of the assumed pulse repetition time. Is, and
The peak hold detector according to claim 8 , wherein the switching control unit outputs a control signal for switching to the second capacitor to the switch.
前記切替器は、初期設定として前記第１のキャパシタに接続され、
前記切替制御部は、前記第１のキャパシタから前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項８記載のピークホールド検波器。 The preset condition means that the determined pulse repetition time is equal to or longer than the minimum time of the assumed pulse repetition time plus half of the difference between the maximum and minimum time of the assumed pulse repetition time. Is, and
The switch is connected to the first capacitor as an initial setting,
The peak hold detector according to claim 8 , wherein the switching control unit outputs a control signal for switching from the first capacitor to the second capacitor to the switch.
前記切替器は、初期設定として前記第２のキャパシタに接続され、
前記切替制御部は、前記第２のキャパシタから前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項８記載のピークホールド検波器。 The preset condition is that the determined pulse repetition time is equal to or less than a time obtained by adding the half of the difference between the maximum and minimum time of the assumed pulse repetition time to the minimum time of the assumed pulse repetition time. Is, and
The switch is connected to the second capacitor as an initial setting,
The peak hold detector according to claim 8 , wherein the switching control unit outputs a control signal for switching from the second capacitor to the first capacitor to the switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014058373A JP6139446B2 (en) | 2014-03-20 | 2014-03-20 | Peak hold detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014058373A JP6139446B2 (en) | 2014-03-20 | 2014-03-20 | Peak hold detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015185901A JP2015185901A (en) | 2015-10-22 |
| JP6139446B2 true JP6139446B2 (en) | 2017-05-31 |
Family
ID=54352044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014058373A Active JP6139446B2 (en) | 2014-03-20 | 2014-03-20 | Peak hold detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6139446B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114325040A (en) * | 2021-12-06 | 2022-04-12 | 东莞声索电子有限公司 | Pulse voltage detection circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057765Y2 (en) * | 1985-09-30 | 1993-02-26 | ||
| JPH03134801A (en) * | 1989-10-19 | 1991-06-07 | Mitsubishi Electric Corp | Envelope detecting circuit of magnetic recording and reproducing device |
| JPH1075405A (en) * | 1996-08-30 | 1998-03-17 | Sony Corp | Video signal processing unit |
| JPH10134379A (en) * | 1996-10-24 | 1998-05-22 | Sony Corp | Servo signal processor and optical disk device |
| JP2002135070A (en) * | 2000-10-20 | 2002-05-10 | Oki Electric Ind Co Ltd | Peak holding circuit |
| JP4966338B2 (en) * | 2009-05-29 | 2012-07-04 | 株式会社東芝 | Peak hold type detection circuit |
-
2014
- 2014-03-20 JP JP2014058373A patent/JP6139446B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015185901A (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019526316A5 (en) | ||
| US9312001B1 (en) | Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory | |
| WO2017019323A1 (en) | Systems and methods for single magnetron sputtering | |
| JP2014060921A5 (en) | ||
| JP2012032254A (en) | Voltage detection circuit and control method thereof | |
| US9350158B2 (en) | Over-current protection circuit and pulse width modulator having the same | |
| WO2017187180A3 (en) | Voltage reference circuit, voltage detector and voltage detector system | |
| US20180059856A1 (en) | Integrator circuit device and operating method thereof | |
| KR20150106044A (en) | Switch control circuit, switch control method and converter using the same | |
| US20160069938A1 (en) | Input voltage detection circuit with a parameter setting function applied in a power converter and parameter setting and circuit protecting method thereof | |
| US9143151B2 (en) | Pulse generator and analog-digital converter including the same | |
| JP2017050839A5 (en) | ||
| JP6139446B2 (en) | Peak hold detector | |
| JP4966338B2 (en) | Peak hold type detection circuit | |
| JP2017097688A5 (en) | ||
| US9461635B2 (en) | Signal processing circuit | |
| US9660645B2 (en) | Door handle module for vehicle and apparatus for locking and unlocking vehicle door including the module | |
| US9541590B2 (en) | Circuit arrangement and method for detecting a capacitance and/or a change in a capacitance of a capacitive component | |
| US20160149423A1 (en) | Battery protection device and operation method thereof | |
| JP6370191B2 (en) | Battery state monitoring circuit and battery device | |
| WO2020262294A1 (en) | Electrostatic sensor, control device, and non-transitory computer-readable medium | |
| KR101124042B1 (en) | multi-output power supply device | |
| WO2016076871A1 (en) | Detection circuit | |
| JP5321024B2 (en) | Switching element abnormality detection device | |
| EP3012661B1 (en) | Mobile-body detection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6139446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |