JP6132902B1 - コンピュータグラフィック装置 - Google Patents

Abstract

【課題】３Ｄ描画装置の融通のきく描画手段と２Ｄ描画装置を分け隔てなくシームレスに組み合わせられるようなコンピュータグラフィック装置を提供する。【解決手段】テクスチャーサンンプラーユニットにおける乗算器の個数のウェイト係数を特定し，記憶する手段と，選択されたコンフィギュレーションに応じて，加算器３７、３９及び乗算器３１、３３、３５の入力部及び出力部の接続を変更することができるテクスチャーサンプラーユニットのコンフィグレーションを選択する手段とを有する。【選択図】図１

Description

本発明は，コンピュータグラフィック装置に関する。本発明は，基本的には，３次元（３Ｄ）グラフィックスパイプラインのテクスチャーユニットを２Ｄ処理にも用いることができるようにした装置に関する。

グラフィック処理ユニット（ＧＰＵ）は，テクスチャ処理オペレーションを行うためのテクスチャーユニットを含むことが多い。テクスチャーサンプラーユニットは，テクスチャーユニットともよばれる要素であり，たとえば，米国特許第９０７６２５４号，米国特許第８５７０３３６号，米国特許出願公開２０１５／０１８７０８９号明細書，米国特許出願公開２０１５／０１３０８２６号明細書，米国特許出願２０１１／００２５７００号明細書にも記載される通り公知の要素である。テクスチャーサンプラーユニットは３次元（３Ｄ）コンピュータグラフィックを描画するために用いられるが，２次元（２Ｄ）グラフィックスとは使用が異なる。このため，コンピュータグラフィック装置は，通常，３Ｄ描画装置と，２Ｄ描画装置を備え，それらとＧＰＵとをパイプラインで接続し，必要に応じて，パイプラインの接続を切り替える必要があった。たとえば，特許５２４０５８８号公報には，コンピュータグラフィックス用のパイプライン処理のためのシステムが開示されている。

米国特許第９０７６２５４号 米国特許第８５７０３３６号 米国特許出願公開２０１５／０１８７０８９号明細書 米国特許出願公開２０１５／０１３０８２６号明細書 米国特許出願２０１１／００２５７００号明細書 特許５２４０５８８号公報

本発明は，３Ｄ描画装置の融通のきく描画手段と２Ｄ描画装置を分け隔てなくシームレスに組み合わせられるようなコンピュータグラフィック装置を提供することを目的とする。

本出願の最初の発明は，Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む，コンピュータグラフィック装置に関する。
この装置は，（１）テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する手段と，（２）メモリＭの番地Ｘ（ｘ_ｉ，ｙ_ｊ）におけるデータと，番地Ｘに近接する番地のデータとを取得する手段と，（３）テクスチャーサンプラーユニットのコンフィグレーションを選択する手段と，（４）メモリから読み出されたデータと，ウェイト係数Ｗとを用い，選択されたコンフィグレーションに基づいた演算を行う手段と，（５）演算により得られた演算結果を出力する手段と，を有する。
そして，テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，選択されたコンフィギュレーションに応じて，加算器及び乗算器の入力部及び出力部の接続を変更するものである。

上記の装置の好ましいものは以下のものである。
メモリＭの番地Ｘに近接する番地が，
｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ）｝，｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１）｝，及び｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１）｝のいずれかである。
そして，番地Ｘ及び隣接する番地のデータを，第１，第２及び第３のデータＤ_０，Ｄ_１，Ｄ_２とする。そして，加算器と乗算器の（最低）含有個数Ａが２，Ｂが３である。
テクスチャーサンプラーユニットは，第１の乗算器３１，第２の乗算器３３，第３の乗算器３５，第１の加算器３７及び第２の加算器３９を有する。
ウェイト係数Ｗは，第１，第２及び第３のウェイト係数ｗ_０，ｗ_１,ｗ_２を含む。
第１の乗算器３１には，第１のウェイト係数ｗ_０及び第１のデータＤ_０が入力され，ｗ_０＊Ｄ_０が求められる。
第２の乗算器３３には，第２のウェイト係数ｗ_１及び第２のデータＤ_１が入力され，ｗ_１＊Ｄ_１が求められる。
第３の乗算器３５には，第３のウェイト係数ｗ_２及び第３のデータＤ_２が入力され，ｗ_２＊Ｄ_２が求められる。
第１の加算器３７は，第２の乗算器３３及び第３の乗算器３５と接続され，
第１の加算器３７には，ｗ_１＊Ｄ_１とｗ_２＊Ｄ_２が入力され，ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる。
第２の加算器３９は，第１の乗算器３１及び第１の加算器３７と接続される。
第２の加算器３９には，ｗ_０＊Ｄ_０とｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が入力され，ｗ_０＊Ｄ_０
＋ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる。

上記の装置の好ましいものは以下のものである。
Ａは，５であり，Ｂは１であり，Ｗは，０．５又は１／２である。
テクスチャーサンプラーユニットは，
第１，第２，第３，第４及び第５の加算器５１，５３，５５，５７，５９及び第１の乗算器６１を有する。
第１，第２，第３，及び第４の加算器５１，５３，５５，５７は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有する。
番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地である。
番地Ｘ及び隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とする。
第１の加算器５１には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器５１の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器５１の第２の出力部から出力される。
第２の加算器５３には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器５３の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器５３の第２の出力部から出力される。
第３の加算器５５は，第１の加算器５１の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器５５の第１の出力部から出力されるとともに，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器５５の第２の出力部から出力される。
第４の加算器５７は，第１の加算器５１の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器５７の第１の出力部から出力されるとともに，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器５７の第２の出力部から出力される。
第５の加算器５９は，第３の加算器５５の第２の出力部及び第４の加算器５７の第１の出力部と接続され，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，入力された２つの値の和Ｌ_２１＋Ｓ_２２が，第５の加算器５９の出力部から出力される。
第１の乗算器６１は，第５の加算器５７の出力部と接続された第１の入力部と，ウェイト係数が入力される第２の入力部とを有し，入力された情報を掛け合わせた値（（Ｌ_２１＋Ｓ_２２）／２）を出力部から出力するものである。

上記の装置の好ましいものは以下のものである。
Ａは，５であり，Ｂは０である。
テクスチャーサンプラーユニットは，
第１，第２，第３，第４及び第５の加算器７１，７３，７５，７７，７９を有する。
第１，第２，第３，第４及び第５の加算器７１，７３，７５，７７，７９は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有する。
番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地である。
番地Ｘ及び隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とする。
第１の加算器７１には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器７１の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器７１の第２の出力部から出力される。
第２の加算器７３には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器７３の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器７３の第２の出力部から出力される。
第３の加算器７５は，第１の加算器７１の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器７５の第１の出力部から出力されるとともに，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器７５の第２の出力部から出力される。
第４の加算器７７は，第１の加算器７１の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器７７の第１の出力部から出力されるとともに，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器７７の第２の出力部から出力される。
第５の加算器７９は，第３の加算器７５の第２の出力部及び第４の加算器７７の第１の出力部と接続され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が，第５の加算器７９の第１の出力部から出力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が，第５の加算器７９の第２の出力部から出力される。

上記の装置の好ましいものは以下のものである。
テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，
（１）コンボリューション演算用のコンフィグレーション，（２）中間，最少及び最大を求める演算のためのコンフィグレーション，及び（３）最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションのうち，２又は３つ以上を含むコンフィグレーションを選択可能なものである。
そして，（１）コンボリューション演算用のコンフィグレーションは，
番地Ｘに近接する番地は，
｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ）｝， ｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１）｝，及び ｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１）｝のいずれかであり，
番地Ｘ及び隣接する番地のデータを，第１，第２及び第３のデータＤ_０，Ｄ_１，Ｄ_２とし，
Ａは２，Ｂは３であり，
テクスチャーサンプラーユニットは，
第１の乗算器３１，第２の乗算器３３，第３の乗算器３５，第１の加算器３７及び第２の加算器３９を有し，
ウェイト係数Ｗは，第１，第２及び第３のウェイト係数ｗ_０，ｗ_１,ｗ_２を含み，
第１の乗算器３１には，第１のウェイト係数ｗ_０及び第１のデータＤ_０が入力され，ｗ_０＊Ｄ_０が求められ，
第２の乗算器３３には，第２のウェイト係数ｗ_１及び第２のデータＤ_１が入力され，ｗ_１＊Ｄ_１が求められ，
第３の乗算器３５には，第３のウェイト係数ｗ_２及び第３のデータＤ_２が入力され，ｗ_２＊Ｄ_２が求められ，
第１の加算器３７は，第２の乗算器３３及び第３の乗算器３５と接続され，
第１の加算器３７には，ｗ_１＊Ｄ_１とｗ_２＊Ｄ_２が入力され，ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められ，
第２の加算器３９は，第１の乗算器３１及び第１の加算器３７と接続され，
第２の加算器３９には，ｗ_０＊Ｄ_０とｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が入力され，ｗ_０＊Ｄ_０
＋ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる。

（２）中間，最少及び最大を求める演算のためのコンフィグレーションは，
Ａは，５であり，Ｂは１であり，Ｗは，０．５又は１／２であり，
テクスチャーサンプラーユニットは，
第１，第２，第３，第４及び第５の加算器５１，５３，５５，５７，５９及び第１の乗算器６１を有し，
第１，第２，第３，及び第４の加算器５１，５３，５５，５７は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
番地Ｘ及び隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
第１の加算器５１には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器５１の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器５１の第２の出力部から出力され，
第２の加算器５３には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器５３の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器５３の第２の出力部から出力され，
第３の加算器５５は，第１の加算器５１の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器５５の第１の出力部から出力されるとともに，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器５５の第２の出力部から出力され，
第４の加算器５７は，第１の加算器５１の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器５７の第１の出力部から出力されるとともに，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器５７の第２の出力部から出力され，
第５の加算器５９は，第３の加算器５５の第２の出力部及び第４の加算器５７の第１の出力部と接続され，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，入力された２つの値の和Ｌ_２１＋Ｓ_２２が，第５の加算器５９の出力部から出力され，
第１の乗算器６１は，第５の加算器５７の出力部と接続された第１の入力部と，ウェイト係数が入力される第２の入力部とを有し，入力された情報を掛け合わせた値（（Ｌ_２１＋Ｓ_２２）／２）を出力部から出力するものである。

（３）最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションは，
Ａは，５であり，Ｂは０であり，
テクスチャーサンプラーユニットは，
第１，第２，第３，第４及び第５の加算器７１，７３，７５，７７，７９を有し，
第１，第２，第３，第４及び第５の加算器７１，７３，７５，７７，７９は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
番地Ｘ及び隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
第１の加算器７１には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器７１の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器７１の第２の出力部から出力され，
第２の加算器７３には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器７３の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器７３の第２の出力部から出力され，
第３の加算器７５は，第１の加算器７１の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器７５の第１の出力部から出力されるとともに，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器７５の第２の出力部から出力され，
第４の加算器７７は，第１の加算器７１の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器７７の第１の出力部から出力されるとともに，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器７７の第２の出力部から出力され，
第５の加算器７９は，第３の加算器７５の第２の出力部及び第４の加算器７７の第１の出力部と接続され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が，第５の加算器７９の第１の出力部から出力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が，第５の加算器７９の第２の出力部から出力される，

本発明によれば，選択されたコンフィギュレーションに応じて，加算器及び乗算器の入力部及び出力部の接続を変更することができるので，３Ｄ描画装置と２Ｄ描画装置をそれぞれ設計しなくてもよくなる。本発明を用いれば，２Ｄ画像をも効率良く描画できるため，２Ｄ描画装置を別途設ける必要がなくなる。本発明によれば，３Ｄ描画装置の融通のきく描画手段と２Ｄ描画装置を分け隔てなくシームレスに組み合わせられるようになるので、３Ｄモードから２Ｄモードへ，さらに３Ｄモードへとパイプラインを止めて描画する必要が無くなり，３Ｄ及び２Ｄ描画がすべて３Ｄ描画の範疇に収まることとなる。

３Ｄのサンプラユニットは、不連続な座標軸でテクセルを参照するように設計された装置なので、周辺のテクセルを一度に読むように設計されていない。３Ｄ用のサンプラに対する拡張であるからこそ意味があります。本発明の装置は，周辺のテクセルを一度に読むため，テクスチャ用のキャッシュにヒットしやすくなる。

図１は，コンボリューション演算用のコンフィグレーションを示すブロック図である。 図２は，中間，最少及び最大を求める演算のためのコンフィグレーションを示すブロック図である。 図３は，最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションを示すブロック図である。

以下，図面を用いて本発明を実施するための形態について説明する。本発明は，以下に説明する形態に限定されるものではなく，以下の形態から当業者が自明な範囲で適宜修正したものも含む。

本発明の第１の側面は, コンピュータグラフィック装置に関する。この装置は，コンピュータ内に搭載され，又はコンピュータそのものであり，コンピュータグラフィックスを描画するための装置である。このコンピュータグラフィックスは，そのまま又はほかの画像処理と合わせて，表示画像に用いられ，たとえばモニタなどの表示部に表示されることとなる。

３Ｄグラフィックスの前提
３Ｄグラフィックスパイプラインは、テクスチャ画像をオブジェクトに張り付ける作業を行う。テクスチャをサンプルする装置は、普通は球面など矩形でないところに画像を張り付ける事が前提で設計される。描画画像は，テレビ画面に張り付くイメージで位置が不変であるが，参照されるテクスチャは歪んだり傾いたり逆さまになったりすることが普通であり、テクスチャから参照するテクセルの座標が規則的でない事が多い。そのような前提で設計されるテクスチャサンプラは、テクスチャ画像のサンプリングに必要なピクセルだけをなるべく速くサンプルすることを目標として設計される。たとえば，描画結果で右隣のピクセルに対応するテクスチャのテクセルは、テクスチャ上では右隣どころか全く異なる点を参照することも多々ある。このため，３Ｄグラフィックスにおいては，多くの場合，テクセルの周辺を多く先読みしても意味がない。３Ｄのテクスチャサンプルユニットは、いろいろな拡大・縮小率に応じて変化する座標でも速く動作するように設計される。

２Ｄグラフィックスの前提
２Ｄグラフィックスでは、参照されるテクスチャ画像の座標系と描画する画像の座標系は，ほぼ一緒する。２Ｄグラフィックスにおいて，全体を赤みがからせるとか、白黒にするとか、ぼかすといった処理には座標の移動が必要ない。たとえば，ある描画画素の右の点は、参照されるテクスチャでも右隣にある。参照される画像と描画される画像の画素は対応する。このため、最初に纏まった画素を読みこんで、隣接するピクセルを処理するときに融通しあうことができる。処理の前に先読みをすれば，先読みしたテクスチャを利用することができる。

本発明は、本来３Ｄ画像の前提で設計されたテクスチャサンプラの能力を拡張することで、２Ｄの前提が成り立った場合に２Ｄで設計された装置のように速く動作できるものである。本発明によれば，テクスチャのキャッシュにも当たりやすくなるので、先読みをしたような効果が得られることとなる。３次元グラフィック用に設計された装置に本発明の装置を搭載して、３Ｄ処理のみならず２Ｄ処理で使う場合に最も高い効果が得られることとなる。

コンピュータグラフィック装置又はコンピュータグラフィック装置を含むコンピュータは，入力部，出力部，記憶部，演算部及び制御部を有している。そして，各要素は，情報の授受を行うことができるように，たとえばバスにより接続されている。入力部から所定の制御情報が入力されると，制御部は記憶部に記憶されるか制御プログラムを読み出し，制御プログラムからの制御プログラムの指令に従い，適宜記憶部に記憶されたデータを読み出して，演算部に所定の演算処理を行わせる。この演算がどのような処理であるかについてのコンフィギュレーションも制御プログラムの指示に従う。演算部が演算して得られる演算結果であるデータは，適宜記憶部に記憶され,出力部から出力される。

本発明のコンピュータグラフィック装置は，Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む。テクスチャーサンプラーユニットは，テクスチャーユニットともよばれる要素であり，たとえば，米国特許第９０７６２５４号，米国特許第８５７０３３６号，米国特許出願公開２０１５０１８７０８９号明細書，米国特許出願公開２０１５０１３０８２６号明細書，米国特許出願２０１１００２５７００号明細書にも記載される通り公知の要素である。テクスチャーサンプラーユニットは，例えば，コンピュータグラフィックスを構成するポリゴンの各頂点における画像データを入手し，ポリゴンの画像データを作成する。

グラフィック処理ユニット（ＧＰＵ）は，テクスチャ処理オペレーションを行うためのテクスチャーユニットを含むことが多い。テクスチャーユニットは、メモリに記憶されたテクスチャーデータにアクセスしてテクスチャーオペレーションを行う。テクスチャーユニットは、通常、テクスチャーパイプライン及びパイプラインバッファを含んでいる。例えば、テクスチャーパイプラインは、隣接ピクセルを分析して、テクスチャにおいてそれらピクセルの各々がどのくらい離れているかを決定することにより，ＬＯＤ（Level of Detail：詳細度のレベル）の計算を行うために、各スロットがクロックサイクル当たり４つのピクセルを受け取ることができるようにし得る。

Ａ個及びＢ個は，テクスチャーサンプラーユニット内の加算器及び乗算器の数である。Ａ，Ｂは整数であることが好ましい。加算器及び乗算器は，ハードウェアにより構築してもよいし，シェーダコードなどのソフトウェアにより加算手段及び乗算手段として構築してもよい。本発明においては,加算器及び乗算器は，ハードウェアにより構築されることが好ましい。ハードウェアの例は，回路である。

コンピュータグラフィック装置は，テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する。これらのウェイト係数は，ｗ_１,ｗ_２,．．．ｗ_Ｂとも表される。このウェイト係数は，ユーザがあらかじめ設定し,記憶部に記憶しておいてもよい。その場合，コンピュータグラフィック装置は，記憶部からウェイト係数を読み出すことにより, テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶することとなる。また，このウェイト係数Ｗを演算により求めてもよい。

コンピュータグラフィック装置は，メモリＭの番地Ｘ（ｘ_ｉ，ｙ_ｊ）におけるデータと，番地Xに近接する番地のデータとを取得する手段を有する。この手段は，メモリにアクセスし，メモリにおける描画対象の番地に対応する情報を読み出すものである。

コンピュータグラフィック装置は，テクスチャーサンプラーユニットのコンフィグレーションを選択する手段を有する。コンフィグレーションは，コンピュータグラフィックスを作成する際の加算器及び乗算器の接続関係を意味する。必要な加算器及び乗算器及びこれらの演算要素の接続関係は，対象となる演算処理により，適宜変更される。演算処理の例は，線形補間である。記憶部には，各種演算処理とともに，各演算処理を行うためのコンフィギュレーション（必要な加算器及び乗算器，及びそれらの接続関係）が記憶されている。そして，例えば，ユーザが所定の演算処理を選択した場合，その選択情報は，入力部を介してコンピュータに入力され，記憶部に記憶される。そして，その入力された演算処理に適したコンフィギュレーション情報が読み出されて，各演算要素の接続関係や，入力データが調整されることとなる。
具体的に説明すると，選択されたコンフィギュレーションに応じて，加算器及び乗算器の入力部及び出力部の接続が変更される。つまり，各加算器及び乗算器は，２つの入力部及び１つの出力部を有している。各演算要素には，２つのデータが入力され，加算又は乗算されて，出力部から出力される。この手段は，コンフィグレーションに応じて，加算器及び乗算器の接続関係を変化させる。これにより，限られた加算器及び乗算器を用いても，様々な演算処理を行うことができることとなる。

コンピュータグラフィック装置は，メモリから読み出されたデータと，ウェイト係数Ｗとを用い，選択されたコンフィグレーションに基づいた演算を行う手段を有する。この手段は，行う演算処理に応じて，加算器や乗算器を接続する。そして，各乗算器にウェイト係数を入力する。加算器及び乗算器には，メモリから読み出されたデータや，加算又は乗算といった演算が行われたデータが入力される。そして，加算器及び乗算器は，それぞれ加算及び乗算を行い，演算結果を出力する。このようにして，選択されたコンフィグレーションに基づいた演算が行われることとなる。

コンピュータグラフィック装置は，演算により得られた演算結果を出力する手段を有する。

本発明のコンピュータグラフィック装置の例は，番地Ｘに近接する番地が，｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ）｝，｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１）｝，及び｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１）｝のいずれかのものである。番地Ｘ及び隣接する番地のデータを，第１，第２及び第３のデータＤ_０，Ｄ_１，Ｄ_２とする。番地Ｘのデータが第１のデータとは限らない。そして，Ｄ_０の例はＭ（ｘ_ｉ，ｙ_ｊ）である。ｉとｊとは同じ値であってもよいし，異なる値であってもよい。

図１は，コンボリューション演算用のコンフィグレーション例を示すブロック図である。図１に示されるように，この例のテクスチャーサンプラーユニットは，第１の乗算器３１，第２の乗算器３３，第３の乗算器３５，第１の加算器３７及び第２の加算器３９を有する。なお，図１は，仮想的なものであり，最初に第２及び第３の乗算器を用いたのち，次に第１の加算器３７による演算が行われる際に，第２及び第３の乗算器のいずれかを第１の乗算器として用いてもよい。さらに，第１の加算器を第２の加算器としても用いてもよい。その場合，第１の乗算器の出力と，第１の加算器の出力とが，第１の加算器の入力に接続される。

ウェイト係数Ｗは，第１，第２及び第３のウェイト係数ｗ_０，ｗ_１,ｗ_２を含む。
第１の乗算器３１には，第１のウェイト係数ｗ_０及び第１のデータＤ_０が入力され，ｗ_０＊Ｄ_０が求められる。
第２の乗算器３３には，第２のウェイト係数ｗ_１及び第２のデータＤ_１が入力され，ｗ_１＊Ｄ_１が求められる。
第３の乗算器３５には，第３のウェイト係数ｗ_２及び第３のデータＤ_２が入力され，ｗ_２＊Ｄ_２が求められる。
第１の加算器３７は，第２の乗算器３３及び第３の乗算器３５と接続されている。
第１の加算器３７には，ｗ_１＊Ｄ_１とｗ_２＊Ｄ_２が入力され，ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる。
第２の加算器３９は，第１の乗算器３１及び第１の加算器３７と接続されている。
第２の加算器３９には，ｗ_０＊Ｄ_０とｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が入力され，ｗ_０＊Ｄ_０
＋ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる。
このようにすると，ある画像上の点Ｘに関して，隣接する座標におけるデータを考慮した画像データを得ることができる。

この例では，各加算器及び乗算器は，２つの入力部と１つの出力部とを有している。そして，第２及び第３の乗算器の出力が，第１の加算器の入力と接続されている。そして，第１の乗算器の出力及び第１の加算器の出力が，第２の加算器の入力と接続されている。 この例と等価の回路は，第１及び第２の乗算器と第１の加算器が接続され，第１の加算器及び第３の乗算器と第２の加算器が接続されたものである。
この例は，テクスチャーサンプラーユニットのコンフィグレーションを選択する手段により選択されるコンフィグレーションの１種である。

図２は，中間，最少及び最大を求める演算のためのコンフィグレーション例を示すブロック図である。加算器は，入力される２つのデータの一方の入力値の符号を変え，その後に加算し，加算後の値が正負のいずれかを判定することで，大小比較器として機能する。すなわち，比較器は，例えば，加算器の一方の入力部と接続された符号反転部と，出力部と接続された正負判定部とを有している。

この例は，加算器の数Ａは，５であり，乗算器の数Ｂは１である。そして，ウェイト係数Ｗは，０．５又は１／２である。以下，ウェイト係数を１／２として説明する。テクスチャーサンプラーユニットは，第１，第２，第３，第４及び第５の加算器５１，５３，５５，５７，５９及び第１の乗算器６１を有する。

第１，第２，第３，及び第４の加算器５１，５３，５５，５７は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有している。このため，加算器を含む要素は，比較器を構成する。図では，加算器を含む比較器部分を示している。

番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地である。隣接する番地の組み合わせ例は，｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ＋２，ｙ_ｊ）｝， ｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１），（ｘ_ｉ，ｙ_ｊ＋２）｝及び ｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１），（ｘ_ｉ＋１，ｙ_ｊ＋１）｝である。

番地Ｘ及び番地Ｘに隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とする。

第１の加算器５１には，第１及び第２のデータＤ_０，Ｄ_１が入力される。そして，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器５１の第１の出力部から出力される。また，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器５１の第２の出力部から出力される。先に説明したとおり，第１の加算器５１の一方の入力部には，符号変換器が接続されている。すると，例えば，第１の加算器５１は，第１のデータＤ_０と第２のデータＤ_１の符号が変換された値−Ｄ_１が入力される。第１の加算器５１は，これらの値を加算するＤ_０−Ｄ_１が得られる。そして，第１の加算器５１は，符号判定部を有しているので，加算された値Ｄ_０−Ｄ_１の正負が判断される。加算された値Ｄ_０−Ｄ_１が正の場合，第１のデータＤ_０が第２のデータＤ_１より大きいこととなる。この場合，第１データＤ_０が第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１となり，第２のデータＤ_１が第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１となる。以下，他の加算器においても同様である。

第２の加算器５３には，第３及び第４のデータＤ_２，Ｄ_３が入力される。そして，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器５３の第１の出力部から出力される。また，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器５３の第２の出力部から出力される。

第３の加算器５５は，第１の加算器５１の第１の出力部，及び第２の加算器の第１の出力部と接続される。第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第３の加算器５５に入力される。第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器５５の第１の出力部から出力される。また，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器５５の第２の出力部から出力される。

第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１は，最小値Ｍｉｎである。そして，この値は，この装置から最小値として出力される。

第４の加算器５７は，第１の加算器５１の第２の出力部，及び第２の加算器の第２の出力部と接続される。第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第４の加算器５７に入力される。第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器５７の第１の出力部から出力される。また，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器５７の第２の出力部から出力される。

第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２は，最大値Ｍａｘである。そして，この値は，この装置から最大値として出力される。

第５の加算器５９は，第３の加算器５５の第２の出力部及び第４の加算器５７の第１の出力部と接続される。そして，第３の加算器５５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器５７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第５の加算器５９に入力される。第５の加算器５９は，入力された２つの値の和Ｌ_２１＋Ｓ_２２を求め，入力された２つの値の和Ｌ_２１＋Ｓ_２２は第５の加算器５９の出力部から出力される。

第１の乗算器６１は，第５の加算器５７の出力部と接続された第１の入力部と，ウェイト係数が入力される第２の入力部とを有する。第１の乗算器６１入力された情報を掛け合わせ，掛け合わせて得られる値（（Ｌ_２１＋Ｓ_２２）／２）を出力部から出力する。この２つの入力値を掛け合わせて得られる値は，２番目及び３番目に大きい数値の平均であり，これが中央値（メディアン）として出力される。

なお，テクスチャーサンプラーユニットが５個の加算器を有していない場合，各加算器が１又は２以上の加算器の役割を果たせばよい。たとえばテクスチャーサンプラーユニットが２つの加算器のみを有する場合，テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，１つ目の加算器を第１，第３及び第５の加算器として機能させ，２つめの加算器を第２及び第４の加算器として機能させるようにすればよい。この場合，第１のステップで，１つ目及び２つ目の加算器がそれぞれ第１及び第２の加算器５１，５３として機能し，次のステップでは，１つ目及び２つ目の加算器がそれぞれ第３及び第４の加算器５５，５７として機能し，次のステップで１つ目の加算器が第５の加算器５９として機能する。

また，大小比較において，比較対象が同じ大きさの場合，どちらの値を大きいものとして出力してもよい。

この装置の別の例は，入力されたデータを多き順に並べる演算を行うものである。図３は，最少，２番目，３番目及び最大を求める演算のためのコンフィグレーション例を示すブロック図である。図３に示されるようにこのコンフィグレーションは，加算器が５個あり，乗算器が０個のものである。テクスチャーサンプラーユニットは，第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）を有し，第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有する。

番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，番地Ｘ及び前記隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とする。

第１の加算器７１には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器７１の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器７１の第２の出力部から出力され，
第２の加算器７３には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器７３の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器７３の第２の出力部から出力され，
第３の加算器７５は，第１の加算器７１の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器７５の第１の出力部から出力されるとともに，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器７５の第２の出力部から出力され，
第４の加算器７７は，第１の加算器７１の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器７７の第１の出力部から出力されるとともに，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器７７の第２の出力部から出力され，
第５の加算器７９は，第３の加算器７５の第２の出力部及び第４の加算器７７の第１の出力部と接続され，第３の加算器７５に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器７７に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が，第５の加算器７９の第１の出力部から出力され，第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が，第５の加算器７９の第２の出力部から出力される。

第５の加算器７９の第１の出力部から出力される第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が２番目に小さい値である。また，第５の加算器７９の第２の出力部から出力される第５の加算器７９に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が３番目に小さい値である。

この例は，先に説明した中間，最少及び最大を求める演算のためのコンフィグレーション例と同様に機能する。

本発明の装置は，例えば，上記した（１）コンボリューション演算用のコンフィグレーション，（２）中間，最少及び最大を求める演算のためのコンフィグレーション，及び（３）最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションのうち，２又は３つ以上を含むコンフィグレーションを選択可能なものに関する。そして，ユーザがこのコンフィギュレーションと関連する演算を選択した場合，選択情報がコンピュータに入力され，記憶部が演算処理と関連したコンフィグレーションに関する情報を読み出す。そして，コンピュータは，読み出されたコンフィギュレーションに従って，加算器及び乗算器を接続し，また適宜記憶部からウェイト係数を読み出して，対応した演算処理を行う。通常であれば，それぞれの演算を行うための回路が固定されているものの，本発明の装置を用いれば少ないハードウェア資源を効果的に利用することができ，しかも少ない演算ステップでコンピュータグラフィックスに用いられる演算を行うことができる。この例は，複数の加算器及び乗算器を用意しておき，それらの接続関係を変更可能にしておく。そして，それらの接続関係を変更できるようにしておくことで，上記の（１）〜（３）のコンフィギュレーションを変更可能とされている。

本発明は，コンピュータグラフィックスに用いる演算処理に用いられる装置に関するため，コンピュータ関連の製造業や，グラフィックスを利用したゲーム機や家電産業、アミューズメント機器などにおいても用いられうる。

３１： 第１の乗算器 ３３： 第２の乗算器 ３５： 第３の乗算器
３７： 第１の加算器 ３９： 第２の加算器

Claims (4)

1. Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む，コンピュータグラフィック装置であって，
   前記装置は，
   前記テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する手段と，
   前記メモリＭの番地Ｘ（ｘ _ｉ ，ｙ _ｊ ）におけるデータと，前記番地Ｘに近接する番地のデータとを取得する手段と，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段と，
   前記メモリから読み出されたデータと，前記ウェイト係数Ｗとを用い，前記選択されたコンフィグレーションに基づいた演算を行う手段と，
   前記演算により得られた演算結果を出力する手段と，を有し，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，選択されたコンフィギュレーションに応じて，前記加算器及び乗算器の入力部及び出力部の接続を変更し，
   前記番地Ｘに近接する番地は，
   ｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ）｝， ｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１）｝，及び ｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１）｝のいずれかであり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２及び第３のデータＤ_０，Ｄ_１，Ｄ_２とし，
   前記Ａは２，前記Ｂは３であり，
   前記テクスチャーサンプラーユニットは，
   第１の乗算器（３１），第２の乗算器（３３），第３の乗算器（３５），第１の加算器（３７）及び第２の加算器（３９）を有し，
   前記ウェイト係数Ｗは，第１，第２及び第３のウェイト係数ｗ_０，ｗ_１,ｗ_２を含み，
   第１の乗算器（３１）には，第１のウェイト係数ｗ_０及び第１のデータＤ_０が入力され，ｗ_０＊Ｄ_０が求められ，
   第２の乗算器（３３）には，第２のウェイト係数ｗ_１及び第２のデータＤ_１が入力され，ｗ_１＊Ｄ_１が求められ，
   第３の乗算器（３５）には，第３のウェイト係数ｗ_２及び第３のデータＤ_２が入力され，ｗ_２＊Ｄ_２が求められ，
   第１の加算器（３７）は，第２の乗算器（３３）及び第３の乗算器（３５）と接続され，
   第１の加算器（３７）には，ｗ_１＊Ｄ_１とｗ_２＊Ｄ_２が入力され，ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められ，
   第２の加算器（３９）は，第１の乗算器（３１）及び第１の加算器（３７）と接続され，
   第２の加算器（３９）には，ｗ_０＊Ｄ_０とｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が入力され，ｗ_０＊Ｄ_０
   ＋ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められる，
   装置。
2. Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む，コンピュータグラフィック装置であって，
   前記装置は，
   前記テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する手段と，
   前記メモリＭの番地Ｘ（ｘ _ｉ ，ｙ _ｊ ）におけるデータと，前記番地Ｘに近接する番地のデータとを取得する手段と，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段と，
   前記メモリから読み出されたデータと，前記ウェイト係数Ｗとを用い，前記選択されたコンフィグレーションに基づいた演算を行う手段と，
   前記演算により得られた演算結果を出力する手段と，を有し，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，選択されたコンフィギュレーションに応じて，前記加算器及び乗算器の入力部及び出力部の接続を変更し，
   前記Ａは，５であり，前記Ｂは１であり，前記Ｗは，０．５又は１／２であり，
   前記テクスチャーサンプラーユニットは，
   第１，第２，第３，第４及び第５の加算器（５１，５３，５５，５７，５９）及び第１の乗算器（６１）を有し，
   第１，第２，第３，及び第４の加算器（５１，５３，５５，５７）は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
   前記番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
   第１の加算器（５１）には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器（５１）の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器（５１）の第２の出力部から出力され，
   第２の加算器（５３）には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器（５３）の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器（５３）の第２の出力部から出力され，
   第３の加算器（５５）は，第１の加算器（５１）の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器（５５）の第１の出力部から出力されるとともに，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器（５５）の第２の出力部から出力され，
   第４の加算器（５７）は，第１の加算器（５１）の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器（５７）の第１の出力部から出力されるとともに，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器（５７）の第２の出力部から出力され，
   第５の加算器（５９）は，第３の加算器（５５）の第２の出力部及び第４の加算器（５７）の第１の出力部と接続され，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，入力された２つの値の和Ｌ_２１＋Ｓ_２２が，第５の加算器（５９）の出力部から出力され，
   第１の乗算器（６１）は，第５の加算器（５７）の出力部と接続された第１の入力部と，前記ウェイト係数が入力される第２の入力部とを有し，入力された情報を掛け合わせた値（（Ｌ_２１＋Ｓ_２２）／２）を出力部から出力するものである，
   装置。
3. Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む，コンピュータグラフィック装置であって，
   前記装置は，
   前記テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する手段と，
   前記メモリＭの番地Ｘ（ｘ _ｉ ，ｙ _ｊ ）におけるデータと，前記番地Ｘに近接する番地のデータとを取得する手段と，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段と，
   前記メモリから読み出されたデータと，前記ウェイト係数Ｗとを用い，前記選択されたコンフィグレーションに基づいた演算を行う手段と，
   前記演算により得られた演算結果を出力する手段と，を有し，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，選択されたコンフィギュレーションに応じて，前記加算器及び乗算器の入力部及び出力部の接続を変更し，
   前記Ａは，５であり，前記Ｂは０であり，
   前記テクスチャーサンプラーユニットは，
   第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）を有し，
   第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
   前記番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
   第１の加算器（７１）には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器（７１）の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器（７１）の第２の出力部から出力され，
   第２の加算器（７３）には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器（７３）の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器（７３）の第２の出力部から出力され，
   第３の加算器（７５）は，第１の加算器（７１）の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器（７５）の第１の出力部から出力されるとともに，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器（７５）の第２の出力部から出力され，
   第４の加算器（７７）は，第１の加算器（７１）の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器（７７）の第１の出力部から出力されるとともに，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器（７７）の第２の出力部から出力され，
   第５の加算器（７９）は，第３の加算器（７５）の第２の出力部及び第４の加算器（７７）の第１の出力部と接続され，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，第５の加算器（７９）に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が，第５の加算器（７９）の第１の出力部から出力され，第５の加算器（７９）に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が，第５の加算器（７９）の第２の出力部から出力される，
   装置。
4. Ａ個の加算器とＢ個の乗算器を有するテクスチャーサンプラーユニットと，メモリＭとを含む，コンピュータグラフィック装置であって，
   前記装置は，
   前記テクスチャーサンンプラーユニットにおける乗算器の個数であるＢ個のウェイト係数Ｗを特定し，記憶する手段と，
   前記メモリＭの番地Ｘ（ｘ _ｉ ，ｙ _ｊ ）におけるデータと，前記番地Ｘに近接する番地のデータとを取得する手段と，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段と，
   前記メモリから読み出されたデータと，前記ウェイト係数Ｗとを用い，前記選択されたコンフィグレーションに基づいた演算を行う手段と，
   前記演算により得られた演算結果を出力する手段と，を有し，
   前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，選択されたコンフィギュレーションに応じて，前記加算器及び乗算器の入力部及び出力部の接続を変更し，
   前記前記テクスチャーサンプラーユニットのコンフィグレーションを選択する手段は，
   （１）コンボリューション演算用のコンフィグレーション，（２）中間，最少及び最大を求める演算のためのコンフィグレーション，及び（３）最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションのうち，２又は３つ以上を含むコンフィグレーションを選択可能なものであり，
   （１）コンボリューション演算用のコンフィグレーションは，
   前記番地Ｘに近接する番地は，
   ｛（ｘ_ｉ−１，ｙ_ｊ），（ｘ_ｉ＋１，ｙ_ｊ）｝， ｛（ｘ_ｉ，ｙ_ｊ−１），（ｘ_ｉ，ｙ_ｊ＋１）｝，及び ｛（ｘ_ｉ＋１，ｙ_ｊ），（ｘ_ｉ，ｙ_ｊ＋１）｝のいずれかであり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２及び第３のデータＤ_０，Ｄ_１，Ｄ_２とし，
   前記Ａは２，前記Ｂは３であり，
   前記テクスチャーサンプラーユニットは，
   第１の乗算器（３１），第２の乗算器（３３），第３の乗算器（３５），第１の加算器（３７）及び第２の加算器（３９）を有し，
   前記ウェイト係数Ｗは，第１，第２及び第３のウェイト係数ｗ_０，ｗ_１,ｗ_２を含み，
   第１の乗算器（３１）には，第１のウェイト係数ｗ_０及び第１のデータＤ_０が入力され，ｗ_０＊Ｄ_０が求められ，
   第２の乗算器（３３）には，第２のウェイト係数ｗ_１及び第２のデータＤ_１が入力され，ｗ_１＊Ｄ_１が求められ，
   第３の乗算器（３５）には，第３のウェイト係数ｗ_２及び第３のデータＤ_２が入力され，ｗ_２＊Ｄ_２が求められ，
   第１の加算器（３７）は，第２の乗算器（３３）及び第３の乗算器（３５）と接続され，
   第１の加算器（３７）には，ｗ_１＊Ｄ_１とｗ_２＊Ｄ_２が入力され，ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められ，
   第２の加算器（３９）は，第１の乗算器（３１）及び第１の加算器（３７）と接続され，
   第２の加算器（３９）には，ｗ_０＊Ｄ_０とｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が入力され，ｗ_０＊Ｄ_０＋ｗ_１＊Ｄ_１＋ｗ_２＊Ｄ_２が求められ，
   （２）中間，最少及び最大を求める演算のためのコンフィグレーションは，
   前記Ａは，５であり，前記Ｂは１であり，前記Ｗは，０．５又は１／２であり，
   前記テクスチャーサンプラーユニットは，
   第１，第２，第３，第４及び第５の加算器（５１，５３，５５，５７，５９）及び第１の乗算器（６１）を有し，
   第１，第２，第３，及び第４の加算器（５１，５３，５５，５７）は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
   前記番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
   第１の加算器（５１）には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器（５１）の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器（５１）の第２の出力部から出力され，
   第２の加算器（５３）には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器（５３）の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器（５３）の第２の出力部から出力され，
   第３の加算器（５５）は，第１の加算器（５１）の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器（５５）の第１の出力部から出力されるとともに，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器（５５）の第２の出力部から出力され，
   第４の加算器（５７）は，第１の加算器（５１）の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器（５７）の第１の出力部から出力されるとともに，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器（５７）の第２の出力部から出力され，
   第５の加算器（５９）は，第３の加算器（５５）の第２の出力部及び第４の加算器（５７）の第１の出力部と接続され，第３の加算器（５５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器（５７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，入力された２つの値の和Ｌ_２１＋Ｓ_２２が，第５の加算器（５９）の出力部から出力され，
   第１の乗算器（６１）は，第５の加算器（５７）の出力部と接続された第１の入力部と，前記ウェイト係数が入力される第２の入力部とを有し，入力された情報を掛け合わせた値（（Ｌ_２１＋Ｓ_２２）／２）を出力部から出力するものであり，
   （３）最少，２番目，３番目及び最大を求める演算のためのコンフィグレーションは，
   前記Ａは，５であり，前記Ｂは０であり，
   前記テクスチャーサンプラーユニットは，
   第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）を有し，
   第１，第２，第３，第４及び第５の加算器（７１，７３，７５，７７，７９）は，それぞれ２つの入力部と，一方の入力部に接続された符号反転器と，正負判定部と，２つの出力部を有し，
   前記番地Ｘに近接する番地は，番地Ｘに隣接する３つの番地であり，
   番地Ｘ及び前記隣接する番地のデータを，第１，第２，第３及び第４のデータＤ_０，Ｄ_１，Ｄ_２，Ｄ_３とし，
   第１の加算器（７１）には，第１及び第２のデータＤ_０，Ｄ_１が入力され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１が第１の加算器（７１）の第１の出力部から出力されるとともに，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１が第１の加算器（７１）の第２の出力部から出力され，
   第２の加算器（７３）には，第３及び第４のデータＤ_２，Ｄ_３が入力され，第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が第２の加算器（７３）の第１の出力部から出力されるとともに，第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が第２の加算器（７３）の第２の出力部から出力され，
   第３の加算器（７５）は，第１の加算器（７１）の第１の出力部，及び第２の加算器の第１の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち小さい方Ｓ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち小さい方Ｓ_２が入力され，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち小さい方Ｓ_２１が第３の加算器（７５）の第１の出力部から出力されるとともに，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１が第３の加算器（７５）の第２の出力部から出力され，
   第４の加算器（７７）は，第１の加算器（７１）の第２の出力部，及び第２の加算器の第２の出力部と接続され，第１及び第２のデータＤ_０，Ｄ_１のうち大きい方Ｌ_１及び第３及び第４のデータＤ_２，Ｄ_３のうち大きい方Ｌ_２が入力され，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が第４の加算器（７７）の第１の出力部から出力されるとともに，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち大きい方Ｌ_２２が第４の加算器（７７）の第２の出力部から出力され，
   第５の加算器（７９）は，第３の加算器（７５）の第２の出力部及び第４の加算器（７７）の第１の出力部と接続され，第３の加算器（７５）に入力された値Ｓ_１，Ｓ_２のうち大きい方Ｌ_２１，第４の加算器（７７）に入力された値Ｌ_１，Ｌ_２のうち小さい方Ｓ_２２が入力され，第５の加算器（７９）に入力された２つの値Ｌ_２１，Ｓ_２２のうち小さい方Ｓ_３１が，第５の加算器（７９）の第１の出力部から出力され，第５の加算器（７９）に入力された２つの値Ｌ_２１，Ｓ_２２のうち大きい方Ｌ_３１が，第５の加算器（７９）の第２の出力部から出力される，
   装置。

Images