JP6124727B2 - Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP6124727B2 JP6124727B2 JP2013160909A JP2013160909A JP6124727B2 JP 6124727 B2 JP6124727 B2 JP 6124727B2 JP 2013160909 A JP2013160909 A JP 2013160909A JP 2013160909 A JP2013160909 A JP 2013160909A JP 6124727 B2 JP6124727 B2 JP 6124727B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide semiconductor
- manufacturing
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 124
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 123
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 52
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 54
- 229910052799 carbon Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 52
- 230000001681 protective effect Effects 0.000 claims description 49
- 239000012535 impurity Substances 0.000 claims description 47
- 230000004913 activation Effects 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 34
- 238000001069 Raman spectroscopy Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 13
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004458 analytical method Methods 0.000 claims description 8
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 7
- 239000004215 Carbon black (E152) Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 229930195733 hydrocarbon Natural products 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- -1 cyclic ether compound Chemical class 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000001237 Raman spectrum Methods 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000001530 Raman microscopy Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001299 aldehydes Chemical class 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000001261 hydroxy acids Chemical class 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Description
本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device and a method for managing a manufacturing process of a silicon carbide semiconductor device.
炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。炭化珪素結晶中の導電性の制御には、イオン注入による不純物の注入と高温での熱処理による活性化とが有効であり、導電性を制御された炭化珪素結晶は、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のチャネル形成等に用いられる。 Silicon carbide has excellent physical properties and enables the realization of a power device with high breakdown voltage and low loss. Impurity implantation by ion implantation and activation by high-temperature heat treatment are effective for controlling conductivity in the silicon carbide crystal. A silicon carbide crystal whose conductivity is controlled is a MOSFET (metal-oxide-semiconductor). It is used for channel formation of a field-effect transistor.
炭化珪素結晶中の不純物として、主に、ｐ型ではアルミニウムが、ｎ型では窒素が用いられる。注入されたそれぞれの不純物が活性化する温度は、アルミニウムが１７００℃程度であり、窒素が１５００℃程度である。このように、炭化珪素結晶中の不純物の電気的な活性化には、極めて高温の熱処理が必要になる。 As impurities in the silicon carbide crystal, aluminum is mainly used for the p-type and nitrogen is used for the n-type. The temperatures at which the implanted impurities are activated are about 1700 ° C. for aluminum and about 1500 ° C. for nitrogen. Thus, an extremely high temperature heat treatment is required for the electrical activation of impurities in the silicon carbide crystal.
炭化珪素基板をこのような高温で熱処理した場合、炭化珪素表面において昇華による表面荒れが発生し、これによりデバイス特性の劣化等が生じる可能性がある。 When the silicon carbide substrate is heat-treated at such a high temperature, surface roughness due to sublimation occurs on the silicon carbide surface, which may cause deterioration of device characteristics.
このような表面荒れを防止または低減する方法として、特許文献１には、酸素を含む炭化水素材料ガスを熱分解する熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により炭化珪素基板表面にカーボン保護膜を形成し、このカーボン保護膜によって、活性化アニール処理の際の炭化珪素表面における表面荒れを防止または低減する方法が開示されている。 As a method for preventing or reducing such surface roughness, Patent Document 1 discloses that a carbon protective film is formed on the surface of a silicon carbide substrate by a thermal CVD (Chemical Vapor Deposition) method that thermally decomposes a hydrocarbon material gas containing oxygen. A method for preventing or reducing surface roughness on the surface of silicon carbide during the activation annealing process is disclosed using this carbon protective film.
イオン注入された不純物の活性化率は温度に対して敏感であり、非特許文献１によると、アルミニウムの活性化率の温度依存性は１６００℃〜１７００℃では０．５６％／℃、１７００℃〜１８００℃では０．０７％／℃である。これによると、熱処理温度を１７００℃とした場合に設定した温度のわずかに３％の誤差が生じると、不純物の活性化率に４〜２９％の差が生じることになる（非特許文献１）。 The activation rate of the ion-implanted impurity is sensitive to temperature. According to Non-Patent Document 1, the temperature dependence of the activation rate of aluminum is 0.56% / ° C. and 1700 ° C. at 1600 ° C. to 1700 ° C. At ˜1800 ° C., it is 0.07% / ° C. According to this, when an error of only 3% occurs when the heat treatment temperature is set to 1700 ° C., a difference of 4 to 29% occurs in the impurity activation rate (Non-patent Document 1). .
不純物の活性化率のばらつきは、イオン注入した不純物の濃度プロファイルにもよるが、深さ方向に対して不純物濃度が一定である場合には、ＭＯＳＦＥＴの閾値電圧のばらつきとなる。 The variation in the activation rate of the impurity depends on the concentration profile of the ion-implanted impurity. However, when the impurity concentration is constant in the depth direction, the threshold voltage of the MOSFET varies.
炭化珪素基板を用いて作製したＭＯＳＦＥＴは、珪素基板を用いて作製したものとは異なり、閾値電圧と実効移動度との間に強いトレードオフの関係を持つ。このため、炭化珪素基板中の不純物の活性化率のばらつきは、閾値電圧に影響するだけでなく実効移動度にも影響を及ぼすことになる。ＭＯＳＦＥＴのオン抵抗は閾値電圧および実効移動度に依存するため、不純物の活性化率のばらつきに起因するオン抵抗のばらつきはさらに顕著になる。 MOSFETs manufactured using a silicon carbide substrate have a strong trade-off relationship between threshold voltage and effective mobility, unlike MOSFETs manufactured using a silicon substrate. Therefore, variation in the activation rate of impurities in the silicon carbide substrate not only affects the threshold voltage but also affects the effective mobility. Since the on-resistance of the MOSFET depends on the threshold voltage and the effective mobility, the variation in the on-resistance due to the variation in the activation rate of impurities becomes even more remarkable.
炭化珪素半導体装置は依然として結晶欠陥による歩留まり低下が大きく、大電流を得るために小面積の素子を並列に接続することが多い。上記の閾値電圧およびオン抵抗のばらつきは、通電能力の低下のみならず電流の集中を引き起こし、装置破壊の原因となる。炭化珪素基板で作製したＭＯＳＦＥＴの活用には、素子ごとの特性ばらつきを抑制することが必要不可欠となる。 Silicon carbide semiconductor devices still have a large yield drop due to crystal defects, and small area elements are often connected in parallel to obtain a large current. The variations in the threshold voltage and the on-resistance cause not only a decrease in current-carrying capacity but also current concentration, which causes device destruction. In order to utilize a MOSFET manufactured using a silicon carbide substrate, it is indispensable to suppress variation in characteristics of each element.
このためには活性化に用いられる炉内の温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度のモニター方法が重要である。 For this purpose, temperature control in the furnace used for activation is important, and a temperature monitoring method as a basis for this is particularly important, particularly a method for monitoring the actual processing temperature of the silicon carbide substrate.
しかしながら、一般的に１５００℃を超える高温の炉内温度を調整する場合には、炉の外側から放射温度計を用いて炉内温度を計測し、ヒーター出力にフィードバックすることが多い。この方法では、炭化珪素基板から放出される珪素および炭素、熱処理時に炭化珪素基板表面の保護のために用いられるカーボン（またはグラファイト）膜から発生する炭素、さらには、炉内を構成する部材から発生する物質が、モニター用の開口窓を曇らせてしまい計測精度が落ちる。 However, in general, when adjusting a high temperature inside the furnace exceeding 1500 ° C., the temperature inside the furnace is often measured from the outside of the furnace using a radiation thermometer and fed back to the heater output in many cases. In this method, silicon and carbon released from the silicon carbide substrate, carbon generated from the carbon (or graphite) film used for protecting the silicon carbide substrate surface during heat treatment, and further generated from the members constituting the furnace The measuring substance fogs the opening window for monitoring and the measurement accuracy is lowered.
一方で、熱電対を用いることで直接炉内温度を計測することが可能であるが、１５００℃以上の高温中では、繰り返しの熱処理による消耗が激しく、長期間にわたって安定した管理を行うことは難しい。 On the other hand, it is possible to directly measure the temperature in the furnace by using a thermocouple, but at a high temperature of 1500 ° C. or higher, the exhaustion due to repeated heat treatment is severe, and it is difficult to perform stable management over a long period of time. .
また、活性化熱処理炉の実処理温度をモニターする方法として、イオン注入した炭化珪素基板を活性化アニールし、活性化アニール温度に敏感なシート抵抗を用いるまたは実効的な不純物濃度を評価する方法があるが、評価用にＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）を作製し、そのＩ−Ｖ特性およびＣ−Ｖ特性といった電気特性を測定する必要がある。このため、炭化珪素半導体装置の製造工程管理および装置管理に迅速にフィードバックすることができない。また、実デバイスにおける実処理温度をモニターするためにＴＥＧを作製する場合は、実デバイス作製可能面積がＴＥＧの面積分減ることになり、デバイス作製コストが上昇してしまう。 In addition, as a method for monitoring the actual processing temperature of the activation heat treatment furnace, there is a method in which activation annealing is performed on an ion-implanted silicon carbide substrate and a sheet resistance sensitive to the activation annealing temperature is used or an effective impurity concentration is evaluated. However, it is necessary to prepare a TEG (TEST ELEMENT GROUP) for evaluation and to measure its electrical characteristics such as IV characteristics and CV characteristics. For this reason, it is not possible to provide prompt feedback to manufacturing process management and device management of the silicon carbide semiconductor device. Further, when a TEG is manufactured in order to monitor an actual processing temperature in an actual device, the actual device manufacturing area is reduced by the area of the TEG, and the device manufacturing cost is increased.
このように、１５００℃を超える高温では炉内温度を直接モニターすることは難しく、設定温度と実際の温度にずれが生じやすい。また、高温であるために少しの誤差が大きな温度差となる。 As described above, it is difficult to directly monitor the furnace temperature at a high temperature exceeding 1500 ° C., and a difference between the set temperature and the actual temperature tends to occur. Further, since the temperature is high, a small error causes a large temperature difference.
炭化珪素結晶中の不純物の活性化率は活性化温度に強く依存し、温度制御における誤差により大きくばらつく。実効的な不純物濃度の差はトランジスタ特性に大きく影響し、特に閾値電圧およびオン抵抗のばらつきの原因となる。これを抑制するため、さらには一般的に炭化珪素半導体装置の製造工程においては温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度を簡易にモニターできる方法が重要である。 The activation rate of the impurities in the silicon carbide crystal strongly depends on the activation temperature and varies greatly due to an error in temperature control. The difference in effective impurity concentration greatly affects transistor characteristics, and in particular causes variations in threshold voltage and on-resistance. In order to suppress this, temperature control is generally important in the manufacturing process of a silicon carbide semiconductor device, and there is a temperature monitoring method that is the basis thereof, in particular, a method that can easily monitor the actual processing temperature of a silicon carbide substrate. is important.
本発明は、上記のような問題を解決するためになされたものであり、高精度の温度管理をすることで、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現する炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and is a silicon carbide semiconductor device that achieves stable quality and improved yield of a silicon carbide semiconductor device by controlling temperature with high accuracy. It is an object of the present invention to provide a manufacturing method and a method for managing a manufacturing process of a silicon carbide semiconductor device.
本発明の一態様に関する炭化珪素半導体装置の製造方法は、（ａ）炭化珪素の下地を準備する工程と、（ｂ）前記下地上にカーボン保護膜を形成する工程と、（ｃ）前記下地および前記カーボン保護膜に対し、熱処理を行う工程と、（ｄ）前記工程（ｃ）の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記下地上の前記工程（ｃ）における熱処理時の実処理温度を測定する工程とを備えることを特徴とする。
A method for manufacturing a silicon carbide semiconductor device according to an aspect of the present invention includes: (a) a step of preparing a silicon carbide base; (b) a step of forming a carbon protective film on the base; (c) the base and A step of performing a heat treatment on the carbon protective film, and (d) after the step (c), the carbon protective film is analyzed by using Raman spectroscopy, so that in the step (c) on the base And a step of measuring an actual processing temperature during heat treatment .
本発明の一態様に関する炭化珪素半導体装置の製造工程の管理方法は、上記の炭化珪素半導体装置の製造方法の、前記工程（ｄ）における分析結果を、前記炭化珪素半導体装置の製造工程における設計パラメータにフィードバックさせることを特徴とする。 According to one aspect of the present invention, there is provided a method for managing a manufacturing process of a silicon carbide semiconductor device, wherein the analysis result in the step (d) of the method for manufacturing a silicon carbide semiconductor device is a design parameter in the manufacturing process of the silicon carbide semiconductor device. It is characterized in that it is fed back.
本発明の上記態様によれば、カーボン保護膜をラマン分光法を用いて分析し、その分析結果に基づいて下地上の温度を測定するため、高精度の温度管理が可能となり、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現することができる。 According to the above aspect of the present invention, the carbon protective film is analyzed using Raman spectroscopy, and the temperature on the substrate is measured based on the analysis result. Stable quality and improved yield.
以下、添付の図面を参照しながら実施形態について説明する。 Hereinafter, embodiments will be described with reference to the accompanying drawings.
図１２は、炭化珪素基板を用いて作製したＭＯＳＦＥＴの閾値電圧と、チャネルでの実効移動度との関係（トレードオフの関係）を示した図である。炭化珪素基板を用いて作製したＭＯＳＦＥＴは、珪素基板を用いて作製したものとは異なり、閾値電圧と実効移動度との間に強いトレードオフの関係を持つ。このため、炭化珪素基板中の不純物の活性化率のばらつきは、閾値電圧に影響するだけでなく実効移動度にも影響を及ぼすことになる。ＭＯＳＦＥＴのオン抵抗は閾値電圧および実効移動度に依存するため、不純物の活性化率のばらつきに起因するオン抵抗のばらつきはさらに顕著になる。 FIG. 12 is a diagram showing the relationship (tradeoff relationship) between the threshold voltage of a MOSFET manufactured using a silicon carbide substrate and the effective mobility in the channel. MOSFETs manufactured using a silicon carbide substrate have a strong trade-off relationship between threshold voltage and effective mobility, unlike MOSFETs manufactured using a silicon substrate. Therefore, variation in the activation rate of impurities in the silicon carbide substrate not only affects the threshold voltage but also affects the effective mobility. Since the on-resistance of the MOSFET depends on the threshold voltage and the effective mobility, the variation in the on-resistance due to the variation in the activation rate of impurities becomes even more remarkable.
炭化珪素半導体装置は依然として結晶欠陥による歩留まり低下が大きく、大電流を得るために小面積の素子を並列に接続することが多い。上記の閾値電圧およびオン抵抗のばらつきは、通電能力の低下のみならず電流の集中を引き起こし、装置破壊の原因となる。炭化珪素基板で作製したＭＯＳＦＥＴの活用には、素子ごとの特性ばらつきを抑制することが必要不可欠となる。 Silicon carbide semiconductor devices still have a large yield drop due to crystal defects, and small area elements are often connected in parallel to obtain a large current. The variations in the threshold voltage and the on-resistance cause not only a decrease in current-carrying capacity but also current concentration, which causes device destruction. In order to utilize a MOSFET manufactured using a silicon carbide substrate, it is indispensable to suppress variation in characteristics of each element.
このためには活性化に用いられる炉内の温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度のモニター方法が重要である。 For this purpose, temperature control in the furnace used for activation is important, and a temperature monitoring method as a basis for this is particularly important, particularly a method for monitoring the actual processing temperature of the silicon carbide substrate.
以下に説明する実施形態は、上記のような問題を解決するものであり、高精度の温度管理をすることで、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現する炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法に関するものである。 The embodiment described below solves the above-described problems, and is a silicon carbide semiconductor device that achieves stable quality and improved yield of a silicon carbide semiconductor device by performing highly accurate temperature control. The present invention relates to a manufacturing method and a method for managing a manufacturing process of a silicon carbide semiconductor device.
＜第１実施形態＞
＜ラマン分光法＞
まず、本実施形態に関する炭化珪素半導体装置の製造方法において用いられる、ラマン分光法について簡単に説明する。
<First Embodiment>
<Raman spectroscopy>
First, the Raman spectroscopy used in the method for manufacturing the silicon carbide semiconductor device according to this embodiment will be briefly described.
物質に光が照射されると、光と物質との相互作用により反射、屈折および吸収等のほかに、散乱と呼ばれる現象が起こる。この散乱光の中には、入射した光と同じ波長の光が散乱されたレイリー散乱（弾性散乱）光と、分子振動によって入射光とは異なる波長の光が散乱されたラマン散乱（非弾性散乱）光とが含まれている。このうちのラマン散乱光を分光し、得られたラマンスペクトルを用いて物質の構造を解析する手法がラマン分光法である。 When a material is irradiated with light, a phenomenon called scattering occurs in addition to reflection, refraction, and absorption due to the interaction between the light and the material. The scattered light includes Rayleigh scattered (elastically scattered) light in which light having the same wavelength as the incident light is scattered, and Raman scattered (inelastically scattered light) in which light having a wavelength different from that of incident light is scattered by molecular vibration. ) Light and included. Of these, Raman spectroscopy is a technique for analyzing Raman scattered light and analyzing the structure of a substance using the obtained Raman spectrum.
ラマン分光法では、励起光源として単色光のレーザ光が使用され、散乱された光は分光器に通されてラマンスペクトルが検出される。ここで得られたラマンスペクトルは、縦軸が散乱強度、横軸が入射光と散乱光とのエネルギー差、すなわち振動数の差を意味するラマンシフトであるグラフに表される。 In Raman spectroscopy, monochromatic laser light is used as an excitation light source, and the scattered light is passed through a spectrometer to detect a Raman spectrum. The obtained Raman spectrum is represented by a graph in which the vertical axis represents the scattering intensity, and the horizontal axis represents the energy shift between the incident light and the scattered light, that is, the Raman shift indicating the frequency difference.
＜製造方法＞
次に、本実施形態に関する炭化珪素半導体装置の製造方法について説明する。
<Manufacturing method>
Next, a method for manufacturing the silicon carbide semiconductor device according to this embodiment will be described.
まず、炭化珪素基板を用意し、活性化に用いる熱処理装置の汚染防止のために硫酸過水、塩酸過水またはアンモニア過水等による洗浄を行い、炭化珪素基板表面に形成された自然酸化膜除去のためにフッ酸洗浄を行う。 First, prepare a silicon carbide substrate, and clean the surface of the silicon carbide substrate by cleaning with sulfuric acid, hydrochloric acid, or ammonia, to prevent contamination of the heat treatment equipment used for activation. Clean with hydrofluoric acid.
次に、当該炭化珪素基板表面に、エタノールを熱分解する熱ＣＶＤ法によりカーボン保護膜を形成する。具体的には、炭化珪素基板を設置した成膜炉をアルゴン等の不活性ガス雰囲気で８５０℃〜１０００℃となるように加熱し、さらにエタノールを導入して１．３３×１０４Ｐａ（１００Ｔｏｒｒ）以下の減圧状態とする。この際、エタノールが熱分解され、炭化珪素基板表面にカーボン保護膜が形成される。当該カーボン保護膜の厚さは、ラマン分光のシグナルが大きく分析が行いやすい１０ｎｍ以上で、かつ、活性化アニールの温度付加によりひび割れ等が生じにくい５００ｎｍ以下とすることが望ましい。 Next, a carbon protective film is formed on the surface of the silicon carbide substrate by a thermal CVD method that thermally decomposes ethanol. Specifically, a film forming furnace provided with a silicon carbide substrate is heated to 850 ° C. to 1000 ° C. in an inert gas atmosphere such as argon, and ethanol is further introduced to obtain 1.33 × 10 4 Pa (100 Torr). ) Make the following reduced pressure state. At this time, ethanol is thermally decomposed to form a carbon protective film on the surface of the silicon carbide substrate. It is desirable that the carbon protective film has a thickness of 10 nm or more, which has a large Raman spectroscopic signal and is easy to analyze, and is 500 nm or less where cracks and the like are less likely to occur due to the temperature of activation annealing.
続いて、熱処理装置により、アルゴンまたは窒素等の不活性ガス中、または真空中で、炭化珪素基板（およびカーボン保護膜）をたとえば１５００〜２０００℃の高温条件下で３０秒〜１時間程度熱処理を行う。 Subsequently, the silicon carbide substrate (and the carbon protective film) is heat-treated for about 30 seconds to 1 hour under a high temperature condition of 1500 to 2000 ° C. in an inert gas such as argon or nitrogen or in a vacuum by a heat treatment apparatus. Do.
続いて、熱処理した炭化珪素基板表面のカーボン保護膜をラマン分光により分析する。当該分析は、熱処理中または熱処理終了後に、熱処理装置内に配置されているカーボン保護膜に対して行ってもよいし、熱処理終了後に、熱処理装置外に取り出されたカーボン保護膜に対して行ってもよい。図１は、一例として、１５００〜１９００℃の条件下、１０分間の熱処理をしたカーボン保護膜を、波長５３２ｎｍの励起光源を用いて測定したラマンスペクトルを示した図である。図１においては、縦軸を強度（ａ．ｕ．）、横軸をラマンシフト（ｃｍ−１）とする。 Subsequently, the carbon protective film on the surface of the heat treated silicon carbide substrate is analyzed by Raman spectroscopy. The analysis may be performed on the carbon protective film disposed in the heat treatment apparatus during or after the heat treatment, or on the carbon protective film taken out of the heat treatment apparatus after the heat treatment is completed. Also good. FIG. 1 is a graph showing a Raman spectrum obtained by measuring a carbon protective film that has been heat-treated for 10 minutes under a condition of 1500 to 1900 ° C. using an excitation light source having a wavelength of 532 nm. In FIG. 1, the vertical axis represents intensity (au) and the horizontal axis represents Raman shift (cm −1 ).
熱処理前のラマンスペクトルでは、ダイヤモンド結合（ＳＰ３結合）のカーボンに由来するピークが１３５０ｃｍ−１（Ｄ−ＢＡＮＤ）に、グラファイト結合（ＳＰ２結合）のカーボンに由来するピークが１６００ｃｍ−１（Ｇ−ＢＡＮＤ）に見られる。熱処理後のサンプルでも同様に、Ｄ−ＢＡＮＤおよびＧ−ＢＡＮＤにピークが見られる。 In the Raman spectrum before the heat treatment, a peak derived from carbon of diamond bond (SP3 bond) is 1350 cm −1 (D-BAND), and a peak derived from carbon of graphite bond (SP2 bond) is 1600 cm −1 (G-BAND). ). Similarly, in the sample after the heat treatment, peaks are observed in D-BAND and G-BAND.
ここで、熱処理温度を横軸、Ｄ−ＢＡＮＤおよびＧ−ＢＡＮＤのピークの半値幅を縦軸にプロットしたグラフを図２に示す。図２においては、縦軸を半値幅（ｃｍ−１）、横軸を温度（℃）とする。図２に示されるように、熱処理温度が高くなるほどＤ−ＢＡＮＤおよびＧ−ＢＡＮＤの半値幅が狭くなっており、熱処理温度が高くなるほどカーボン保護膜の結晶性が高くなっていることを示唆されている。このように、ラマンスペクトルは熱処理温度に敏感であり、図２に示されるラマンスペクトルの特性を用いることで、カーボン保護膜が接触する炭化珪素基板上の実処理温度を同定することができる。 Here, FIG. 2 is a graph in which the heat treatment temperature is plotted on the horizontal axis, and the half-value widths of the D-BAND and G-BAND peaks are plotted on the vertical axis. In FIG. 2, the vertical axis is the full width at half maximum (cm −1 ), and the horizontal axis is the temperature (° C.). As shown in FIG. 2, the half-value widths of D-BAND and G-BAND are narrower as the heat treatment temperature is higher, suggesting that the crystallinity of the carbon protective film is higher as the heat treatment temperature is higher. Yes. Thus, the Raman spectrum is sensitive to the heat treatment temperature, and the actual processing temperature on the silicon carbide substrate with which the carbon protective film is in contact can be identified by using the characteristics of the Raman spectrum shown in FIG.
上記のように、表面にカーボン保護膜が形成された炭化珪素基板を活性化アニール炉で熱処理し、カーボン保護膜をラマン分光により分析することで、炭化珪素基板上の実処理温度を簡易にモニターすることができる。炭化珪素基板上の温度を高精度で測定できるため、迅速に炭化珪素半導体装置の製造工程および装置管理にフィードバックすることができる。 As described above, a silicon carbide substrate with a carbon protective film formed on the surface is heat-treated in an activation annealing furnace, and the carbon protective film is analyzed by Raman spectroscopy to easily monitor the actual processing temperature on the silicon carbide substrate. can do. Since the temperature on the silicon carbide substrate can be measured with high accuracy, it can be quickly fed back to the manufacturing process and device management of the silicon carbide semiconductor device.
本実施形態に示された方法は、炭化珪素基板表面にデバイス作製のためのエピタキシャル層またはイオン注入層等が形成されているか否かに関わらず適用することが可能である。よって、実デバイス作製の際にも、炭化珪素基板表面の表面荒れ防止用に形成されたカーボン保護膜をラマン分光により分析することで、簡易にプロセスモニターとして用いることができる。 The method shown in this embodiment can be applied regardless of whether or not an epitaxial layer or an ion implantation layer for device fabrication is formed on the surface of the silicon carbide substrate. Therefore, even when manufacturing an actual device, the carbon protective film formed for preventing the surface roughness of the silicon carbide substrate surface can be easily used as a process monitor by analyzing by Raman spectroscopy.
ラマン分光に用いる光源としては、ＹＡＧレーザの２倍高調波（波長５３２ｎｍ）、Ｈｅ−Ｎｅレーザ（波長６３３ｎｍ）、Ａｒレーザ（波長４８８ｎｍ）または各種半導体レーザ等が挙げられる。 Examples of the light source used for Raman spectroscopy include YAG laser second harmonic (wavelength 532 nm), He—Ne laser (wavelength 633 nm), Ar laser (wavelength 488 nm), and various semiconductor lasers.
また、レーザ光を１μｍ程度にまで絞って照射できる顕微ラマン分光を用いることで、局所的な測定が可能となるため、基板面内の温度分布もモニターすることができる。 Further, by using micro-Raman spectroscopy that can irradiate laser light down to about 1 μm, local measurement can be performed, so that the temperature distribution in the substrate surface can also be monitored.
＜変形例＞
上記実施形態では、炭化珪素基板表面にエタノールを熱分解する熱ＣＶＤ法によりカーボン保護膜を形成したが、原料はエタノールに限定されず、メタン、アセチレンまたはプロパン等の炭化水素ガス、メタノールまたはプロパノール等のアルコールガス、ヒドロキシ酸、カルボン酸、ケトン、アルデヒド、フェノール、エステルまたはエーテルを気化させたもの、テトラヒドロフラン（ＴＨＦ）等の環状エーテル化合物を気化させたもの、または、一酸化炭素が用いられてもよい。
<Modification>
In the above embodiment, the carbon protective film is formed on the silicon carbide substrate surface by the thermal CVD method for thermally decomposing ethanol, but the raw material is not limited to ethanol, hydrocarbon gas such as methane, acetylene or propane, methanol or propanol, etc. Alcohol gas, hydroxy acid, carboxylic acid, ketone, aldehyde, phenol, ester or ether vaporized, cyclic ether compound such as tetrahydrofuran (THF) vaporized, or carbon monoxide Good.
また、上記実施形態における炭化珪素基板には、上面に炭化珪素エピタキシャル層からなるドリフト層が形成された炭化珪素基板、さらには、ドリフト層表面に不純物が注入された炭化珪素基板が含まれる。これらは、炭化珪素の下地ということができる。 In addition, the silicon carbide substrate in the embodiment includes a silicon carbide substrate having a drift layer made of a silicon carbide epitaxial layer formed on the upper surface, and a silicon carbide substrate having impurities implanted in the drift layer surface. These can be referred to as silicon carbide bases.
また、カーボン保護膜の形成方法は熱ＣＶＤ法に限定されず、プラズマＣＶＤ法またはスパッタ法等が用いられてもよい。 Further, the method for forming the carbon protective film is not limited to the thermal CVD method, and a plasma CVD method or a sputtering method may be used.
＜効果＞
本実施形態によれば、炭化珪素半導体装置の製造方法が、（ａ）炭化珪素の下地を準備する工程と、（ｂ）下地上にカーボン保護膜を形成する工程と、（ｃ）下地およびカーボン保護膜に対し、熱処理を行う工程と、（ｄ）工程（ｃ）の後、カーボン保護膜をラマン分光法を用いて分析することで、下地上の温度を測定する工程とを備える。
<Effect>
According to this embodiment, a method for manufacturing a silicon carbide semiconductor device includes: (a) a step of preparing a silicon carbide base; (b) a step of forming a carbon protective film on the base; and (c) a base and carbon. A step of heat-treating the protective film, and (d) a step of measuring the temperature on the base by analyzing the carbon protective film using Raman spectroscopy after the step (c).
このような構成によれば、カーボン保護膜をラマン分光法を用いて分析し、その分析結果に基づいて下地上の温度を測定するため、高精度の温度管理が可能となり、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現することができる。 According to such a configuration, the carbon protective film is analyzed using Raman spectroscopy, and the temperature on the base is measured based on the analysis result. Therefore, highly accurate temperature management is possible, and the silicon carbide semiconductor device Stable quality and improved yield can be realized.
＜第２実施形態＞
実デバイス作製において活性化アニールの際の炭化珪素基板における実処理温度を測定し、その後の製造工程にフィードバックすることにより、イオン注入した不純物の活性化率のばらつきに起因したＭＯＳＦＥＴの閾値電圧のばらつきおよびオン抵抗のばらつきを抑制することができる。
Second Embodiment
Measured actual processing temperature in silicon carbide substrate during activation annealing in actual device fabrication, and fed back to subsequent manufacturing process, resulting in variation in MOSFET threshold voltage due to variation in activation rate of ion implanted impurity In addition, variations in on-resistance can be suppressed.
非特許文献１によると、アルミニウムの活性化率の温度依存性は１６００℃〜１７００℃では０．５６％／℃、１７００℃〜１８００℃では０．０７％／℃である。 According to Non-Patent Document 1, the temperature dependence of the activation rate of aluminum is 0.56% / ° C. at 1600 ° C. to 1700 ° C. and 0.07% / ° C. at 1700 ° C. to 1800 ° C.
次に、イオン注入した不純物の活性化率と閾値電圧との関係について述べる。まず、アクセプタ濃度が深さ方向に対して一定である場合について述べる。 Next, the relationship between the activation rate of the ion-implanted impurity and the threshold voltage will be described. First, the case where the acceptor concentration is constant in the depth direction will be described.
アクセプタとしてイオン注入されたアルミニウムの活性化率が８０％であるとした場合で、ゲート酸化膜中の固定電荷、すなわち、炭化珪素基板とゲート酸化膜との間の界面における欠陥準位が存在しないと仮定すると、ゲート酸化膜厚が５０ｎｍで３Ｖの閾値電圧を得るには７．２×１０１６ｃｍ−３のアクセプタが空乏層の広がる深さまで存在すればよい。同じアクセプタ濃度で活性化率が７０％であるときには閾値電圧は２．７６Ｖに、活性化率が６０％であるときには閾値電圧は２．５１Ｖまで低下する。 In the case where the activation rate of ion-implanted aluminum as an acceptor is 80%, there is no fixed charge in the gate oxide film, that is, no defect level at the interface between the silicon carbide substrate and the gate oxide film. Assuming that a gate oxide film thickness of 50 nm and a threshold voltage of 3 V are obtained, it is sufficient that an acceptor of 7.2 × 10 16 cm −3 exists up to a depth at which the depletion layer extends. When the activation rate is 70% at the same acceptor concentration, the threshold voltage decreases to 2.76V, and when the activation rate is 60%, the threshold voltage decreases to 2.51V.
活性化率の低下によって閾値電圧が所望の基準値よりも低下するが、この場合、ゲート酸化膜厚を厚くすることによって閾値電圧を高め、制御することができる。逆に、活性化率が所望の基準値よりも高い場合には、ゲート酸化膜厚を薄くすることによって、閾値電圧を調整できる。例えば、アクセプタ濃度で活性化率が６０％である場合、ゲート酸化膜厚を６１ｎｍとすることによって閾値電圧を３Ｖにできる。 Although the threshold voltage falls below a desired reference value due to the decrease in the activation rate, in this case, the threshold voltage can be increased and controlled by increasing the gate oxide film thickness. Conversely, when the activation rate is higher than a desired reference value, the threshold voltage can be adjusted by reducing the gate oxide film thickness. For example, when the activation rate is 60% at the acceptor concentration, the threshold voltage can be 3 V by setting the gate oxide film thickness to 61 nm.
ゲート酸化膜厚は、ゲート酸化膜を熱酸化によって形成する場合には、熱成長させる温度または時間によって調整でき、ゲート酸化膜を化学的気相成長法によって堆積させて形成する場合には、堆積時間によって調整することができる。 When the gate oxide film is formed by thermal oxidation, the gate oxide film thickness can be adjusted by the temperature or time for thermal growth. When the gate oxide film is formed by chemical vapor deposition, it is deposited. Can be adjusted by time.
＜製造方法＞
以下、具体的に本実施形態に関する炭化珪素半導体装置の製造方法を説明する。
<Manufacturing method>
Hereinafter, a method for manufacturing the silicon carbide semiconductor device according to this embodiment will be specifically described.
図３は、本実施形態に関する炭化珪素半導体装置の製造方法によって製造される金属−酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のデバイス断面構造を示す図である。 FIG. 3 is a diagram showing a device cross-sectional structure of a metal-oxide semiconductor field effect transistor (MOSFET) manufactured by the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
図３において、炭化珪素半導体装置は、第１導電型の炭化珪素基板１表面に形成される、第１導電型の炭化珪素からなるドリフト層２と、ドリフト層２表面から所定の深さに、互いに間をおいて形成される第２導電型のベース領域３ａおよびベース領域３ｂと、ベース領域３ａおよびベース領域３ｂのそれぞれの表面に形成される、第１導電型のソース領域４ａおよびソース領域４ｂと、ベース領域３ａおよびベース領域３ｂ上に、ソース領域４ａおよびソース領域４ｂにまで延在してドリフト層２、ベース領域３ａおよびベース領域３ｂ上に形成されるゲート酸化膜５と、ソース領域４ａおよびソース領域４ｂそれぞれに電気的に接触されるソース電極７ａおよびソース電極７ｂと、ゲート酸化膜５上にベース領域３ａ、ベース領域３ｂおよびそれらの間の領域上に、平面的にみてソース領域４ａおよびソース領域４ｂに到達するように形成されるゲート電極６と、炭化珪素基板１の下部表面に形成されるドレイン電極８とを備える。 In FIG. 3, the silicon carbide semiconductor device includes a drift layer 2 made of silicon carbide of the first conductivity type formed on the surface of the first conductivity type silicon carbide substrate 1, and a predetermined depth from the surface of the drift layer 2. Second conductivity type base region 3a and base region 3b formed at a distance from each other, and first conductivity type source region 4a and source region 4b formed on the surfaces of base region 3a and base region 3b, respectively. A gate oxide film 5 extending on the base region 3a and the base region 3b and extending to the source region 4a and the source region 4b and formed on the drift layer 2, the base region 3a and the base region 3b, and the source region 4a And the source electrode 7a and the source electrode 7b that are in electrical contact with the source region 4b and the base region 3a and the base region 3b on the gate oxide film 5, respectively. And a gate electrode 6 formed so as to reach the source region 4a and the source region 4b in plan view, and a drain electrode 8 formed on the lower surface of the silicon carbide substrate 1 on a region between them. .
炭化珪素基板１と、ドリフト層２と、ベース領域３ａおよびベース領域３ｂと、ソース領域４ａおよびソース領域４ｂとにより、基礎的構造が形成される。 Silicon carbide substrate 1, drift layer 2, base region 3a and base region 3b, and source region 4a and source region 4b form a basic structure.
図３に示される炭化珪素半導体装置においては、ゲート電極６に電圧が印加されると、このゲート電極６直下のベース領域３ａ表面およびベース領域３ｂ表面に反転チャネル層が形成される。そして、ソース領域４ａおよびソース領域４ｂと、ドリフト層２との間に電荷の流れる経路が形成される。 In the silicon carbide semiconductor device shown in FIG. 3, when a voltage is applied to gate electrode 6, inverted channel layers are formed on the surface of base region 3 a and the surface of base region 3 b immediately below gate electrode 6. A path through which charges flow is formed between the source region 4 a and the source region 4 b and the drift layer 2.
炭化珪素ＭＯＳＦＥＴがｎチャネルＭＯＳＦＥＴの場合、キャリアは電子であり、ソース領域４ａおよびソース領域４ｂからドリフト層２へ流れ込む電子は、ドレイン電極８に印加される電圧により形成される電界に従ってドリフト層２および炭化珪素基板１を介してドレイン電極８に到達する。したがって、ゲート電極６に電圧を印加することにより、ドレイン電極８からソース電極７ａおよびソース電極７ｂに電流が流れる。 When the silicon carbide MOSFET is an n-channel MOSFET, the carriers are electrons, and the electrons flowing from the source region 4a and the source region 4b into the drift layer 2 are generated according to the electric field formed by the voltage applied to the drain electrode 8 and It reaches drain electrode 8 through silicon carbide substrate 1. Therefore, by applying a voltage to the gate electrode 6, a current flows from the drain electrode 8 to the source electrode 7a and the source electrode 7b.
炭化珪素ＭＯＳＦＥＴがｐチャネルＭＯＳＦＥＴであり、キャリアが正孔の場合には、ドレイン電極８から注入される正孔が、ドリフト層２を介して流れてベース領域３ａおよびベース領域３ｂに到達し、次いで、ベース領域３ａおよびベース領域３ｂ表面に形成された反転チャネル層を介してソース電極７ａおよびソース電極７ｂの電位に従ってソース領域４ａおよびソース領域４ｂに流れ込む。これにより、正孔がドレイン電極８からソース電極７ａおよびソース電極７ｂに流れる。 When the silicon carbide MOSFET is a p-channel MOSFET and the carriers are holes, holes injected from drain electrode 8 flow through drift layer 2 and reach base region 3a and base region 3b, and then Then, it flows into the source region 4a and the source region 4b according to the potentials of the source electrode 7a and the source electrode 7b through the inversion channel layer formed on the surface of the base region 3a and the base region 3b. Thereby, holes flow from the drain electrode 8 to the source electrode 7a and the source electrode 7b.
以下、図３に示される炭化珪素半導体装置の製造方法について、図面を参照しながら、工程順に説明する。 Hereinafter, the method for manufacturing the silicon carbide semiconductor device shown in FIG. 3 will be described in the order of steps with reference to the drawings.
図４に示されるように、第１導電型の炭化珪素基板１上に、エピタキシャル結晶成長法を用いて第１導電型の炭化珪素エピタキシャル層からなるドリフト層２を形成する。このドリフト層２の厚さは、５〜５０μｍ程度であればよく、また不純物濃度は１×１０１５〜１×１０１８ｃｍ−３程度であればよい。 As shown in FIG. 4, drift layer 2 composed of a first conductivity type silicon carbide epitaxial layer is formed on first conductivity type silicon carbide substrate 1 using an epitaxial crystal growth method. The thickness of the drift layer 2 may be about 5 to 50 μm, and the impurity concentration may be about 1 × 10 15 to 1 × 10 18 cm −3 .
上述の条件でドリフト層２を形成することにより、数百Ｖないし５ｋＶ以上の耐圧を有する縦型高耐圧ＭＯＳＦＥＴを実現することができる。 By forming the drift layer 2 under the above-described conditions, a vertical high breakdown voltage MOSFET having a breakdown voltage of several hundred V to 5 kV or more can be realized.
第１導電型の炭化珪素基板１の面方位としては（０００１）面、（０００−１）面または（１１−２０）面等を用いることができる。また、この炭化珪素基板１のポリタイプとしては、４Ｈ、６Ｈおよび３Ｃのいずれかを用いることができる。 As the plane orientation of the first conductivity type silicon carbide substrate 1, a (0001) plane, a (000-1) plane, a (11-20) plane, or the like can be used. As the polytype of silicon carbide substrate 1, any of 4H, 6H, and 3C can be used.
次に、エピタキシャル結晶成長法によりドリフト層２を形成した後、ドリフト層２表面に、後述するベース領域を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素または窒化珪素等によりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対の第２導電型のベース領域３ａおよびベース領域３ｂを形成する。イオン注入は、ベース領域３ａおよびベース領域３ｂにおける第２導電型不純物の深さ方向に対する濃度分布が、レトログレードプロファイルになるように行う。 Next, after the drift layer 2 is formed by the epitaxial crystal growth method, a resist, silicon dioxide, silicon nitride, or the like is used using a photoengraving technique so that a region for forming a base region to be described later is exposed on the surface of the drift layer 2. To form a mask. Impurities are ion-implanted using this mask as an impurity implantation blocking film to form a pair of second conductivity type base region 3a and base region 3b. The ion implantation is performed so that the concentration distribution of the second conductivity type impurity in the depth direction in the base region 3a and the base region 3b has a retrograde profile.
なお、図５においては、このイオン注入時に用いられるマスクを除去した後の素子の断面構造が示されている。 FIG. 5 shows a cross-sectional structure of the element after removing the mask used for this ion implantation.
この炭化珪素半導体装置がｎチャネルＭＯＳＦＥＴの場合、ベース領域３ａおよびベース領域３ｂに導入される第２導電型不純物としては、ボロン（Ｂ）またはアルミニウム（Ａｌ）が利用可能であり、またｐチャネルＭＯＳＦＥＴの場合には、この第２導電型注入不純物として、リン（Ｐ）または窒素（Ｎ）を利用することができる。 When this silicon carbide semiconductor device is an n-channel MOSFET, boron (B) or aluminum (Al) can be used as the second conductivity type impurity introduced into base region 3a and base region 3b, and p-channel MOSFET In this case, phosphorus (P) or nitrogen (N) can be used as the second conductivity type implanted impurity.
ベース領域３ａおよびベース領域３ｂの深さは、ドリフト層２の厚さを超えないことが要求され、その深さとしては、例えば０．５〜３μｍ程度あればよい。 The depth of the base region 3a and the base region 3b is required not to exceed the thickness of the drift layer 2, and the depth may be, for example, about 0.5 to 3 μm.
また、ベース領域３ａおよびベース領域３ｂの第２導電型の不純物濃度は、ドリフト層２における第１導電型の不純物濃度を超える濃度に設定し、たとえば１×１０１７〜１×１０１９ｃｍ−３程度であればよい。 The impurity concentration of the second conductivity type in the base region 3a and the base region 3b is set to a concentration exceeding the impurity concentration of the first conductivity type in the drift layer 2, for example, 1 × 10 17 to 1 × 10 19 cm −3. Any degree is acceptable.
次いで、写真製版技術を用いてドリフト層２表面にマスクを形成し、ソース領域形成部分を露出させ、このマスクを用いて、ベース領域３ａおよびベース領域３ｂ内に第１導電型不純物をイオン注入して、第１導電型のソース領域４ａおよびソース領域４ｂをそれぞれ形成する。図６においては、このソース領域形成用のマスク除去後の断面構造が示されている。 Next, a mask is formed on the surface of the drift layer 2 using a photoengraving technique to expose a source region forming portion, and the first conductivity type impurity is ion-implanted into the base region 3a and the base region 3b using this mask. Thus, the source region 4a and the source region 4b of the first conductivity type are formed. FIG. 6 shows a cross-sectional structure after removing the mask for forming the source region.
ソース領域４ａおよびソース領域４ｂ内に導入される第１導電型の不純物としては、この炭化珪素半導体装置がｎチャネルＭＯＳＦＥＴの場合、例えばリン（Ｐ）または窒素（Ｎ）等を利用することができ、また、この炭化珪素半導体装置がｐチャネルＭＯＳＦＥＴの場合、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）等を利用することができる。 When the silicon carbide semiconductor device is an n-channel MOSFET, for example, phosphorus (P) or nitrogen (N) can be used as the first conductivity type impurity introduced into source region 4a and source region 4b. When the silicon carbide semiconductor device is a p-channel MOSFET, for example, boron (B) or aluminum (Al) can be used.
ソース領域４ａおよびソース領域４ｂの深さは、ベース領域３ａおよびベース領域３ｂの深さよりも浅くされる。このソース領域４ａおよびソース領域４ｂに導入される第１導電型の不純物濃度は、たとえば１×１０１８〜１×１０２１ｃｍ−３程度であればよい。 The depths of the source region 4a and the source region 4b are made shallower than the depths of the base region 3a and the base region 3b. The impurity concentration of the first conductivity type introduced into the source region 4a and the source region 4b may be, for example, about 1 × 10 18 to 1 × 10 21 cm −3 .
続いて、ドリフト層２表面の表面荒れを防ぐために、カーボン保護膜２０をドリフト層２上に堆積させる（図７）。そして、熱処理装置により、アルゴンまたは窒素等の不活性ガス中、または真空中で、ドリフト層２（およびカーボン保護膜２０）を例えば１５００〜２０００℃の高温条件下で、例えば３０秒〜１時間程度熱処理を行う。この処理により、注入イオンが電気的に活性化される。 Subsequently, a carbon protective film 20 is deposited on the drift layer 2 to prevent the surface of the drift layer 2 from being rough (FIG. 7). Then, the drift layer 2 (and the carbon protective film 20) is subjected to, for example, about 30 seconds to 1 hour under a high temperature condition of 1500 to 2000 ° C. in an inert gas such as argon or nitrogen or in a vacuum by a heat treatment apparatus. Heat treatment is performed. By this treatment, the implanted ions are electrically activated.
次に、熱処理されたドリフト層２上のカーボン保護膜２０からラマン分光によりラマンスペクトルを取得し、このデータに基づいて実熱処理温度および不純物の活性化率を導出する。導出したドリフト層２上の実熱処理温度は、例えば次回の炭化珪素半導体装置の製造工程にフィードバックし、所望の温度で熱処理が行うことができるよう、設定パラメータを調整することに利用できる。 Next, a Raman spectrum is obtained from the carbon protective film 20 on the heat-treated drift layer 2 by Raman spectroscopy, and an actual heat treatment temperature and impurity activation rate are derived based on this data. The derived actual heat treatment temperature on the drift layer 2 can be used, for example, to feed back to the next manufacturing process of the silicon carbide semiconductor device and adjust the setting parameters so that the heat treatment can be performed at a desired temperature.
続いて、カーボン保護膜２０をＯ２プラズマにより除去し、イオン注入または熱処理等による表面のダメージを除去するため、熱酸化またはドライエッチング等により一定の深さまで表面層を除去する。 Subsequently, the carbon protective film 20 is removed by O 2 plasma, and the surface layer is removed to a certain depth by thermal oxidation or dry etching in order to remove surface damage caused by ion implantation or heat treatment.
その後、ドリフト層２中の不純物の活性化率に基づいて設定した厚さを持つゲート酸化膜５を形成する（図８）。すなわち、導出された不純物の活性化率（分析結果）に基づいて、形成するゲート酸化膜５の厚さ（装置構成の設定パラメータ）を調整する。ゲート酸化膜５の厚さは、ゲート酸化膜５を熱酸化によって形成する場合には熱成長させる温度や時間によって調整でき、ゲート酸化膜５を化学的気相成長法によって堆積させて形成する場合には堆積時間によって調整できる。これにより、第２導電型の不純物の活性化率がばらついても、ＭＯＳＦＥＴの閾値電圧を等しくすることができる。 Thereafter, gate oxide film 5 having a thickness set based on the activation rate of impurities in drift layer 2 is formed (FIG. 8). In other words, the thickness of the gate oxide film 5 to be formed (device configuration setting parameter) is adjusted based on the derived impurity activation rate (analysis result). When the gate oxide film 5 is formed by thermal oxidation, the thickness of the gate oxide film 5 can be adjusted by the temperature and time for thermal growth, and when the gate oxide film 5 is deposited by chemical vapor deposition. Can be adjusted by the deposition time. Thereby, even if the activation rate of the second conductivity type impurity varies, the threshold voltages of the MOSFETs can be made equal.
ゲート酸化膜５を形成後、窒化処理を行う。窒化処理として、一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ２Ｏ）ガス、二酸化窒化（ＮＯ２）ガスおよびアンモニア（ＮＨ３）ガスのうちから選択された少なくとも１種のガスもしくは混合ガス、または、不活性ガスとの混合ガス等の雰囲気で熱処理が行われる。熱処理温度の範囲は１１５０℃〜１３５０℃が望ましい。 After forming the gate oxide film 5, nitriding is performed. As the nitriding treatment, at least one gas selected from nitrogen monoxide (NO) gas, dinitrogen monoxide (N 2 O) gas, oxynitridation (NO 2 ) gas, and ammonia (NH 3 ) gas, or a mixture thereof The heat treatment is performed in an atmosphere such as a gas or a mixed gas with an inert gas. The range of the heat treatment temperature is desirably 1150 ° C to 1350 ° C.
次いで、図９に示されるように、ゲート酸化膜５上にゲート電極６を成膜し、次いで写真製版技術を用いてパターニングする。ゲート電極６は、ベース領域３ａおよびベース領域３ｂ、ならびに、ソース領域４ａおよびソース領域４ｂがその両端部に位置し、ベース領域３ａおよびベース領域３ｂ間の露出したドリフト層２がその中央に位置するような形状にパターニングされる。 Next, as shown in FIG. 9, a gate electrode 6 is formed on the gate oxide film 5, and then patterned using a photolithography technique. In the gate electrode 6, the base region 3a and the base region 3b, and the source region 4a and the source region 4b are located at both ends thereof, and the exposed drift layer 2 between the base region 3a and the base region 3b is located at the center thereof. It is patterned into such a shape.
また、ゲート電極６は、一対のソース領域４ａおよびソース領域４ｂと、例えば１０ｎｍ〜５μｍの範囲で平面的に見て重なり合うように形成されるのが望ましい。ゲート電極６の端部におけるフリンジ効果の影響を抑制して、均一にベース領域３ａおよびベース領域３ｂ表面に電圧を印加して、ベース領域３ａおよびベース領域３ｂ表面に確実に、反転チャネル層を形成する。 The gate electrode 6 is preferably formed so as to overlap the pair of source region 4a and source region 4b in a range of, for example, 10 nm to 5 μm in plan view. Suppressing the influence of the fringe effect at the end of the gate electrode 6 and applying a voltage uniformly to the surface of the base region 3a and the base region 3b, and reliably forming the inversion channel layer on the surface of the base region 3a and the base region 3b To do.
このゲート電極６の素材としては、ｎ型またはｐ型の多結晶珪素（ポリシリコン）であってもよく、またｎ型またはｐ型の多結晶炭化珪素であってもよく、また、アルミニウム、またはチタン、モリブデン、タンタル、ニオブおよびタングステン等の低抵抗高融点金属であってもよく、また、高融点低抵抗金属の窒化物が用いられてもよい。 The material of the gate electrode 6 may be n-type or p-type polycrystalline silicon (polysilicon), n-type or p-type polycrystalline silicon carbide, aluminum, or Low resistance refractory metals such as titanium, molybdenum, tantalum, niobium and tungsten may be used, and nitrides of refractory low resistance metals may be used.
このゲート電極６のパターニング後、ゲート酸化膜５の不要部分を、写真製版技術を用いたパターニング、および、ウェットまたはドライエッチングにより除去することにより、図１０に示されるように、ソース領域４ａおよびソース領域４ｂの表面が露出される。ゲート酸化膜５は、ゲート電極６よりも長く形成され、次工程で形成されるソース電極とゲート電極６の間を確実に電気的に分離する。 After the patterning of the gate electrode 6, unnecessary portions of the gate oxide film 5 are removed by patterning using a photoengraving technique and wet or dry etching, so that the source region 4 a and the source are formed as shown in FIG. 10. The surface of region 4b is exposed. The gate oxide film 5 is formed longer than the gate electrode 6 and reliably separates the source electrode and the gate electrode 6 formed in the next process.
次いで、図１１に示されるように、このベース領域３ａ、ベース領域３ｂ、ソース領域４ａおよびソース領域４ｂの露出した部分に、ソース電極７ａおよびソース電極７ｂを成膜およびパターニングにより形成する。 Next, as shown in FIG. 11, a source electrode 7a and a source electrode 7b are formed on the exposed portions of the base region 3a, the base region 3b, the source region 4a, and the source region 4b by film formation and patterning.
この後、炭化珪素基板１の裏面にドレイン電極８を形成することにより、図３に示される素子構造を有する半導体装置の主要部が完成する。 Thereafter, drain electrode 8 is formed on the back surface of silicon carbide substrate 1 to complete the main part of the semiconductor device having the element structure shown in FIG.
ソース電極７ａ、ソース電極７ｂおよびドレイン電極８の素材としては、アルミニウム、ニッケル、チタンまたは金等、またはこれらの複合物を用いることができる。また、ソース電極７ａおよびソース電極７ｂと第１導電型の炭化珪素基板１との間のオーミック接触を得るために、ソース電極７ａおよびソース電極７ｂならびにドレイン電極８を形成した後に、１０００℃程度の熱処理が行われてもよい。 As a material for the source electrode 7a, the source electrode 7b, and the drain electrode 8, aluminum, nickel, titanium, gold, or a composite thereof can be used. Further, in order to obtain ohmic contact between the source electrode 7a and the source electrode 7b and the first conductivity type silicon carbide substrate 1, the source electrode 7a, the source electrode 7b, and the drain electrode 8 are formed, and then about 1000 ° C. Heat treatment may be performed.
以上のように、本実施の形態では、ドリフト層２中の不純物の活性化率を基に決定したゲート酸化膜厚にする。これにより第２導電型の不物の活性化率のばらついても、ＭＯＳＦＥＴの閾値電圧を等しくできる。 As described above, in the present embodiment, the gate oxide film thickness is determined based on the activation rate of impurities in the drift layer 2. As a result, the threshold voltages of the MOSFETs can be made equal even if the activation rate of the second conductivity type nonconformity varies.
＜効果＞
本実施形態によれば、炭化珪素半導体装置の製造方法が、炭化珪素の下地を準備する工程として、（ａ１）炭化珪素基板１上にドリフト層２を形成する工程と、（ａ２）ドリフト層２表面に、不純物を注入する工程とを備える。
<Effect>
According to the present embodiment, the method of manufacturing a silicon carbide semiconductor device includes the steps of (a1) forming the drift layer 2 on the silicon carbide substrate 1 and (a2) the drift layer 2 as a step of preparing a silicon carbide substrate. And a step of injecting impurities into the surface.
さらに、ドリフト層２上にカーボン保護膜２０を形成する工程と、ドリフト層２およびカーボン保護膜２０に対し、不純物を活性化させるための熱処理を行う工程と、カーボン保護膜２０をラマン分光法を用いて分析することで、ドリフト層２上の温度を測定する工程とを備える。 Furthermore, a step of forming the carbon protective film 20 on the drift layer 2, a step of performing a heat treatment for activating the impurities on the drift layer 2 and the carbon protective film 20, and the carbon protective film 20 using Raman spectroscopy. And a step of measuring the temperature on the drift layer 2 by using and analyzing.
このような構成によれば、高温で活性化アニールされたドリフト層２上に形成されたカーボン保護膜２０をラマン分光法により分析し、ドリフト層２上の実温度をモニターするため、簡易に温度管理が可能となる。 According to such a configuration, the carbon protective film 20 formed on the drift layer 2 activated and annealed at a high temperature is analyzed by Raman spectroscopy, and the actual temperature on the drift layer 2 is monitored. Management becomes possible.
ラマン分光法を用いることで、ＴＥＧ作製、シート抵抗測定または容量測定等のような電気特性測定を必要とせず、簡易に製造工程を管理することができる。 By using Raman spectroscopy, it is possible to easily manage the manufacturing process without requiring electrical property measurement such as TEG fabrication, sheet resistance measurement, or capacitance measurement.
また、実デバイスにおける実処理温度をモニターする際でも、ＴＥＧを作製する必要がないため、実デバイス作製可能面積が減ることがなく、デバイス作製コストを低減できる。 Further, even when the actual processing temperature in the actual device is monitored, it is not necessary to fabricate the TEG. Therefore, the area where the actual device can be manufactured does not decrease, and the device manufacturing cost can be reduced.
また、本実施形態によれば、炭化珪素半導体装置の製造方法が、（ｅ）熱処理したカーボン保護膜の分析結果に基づいて、不純物の活性化率を算出する工程と、（ｆ）カーボン保護膜２０を除去する工程と、（ｇ）除去後、ドリフト層２上にゲート酸化膜５を形成する工程とを備える。 Further, according to the present embodiment, the method for manufacturing a silicon carbide semiconductor device includes (e) a step of calculating an activation rate of impurities based on an analysis result of the heat-treated carbon protective film, and (f) a carbon protective film. And (g) a step of forming a gate oxide film 5 on the drift layer 2 after the removal.
このとき、ゲート酸化膜５の厚さが、導出した不純物の活性化率に基づいて調整される。 At this time, the thickness of the gate oxide film 5 is adjusted based on the derived impurity activation rate.
このような構成によれば、不純物の活性化率がばらついた場合でも、当該ばらつきをキャンセルするようにゲート酸化膜５の厚さを調整することで、炭化珪素半導体装置の閾値電圧を等しくすることができる。 According to such a configuration, even when the impurity activation rate varies, the threshold voltage of the silicon carbide semiconductor device is made equal by adjusting the thickness of the gate oxide film 5 so as to cancel the variation. Can do.
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。 In the said embodiment, although the material of each component, material, the conditions of implementation, etc. are described, these are illustrations and are not restricted to what was described.
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。 In addition, within the scope of the present invention, the present invention can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment.
１ 炭化珪素基板、２ ドリフト層、３ａ，３ｂ ベース領域、４ａ，４ｂ ソース領域、５ ゲート酸化膜、６ ゲート電極、７ａ，７ｂ ソース電極、８ ドレイン電極、２０ カーボン保護膜。 1 silicon carbide substrate, 2 drift layer, 3a, 3b base region, 4a, 4b source region, 5 gate oxide film, 6 gate electrode, 7a, 7b source electrode, 8 drain electrode, 20 carbon protective film.
Claims (12)
（ｂ）前記下地上にカーボン保護膜を形成する工程と、
（ｃ）前記下地および前記カーボン保護膜に対し、熱処理を行う工程と、
（ｄ）前記工程（ｃ）の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記下地上の前記工程（ｃ）における熱処理時の実処理温度を測定する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。 (A) preparing a silicon carbide substrate;
(B) forming a carbon protective film on the base;
(C) performing a heat treatment on the base and the carbon protective film;
(D) After the step (c), analyzing the carbon protective film using Raman spectroscopy, thereby measuring an actual processing temperature during the heat treatment in the step (c) on the base. It is characterized by
A method for manufacturing a silicon carbide semiconductor device.
（ａ１）前記炭化珪素基板上にドリフト層を形成する工程と、
（ａ２）前記ドリフト層表面に、不純物を注入する工程とを備え、
前記工程（ｂ）が、前記ドリフト層上にカーボン保護膜を形成する工程であり、
前記工程（ｃ）が、前記ドリフト層および前記カーボン保護膜に対し、前記不純物を活性化させるための熱処理を行う工程であり、
前記工程（ｄ）が、前記工程（ｃ）の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記ドリフト層上の前記工程（ｃ）における熱処理時の実処理温度を測定する工程であることを特徴とする、
請求項１に記載の炭化珪素半導体装置の製造方法。 The step (a)
(A1) forming a drift layer on the silicon carbide substrate;
(A2) a step of injecting impurities into the surface of the drift layer,
The step (b) is a step of forming a carbon protective film on the drift layer,
The step (c) is a step of performing a heat treatment for activating the impurities on the drift layer and the carbon protective film,
In step (d), after the step (c), the carbon protective film is analyzed using Raman spectroscopy, thereby measuring an actual processing temperature during the heat treatment in the step (c) on the drift layer. It is a process to perform,
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
請求項２に記載の炭化珪素半導体装置の製造方法。 The step (c) is a step of activating the impurity at a temperature of 1500 ° C. or higher,
A method for manufacturing a silicon carbide semiconductor device according to claim 2.
（ｆ）前記カーボン保護膜を除去する工程と、
（ｇ）前記工程（ｆ）の後、前記ドリフト層上にゲート酸化膜を形成する工程とをさらに備え、
前記ゲート酸化膜の厚さが、導出した前記不純物の活性化率に基づいて調整されることを特徴とする、
請求項２または３に記載の炭化珪素半導体装置の製造方法。 (E) calculating the activation rate of the impurity based on the analysis result in the step (d);
(F) removing the carbon protective film;
(G) after the step (f), further comprising a step of forming a gate oxide film on the drift layer,
The thickness of the gate oxide film is adjusted based on the derived activation rate of the impurities,
A method for manufacturing a silicon carbide semiconductor device according to claim 2.
請求項４に記載の炭化珪素半導体装置の製造方法。 The thickness of the gate oxide film is adjusted to be thin when the activation rate of the impurity is higher than a reference value, and to be thick when the activation rate of the impurity is lower than a reference value. ,
A method for manufacturing a silicon carbide semiconductor device according to claim 4.
請求項１〜５のいずれかに記載の炭化珪素半導体装置の製造方法。 The thickness of the carbon protective film is 10 nm or more and 500 nm or less,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-5.
請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the carbon protective film on the base using a thermal CVD method,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-6.
請求項１〜７のいずれかに記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the carbon protective film on the base using a thermal CVD method using alcohol gas as a raw material,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-7.
請求項１〜７のいずれかに記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the carbon protective film on the base using a thermal CVD method using a hydrocarbon gas or a cyclic ether compound as a raw material,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-7.
請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the carbon protective film on the base using a plasma CVD method,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-6.
請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the carbon protective film on the base using a sputtering method,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-6.
炭化珪素半導体装置の製造工程の管理方法。 The analysis result in the step (d) of the method for manufacturing a silicon carbide semiconductor device according to any one of claims 1 to 11 is fed back to a setting parameter in the manufacturing process or device configuration of the silicon carbide semiconductor device. And
A method for managing a manufacturing process of a silicon carbide semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013160909A JP6124727B2 (en) | 2013-08-02 | 2013-08-02 | Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013160909A JP6124727B2 (en) | 2013-08-02 | 2013-08-02 | Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015032678A JP2015032678A (en) | 2015-02-16 |
| JP6124727B2 true JP6124727B2 (en) | 2017-05-10 |
Family
ID=52517766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013160909A Active JP6124727B2 (en) | 2013-08-02 | 2013-08-02 | Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6124727B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021095113A1 (en) * | 2019-11-12 | 2021-11-25 | 三菱電機株式会社 | Manufacturing method of silicon carbide semiconductor device, power conversion device and silicon carbide semiconductor device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344562B2 (en) * | 1998-07-21 | 2002-11-11 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| JP2002303550A (en) * | 2001-04-03 | 2002-10-18 | Mitsui Mining & Smelting Co Ltd | Method and device for measuring temperature |
| JP3720007B2 (en) * | 2001-09-10 | 2005-11-24 | 松下電器産業株式会社 | Film evaluation method, temperature measurement method, and semiconductor device manufacturing method |
| JP2005166930A (en) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Sic-misfet and its manufacturing method |
| JP5002803B2 (en) * | 2004-02-12 | 2012-08-15 | 国立大学法人電気通信大学 | Method for producing diamond-like carbon film |
| JP5161450B2 (en) * | 2005-09-30 | 2013-03-13 | 財団法人高知県産業振興センター | Plasma CVD apparatus and plasma surface treatment method |
| JP5240978B2 (en) * | 2007-04-13 | 2013-07-17 | 国立大学法人電気通信大学 | Method for producing diamond-like carbon film |
| JP4939332B2 (en) * | 2007-08-02 | 2012-05-23 | 本田技研工業株式会社 | Thermal history measurement method |
| JP4412411B2 (en) * | 2007-08-10 | 2010-02-10 | 三菱電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| KR101443219B1 (en) * | 2007-12-17 | 2014-09-19 | 삼성전자주식회사 | Process for preparing graphene shell and graphene shell obtained by same process |
| JP2011146662A (en) * | 2009-04-15 | 2011-07-28 | Mes Afty Corp | METHOD OF MANUFACTURING SiC SEMICONDUCTOR ELEMENT |
| JP2011082454A (en) * | 2009-10-09 | 2011-04-21 | Panasonic Corp | Insulating film structure, and semiconductor device using the same |
| JP2012015229A (en) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | Method of producing silicon carbide semiconductor device |
| JP2012064741A (en) * | 2010-09-16 | 2012-03-29 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
| JP6108588B2 (en) * | 2012-04-27 | 2017-04-05 | 国立研究開発法人産業技術総合研究所 | Method for manufacturing silicon carbide semiconductor element |
-
2013
- 2013-08-02 JP JP2013160909A patent/JP6124727B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015032678A (en) | 2015-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5608840B1 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| KR102324000B1 (en) | Silicon carbide semiconductor device, and methods for manufacturing thereof | |
| Aubry et al. | SThM temperature mapping and nonlinear thermal resistance evolution with bias on AlGaN/GaN HEMT devices | |
| JP2006210818A (en) | Semiconductor element and its manufacturing method | |
| JP2008117878A (en) | Manufacturing method for semiconductor device | |
| US20180308937A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP4549167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR101692000B1 (en) | Manufacturing Methods of Thermal Oxide Layer For SiC Power Semiconductor Devices And Manufacturing Methods of SiC Power Semiconductor Devices | |
| Gupta et al. | Variation of interface trap level charge density within the bandgap of 4H-SiC with varying oxide thickness | |
| KR101555547B1 (en) | Method for manufacturing sic semiconductor device | |
| US8536583B2 (en) | MOSFET and method for manufacturing MOSFET | |
| Pavlidis et al. | The thermal effects of substrate removal on GaN HEMTs using Raman Thermometry | |
| JP6124727B2 (en) | Method for manufacturing silicon carbide semiconductor device, method for managing manufacturing process of silicon carbide semiconductor device | |
| EP3043376A1 (en) | Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element | |
| US9570601B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6066874B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US10163637B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US8796123B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP6785202B2 (en) | Silicon carbide semiconductor device | |
| JP7412765B2 (en) | SiC semiconductor device manufacturing method and SiC semiconductor device | |
| Uren et al. | An improved technique for the evaluation of surface Fermi energy in metal-oxide-semiconductor capacitors | |
| JP6031971B2 (en) | Method and apparatus for electrical evaluation of semiconductor samples | |
| JP2017168688A (en) | Manufacturing method of silicon carbide semiconductor device | |
| JP6903942B2 (en) | Manufacturing method of semiconductor devices | |
| JP2021005663A (en) | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6124727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |