JP6098244B2

JP6098244B2 - Amplifier circuit

Info

Publication number: JP6098244B2
Application number: JP2013048887A
Authority: JP
Inventors: 林　宏明; 宏明林; 太田　則一; 則一太田; 友一大野; 久太郎林
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2013-03-12
Filing date: 2013-03-12
Publication date: 2017-03-22
Anticipated expiration: 2033-03-12
Also published as: JP2014175983A

Description

本明細書で開示される技術は、増幅回路に関し、特にセンサ素子の検出信号を増幅して出力する増幅回路に関する。 The technology disclosed in this specification relates to an amplifier circuit, and more particularly to an amplifier circuit that amplifies and outputs a detection signal of a sensor element.

例えば、半導体の歪みゲージを利用した半導体圧力センサが知られている。この種の半導体圧力センサから出力される検出信号は非常に小さい。このため、特許文献１に開示されるように、検出信号は、負帰還接続されたオペアンプを有する増幅回路を利用して増幅される。 For example, a semiconductor pressure sensor using a semiconductor strain gauge is known. The detection signal output from this type of semiconductor pressure sensor is very small. For this reason, as disclosed in Patent Document 1, the detection signal is amplified by using an amplifier circuit having an operational amplifier connected to negative feedback.

特開２０１２−２４７３４９号公報JP 2012-247349 A

例えば、この種の半導体圧力センサが車両に搭載される場合、増幅回路で増幅された検出信号は、ＥＣＵ(Electronic Control Unit)に出力される。特許文献１でも指摘されているように、増幅回路とＥＣＵの間の信号線は、ワイヤーハーネスに組み込まれている。ワイヤーハーネスには他の様々な配線も組み込まれているので、増幅回路とＥＣＵの間の信号線は、そのような他の配線からの誘導ノイズや外部からの放射ノイズの影響を受け易い。 For example, when this type of semiconductor pressure sensor is mounted on a vehicle, the detection signal amplified by the amplifier circuit is output to an ECU (Electronic Control Unit). As pointed out in Patent Document 1, the signal line between the amplifier circuit and the ECU is incorporated in the wire harness. Since various other wirings are also incorporated in the wire harness, the signal line between the amplifier circuit and the ECU is easily affected by inductive noise from such other wirings and external radiation noise.

このような誘導ノイズ等は、負帰還ループ等を介してオペアンプの最終段に設けられている出力増幅回路の入力側に回り込み、出力増幅回路の入力を大きく振幅させる。図１３に、ＥＣＵ等の容量性負荷に接続されている出力増幅回路の入力が振幅する様子を示す。出力増幅回路の入力が大きく振幅すると、出力増幅回路のトランジスタがオンとオフを繰返すようなスイッチング動作をしてしまう。この例の出力増幅回路では、トランジスタがオンしているときに出力増幅回路に向けて引込電流が流れ、トランジスタがオフしているときに出力増幅回路から供給電流が出力される。この例の出力増幅回路では、トランジスタがオンしているときのトランジスタの抵抗値は極めて小さいので、引込電流が供給電流よりも大きくなり、引込電流と供給電流の間でアンバランスが発生する。なお、出力増幅回路の構成によっては、供給電流が引込電流よりも大きくなるようなアンバランスが発生することもある。 Such inductive noise or the like wraps around the input side of the output amplifier circuit provided in the final stage of the operational amplifier through a negative feedback loop or the like, and greatly increases the input of the output amplifier circuit. FIG. 13 shows how the input of the output amplifier circuit connected to a capacitive load such as an ECU swings. When the input of the output amplifier circuit has a large amplitude, the switching operation of the transistor of the output amplifier circuit is repeatedly turned on and off. In the output amplifier circuit of this example, a drawing current flows toward the output amplifier circuit when the transistor is on, and a supply current is output from the output amplifier circuit when the transistor is off. In the output amplifier circuit of this example, since the resistance value of the transistor when the transistor is on is extremely small, the pull-in current becomes larger than the supply current, and an imbalance occurs between the pull-in current and the supply current. Depending on the configuration of the output amplifier circuit, an imbalance may occur in which the supply current becomes larger than the drawing current.

図１４に示されるように、このような引込電流と供給電流の間のアンバランスが発生すると、増幅回路の出力電圧の平均値がドリフトしてしまう。このように、ノイズの影響で増幅回路の出力電圧の平均値がドリフトすると、ローパスフィルタのような受動素子で対処することができない。 As shown in FIG. 14, when such an imbalance between the pull-in current and the supply current occurs, the average value of the output voltage of the amplifier circuit drifts. Thus, if the average value of the output voltage of the amplifier circuit drifts due to the influence of noise, it cannot be dealt with by a passive element such as a low-pass filter.

本明細書では、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする現象を抑える技術を提供することを目的としている。 An object of the present specification is to provide a technique for suppressing a phenomenon in which the average value of the output voltage of an amplifier circuit drifts due to the influence of noise.

本明細書で開示される技術は、帰還接続して用いられる増幅回路に具現化される。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び出力増幅回路から出力端子に供給される供給電流と出力端子から出力増幅回路に引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている電流補償回路を備える。この実施形態の増幅回路では、電流補償回路が生成する補償電流によって供給電流と引込電流の差が減少するので、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする現象が抑えられる。 The technology disclosed in the present specification is embodied in an amplifier circuit that is used in a feedback connection. In one embodiment of the amplifier circuit, the difference between the final stage output amplifier circuit connected to the output terminal and the supply current supplied from the output amplifier circuit to the output terminal and the current drawn from the output terminal to the output amplifier circuit is calculated. A current compensation circuit is provided that is configured to generate a decreasing compensation current. In the amplifier circuit of this embodiment, the difference between the supply current and the pull-in current is reduced by the compensation current generated by the current compensation circuit, so that the phenomenon that the average value of the output voltage of the amplifier circuit drifts due to the influence of noise can be suppressed.

図１は、本実施例のセンサＩＣがセンサ素子及びＥＣＵに接続されている構成を示す。FIG. 1 shows a configuration in which the sensor IC of this embodiment is connected to a sensor element and an ECU. 図２は、センサＩＣの内部構成を示す。FIG. 2 shows the internal configuration of the sensor IC. 図３は、センサＩＣを構成するオペアンプの内部構成を示す。FIG. 3 shows an internal configuration of an operational amplifier constituting the sensor IC. 図４は、第１実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 4 shows a specific internal circuit of the output amplifying unit constituting the operational amplifier of the first embodiment. 図５は、図４のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。FIG. 5 shows a current and voltage timing chart when the operational amplifier of FIG. 4 operates. 図６は、第１実施例のオペアンプの変形例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 6 shows a specific internal circuit of an output amplifying unit constituting an operational amplifier of a modification of the operational amplifier of the first embodiment. 図７は、図６のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。FIG. 7 shows a timing chart of current and voltage when the operational amplifier of FIG. 6 operates. 図８は、第２実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 8 shows a specific internal circuit of the output amplifying unit constituting the operational amplifier of the second embodiment. 図９は、第２実施例のオペアンプの変形例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 9 shows a specific internal circuit of an output amplifying unit constituting an operational amplifier of a modification of the operational amplifier of the second embodiment. 図１０は、第３実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 10 shows a specific internal circuit of the output amplifying unit constituting the operational amplifier of the third embodiment. 図１１は、比較例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。FIG. 11 shows a specific internal circuit of the output amplifying unit constituting the operational amplifier of the comparative example. 図１２は、図１１のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。FIG. 12 shows a timing chart of current and voltage when the operational amplifier of FIG. 11 operates. 図１３は、オペアンプの最終段の出力増幅回路において、ノイズの影響で引込電流と供給電流の間でアンバランスが発生する様子を示す。FIG. 13 shows a state in which an imbalance occurs between the pull-in current and the supply current due to the influence of noise in the output amplifier circuit at the final stage of the operational amplifier. 図１４は、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする様子を示す。FIG. 14 shows how the average value of the output voltage of the amplifier circuit drifts due to the influence of noise.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備える。電流補償回路は、出力端子に接続されており、出力増幅回路から出力端子に供給される供給電流と出力端子から出力増幅回路に引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている。出力端子にノイズが混入したときに、引込電流が供給電流よりも大きくなるような出力増幅回路の場合、電流補償回路は、供給電流と同一の向きに流れる補償電流を生成するように構成されているのが望ましい。また、出力端子にノイズが混入したときに、供給電流が引込電流よりも大きくなるような出力増幅回路の場合、電流補償回路は、引込電流と同一の向きに流れる補償電流を生成するように構成されているのが望ましい。
（特徴２）特徴１において、出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有していてもよい。この場合、第１電流源が正電源端子側に接続されており、第１トランジスタが負電源端子側に接続されており、第１電流源と第１トランジスタの間の第１ノードが出力端子に接続されていてもよい。この実施形態の出力増幅回路は、出力端子にノイズが混入したときに、引込電流が供給電流よりも大きくなるように動作する傾向にある。電流補償回路は、第１トランジスタを流れる電流値に基づいて、補償電流を調整してもよい。第１トランジスタを流れる電流値は、抵抗素子を利用して検知してもよく、第１トランジスタの制御電極の電圧値を利用して検知してもよい。
（特徴３）特徴２において、電流補償回路は、出力端子に接続されている第２電流源、及び第２電流源の電流生成のオンとオフを制御する第２トランジスタを有していてもよい。第２トランジスタは、第１トランジスタがオンするモードでオフすることによって第２電流源の電流生成をオフさせ、第１トランジスタがオフするモードでオンすることによって第２電流源の電流生成をオンさせるように構成されていてもよい。電流補償回路は、供給電流が流れるモードで補償電流を生成することにより、供給電流と同一の向きに流れる補償電流を供給することができる。
（特徴４）特徴３において、電流補償回路はさらに、第１キャパシタを有していてもよい。第２トランジスタは、制御電極が第１ノードに接続されており、ドレイン電極が第２電流源に接続されており、ソース電極が負電源端子に接続されていてもよい。第１キャパシタは、第２トランジスタの制御電極とソース電極の間に接続されていてもよい。この実施形態の増幅回路では、ノイズの影響で出力端子の電圧が上昇するモードにおいて、第１キャパシタの容量カップリングによって第２トランジスタのソース電極の電圧が上昇し、基板バイアス効果によって第２トランジスタの閾値電圧が上昇する。これにより、ノイズの影響で出力端子の電圧が上昇するモードにおいて、電流補償回路は補償電流を生成しない。一方、ノイズの影響で出力端子の電圧が降下するモードでは、このような基板バイアス降下が失われ、電流補償回路は補償電流を生成する。
（特徴５）特徴１において、出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有していてもよい。この場合、第３トランジスタが正電源端子側に接続されており、第３電流源が負電源端子側に接続されており、第３トランジスタと第３電流源との間の第２ノードが出力端子に接続されている。この実施形態の出力増幅回路は、供給電流が引込電流よりも大きくなるように動作する傾向にある。電流補償回路は、第３トランジスタを流れる電流値に基づいて、補償電流を調整してもよい。第３トランジスタを流れる電流値は、抵抗素子を利用して検知してもよく、第３トランジスタの制御電極の電圧値を利用して検知してもよい。
（特徴６）特徴５において、電流補償回路は、出力端子に接続されている第４電流源、及び第４電流源の電流生成のオンとオフを制御する第４トランジスタを有していてもよい。第４トランジスタは、第３トランジスタがオンするモードでオフすることによって第４電流源の電流生成をオフさせ、第３トランジスタがオフするモードでオンすることによって第４電流源の電流生成をオンさせるように構成されていてもよい。電流補償回路は、引込電流が流れるモードで補償電流を生成することにより、引込電流と同一の向きに流れる補償電流を供給することができる。
（特徴７）特徴６において、電流補償回路はさらに、第２キャパシタを有していてもよい。第４トランジスタは、制御電極が第２ノードに接続されており、ドレイン電極が第４電流源に接続されており、ソース電極が正電源端子に接続されていてもよい。第２キャパシタは、第４トランジスタの制御電極とソース電極の間に接続されていてもよい。この実施形態の増幅回路では、ノイズの影響で出力端子の電圧が降下するモードにおいて、第２キャパシタの容量カップリングによって第４トランジスタのソース電極の電圧が降下し、基板バイアス効果によって第４トランジスタの閾値電圧が降下する。これにより、ノイズの影響で出力端子の電圧が降下するモードにおいて、電流補償回路は補償電流を生成しない。一方、ノイズの影響で出力端子の電圧が上昇するモードでは、このような基板バイアス降下が失われ、電流補償回路は補償電流を生成する。
（特徴８）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備えている。出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有している。第１電流源が正電源端子側に接続されており、第１トランジスタが負電源端子側に接続されており、第１電流源と第１トランジスタの間の第１ノードが出力端子に接続されている。電流補償回路は、出力端子に接続されている第２電流源、第２電流源の電流生成のオンとオフを制御する第２トランジスタ、及び第１キャパシタを有している。第２トランジスタは、制御電極が第１ノードに接続されており、ドレイン電極が第２電流源に接続されており、ソース電極が負電源端子に接続されている。第１キャパシタは、第２トランジスタの制御電極とソース電極の間に接続されている。
（特徴９）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備えている。出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有している。第３トランジスタが正電源端子側に接続されており、第３電流源が負電源端子側に接続されており、第３トランジスタと第３電流源との間の第２ノードが前記出力端子に接続されている。電流補償回路は、出力端子に接続されている第４電流源、第４電流源の電流生成のオンとオフを制御する第４トランジスタ、及び第２キャパシタを有している。第４トランジスタは、制御電極が第２ノードに接続されており、ドレイン電極が第４電流源に接続されており、ソース電極が正電源端子に接続されている。第２キャパシタは、第４トランジスタの制御電極とソース電極の間に接続されている。 The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.
(Feature 1) The amplifier circuit disclosed in this specification is used by connecting the output terminal and the input terminal in a feedback manner. One embodiment of the amplifier circuit includes a final-stage output amplifier circuit connected to the output terminal, and a current compensation circuit. The current compensation circuit is connected to the output terminal and is configured to generate a compensation current that reduces a difference between a supply current supplied from the output amplifier circuit to the output terminal and a drawn current drawn from the output terminal to the output amplifier circuit. Has been. In the case of an output amplifier circuit in which the draw current is larger than the supply current when noise is mixed in the output terminal, the current compensation circuit is configured to generate a compensation current that flows in the same direction as the supply current. It is desirable. In addition, in the case of an output amplifier circuit in which the supply current becomes larger than the pull-in current when noise is mixed in the output terminal, the current compensation circuit is configured to generate a compensation current that flows in the same direction as the pull-in current. It is desirable that
(Feature 2) In Feature 1, the output amplifier circuit may include a first current source and a first transistor connected in series between the positive power supply terminal and the negative power supply terminal. In this case, the first current source is connected to the positive power supply terminal side, the first transistor is connected to the negative power supply terminal side, and the first node between the first current source and the first transistor is the output terminal. It may be connected. The output amplifier circuit of this embodiment tends to operate so that the drawn current becomes larger than the supply current when noise is mixed in the output terminal. The current compensation circuit may adjust the compensation current based on a current value flowing through the first transistor. The value of the current flowing through the first transistor may be detected using a resistance element, or may be detected using the voltage value of the control electrode of the first transistor.
(Feature 3) In Feature 2, the current compensation circuit may include a second current source connected to the output terminal, and a second transistor for controlling on / off of current generation of the second current source. . The second transistor is turned off in a mode in which the first transistor is turned on to turn off current generation of the second current source, and is turned on in a mode in which the first transistor is turned off to turn on current generation of the second current source. It may be configured as follows. The current compensation circuit can supply a compensation current that flows in the same direction as the supply current by generating the compensation current in a mode in which the supply current flows.
(Feature 4) In Feature 3, the current compensation circuit may further include a first capacitor. The second transistor may have a control electrode connected to the first node, a drain electrode connected to the second current source, and a source electrode connected to the negative power supply terminal. The first capacitor may be connected between the control electrode and the source electrode of the second transistor. In the amplifier circuit of this embodiment, in the mode in which the voltage of the output terminal increases due to the influence of noise, the voltage of the source electrode of the second transistor increases due to capacitive coupling of the first capacitor, and the substrate bias effect causes the voltage of the second transistor to increase. The threshold voltage increases. Thereby, the current compensation circuit does not generate a compensation current in a mode in which the voltage at the output terminal rises due to the influence of noise. On the other hand, in a mode in which the voltage at the output terminal drops due to noise, such a substrate bias drop is lost, and the current compensation circuit generates a compensation current.
(Feature 5) In Feature 1, the output amplifier circuit may include a third current source and a third transistor connected in series between the positive power supply terminal and the negative power supply terminal. In this case, the third transistor is connected to the positive power supply terminal side, the third current source is connected to the negative power supply terminal side, and the second node between the third transistor and the third current source is the output terminal. It is connected to the. The output amplifier circuit of this embodiment tends to operate so that the supply current is greater than the draw current. The current compensation circuit may adjust the compensation current based on a current value flowing through the third transistor. The value of the current flowing through the third transistor may be detected using a resistance element, or may be detected using the voltage value of the control electrode of the third transistor.
(Characteristic 6) In the characteristic 5, the current compensation circuit may include a fourth current source connected to the output terminal, and a fourth transistor for controlling on / off of current generation of the fourth current source. . The fourth transistor turns off current generation of the fourth current source by turning off in a mode in which the third transistor is turned on, and turns on current generation of the fourth current source by turning on in a mode of turning off the third transistor. It may be configured as follows. The current compensation circuit can supply a compensation current that flows in the same direction as the drawing current by generating the compensation current in a mode in which the drawing current flows.
(Feature 7) In the feature 6, the current compensation circuit may further include a second capacitor. The fourth transistor may have a control electrode connected to the second node, a drain electrode connected to the fourth current source, and a source electrode connected to the positive power supply terminal. The second capacitor may be connected between the control electrode and the source electrode of the fourth transistor. In the amplifier circuit of this embodiment, in the mode in which the voltage of the output terminal drops due to the influence of noise, the voltage of the source electrode of the fourth transistor drops due to the capacitive coupling of the second capacitor, and the voltage of the fourth transistor drops due to the substrate bias effect. The threshold voltage drops. Thereby, the current compensation circuit does not generate a compensation current in a mode in which the voltage at the output terminal drops due to the influence of noise. On the other hand, in a mode in which the voltage at the output terminal increases due to the influence of noise, such a substrate bias drop is lost, and the current compensation circuit generates a compensation current.
(Feature 8) The amplifier circuit disclosed in this specification is used by connecting the output terminal and the input terminal in a feedback manner. One embodiment of the amplifier circuit includes a final-stage output amplifier circuit connected to the output terminal, and a current compensation circuit. The output amplifier circuit includes a first current source and a first transistor connected in series between a positive power supply terminal and a negative power supply terminal. The first current source is connected to the positive power supply terminal side, the first transistor is connected to the negative power supply terminal side, and the first node between the first current source and the first transistor is connected to the output terminal. Yes. The current compensation circuit includes a second current source connected to the output terminal, a second transistor for controlling on / off of current generation of the second current source, and a first capacitor. The second transistor has a control electrode connected to the first node, a drain electrode connected to the second current source, and a source electrode connected to the negative power supply terminal. The first capacitor is connected between the control electrode and the source electrode of the second transistor.
(Feature 9) The amplifier circuit disclosed in this specification is used by connecting the output terminal and the input terminal in a feedback manner. One embodiment of the amplifier circuit includes a final-stage output amplifier circuit connected to the output terminal, and a current compensation circuit. The output amplifier circuit includes a third current source and a third transistor connected in series between the positive power supply terminal and the negative power supply terminal. The third transistor is connected to the positive power supply terminal side, the third current source is connected to the negative power supply terminal side, and the second node between the third transistor and the third current source is connected to the output terminal Has been. The current compensation circuit includes a fourth current source connected to the output terminal, a fourth transistor for controlling on / off of current generation of the fourth current source, and a second capacitor. The fourth transistor has a control electrode connected to the second node, a drain electrode connected to the fourth current source, and a source electrode connected to the positive power supply terminal. The second capacitor is connected between the control electrode and the source electrode of the fourth transistor.

図１に示されるように、センサ素子１は、例えば、半導体の歪みゲージを利用した半導体圧力センサであり、車両の内燃機関の吸気圧を検出するために用いられる。センサ素子１は、車両の内燃機関の吸気圧を検出し、検出した検出信号をセンサＩＣ２に出力する。センサＩＣ２は、入力した検出信号を増幅し、その増幅された検出信号をワイヤーハーネスを介して容量性負荷を含むＥＣＵ３に出力する。ＥＣＵ３は、増幅された検出信号を処理し、センサ素子１で検出した圧力に関する情報を取得する。ＥＣＵ３は、この圧力情報に基づいて、車両に搭載される各種の装置を制御する。 As shown in FIG. 1, the sensor element 1 is a semiconductor pressure sensor using, for example, a semiconductor strain gauge, and is used to detect intake pressure of an internal combustion engine of a vehicle. The sensor element 1 detects the intake pressure of the internal combustion engine of the vehicle and outputs the detected detection signal to the sensor IC 2. The sensor IC 2 amplifies the input detection signal, and outputs the amplified detection signal to the ECU 3 including the capacitive load via the wire harness. The ECU 3 processes the amplified detection signal and acquires information on the pressure detected by the sensor element 1. The ECU 3 controls various devices mounted on the vehicle based on the pressure information.

図２に示されるように、センサＩＣ２は、バッファ回路４及び増幅回路５を備えている。バッファ回路４は、センサ素子１と増幅回路５の間に設けられている。増幅回路５は、負帰還接続して用いられるオペアンプＯＰ１を有している。オペアンプＯＰ１は、所謂反転増幅回路として構成されており、非反転入力端子（＋）には参照電源Ｖrefから参照電圧が入力しており、反転入力端子（−）にはバッファ回路４を介してセンサ素子１の検出信号が入力している。２つの抵抗素子Ｒ１及びＲ２によって電圧増幅率が調整される。 As shown in FIG. 2, the sensor IC 2 includes a buffer circuit 4 and an amplifier circuit 5. The buffer circuit 4 is provided between the sensor element 1 and the amplifier circuit 5. The amplifier circuit 5 has an operational amplifier OP1 that is used in a negative feedback connection. The operational amplifier OP1 is configured as a so-called inverting amplifier circuit. A reference voltage is input to the non-inverting input terminal (+) from the reference power supply Vref, and a sensor is connected to the inverting input terminal (−) via the buffer circuit 4. The detection signal of element 1 is input. The voltage amplification factor is adjusted by the two resistance elements R1 and R2.

図３に、オペアンプＯＰ１の内部回路の構成を示す。オペアンプＯＰ１は、バイアス部１１、差動入力部１２、及び出力増幅部１３を有している。バイアス部１１と差動入力部１２が初段の差動増幅部を構成している。この例のオペアンプＯＰ１は、差動増幅部（バイアス部１１及び差動入力部１２）と出力増幅部１３の２段で構成されている。この例に代えて、出力増幅部１３が複数段で構成されていてもよい。 FIG. 3 shows the configuration of the internal circuit of the operational amplifier OP1. The operational amplifier OP1 includes a bias unit 11, a differential input unit 12, and an output amplification unit 13. The bias unit 11 and the differential input unit 12 constitute a first-stage differential amplification unit. The operational amplifier OP <b> 1 in this example is configured with two stages of a differential amplifier (bias unit 11 and differential input unit 12) and an output amplifier 13. Instead of this example, the output amplifying unit 13 may be composed of a plurality of stages.

図４に、オペアンプＯＰ１の一例であるオペアンプＯＰ１Ａの出力増幅部１３の具体的な内部回路を示す。出力増幅部１３は、出力増幅回路１３ａ及び電流補償回路１３ｂを有している。出力増幅回路１３ａは、第１抵抗素子Ｒ１、第１トランジスタＭ１、及び第２抵抗素子Ｒ２を有する。第１抵抗素子Ｒ１と第１トランジスタＭ１は、正電源端子（ＶＣＣ＋）と負電源端子（ＶＣＣ−）の間に直列に接続されている。第１抵抗素子Ｒ１と第１トランジスタＭ１の間の中間ノードＮ１が、第２抵抗素子Ｒ２を介して出力端子ＯＵＴに接続されている。 FIG. 4 shows a specific internal circuit of the output amplifying unit 13 of the operational amplifier OP1A which is an example of the operational amplifier OP1. The output amplifier 13 includes an output amplifier circuit 13a and a current compensation circuit 13b. The output amplifier circuit 13a includes a first resistance element R1, a first transistor M1, and a second resistance element R2. The first resistance element R1 and the first transistor M1 are connected in series between the positive power supply terminal (VCC +) and the negative power supply terminal (VCC−). An intermediate node N1 between the first resistance element R1 and the first transistor M1 is connected to the output terminal OUT via the second resistance element R2.

第１抵抗素子Ｒ１は、電流源として用いられており、請求項に記載の第１電流源に対応する。第１抵抗素子Ｒ１に代えて、例えば、ゲート電極にバイアス電圧（ＶＣＣ＋）等が入力するトランジスタを電流源として用いてもよい。第１抵抗素子Ｒ１は、一端が正電源端子（ＶＣＣ＋）に接続されており、他端が中間ノードＮ１に接続されている。 The first resistance element R1 is used as a current source and corresponds to the first current source recited in the claims. Instead of the first resistance element R1, for example, a transistor in which a bias voltage (VCC +) or the like is input to the gate electrode may be used as a current source. The first resistance element R1 has one end connected to the positive power supply terminal (VCC +) and the other end connected to the intermediate node N1.

第１トランジスタＭ１は、ｎ型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)であり、ゲート電極が差動入力部１２の出力に接続されており、ドレイン電極が第３抵抗素子Ｒ３を介して中間ノードＮ１に接続されており、ソース電極が負電源端子（ＶＣＣ−）に接続されている。 The first transistor M1 is an n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the gate electrode is connected to the output of the differential input unit 12, and the drain electrode is an intermediate node via the third resistance element R3. The source electrode is connected to the negative power supply terminal (VCC-).

電流補償回路１３ｂは、カレントミラー回路１４、第２トランジスタＭ２、第１キャパシタＣ１、第３抵抗素子Ｒ３、及び第４抵抗素子Ｒ４を有している。 The current compensation circuit 13b includes a current mirror circuit 14, a second transistor M2, a first capacitor C1, a third resistance element R3, and a fourth resistance element R4.

カレントミラー回路１４は、電流源として用いられており、請求項に記載の第２電流源に対応する。カレントミラー回路１４は、一対のトランジスタＭ１１，Ｍ１２を有している。一対のトランジスタＭ１１，Ｍ１２の各々は、ｐ型のＭＯＳＦＥＴである。一方のトランジスタＭ１１では、ゲート電極が他方のトランジスタＭ１２のゲート電極に接続されており、ソース電極が正電源端子（ＶＣＣ＋）に接続されており、ドレイン電極が第２抵抗素子Ｒ２を介して出力端子ＯＵＴに接続されている。他方のＭＯＳＦＥＴＭ１２では、ゲート電極とドレイン電極が短絡しており、ソース電極が正電源端子（ＶＣＣ＋）に接続されている。 The current mirror circuit 14 is used as a current source and corresponds to the second current source recited in the claims. The current mirror circuit 14 has a pair of transistors M11 and M12. Each of the pair of transistors M11 and M12 is a p-type MOSFET. In one transistor M11, the gate electrode is connected to the gate electrode of the other transistor M12, the source electrode is connected to the positive power supply terminal (VCC +), and the drain electrode is connected to the output terminal via the second resistance element R2. Connected to OUT. In the other MOSFET M12, the gate electrode and the drain electrode are short-circuited, and the source electrode is connected to the positive power supply terminal (VCC +).

第２トランジスタＭ２は、ｎ型のＭＯＳＦＥＴであり、カレントミラー回路１４の電流の生成のオンとオフを制御している。第２トランジスタＭ２では、ゲート電極が中間ノードＮ１に接続されており、ドレイン電極がカレントミラー回路１４の他方のトランジスタＭ１２のドレイン電極に接続されており、ソース電極が第４抵抗素子Ｒ４を介して負電源端子（ＶＣＣ−）に接続されている。 The second transistor M2 is an n-type MOSFET, and controls on / off of current generation of the current mirror circuit 14. In the second transistor M2, the gate electrode is connected to the intermediate node N1, the drain electrode is connected to the drain electrode of the other transistor M12 of the current mirror circuit 14, and the source electrode is connected via the fourth resistance element R4. It is connected to the negative power supply terminal (VCC-).

第１キャパシタＣ１は、一端が第３抵抗素子Ｒ３を介して第２トランジスタＭ２のゲート電極に接続されており、他端が第２トランジスタＭ２のソース電極に接続されている。 One end of the first capacitor C1 is connected to the gate electrode of the second transistor M2 via the third resistance element R3, and the other end is connected to the source electrode of the second transistor M2.

ここで、本実施例のオペアンプＯＰ１Ａの動作を説明する前に、比較例のオペアンプＯＰ１Ｆの動作を説明する。図１１に、比較例のオペアンプＯＰ１Ｆの出力増幅部１３の具体的な内部回路の構成を示す。図１１に示されるように、比較例のオペアンプＯＰ１Ｆの出力増幅部１３は、出力増幅回路１３ａのみで構成されており、電流補償回路１３ｂ（図４参照）が設けられていない点で第１実施例のオペアンプＯＰ１Ａと相違する。 Here, before describing the operation of the operational amplifier OP1A of the present embodiment, the operation of the operational amplifier OP1F of the comparative example will be described. FIG. 11 shows a specific internal circuit configuration of the output amplifier 13 of the operational amplifier OP1F of the comparative example. As shown in FIG. 11, the output amplifying unit 13 of the operational amplifier OP1F of the comparative example is configured by only the output amplifying circuit 13a, and the first embodiment is not provided with the current compensation circuit 13b (see FIG. 4). This is different from the operational amplifier OP1A in the example.

図１２に、比較例のオペアンプＯＰ１Ｆのタイミングチャートを示す。ここで、図１１に示されるように、中間ノードＮ１から負電源端子（ＶＣＣ−）に向けて流れる電流を「Ｉ１」とし、正電源端子（ＶＣＣ＋）から中間ノードＮ１に向けて流れる電流を「Ｉ２」とする。また、第１トランジスタＭ１のゲート電圧を「Ｖ１」とし、中間ノードＮ１の電圧を「Ｖ２」とし、出力端子ＯＵＴの出力電圧を「Ｖ３」とする。また、この比較例では、正電源端子（ＶＣＣ＋）の電圧が５Ｖに設定されており、負電源端子（ＶＣＣ−）の電圧が０Ｖに設定されており、出力電圧Ｖ３の初期値が２．５Ｖに設定されている。図１２のタイミングチャートは、この状態で、出力端子ＯＵＴに１ＭＨｚのノイズを強制的に印加した例である。 FIG. 12 shows a timing chart of the operational amplifier OP1F of the comparative example. Here, as shown in FIG. 11, the current flowing from the intermediate node N1 toward the negative power supply terminal (VCC−) is “I1”, and the current flowing from the positive power supply terminal (VCC +) toward the intermediate node N1 is “ I2 ". The gate voltage of the first transistor M1 is “V1”, the voltage of the intermediate node N1 is “V2”, and the output voltage of the output terminal OUT is “V3”. In this comparative example, the voltage of the positive power supply terminal (VCC +) is set to 5V, the voltage of the negative power supply terminal (VCC−) is set to 0V, and the initial value of the output voltage V3 is 2.5V. Is set to The timing chart of FIG. 12 is an example in which 1 MHz noise is forcibly applied to the output terminal OUT in this state.

図１２に示されるように、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて過剰な引込電流が流れる。以下、このような引込電流が流れる期間を引込期間という。次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。以下、このような供給電流が流れる期間を供給期間という。 As shown in FIG. 12, when the output voltage V3 of the output terminal OUT rises due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and the input of the output amplification unit 13 Increase the voltage. As a result, the gate voltage V1 of the first transistor M1 rises and the first transistor M1 is turned on. Since the gate voltage V1 of the first transistor M1 is sufficiently large, the resistance of the first transistor M1 is small. For this reason, as shown as the current I1, an excessive drawing current flows from the output terminal OUT to the negative power supply terminal (VCC−) via the first transistor M1. Hereinafter, a period during which such a pull-in current flows is referred to as a pull-in period. Next, when the output voltage V3 of the output terminal OUT drops due to the influence of noise, the noise component circulates to the input side of the output amplifier 13 through a negative feedback loop or the like, and the input voltage of the output amplifier 13 is dropped. As a result, the gate voltage V1 of the first transistor M1 drops and the first transistor M1 is turned off. For this reason, the supply current flows toward the output terminal OUT via the first resistance element R1, as indicated by the current I2. Hereinafter, a period in which such a supply current flows is referred to as a supply period.

図１２に示されるように、比較例のオペアンプＯＰ１Ｆでは、出力電圧Ｖ３が約１Ｖを平均電圧として振幅している。このように、比較例のオペアンプＯＰ１Ｆでは、出力端子ＯＵＴにノイズが混入すると、出力電圧Ｖ３の平均電圧が、初期値の２．５Ｖから約１Ｖに負方向にドリフトしてしまう。これは、引込電流（電流Ｉ１に相当）が供給電流（電流Ｉ２に相当）よりも大きいことが原因であると考えられる。なお、図１２の円状破線Ｃで示されるように、供給期間において、電流Ｉ１が負方向に流れているが、これは、第１トランジスタＭ１の各電極に印加される電圧から理解できる。 As shown in FIG. 12, in the operational amplifier OP1F of the comparative example, the output voltage V3 has an amplitude with an average voltage of about 1V. Thus, in the operational amplifier OP1F of the comparative example, when noise is mixed into the output terminal OUT, the average voltage of the output voltage V3 drifts in the negative direction from the initial value of 2.5V to about 1V. This is considered to be because the drawn current (corresponding to the current I1) is larger than the supply current (corresponding to the current I2). Note that, as indicated by a circular broken line C in FIG. 12, the current I1 flows in the negative direction during the supply period, which can be understood from the voltage applied to each electrode of the first transistor M1.

次に、図５を参照して、第１実施例のオペアンプＯＰ１Ａの動作を説明する。ここで、図４に示されるように、カレントミラー回路１４が生成する電流を「Ｉ３」とする。また、第１トランジスタＭ１のドレイン電極の電圧を「Ｖ４」とし、第２トランジスタＭ２のソース電極の電圧を「Ｖ５」とする。 Next, the operation of the operational amplifier OP1A of the first embodiment will be described with reference to FIG. Here, as shown in FIG. 4, the current generated by the current mirror circuit 14 is “I3”. The voltage of the drain electrode of the first transistor M1 is “V4”, and the voltage of the source electrode of the second transistor M2 is “V5”.

図５に示されるように、ノイズの影響により出力端子ＯＵＴの電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、中間ノードＮ１の電圧Ｖ２及び第１トランジスタＭ１のドレイン電極の電圧Ｖ４も上昇する。また、第１キャパシタＣ１の容量カップリングによって、第２トランジスタＭ２のソース電極の電圧Ｖ５も追随して上昇する。このため、第２トランジスタＭ２では、基板バイアス効果によって閾値電圧が上昇しているので、第２トランジスタＭ２はオフである。したがって、カレントミラー回路１４は動作しない。 As shown in FIG. 5, when the voltage V3 of the output terminal OUT rises due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and the input voltage of the output amplification unit 13 To raise. As a result, the gate voltage V1 of the first transistor M1 rises and the first transistor M1 is turned on. Since the gate voltage V1 of the first transistor M1 is sufficiently large, the resistance of the first transistor M1 is small. For this reason, as indicated by the current I1, a drawn current flows from the output terminal OUT to the negative power supply terminal (VCC−) via the first transistor M1. At this time, the voltage V2 of the intermediate node N1 and the voltage V4 of the drain electrode of the first transistor M1 also rise. Further, due to the capacitive coupling of the first capacitor C1, the voltage V5 of the source electrode of the second transistor M2 also rises following it. For this reason, in the second transistor M2, since the threshold voltage is increased due to the substrate bias effect, the second transistor M2 is off. Therefore, the current mirror circuit 14 does not operate.

次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、出力増幅部１３の各電圧も追随して降下する。しかしながら、中間ノードＮ１の電圧Ｖ２は、第１抵抗素子Ｒ１と第２抵抗素子Ｒ２による抵抗分圧に依存するので、ある程度の高い電圧値が維持される。このため、第２トランジスタＭ２はオンする。したがって、カレントミラー回路１４が動作し、電流Ｉ３が生成される。 Next, when the output voltage V3 of the output terminal OUT drops due to the influence of noise, the noise component circulates to the input side of the output amplifier 13 through a negative feedback loop or the like, and the input voltage of the output amplifier 13 is dropped. As a result, the gate voltage V1 of the first transistor M1 drops and the first transistor M1 is turned off. For this reason, the supply current flows toward the output terminal OUT via the first resistance element R1, as indicated by the current I2. At this time, each voltage of the output amplifying unit 13 also follows and drops. However, since the voltage V2 of the intermediate node N1 depends on the resistance voltage division by the first resistance element R1 and the second resistance element R2, a certain high voltage value is maintained. For this reason, the second transistor M2 is turned on. Therefore, the current mirror circuit 14 operates and a current I3 is generated.

図５に示されるように、第１実施例のオペアンプＯＰ１Ａでは、供給期間において、カレントミラー回路１４が補償電流（電流Ｉ３に相当）を生成する。供給期間において電流Ｉ１が流れていないことから、この補償電流は、出力端子ＯＵＴに向けて流れており、供給電流と同一の向きである。このように、補償電流は、引込電流が供給電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、第１実施例のオペアンプＯＰ１Ａでは、出力電圧Ｖ３が約２．５Ｖを平均電圧として振幅しており、初期電圧が維持されている。第１実施例のオペアンプＯＰ１Ａでは、出力電圧Ｖ３の平均電圧がドリフトする現象が抑制される。 As shown in FIG. 5, in the operational amplifier OP1A of the first embodiment, the current mirror circuit 14 generates a compensation current (corresponding to the current I3) during the supply period. Since the current I1 does not flow during the supply period, the compensation current flows toward the output terminal OUT and has the same direction as the supply current. Thus, the compensation current flows in a direction that reduces the difference between the draw current and the supply current so as to compensate for the unbalance that the draw current is greater than the supply current. As a result, in the operational amplifier OP1A of the first embodiment, the output voltage V3 swings with an average voltage of about 2.5V, and the initial voltage is maintained. In the operational amplifier OP1A of the first embodiment, the phenomenon that the average voltage of the output voltage V3 drifts is suppressed.

（変形例）
図６に、変形例のオペアンプＯＰ１Ｂの出力増幅部１３の具体的な内部回路を示す。このオペアンプＯＰ１Ｂでは、出力増幅回路１３ａの第１トランジスタＭ１のゲート電極及び電流補償回路１３ｃの第２トランジスタＭ２のゲート電極の双方が、差動入力部１２の出力に接続されていることを特徴としている。なお、第１実施例のオペアンプＯＰ１Ａの構成要素と共通のものには共通の符号を付し、その説明を省略する。 (Modification)
FIG. 6 shows a specific internal circuit of the output amplifier 13 of the operational amplifier OP1B according to the modification. The operational amplifier OP1B is characterized in that both the gate electrode of the first transistor M1 of the output amplifier circuit 13a and the gate electrode of the second transistor M2 of the current compensation circuit 13c are connected to the output of the differential input unit 12. Yes. In addition, the same code | symbol is attached | subjected to the same component as operational amplifier OP1A of 1st Example, The description is abbreviate | omitted.

図７を参照して、変形例のオペアンプＯＰ１Ｂの動作を説明する。図７に示されるように、ノイズの影響により出力端子ＯＵＴの電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、第２トランジスタＭ２のゲート電圧も上昇しているので、第２トランジスタＭ２もオンする。したがって、カレントミラー回路１４が動作し、電流Ｉ３を生成する。 With reference to FIG. 7, the operation of the operational amplifier OP1B of the modification will be described. As shown in FIG. 7, when the voltage V3 of the output terminal OUT rises due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and the input voltage of the output amplification unit 13 To raise. As a result, the gate voltage V1 of the first transistor M1 rises and the first transistor M1 is turned on. Since the gate voltage V1 of the first transistor M1 is sufficiently large, the resistance of the first transistor M1 is small. For this reason, as indicated by the current I1, a drawn current flows from the output terminal OUT to the negative power supply terminal (VCC−) via the first transistor M1. At this time, since the gate voltage of the second transistor M2 is also increased, the second transistor M2 is also turned on. Therefore, the current mirror circuit 14 operates and generates a current I3.

次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループを介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、第２トランジスタＭ２のゲート電圧も降下しているので、第２トランジスタＭ２もオフする。したがって、カレントミラー回路１４は動作しない。 Next, when the output voltage V3 at the output terminal OUT drops due to the influence of noise, the noise component circulates to the input side of the output amplifier 13 through the negative feedback loop, and the input voltage of the output amplifier 13 is dropped. As a result, the gate voltage V1 of the first transistor M1 drops and the first transistor M1 is turned off. For this reason, the supply current flows toward the output terminal OUT via the first resistance element R1, as indicated by the current I2. At this time, since the gate voltage of the second transistor M2 also drops, the second transistor M2 is also turned off. Therefore, the current mirror circuit 14 does not operate.

図７に示されるように、変形例のオペアンプＯＰ１Ｂでは、引込期間において、カレントミラー回路１４が動作し、補償電流（電流Ｉ３に相当）を生成する。図７に示されるように、引込期間において、電流Ｉ１が増加していることから、カレントミラー回路１４が生成する補償電流の多くは、第１トランジスタＭ１に流れ込んでいるが、一部は出力端子ＯＵＴに流れ込む。この出力端子ＯＵＴに向けて流れ込む補償電流は、供給電流と同一の向きである。このように、補償電流は、引込電流が供給電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、変形例のオペアンプＯＰ１Ｂでは、出力電圧Ｖ３が約２．５Ｖを平均電圧として振幅しており、初期電圧が維持されている。変形例のオペアンプＯＰ１Ｂでは、出力電圧Ｖ３の平均電圧がドリフトする現象が抑制される。 As shown in FIG. 7, in the operational amplifier OP1B of the modification, the current mirror circuit 14 operates during the pull-in period, and generates a compensation current (corresponding to the current I3). As shown in FIG. 7, since the current I1 increases during the pull-in period, most of the compensation current generated by the current mirror circuit 14 flows into the first transistor M1, but part of it is output terminal. Flow into OUT. The compensation current flowing toward the output terminal OUT is in the same direction as the supply current. Thus, the compensation current flows in a direction that reduces the difference between the draw current and the supply current so as to compensate for the unbalance that the draw current is greater than the supply current. As a result, in the operational amplifier OP1B of the modified example, the output voltage V3 has an amplitude with an average voltage of about 2.5V, and the initial voltage is maintained. In the operational amplifier OP1B of the modified example, the phenomenon that the average voltage of the output voltage V3 drifts is suppressed.

図８に、第２実施例のオペアンプＯＰ１Ｃの出力増幅部１３の具体的な内部回路を示す。オペアンプＯＰ１Ｃの出力増幅部１３は、出力増幅回路１３ｄ及び電流補償回路１３ｅを有している。出力増幅回路１３ｄは、第５抵抗素子Ｒ５、第３トランジスタＭ３、及び第６抵抗素子Ｒ６を有している。第５抵抗素子Ｒ５と第３トランジスタＭ３は、正電源端子（ＶＣＣ＋）と負電源端子（ＶＣＣ−）の間に直列に接続されている。第５抵抗素子Ｒ５と第３トランジスタＭ３の間の中間ノードＮ２が、第６抵抗素子Ｒ６を介して出力端子ＯＵＴに接続されている。 FIG. 8 shows a specific internal circuit of the output amplifier 13 of the operational amplifier OP1C of the second embodiment. The output amplifier 13 of the operational amplifier OP1C includes an output amplifier circuit 13d and a current compensation circuit 13e. The output amplifier circuit 13d includes a fifth resistance element R5, a third transistor M3, and a sixth resistance element R6. The fifth resistance element R5 and the third transistor M3 are connected in series between the positive power supply terminal (VCC +) and the negative power supply terminal (VCC-). An intermediate node N2 between the fifth resistor element R5 and the third transistor M3 is connected to the output terminal OUT via the sixth resistor element R6.

第５抵抗素子Ｒ５は、電流源として用いられており、請求項に記載の第３電流源に対応する。第５抵抗素子Ｒ５に代えて、例えば、ゲート電極にバイアス電圧（ＶＣＣ＋）等が入力するトランジスタを電流源として用いてもよい。第５抵抗素子Ｒ５は、一端が負電源端子（ＶＣＣ−）に接続されており、他端が中間ノードＮ２に接続されている。 The fifth resistance element R5 is used as a current source and corresponds to the third current source recited in the claims. Instead of the fifth resistance element R5, for example, a transistor in which a bias voltage (VCC +) or the like is input to the gate electrode may be used as a current source. The fifth resistance element R5 has one end connected to the negative power supply terminal (VCC-) and the other end connected to the intermediate node N2.

第３トランジスタＭ３は、ｐ型のＭＯＳＦＥＴであり、ゲート電極が差動入力部１２の出力に接続されており、ドレイン電極が第７抵抗素子Ｒ７を介して中間ノードＮ２に接続されており、ソース電極が正電源端子（ＶＣＣ＋）に接続されている。 The third transistor M3 is a p-type MOSFET, the gate electrode is connected to the output of the differential input unit 12, the drain electrode is connected to the intermediate node N2 via the seventh resistance element R7, and the source The electrode is connected to the positive power supply terminal (VCC +).

電流補償回路１３ｅは、カレントミラー回路１５、第４トランジスタＭ４、第２キャパシタＣ２、第７抵抗素子Ｒ７、及び第８抵抗素子Ｒ８を有している。 The current compensation circuit 13e includes a current mirror circuit 15, a fourth transistor M4, a second capacitor C2, a seventh resistance element R7, and an eighth resistance element R8.

カレントミラー回路１５は、電流源として用いられており、請求項に記載の第４電流源に対応する。カレントミラー回路１５は、一対のトランジスタＭ２１，Ｍ２２を有している。一対のトランジスタＭ２１，Ｍ２２の各々は、ｎ型のＭＯＳＦＥＴである。一方のトランジスタＭ２１では、ゲート電極が他方のトランジスタＭ２２のゲート電極に接続されており、ソース電極が負電源端子（ＶＣＣ−）に接続されており、ドレイン電極が第６抵抗素子Ｒ６を介して出力端子ＯＵＴに接続されている。他方のＭＯＳＦＥＴＭ２２では、ゲート電極とドレイン電極が短絡しており、ソース電極が負電源端子（ＶＣＣ−）に接続されている。 The current mirror circuit 15 is used as a current source and corresponds to the fourth current source recited in the claims. The current mirror circuit 15 has a pair of transistors M21 and M22. Each of the pair of transistors M21 and M22 is an n-type MOSFET. In one transistor M21, the gate electrode is connected to the gate electrode of the other transistor M22, the source electrode is connected to the negative power supply terminal (VCC-), and the drain electrode is output via the sixth resistance element R6. It is connected to the terminal OUT. In the other MOSFET M22, the gate electrode and the drain electrode are short-circuited, and the source electrode is connected to the negative power supply terminal (VCC-).

第４トランジスタＭ４は、ｐ型のＭＯＳＦＥＴであり、カレントミラー回路１５の電流の生成のオンとオフを制御している。第４トランジスタＭ４では、ゲート電極が中間ノードＮ２に接続されており、ドレイン電極がカレントミラー回路１５の他方のトランジスタＭ２２のドレイン電極に接続されており、ソース電極が第８抵抗素子Ｒ８を介して正電源端子（ＶＣＣ＋）に接続されている。 The fourth transistor M4 is a p-type MOSFET, and controls on / off of current generation of the current mirror circuit 15. In the fourth transistor M4, the gate electrode is connected to the intermediate node N2, the drain electrode is connected to the drain electrode of the other transistor M22 of the current mirror circuit 15, and the source electrode is connected via the eighth resistance element R8. It is connected to the positive power supply terminal (VCC +).

第２キャパシタＣ２は、一端が第７抵抗素子Ｒ７を介して第４トランジスタＭ４のゲート電極に接続されており、他端が第４トランジスタＭ４のソース電極に接続されている。 The second capacitor C2 has one end connected to the gate electrode of the fourth transistor M4 via the seventh resistor element R7, and the other end connected to the source electrode of the fourth transistor M4.

第２実施例のオペアンプＯＰ１Ｃでは、ノイズの影響により出力端子ＯＵＴの電圧が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第３ランジスタＭ３のゲート電圧が降下し、第３トランジスタＭ３がオンする。第３トランジスタＭ３のゲート電圧が十分に小さいので、第３トランジスタＭ３の抵抗は小さい。このため、第３トランジスタＭ３を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、中間ノードＮ２の電圧及び第３トランジスタＭ３のドレイン電極の電圧も降下する。また、第２キャパシタＣ２の容量カップリングによって、第４トランジスタＭ４のソース電極の電圧も追随して降下している。このため、第４トランジスタＭ４では、基板バイアス効果によって閾値電圧が降下しているので、第４トランジスタＭ４はオフである。したがって、カレントミラー回路１５は動作しない。 In the operational amplifier OP1C of the second embodiment, when the voltage at the output terminal OUT drops due to the influence of noise, the noise component circulates to the input side of the output amplifier 13 via a negative feedback loop or the like, and the input voltage of the output amplifier 13 Descent. As a result, the gate voltage of the third transistor M3 drops, and the third transistor M3 is turned on. Since the gate voltage of the third transistor M3 is sufficiently small, the resistance of the third transistor M3 is small. For this reason, a supply current flows toward the output terminal OUT via the third transistor M3. At this time, the voltage at the intermediate node N2 and the voltage at the drain electrode of the third transistor M3 also drop. Further, the voltage of the source electrode of the fourth transistor M4 also drops following the capacitive coupling of the second capacitor C2. For this reason, in the fourth transistor M4, the threshold voltage drops due to the substrate bias effect, so the fourth transistor M4 is off. Therefore, the current mirror circuit 15 does not operate.

次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第３トランジスタＭ３のゲート電圧が上昇し、第３トランジスタＭ３がオフする。このため、出力端子ＯＵＴから第５抵抗素子Ｒ５を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、出力増幅部１３の各電圧も追随して上昇する。しかしながら、中間ノードＮ２の電圧は、第５抵抗素子Ｒ５と第６抵抗素子Ｒ６による抵抗分圧に依存するので、ある程度の低い電圧値が維持される。このため、第４トランジスタＭ４はオンする。したがって、カレントミラー回路１５が動作し、電流が生成される。 Next, when the output voltage V3 of the output terminal OUT rises due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and raises the input voltage of the output amplification unit 13. As a result, the gate voltage of the third transistor M3 increases, and the third transistor M3 is turned off. For this reason, a lead-in current flows from the output terminal OUT to the negative power supply terminal (VCC−) through the fifth resistance element R5. At this time, each voltage of the output amplifying unit 13 also rises following it. However, since the voltage of the intermediate node N2 depends on the resistance voltage division by the fifth resistor element R5 and the sixth resistor element R6, a certain low voltage value is maintained. For this reason, the fourth transistor M4 is turned on. Therefore, the current mirror circuit 15 operates and a current is generated.

第２実施例のオペアンプＯＰ１Ｃでは、引込期間において、カレントミラー回路１５が補償電流を生成する。この補償電流は、出力端子ＯＵＴからカレントミラー回路１５の一方のトランジスタＭ２１を介して負電源端子（ＶＣＣ−）に向けて流れており、引込電流と同一の向きである。このように、補償電流は、供給電流が引込電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、第２実施例のオペアンプＯＰ１Ｃでは、出力電圧の平均電圧が初期電圧に維持されており、出力電圧の平均電圧がドリフトする現象が抑制される。 In the operational amplifier OP1C of the second embodiment, the current mirror circuit 15 generates a compensation current during the pull-in period. This compensation current flows from the output terminal OUT to the negative power supply terminal (VCC−) through one transistor M21 of the current mirror circuit 15, and has the same direction as the drawing current. Thus, the compensation current flows in a direction that reduces the difference between the draw current and the supply current so as to compensate for the imbalance that the supply current is greater than the draw current. As a result, in the operational amplifier OP1C of the second embodiment, the average voltage of the output voltage is maintained at the initial voltage, and the phenomenon that the average voltage of the output voltage drifts is suppressed.

（変形例）
図９に、変形例のオペアンプＯＰ１Ｄの出力増幅部１３の具体的な内部回路を示す。このオペアンプＯＰ１Ｄでは、出力増幅回路１３ｄの第３トランジスタＭ３のゲート電極及び電流補償回路１３ｆの第４トランジスタＭ４のゲート電極の双方が、差動入力部１２の出力に接続されていることを特徴としている。なお、第２実施例のオペアンプＯＰ１Ｃの構成要素と共通のものには共通の符号を付し、その説明を省略する。 (Modification)
FIG. 9 shows a specific internal circuit of the output amplifying unit 13 of the operational amplifier OP1D according to the modification. The operational amplifier OP1D is characterized in that both the gate electrode of the third transistor M3 of the output amplifier circuit 13d and the gate electrode of the fourth transistor M4 of the current compensation circuit 13f are connected to the output of the differential input unit 12. Yes. In addition, the same code | symbol is attached | subjected to the same thing as the component of operational amplifier OP1C of 2nd Example, The description is abbreviate | omitted.

変形例のオペアンプＯＰ１Ｄでは、ノイズの影響により出力端子ＯＵＴの電圧が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第３トランジスタＭ３のゲート電圧が降下し、第３トランジスタＭ３がオンする。第３トランジスタＭ３のゲート電圧が十分に小さいので、第３トランジスタＭ３の抵抗は小さい。このため、第３トランジスタＭ３を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、第４トランジスタＭ４のゲート電圧も降下しているので、第４トランジスタＭ４もオンする。したがって、カレントミラー回路１５が動作し、電流を生成する。 In the operational amplifier OP1D of the modified example, when the voltage at the output terminal OUT drops due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and the input voltage of the output amplification unit 13 drops. Let As a result, the gate voltage of the third transistor M3 drops and the third transistor M3 is turned on. Since the gate voltage of the third transistor M3 is sufficiently small, the resistance of the third transistor M3 is small. For this reason, a supply current flows toward the output terminal OUT via the third transistor M3. At this time, since the gate voltage of the fourth transistor M4 also drops, the fourth transistor M4 is also turned on. Therefore, the current mirror circuit 15 operates and generates a current.

次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第３トランジスタＭ３のゲート電圧が上昇し、第３トランジスタＭ３がオフする。このため、出力端子ＯＵＴから第５抵抗素子Ｒ５を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、第４トランジスタＭ４のゲート電圧も上昇しているので、第４トランジスタＭ４もオフする。したがって、カレントミラー回路１５は動作しない。 Next, when the output voltage V3 of the output terminal OUT rises due to the influence of noise, the noise component circulates to the input side of the output amplification unit 13 through a negative feedback loop or the like, and raises the input voltage of the output amplification unit 13. As a result, the gate voltage of the third transistor M3 increases, and the third transistor M3 is turned off. For this reason, a lead-in current flows from the output terminal OUT to the negative power supply terminal (VCC−) through the fifth resistance element R5. At this time, since the gate voltage of the fourth transistor M4 is also increased, the fourth transistor M4 is also turned off. Therefore, the current mirror circuit 15 does not operate.

変形例のオペアンプＯＰ１Ｄでは、供給期間において、カレントミラー回路１５が補償電流を生成する。この補償電流の多くは第３トランジスタＭ３からの電流を流し、一部は出力端子ＯＵＴからカレントミラー回路１５の一方のトランジスタＭ２１を介して負電源端子（ＶＣＣ−）に向けて流れており、引込電流と同一の向きである。このように、補償電流は、供給電流が引込電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、変形例のオペアンプＯＰ１Ｄでは、出力電圧の平均電圧が初期電圧に維持されており、出力電圧の平均電圧がドリフトする現象が抑制される。 In the operational amplifier OP1D of the modification, the current mirror circuit 15 generates a compensation current during the supply period. Most of the compensation current flows from the third transistor M3, and part of the compensation current flows from the output terminal OUT to the negative power supply terminal (VCC−) via one transistor M21 of the current mirror circuit 15. The direction is the same as the current. Thus, the compensation current flows in a direction that reduces the difference between the draw current and the supply current so as to compensate for the imbalance that the supply current is greater than the draw current. As a result, in the operational amplifier OP1D of the modification, the average voltage of the output voltage is maintained at the initial voltage, and the phenomenon that the average voltage of the output voltage drifts is suppressed.

図１０に、第３実施例のオペアンプＯＰ１Ｅの出力増幅部１３の具体的な内部回路を示す。オペアンプＯＰ１Ｅの出力増幅部１３は、図４の出力増幅部１３に対応する回路（即ち、出力増幅回路１３ａ及び電流補償回路１３ｂ）と図８の出力増幅部１３に対応する回路（即ち、出力増幅回路１３ｄ及び電流補償回路１３ｅ）を組合せた構成であることを特徴としている。なお、図４の出力増幅部１３及び図８の出力増幅部１３の構成要素と共通のものには共通の符号を付し、その説明を省略する。 FIG. 10 shows a specific internal circuit of the output amplifier 13 of the operational amplifier OP1E of the third embodiment. The output amplifying unit 13 of the operational amplifier OP1E is a circuit corresponding to the output amplifying unit 13 in FIG. 4 (that is, the output amplifying circuit 13a and the current compensation circuit 13b) and a circuit corresponding to the output amplifying unit 13 in FIG. The circuit 13d and the current compensation circuit 13e) are combined. In addition, the same code | symbol is attached | subjected to the same component as the output amplification part 13 of FIG. 4, and the output amplification part 13 of FIG. 8, and the description is abbreviate | omitted.

図１０に示されるように、オペアンプＯＰ１Ｅの出力増幅部１３は、切換え部１６を備えていることを特徴としている。切換え部１６は、２つの切換え用トランジスタＭ３１，Ｍ３２のオンとオフを制御可能に構成されている。第１の切換え用トランジスタＭ３１は、カレントミラー回路１４を構成する一対のトランジスタＭ１１，Ｍ１２のゲート電極と正電源端子（ＶＣＣ＋）の間に接続されている。第１の切換え用トランジスタＭ３１がオンすると、一対のトランジスタＭ１１，Ｍ１２のゲート電極とソース電極が短絡するので、一対のトランジスタＭ１１，Ｍ１２に電流が流れなくなり、カレントミラー回路１４の動作が停止される。第２の切換え用トランジスタＭ３２は、カレントミラー回路１５を構成する一対のトランジスタＭ２１，Ｍ２２のゲート電極と負電源端子（ＶＣＣ−）の間に接続されている。第２の切換え用トランジスタＭ３２がオンすると、一対のトランジスタＭ２１，Ｍ２２のゲート電極とソース電極が短絡するので、一対のトランジスタＭ２１，Ｍ２２に電流が流れなくなり、カレントミラー回路１５の動作が停止される。 As shown in FIG. 10, the output amplifying unit 13 of the operational amplifier OP <b> 1 </ b> E includes a switching unit 16. The switching unit 16 is configured to be able to control on and off of the two switching transistors M31 and M32. The first switching transistor M31 is connected between the gate electrodes of the pair of transistors M11 and M12 constituting the current mirror circuit 14 and the positive power supply terminal (VCC +). When the first switching transistor M31 is turned on, the gate electrode and the source electrode of the pair of transistors M11 and M12 are short-circuited, so that no current flows through the pair of transistors M11 and M12, and the operation of the current mirror circuit 14 is stopped. . The second switching transistor M32 is connected between the gate electrodes of the pair of transistors M21 and M22 constituting the current mirror circuit 15 and the negative power supply terminal (VCC-). When the second switching transistor M32 is turned on, the gate electrode and the source electrode of the pair of transistors M21 and M22 are short-circuited, so that no current flows through the pair of transistors M21 and M22, and the operation of the current mirror circuit 15 is stopped. .

第３実施例のオペアンプＯＰ１Ｅでは、図４の出力増幅部１３に対応する回路を動作させる場合、切換え部１６が、第１の切換え用トランジスタＭ３１をオフにし、第２の切換え用トランジスタＭ３２をオンにする。これにより、図４の出力増幅部１３に対応する回路が動作する。第３実施例のオペアンプＯＰ１Ｅでは、図８の出力増幅部１３に対応する回路を動作させる場合、切換え部１６が、第１の切換え用トランジスタＭ３１をオンにし、第２の切換え用トランジスタＭ３２をオフにする。これにより、図８の出力増幅部１３に対応する回路が動作する。このように、第３実施例のオペアンプＯＰ１Ｅは、図４の出力増幅部１３に対応する回路と図８の出力増幅部１３に対応する回路のいずれか一方を選択的に動作させることができる。 In the operational amplifier OP1E of the third embodiment, when the circuit corresponding to the output amplifier 13 in FIG. 4 is operated, the switching unit 16 turns off the first switching transistor M31 and turns on the second switching transistor M32. To. As a result, the circuit corresponding to the output amplifier 13 in FIG. 4 operates. In the operational amplifier OP1E of the third embodiment, when the circuit corresponding to the output amplifier 13 in FIG. 8 is operated, the switching unit 16 turns on the first switching transistor M31 and turns off the second switching transistor M32. To. As a result, the circuit corresponding to the output amplifier 13 in FIG. 8 operates. As described above, the operational amplifier OP1E according to the third embodiment can selectively operate one of the circuit corresponding to the output amplifier 13 in FIG. 4 and the circuit corresponding to the output amplifier 13 in FIG.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１：センサ素子
２：センサＩＣ
３：ＥＣＵ
４：バッファ回路
５：増幅回路
１３：出力増幅部
１３ａ，１３ｄ：出力増幅回路
１３ｂ，１３ｃ，１３ｅ，１３ｆ：電流補償回路
１３ｄ出力増幅回路
１３ｅ電流補償回路
１４，１５：カレントミラー回路
Ｃ１，Ｃ２：キャパシタ 1: Sensor element 2: Sensor IC
3: ECU
4: Buffer circuit 5: Amplifier circuit 13: Output amplifiers 13a, 13d: Output amplifier circuits 13b, 13c, 13e, 13f: Current compensation circuit 13d Output amplifier circuit 13e Current compensation circuits 14, 15: Current mirror circuits C1, C2: Capacitors

Claims

An amplifier circuit used by connecting the output terminal and the input terminal in feedback,
An output amplifier circuit at the final stage connected to the output terminal;
A compensation current connected to the output terminal and configured to reduce a difference between a supply current supplied from the output amplifier circuit to the output terminal and a drawn current drawn from the output terminal to the output amplifier circuit. a current compensation circuit which is provided with a,
The output amplifier circuit includes a first current source and a first transistor connected in series between a positive power supply terminal and a negative power supply terminal, and the first current source is connected to the positive power supply terminal side. The first transistor is connected to the negative power supply terminal side, and a first node between the first current source and the first transistor is connected to the output terminal,
The current compensation circuit adjusts the compensation current based on a current value flowing through the first transistor,
The current compensation circuit includes a second current source connected to the output terminal, and a second transistor that controls on and off of current generation of the second current source,
The second transistor is turned off in a mode in which the first transistor is turned on to turn off current generation of the second current source, and is turned on in a mode in which the first transistor is turned off. Configured to turn on current generation,
The current compensation circuit further includes a first capacitor,
The second transistor has a control electrode connected to the first node, a drain electrode connected to the second current source, and a source electrode connected to the negative power supply terminal.
The first capacitor is an amplifier circuit connected between the control electrode and the source electrode of the second transistor .

An amplifier circuit used by connecting the output terminal and the input terminal in feedback,
An output amplifier circuit at the final stage connected to the output terminal;
A compensation current connected to the output terminal and configured to reduce a difference between a supply current supplied from the output amplifier circuit to the output terminal and a drawn current drawn from the output terminal to the output amplifier circuit. a current compensation circuit which is provided with a,
The output amplifier circuit includes a third current source and a third transistor connected in series between a positive power supply terminal and a negative power supply terminal, and the third transistor is connected to the positive power supply terminal side. The third current source is connected to the negative power supply terminal side, and a second node between the third transistor and the third current source is connected to the output terminal,
The current compensation circuit adjusts the compensation current based on a current value flowing through the third transistor,
The current compensation circuit includes a fourth current source connected to the output terminal, and a fourth transistor for controlling on / off of current generation of the fourth current source,
The fourth transistor is turned off in a mode in which the third transistor is turned on to turn off current generation of the fourth current source, and is turned on in a mode in which the third transistor is turned off. Configured to turn on current generation,
The current compensation circuit further includes a second capacitor,
The fourth transistor has a control electrode connected to the second node, a drain electrode connected to the fourth current source, and a source electrode connected to the positive power supply terminal.
The second capacitor is an amplifier circuit connected between the control electrode and the source electrode of the fourth transistor .

An amplifier circuit used by connecting the output terminal and the input terminal in feedback,
An output amplifier circuit at the final stage connected to the output terminal;
A current compensation circuit, and
The output amplifier circuit includes a first current source and a first transistor connected in series between a positive power supply terminal and a negative power supply terminal, and the first current source is connected to the positive power supply terminal side. The first transistor is connected to the negative power supply terminal side, and a first node between the first current source and the first transistor is connected to the output terminal,
The current compensation circuit includes a second current source connected to the output terminal, a second transistor for controlling on / off of current generation of the second current source, and a first capacitor. ,
The second transistor has a control electrode connected to the first node, a drain electrode connected to the second current source, and a source electrode connected to the negative power supply terminal.
The first capacitor is an amplifier circuit connected between the control electrode and the source electrode of the second transistor.

An amplifier circuit used by connecting the output terminal and the input terminal in feedback,
An output amplifier circuit at the final stage connected to the output terminal;
A current compensation circuit, and
The output amplifier circuit includes a third current source and a third transistor connected in series between a positive power supply terminal and a negative power supply terminal, and the third transistor is connected to the positive power supply terminal side. The third current source is connected to the negative power supply terminal side, and a second node between the third transistor and the third current source is connected to the output terminal,
The current compensation circuit includes a fourth current source connected to the output terminal, a fourth transistor for controlling on / off of current generation of the fourth current source, and a second capacitor. ,
The fourth transistor has a control electrode connected to the second node, a drain electrode connected to the fourth current source, and a source electrode connected to the positive power supply terminal.
The second capacitor is an amplifier circuit connected between the control electrode and the source electrode of the fourth transistor.