JP6094582B2 - Semiconductor device and programming method - Google Patents

Semiconductor device and programming method Download PDF

Info

Publication number
JP6094582B2
JP6094582B2 JP2014521209A JP2014521209A JP6094582B2 JP 6094582 B2 JP6094582 B2 JP 6094582B2 JP 2014521209 A JP2014521209 A JP 2014521209A JP 2014521209 A JP2014521209 A JP 2014521209A JP 6094582 B2 JP6094582 B2 JP 6094582B2
Authority
JP
Japan
Prior art keywords
resistance change
change switch
terminal
wiring
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014521209A
Other languages
Japanese (ja)
Other versions
JPWO2013190742A1 (en
Inventor
阪本 利司
利司 阪本
宗弘 多田
宗弘 多田
信 宮村
信 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014521209A priority Critical patent/JP6094582B2/en
Publication of JPWO2013190742A1 publication Critical patent/JPWO2013190742A1/en
Application granted granted Critical
Publication of JP6094582B2 publication Critical patent/JP6094582B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/75Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Description

本発明は、半導体装置およびそのプログラミング方法に関し、特に、抵抗変化型不揮発性素子(以下では、「抵抗変化スイッチ」と称する)を有する半導体装置およびそのプログラミング方法に関する。   The present invention relates to a semiconductor device and a programming method thereof, and more particularly to a semiconductor device having a variable resistance nonvolatile element (hereinafter referred to as a “resistance change switch”) and a programming method thereof.

シリコン集積回路(LSI:Large Scale Integration)はスケーリング則に沿って微細化・集積化が行われ、半導体素子の高密度化・高性能化が実現されてきた。反面、微細化に伴って開発費が高騰し、初期投資が高額になっている。開発費には、LSIを製造するための原版(レチクル)費用、設計費用、製造費用、バグがあった場合のリスピン費用などが含まれる。プロセッサーやメモリなどの汎用品であれば、大量に生産されるため、初期費用を回収することは容易である。しかしながら、顧客の仕様に応じて設計され、出荷数が多くないカスタムLSIにおいては、初期費用の回収は容易ではない。   Silicon integrated circuits (LSIs: Large Scale Integration) have been miniaturized and integrated according to scaling rules, and high density and high performance of semiconductor elements have been realized. On the other hand, development costs have soared with miniaturization and initial investment has become high. The development cost includes an original plate (reticle) cost for manufacturing an LSI, a design cost, a manufacturing cost, a re-spin cost when there is a bug, and the like. Since general-purpose products such as processors and memories are produced in large quantities, it is easy to recover initial costs. However, it is not easy to recover the initial cost in a custom LSI that is designed according to customer specifications and does not have many shipments.

少量多品種のカスタムLSIの初期投資費用を削減する1つの方法として、FPGA(Field-Programmable Gate Array)が用いられることがある。FPGAは製造後に書き換えが可能な論理回路を搭載しており、プログラミングすることで顧客の要求を満たす機能が実現可能なLSIとなる。回路の切り替えにはSRAM(Static Random Access Memory)とトランジスタの組み合わせが用いられており、特殊な製造プロセスを用いることなく高集積・高信頼なスイッチが実現されている。一方で、情報の保持する際に微小な電流が流れること、揮発性であること、スイッチの占有面積が大きいことなどの課題がある。このことから、チップの面積がカスタムLSIより大きくなり、初期投資費用が小さい代償としてチップ単価が高い。また、動作速度の低下や消費電力が大きくなってしまう。   As one method for reducing the initial investment cost of a small quantity, high variety of custom LSI, an FPGA (Field-Programmable Gate Array) may be used. The FPGA is equipped with a logic circuit that can be rewritten after manufacture, and becomes an LSI capable of realizing a function that satisfies customer requirements by programming. A combination of SRAM (Static Random Access Memory) and a transistor is used for switching the circuit, and a highly integrated and highly reliable switch is realized without using a special manufacturing process. On the other hand, there are problems such as a minute current flowing when information is held, volatility, and a large switch area. For this reason, the chip area is larger than that of the custom LSI, and the cost of the chip is high as a price for reducing the initial investment cost. In addition, the operating speed decreases and the power consumption increases.

これらの課題を解決する方法としては、発明者らによって提案されているように、不揮発で、サイズが小さい抵抗変化スイッチを用いればよい。非特許文献1によれば、抵抗変化スイッチを用いることで、FPGAの面積および消費電力を3分の1となることが実証されている。   As a method for solving these problems, a nonvolatile variable resistance change switch may be used as proposed by the inventors. According to Non-Patent Document 1, it has been demonstrated that the area and power consumption of an FPGA can be reduced to one third by using a resistance change switch.

図1Aに抵抗変化スイッチの電流特性を示す。抵抗変化スイッチ10は、第1電極101、抵抗変化層103(絶縁体)、及び第2電極102を含む構造を基本とする(図1B)。抵抗変化スイッチ10は、電圧の印加により、低抵抗な状態(ON状態)と高抵抗な状態(OFF状態)の間を遷移させることができる。図1Aでは、第1電極101に正電圧を印加すると、所望のセット電圧を閾値電圧として、抵抗変化スイッチ10はOFF状態からON状態へセットする。ここで、ON状態へセットする方向に電圧を印加することを、順方向に電圧を印加すると呼ぶ。続いて、ON状態の抵抗変化スイッチ10において、再び第1電極101に正電圧を印加した場合には、第1電極101の電気伝導特性で見られるような線形な電流・電圧特性が得られる。一方、第1電極101に負電圧を印加すると、ある電圧を閾電圧として、ON状態からOFF状態へリセットする。ここで、OFF状態へリセットする方向に電圧を印加することを、逆方向に電圧を印加すると呼ぶ。   FIG. 1A shows current characteristics of the resistance change switch. The resistance change switch 10 basically has a structure including the first electrode 101, the resistance change layer 103 (insulator), and the second electrode 102 (FIG. 1B). The resistance change switch 10 can transition between a low resistance state (ON state) and a high resistance state (OFF state) by applying a voltage. In FIG. 1A, when a positive voltage is applied to the first electrode 101, the resistance change switch 10 is set from the OFF state to the ON state using a desired set voltage as a threshold voltage. Here, applying a voltage in the direction of setting to the ON state is referred to as applying a voltage in the forward direction. Subsequently, in the resistance change switch 10 in the ON state, when a positive voltage is applied to the first electrode 101 again, a linear current / voltage characteristic as seen in the electric conduction characteristic of the first electrode 101 is obtained. On the other hand, when a negative voltage is applied to the first electrode 101, the voltage is reset from the ON state to the OFF state using a certain voltage as a threshold voltage. Here, applying a voltage in the direction of resetting to the OFF state is referred to as applying a voltage in the reverse direction.

OFF状態からON状態へセットさせる動作をセット動作、ON状態からOFF状態へリセットさせる動作をリセット動作と呼び、各遷移が起こる電圧を、セット電圧およびリセット電圧と呼ぶ。抵抗変化スイッチ10は、第1電極101に正電圧を印加した場合にのみ、OFF状態からON状態へセットし、第1電極101に負電圧を印加した場合にのみ、ON状態からOFF状態へのリセット動作が生じる。このように、印加する電圧の極性によってONおよびOFF状態を遷移する抵抗変化スイッチはバイポーラ型抵抗変化スイッチと呼ばれる。上記、第1電極101は、正または負の電圧を印加することで、ONまたはOFF状態にリセットするようになる電極であり、第2電極102は、第1電極101と対向する電極である。   The operation for setting from the OFF state to the ON state is called a set operation, the operation for resetting from the ON state to the OFF state is called a reset operation, and voltages at which each transition occurs are called a set voltage and a reset voltage. The resistance change switch 10 is set from the OFF state to the ON state only when a positive voltage is applied to the first electrode 101, and from the ON state to the OFF state only when a negative voltage is applied to the first electrode 101. A reset operation occurs. Thus, the resistance change switch that transitions between the ON and OFF states depending on the polarity of the applied voltage is called a bipolar resistance change switch. The first electrode 101 is an electrode that is reset to an ON or OFF state by applying a positive or negative voltage, and the second electrode 102 is an electrode facing the first electrode 101.

上記バイポーラ型抵抗変化スイッチの一例が、非特許文献1に開示されている。非特許文献1には、イオン伝導体(イオンが電界などの印加によって自由に動くことのできる固体)中における金属イオン移動と電気化学反応とを利用した抵抗変化スイッチが開示されている。非特許文献1に開示されたスイッチは、イオン伝導層と、イオン伝導層を挟んで対向して設けられた2つの電極を有する構成である。このうち、1つの電極はイオン伝導層に金属イオンを供給するための役割を果たしていて、「活性電極」と呼ばれる。一方の電極からはイオン伝導層に金属イオンは供給されず、「不活性電極」と呼ばれる。スイッチの電流電圧特性の等価性から、活性電極は上記の第1電極101、不活性電極は第2電極102に相当する。   An example of the bipolar resistance change switch is disclosed in Non-Patent Document 1. Non-Patent Document 1 discloses a resistance change switch using metal ion movement and an electrochemical reaction in an ionic conductor (a solid in which ions can move freely by application of an electric field or the like). The switch disclosed in Non-Patent Document 1 is configured to include an ion conductive layer and two electrodes provided to face each other with the ion conductive layer interposed therebetween. Among these, one electrode plays a role for supplying metal ions to the ion conductive layer, and is called an “active electrode”. Metal ions are not supplied from one electrode to the ion conductive layer, and are called “inert electrodes”. The active electrode corresponds to the first electrode 101 and the inactive electrode corresponds to the second electrode 102 from the equivalence of the current-voltage characteristics of the switch.

この電気化学反応を利用したスイッチの動作を簡単に説明する。不活性電極(第2電極102に相当)を接地して活性電極(第1電極101に相当)に正電圧を印加すると、活性電極の金属が金属イオンになってイオン伝導層(抵抗変化層103に相当)に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により不活性電極と活性電極を接続する金属架橋が形成される。金属架橋で両電極が電気的に接続することで、スイッチがON状態になる。一方、上記ON状態で不活性電極を接地して活性電極に負電圧を印加すると、金属架橋の一部が切れる。これにより、両電極間の電気的接続が切れ、スイッチがOFF状態になる。なお、電気的接続が完全に切れる前の段階から両電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記OFF状態からON状態にするには、再び不活性電極を接地して活性電極に正電圧を印加すればよい。   The operation of the switch using this electrochemical reaction will be briefly described. When the inactive electrode (corresponding to the second electrode 102) is grounded and a positive voltage is applied to the active electrode (corresponding to the first electrode 101), the metal of the active electrode becomes a metal ion and the ion conductive layer (resistance change layer 103). Equivalent). And the metal ion in an ion conductive layer turns into a metal in an ion conductive layer, precipitates, and the metal bridge | crosslinking which connects an inactive electrode and an active electrode with the deposited metal is formed. When both electrodes are electrically connected by metal bridge, the switch is turned on. On the other hand, when the inactive electrode is grounded and a negative voltage is applied to the active electrode in the ON state, a part of the metal bridge is cut. Thereby, the electrical connection between both electrodes is cut off, and the switch is turned off. It should be noted that the electrical characteristics change from the stage before the electrical connection is completely broken, such as the resistance between the two electrodes increases or the capacitance between the electrodes changes, and the electrical connection is finally broken. In order to change from the OFF state to the ON state, the inactive electrode is grounded again and a positive voltage is applied to the active electrode.

非特許文献1によれば、抵抗変化型スイッチは、FPGAで用いられるスイッチであるSRAMとトランジスタの組み合わせた素子よりもサイズが小さく、さらにONとOFF状態を維持するのに電力が不要な不揮発性を有する。そのため、抵抗変化型スイッチはFPGAへの適用に有望であると考えられている。また、このスイッチの不揮発性を利用して、不揮発性のメモリ素子としての応用も考えられる。   According to Non-Patent Document 1, the resistance change type switch is non-volatile that is smaller in size than a combination of an SRAM and a transistor, which is a switch used in an FPGA, and does not require power to maintain the ON and OFF states. Have Therefore, the resistance change type switch is considered to be promising for application to FPGA. In addition, application as a non-volatile memory element is conceivable by utilizing the non-volatility of this switch.

FPGAにおいては、抵抗変化スイッチを要素とするクロスバ―スイッチが用いられる。クロスバ―スイッチは、N本の第1配線群とM本の第2配線群、1組の第1配線と第2配線の接続・非接続を切り替えるためにそれぞれの配線の交点に配置された最大N×M個のスイッチから構成される。   In the FPGA, a crossbar switch having a resistance change switch as an element is used. The crossbar switch is a maximum disposed at the intersection of each wiring to switch connection / disconnection of N first wiring groups and M second wiring groups, one set of first wiring and second wiring. It consists of N × M switches.

以下では、図2に示すように、簡単化のために3本の第1配線21A、21B、21Cと3本の第2配線群22A、22B、22C、3×3個の抵抗変化スイッチ20A〜20Iから構成されるクロスバースイッチを考える。ここで、抵抗変化スイッチ20Gを例にとると、第1電極と接続している第1ノード23は第1配線21Aに、第2電極と接続している第2ノード24は第2配線22Cに接続されている。3×3クロスバ―スイッチにおいては、第1配線群からの第2配線群へ信号を伝達させるためには、最大3個のスイッチがON状態にセットされる。1つの第1配線または第2配線に接続された3個のスイッチの内、2個以上のスイッチがセットされることはない。第1配線および第2配線に印加する電圧をVP、1/2VP、および0Vのいずれかとすることにより、1つのスイッチをセットまたはリセットすることができる。   In the following, as shown in FIG. 2, for simplification, three first wirings 21A, 21B, 21C and three second wiring groups 22A, 22B, 22C, 3 × 3 resistance change switches 20A˜ Consider a crossbar switch composed of 20I. Here, taking the resistance change switch 20G as an example, the first node 23 connected to the first electrode is connected to the first wiring 21A, and the second node 24 connected to the second electrode is connected to the second wiring 22C. It is connected. In the 3 × 3 crossbar switch, in order to transmit signals from the first wiring group to the second wiring group, a maximum of three switches are set to the ON state. Of the three switches connected to one first wiring or second wiring, two or more switches are not set. By setting the voltage applied to the first wiring and the second wiring to any one of VP, 1 / 2VP, and 0V, one switch can be set or reset.

図2において、3×3クロスバ―スイッチをプログラムする方法について説明する。3×3クロスバ―スイッチ内のスイッチがすべてOFF状態であったとする。セット動作を行うターゲットの抵抗変化スイッチ20Eに接続された第1配線21Bおよび第2配線22Bにそれぞれ0VおよびVPを印加する。他の第1配線21A、21Cおよび第2配線22A、22Cには、VPの半分の電圧を印加する。   In FIG. 2, a method for programming a 3 × 3 crossbar switch will be described. Assume that all the switches in the 3 × 3 crossbar switch are in the OFF state. 0V and VP are applied to the first wiring 21B and the second wiring 22B connected to the resistance change switch 20E of the target that performs the set operation, respectively. A voltage half the VP is applied to the other first wirings 21A and 21C and the second wirings 22A and 22C.

その結果、ターゲットとして選択された抵抗変化スイッチ20Eの第1ノード23にVP、第2ノード24に0Vが印加される。また、第1配線21Bに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ20B、20Hにおいては、第2電極に対する第1電極の電位は1/2VPの電圧が印加される。また、第2配線22Bに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ20D、20Fにおいては、第2電極に対する第1電極の電位は1/2VPの電圧が印加される。また、上記以外の非選択の抵抗変化スイッチ20A、20G、20C、20Iにおいては、第2電極と第1電極間の電圧は0Vである。抵抗変化スイッチがプログラムされる際の閾電圧がVPと1/2VPの間であれば、ターゲットとして選択された抵抗変化スイッチ20Eのみがセットされる。   As a result, VP is applied to the first node 23 and 0 V is applied to the second node 24 of the resistance change switch 20E selected as the target. Further, in the resistance change switches 20B and 20H that are connected to the first wiring 21B and are not selected, a voltage of 1/2 VP is applied to the potential of the first electrode with respect to the second electrode. In addition, in the resistance change switches 20D and 20F that are connected to the second wiring 22B and are not selected, a voltage of ½ VP is applied to the potential of the first electrode with respect to the second electrode. Further, in the non-selected resistance change switches 20A, 20G, 20C, and 20I other than the above, the voltage between the second electrode and the first electrode is 0V. If the threshold voltage when the resistance change switch is programmed is between VP and 1 / 2VP, only the resistance change switch 20E selected as the target is set.

抵抗変化スイッチ20EがON状態であったとして、抵抗変化スイッチ20Eを消去してOFF状態へリセットするには、リセット動作を行うターゲットの抵抗変化スイッチ20Eに接続された第1配線21Bおよび第2配線22BにそれぞれVEおよび0を印加する。他の第1配線21A、21Cおよび第2配線22A、22Cには、VEの半分の電圧を印加する。その結果、ターゲットとして選択された抵抗変化スイッチ20Eの第1電極に0、第2電極にVEが印加される。また、第1配線21Bに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ20B、20Hにおいては、第2電極に対する第1電極の電位は−1/2VEの電圧が印加される。また、第2配線22Bに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ20C、20Iにおいては、第2電極に対する第1電極の電位は−1/2VEの電圧が印加される。また、上記以外の非選択の抵抗変化スイッチ20A、20G、20C、20Iにおいては、第2電極と第1電極間の電圧は0Vである。抵抗変化スイッチがプログラムされるセット電圧がVEと1/2VEの間であれば、ターゲットの選択された抵抗変化スイッチEのみがリセットされる。   In order to erase the resistance change switch 20E and reset it to the OFF state on the assumption that the resistance change switch 20E is in the ON state, the first wiring 21B and the second wiring connected to the resistance change switch 20E of the target that performs the reset operation VE and 0 are applied to 22B, respectively. A voltage half the VE is applied to the other first wirings 21A and 21C and the second wirings 22A and 22C. As a result, 0 is applied to the first electrode of the resistance change switch 20E selected as the target, and VE is applied to the second electrode. Further, in the resistance change switches 20B and 20H connected to the first wiring 21B and not selected, a voltage of −1 / 2VE is applied to the potential of the first electrode with respect to the second electrode. . In addition, in the resistance change switches 20C and 20I connected to the second wiring 22B and the non-selected resistance change switches 20C and 20I, a voltage of −1 / 2VE is applied to the potential of the first electrode with respect to the second electrode. . Further, in the non-selected resistance change switches 20A, 20G, 20C, and 20I other than the above, the voltage between the second electrode and the first electrode is 0V. If the set voltage to which the resistance change switch is programmed is between VE and 1 / 2VE, only the selected resistance change switch E of the target is reset.

本プログラム方法は、非選択の抵抗変化スイッチには、選択された抵抗変化スイッチに印加される電圧の半分または0Vが印加されることから、半選択法と呼ばれている。32×32クロスバースイッチにおいて、本方式によりプログラムできることが非特許文献1に示されている。   This programming method is called a half-selection method because a non-selected resistance change switch is applied with half of the voltage applied to the selected resistance change switch or 0V. Non-Patent Document 1 shows that a 32 × 32 crossbar switch can be programmed by this method.

上述した2端子型抵抗変化スイッチをFPGAに用いる場合、各ONおよびOFF状態に保持されている保障年数としては、フラッシュメモリなどの不揮発メモリと同じ10年以上が要求される。各状態へのディスターブとしては、ON状態においては信号線へ印加される電流に対して、OFF状態に対しては信号線に印加される電圧がスイッチに加わる。各ディスターブに対して状態が遷移する不具合はディスターブ不良と呼ばれている。   When the above-described two-terminal resistance change switch is used in an FPGA, the guaranteed years that are held in the ON and OFF states are required to be 10 years or more, which is the same as that of a nonvolatile memory such as a flash memory. As disturbance to each state, a voltage applied to the signal line is applied to the switch in the ON state, while a voltage applied to the signal line is applied to the switch in the OFF state. The problem that the state transitions for each disturb is called disturb failure.

OFF状態のディスターブ不良を回避する方法の一つとして、非特許文献2に開示されているように、直列に接続した2つのバイポーラ型の抵抗変化スイッチの1組を1つのスイッチとする方法がある(図3)。2つの抵抗変化スイッチ301A、302Aにおける第2電極321A、322A同士(図3A)、もしくは、第1電極同士311B、312B(図3B)を電気的に接続して共通ノード33A、もしくは33Bとして、3端子型のスイッチとする。以下では、本3端子型のスイッチを3端子抵抗変化スイッチと呼ぶ。図3にあるように、3端子抵抗変化スイッチは第1ノード31Aまたは31B、第2ノード32Aまたは32B、共通ノード33Aまたは33Bの3つの電極から構成される。共通ノードは各抵抗変化スイッチをセットまたはリセットを行うために用い、セット・リセット時以外はフローティングとする。3端子抵抗変化スイッチのONおよびOFF状態は、第1ノードと第2ノード間の抵抗状態により区別する。OFF状態は、2つの抵抗変化スイッチのいずれかがOFF状態、ON状態は2つの抵抗変化スイッチの両者がON状態である。   As one method of avoiding a disturb failure in the OFF state, as disclosed in Non-Patent Document 2, there is a method in which one set of two bipolar resistance change switches connected in series is used as one switch. (Figure 3). The second electrodes 321A and 322A (FIG. 3A) in the two resistance change switches 301A and 302A (FIG. 3A) or the first electrodes 311B and 312B (FIG. 3B) are electrically connected to form a common node 33A or 33B. A terminal-type switch. Hereinafter, this three-terminal type switch is referred to as a three-terminal resistance change switch. As shown in FIG. 3, the three-terminal resistance change switch includes three electrodes, that is, a first node 31A or 31B, a second node 32A or 32B, and a common node 33A or 33B. The common node is used for setting or resetting each resistance change switch, and is floating except during the set / reset. The ON and OFF states of the three-terminal resistance change switch are distinguished by the resistance state between the first node and the second node. In the OFF state, one of the two resistance change switches is in the OFF state, and in the ON state, both the two resistance change switches are in the ON state.

OFF時においては、第1ノードと第2ノード間に印加される電圧をVDとすると、直列に接続された2つの第1の抵抗変化スイッチおよび第2の抵抗変化スイッチに印加電圧が分配される。そのために、1つの抵抗変化スイッチと比較して、各抵抗変化スイッチに印加される電圧が小さくなる。さらに、第1の抵抗変化スイッチおよび第2の抵抗変化スイッチがバイポーラ型であるために、第1ノードと第2ノード間に印加される正または負の電圧に対して、いずれか1つの抵抗変化スイッチがリセットされる方向に電圧が印加されため、OFF状態が維持される。例えば、図3Aにおいて、第1の抵抗変化スイッチおよび第2の抵抗変化スイッチがOFF状態にあって、第1ノードに正電圧VD、第2ノードに0Vを印加する場合を考える。この場合、第2の抵抗変化スイッチにおいて、第1電極は第2電極に比べて電位が低くなり、図1Aによれば、OFF状態が保持される。   At the time of OFF, when the voltage applied between the first node and the second node is VD, the applied voltage is distributed to two first resistance change switches and second resistance change switches connected in series. . Therefore, the voltage applied to each resistance change switch is smaller than that of one resistance change switch. Furthermore, since the first resistance change switch and the second resistance change switch are bipolar type, any one resistance change with respect to a positive or negative voltage applied between the first node and the second node. Since the voltage is applied in the direction in which the switch is reset, the OFF state is maintained. For example, in FIG. 3A, consider a case where the first resistance change switch and the second resistance change switch are in the OFF state, and a positive voltage VD is applied to the first node and 0 V is applied to the second node. In this case, in the second resistance change switch, the potential of the first electrode is lower than that of the second electrode, and the OFF state is maintained according to FIG. 1A.

Makoto Miyamura, et al., "Programmable cell array using rewritable solid-electrolyte switch integrated in 90nmCMOS", Solid-State Circuits Conference Digest of Technical Papers(ISSCC), 2011 IEEE International, pp. 228--229, February2011. DOI:10.1109/ISSCC.2011.5746296.Makoto Miyamura, et al., "Programmable cell array using rewritable solid-electrolyte switch integrated in 90nmCMOS", Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2011 IEEE International, pp. 228--229, February2011. DOI: 10.1109 / ISSCC.2011.5746296. Munehiro Tada, et al., "Highly reliable, complementary atom switch (CAS) with low programming voltage embedded in Cu BEOL for Nonvolatile Programmable Logic", IEEE International Electron Devices Meeting 2011 IEDM Technical Digest, pp. 30.2.1--30.2.4, December2011. DOI:10.1109/IEDM.2011.6131642.Munehiro Tada, et al., "Highly reliable, complementary atom switch (CAS) with low programming voltage embedded in Cu BEOL for Nonvolatile Programmable Logic", IEEE International Electron Devices Meeting 2011 IEDM Technical Digest, pp. 30.2.1--30.2. DOI: 10.1109 / IEDM.2011.6131642.

抵抗変化スイッチは、異なる2つの配線間の間に配置され、低抵抗状態と高抵抗状態を変化することで、2つの配線を接続するか接続しないかを切り替える。多数の配線間の接続を効率よく変えるためには、クロスバースイッチが用いられる。しかしながら、2端子の抵抗変化スイッチで構成されるクロスバ―スイッチはOFF時のディスターブ耐性に課題があった。   The resistance change switch is arranged between two different wirings, and switches between connecting or not connecting the two wirings by changing the low resistance state and the high resistance state. In order to efficiently change the connection between a large number of wirings, a crossbar switch is used. However, the crossbar switch composed of a two-terminal resistance change switch has a problem in disturb resistance when it is OFF.

本発明の目的は、高信頼化が可能な半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device capable of high reliability.

本発明によれば、
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
前記第1端子に接続している第1配線と、
前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
一端が前記共通ノードに接続され、他端が前記第1端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第4端子との間には、前記第2抵抗変化スイッチ以外の素子は接続されていない半導体装置が提供される。
According to the present invention,
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal;
A second wiring connected to the fourth terminal and extending in a direction intersecting with the first wiring in a plan view;
A current control switch element having one end connected to the common node and the other end connected to the first terminal ;
I have a,
A semiconductor device is provided in which no element other than the second resistance change switch is connected between the common node and the fourth terminal .

本発明によれば、
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
前記第1端子に接続している第1配線と、
前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
一端が前記共通ノードに接続され、他端が前記第1端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第4端子との間には、前記第2抵抗変化スイッチ以外の素子は接続されていない半導体装置を用いたプログラミング方法であって、
前記第1配線または前記第2配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第1抵抗変化スイッチ前記第2抵抗変化スイッチとで構成される3端子型抵抗変化スイッチのプログラムを行うプログラミング方法が提供される。
According to the present invention,
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal;
A second wiring connected to the fourth terminal and extending in a direction intersecting with the first wiring in a plan view;
A current control switch element having one end connected to the common node and the other end connected to the first terminal;
Have
A programming method using a semiconductor device in which no element other than the second resistance change switch is connected between the common node and the fourth terminal,
A voltage exceeding the reference value is applied between one of the first wiring and the second wiring and a terminal not connected to the common node of the current control switch element; By making the current control switch element conductive, the resistance state of either one of the first resistance change switch or the second resistance change switch is changed first,
Thereafter, a voltage exceeding the reference value is applied between the other wiring and the terminal not connected to the common node of the current control switch element, and the current control switch element is made conductive. Thus, a programming method is provided in which the resistance state of the other resistance change switch is changed to program the three-terminal resistance change switch composed of the first resistance change switch and the second resistance change switch. .

本発明によれば、半導体装置の高信頼化を図ることができる。   According to the present invention, high reliability of a semiconductor device can be achieved.

上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。   The above-described object and other objects, features, and advantages will become more apparent from the preferred embodiments described below and the accompanying drawings.

抵抗変化スイッチの特性および構成を示す図である。It is a figure which shows the characteristic and structure of a resistance change switch. 3×3個の抵抗変化スイッチを有するクロスバースイッチの構成を示す図である。It is a figure which shows the structure of the crossbar switch which has 3x3 resistance change switches. 3端子抵抗変化スイッチの構成を示す図である。It is a figure which shows the structure of 3 terminal resistance change switch. 本発明の第1の実施形態に係る半導体装置の構成を示す図である。1 is a diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第2の実施形態に係る半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on the 3rd Embodiment of this invention. 3端子抵抗変化スイッチを用いた32×32クロスバースイッチの対角成分にある32個のスイッチをON状態に遷移させた場合の各スイッチの伝導度分布を示す図である。It is a figure which shows the conductivity distribution of each switch at the time of making 32 switches in the diagonal component of the 32 * 32 crossbar switch using a 3 terminal resistance change switch make an ON state transition.

以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

(第1の実施形態)
本発明の第1実施形態について、図4を用いて説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIG.

本実施形態における半導体装置は、図4Aに示すように、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402とで構成される3端子抵抗変化スイッチ400と、第1配線411と、第2配線421と、電流制御用スイッチ素子404と、を備える。第1抵抗変化スイッチ401は、印加電圧の極性に対応して抵抗状態が変化する抵抗変化層と、抵抗変化層に接しており、互いに電気的には接続されていない第1端子4011と第2端子4012を有する。第2抵抗変化スイッチ402は、印加電圧の極性に対応して抵抗状態が変化する抵抗変化層と、抵抗変化層に接しており、互いに電気的には接続されていない第3端子4021と第4端子4022を有する。第1抵抗変化スイッチ401の第2端子4012と、第2抵抗変化スイッチ402の第3端子4021とは、互いに接続して共通ノード403を形成する。共通ノード403には、電流制御用スイッチ素子404の一方の端子が接続されている。電流制御用スイッチ素子404は、ゲート端子に印加される電圧によって、第1端子4011と共通ノード403との間、及び、第4端子4022と共通ノード403との間に流れる電流を制御する。第1配線411は、第1端子4011に印加される電圧を制御する信号を伝達する。第2配線421は、第4端子4022に印加される電圧を制御する信号を伝達する。また、第2配線421は、第1配線411と平面視で交わる方向に延伸している。例えば、第2配線421は、第1配線411と平面視で直角に交わるように延伸し、3端子抵抗変化スイッチ400を介して第1配線411と接続される。   As illustrated in FIG. 4A, the semiconductor device according to the present embodiment includes a three-terminal resistance change switch 400 including a first resistance change switch 401 and a second resistance change switch 402, a first wiring 411, and a second wiring. 421 and a current control switch element 404. The first resistance change switch 401 is in contact with the resistance change layer whose resistance state changes according to the polarity of the applied voltage, and the first terminal 4011 and the second terminal that are in contact with the resistance change layer and are not electrically connected to each other. A terminal 4012 is provided. The second resistance change switch 402 is in contact with the resistance change layer whose resistance state changes according to the polarity of the applied voltage, and the third terminal 4021 and the fourth terminal that are in contact with the resistance change layer and are not electrically connected to each other. A terminal 4022 is included. The second terminal 4012 of the first resistance change switch 401 and the third terminal 4021 of the second resistance change switch 402 are connected to each other to form a common node 403. One terminal of the current control switch element 404 is connected to the common node 403. The current control switch element 404 controls the current flowing between the first terminal 4011 and the common node 403 and between the fourth terminal 4022 and the common node 403 by the voltage applied to the gate terminal. The first wiring 411 transmits a signal for controlling the voltage applied to the first terminal 4011. The second wiring 421 transmits a signal for controlling the voltage applied to the fourth terminal 4022. The second wiring 421 extends in a direction intersecting with the first wiring 411 in plan view. For example, the second wiring 421 extends so as to intersect with the first wiring 411 at a right angle in plan view, and is connected to the first wiring 411 via the three-terminal resistance change switch 400.

ここで、第1抵抗変化スイッチ401および第2抵抗変化スイッチ402は、本実施形態で示すように、バイポーラ型であることが好ましい。また、共通ノード403は、本実施形態で示すように、同一の極性を持つ端子同士を接続することが好ましい。   Here, the first resistance change switch 401 and the second resistance change switch 402 are preferably of a bipolar type as shown in the present embodiment. Further, as shown in this embodiment, the common node 403 preferably connects terminals having the same polarity.

また、本実施形態における半導体装置は、図4Bに示すような構成をとしてもよい。図4Bにしめす半導体装置では、第1抵抗変化スイッチ401は、第1電流制御用スイッチ素子405を介して第1配線411に接続している。第1電流制御用スイッチ素子405は、ゲート端子に印加される電圧によって、第1端子4011と共通ノード403との間に流れる電流を制御する。また、第2抵抗変化スイッチ402は、第2電流制御用スイッチ素子406を介して第2配線421に接続している。第2電流制御用スイッチ素子406は、ゲート端子に印加される電圧によって、第4端子4022と共通ノード403との間に流れる電流を制御する。また、共通ノード403には、第3配線431が接続されている。第3配線431は、共通ノード403に印加される電圧を制御する信号を伝達する。   Further, the semiconductor device according to the present embodiment may have a configuration as shown in FIG. 4B. In the semiconductor device shown in FIG. 4B, the first resistance change switch 401 is connected to the first wiring 411 via the first current control switch element 405. The first current control switch element 405 controls the current flowing between the first terminal 4011 and the common node 403 according to the voltage applied to the gate terminal. The second resistance change switch 402 is connected to the second wiring 421 via the second current control switch element 406. The second current control switch element 406 controls the current flowing between the fourth terminal 4022 and the common node 403 according to the voltage applied to the gate terminal. A third wiring 431 is connected to the common node 403. The third wiring 431 transmits a signal for controlling the voltage applied to the common node 403.

図4Aにおける3端子抵抗変化スイッチ400に関して、OFF状態からON状態に遷移させる方法について述べる。3端子抵抗変化スイッチがOFF状態にあるとは、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402の両者がOFF状態にあることを意味する。一方、3端子抵抗変化スイッチがON状態にあるとは、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402の両者がON状態にあることを意味する。   With respect to the three-terminal resistance change switch 400 in FIG. 4A, a method of transitioning from the OFF state to the ON state will be described. The three-terminal resistance change switch being in the OFF state means that both the first resistance change switch 401 and the second resistance change switch 402 are in the OFF state. On the other hand, that the three-terminal resistance change switch is in the ON state means that both the first resistance change switch 401 and the second resistance change switch 402 are in the ON state.

なお、本明細書においては、高電圧や低電圧の用語を用いるが、かかる用語は電圧値を特定するものではない。抵抗変化スイッチは、第1電極と第2電極との電圧差及び、各電極に印加されている電圧の極性により抵抗状態が変化するため、一方の電極に対して他方の電極の電圧値が高いか否かが要件となる。無論、電圧値がセット電圧やリセット電圧より大きいか否かにより抵抗状態が分かれるので、かかる電圧値を特定する必要がある場合には、「セット電圧より低い正極性の高電圧」等のように記載する。また、低電圧には、接地電位も含まれる。   In the present specification, terms of high voltage and low voltage are used, but these terms do not specify a voltage value. In the resistance change switch, the resistance state changes depending on the voltage difference between the first electrode and the second electrode and the polarity of the voltage applied to each electrode. Therefore, the voltage value of the other electrode is higher than one electrode. Whether or not is a requirement. Of course, since the resistance state depends on whether the voltage value is larger than the set voltage or reset voltage, if it is necessary to specify such a voltage value, such as "high positive voltage lower than the set voltage" Describe. The low voltage includes a ground potential.

図4Aでは、第1抵抗変化スイッチ401の第2端子421と、第2抵抗変化スイッチ402の第3端子4021が接続されて共通ノード403を形成している。さらに、共通ノード403には電流制御用スイッチ素子404が接続されている。電流制御用スイッチ素子404は、セット動作の際に、第1抵抗変化スイッチ401および第2抵抗変化スイッチ402に流れる電流を制限することで、各抵抗変化スイッチのON抵抗を制御するために用いる。ここで、セット動作後のON抵抗の逆数(すなわちON伝導度)と流れる電流との間に比例の関係があることが分かっている。   In FIG. 4A, the second terminal 421 of the first resistance change switch 401 and the third terminal 4021 of the second resistance change switch 402 are connected to form a common node 403. Further, a current control switch element 404 is connected to the common node 403. The current control switch element 404 is used to control the ON resistance of each resistance change switch by limiting the current flowing through the first resistance change switch 401 and the second resistance change switch 402 during the set operation. Here, it is known that there is a proportional relationship between the reciprocal of the ON resistance after the set operation (that is, the ON conductivity) and the flowing current.

まず、第2配線421に高電圧を印加する。また、電流制御用スイッチ素子404において、共通ノード403と接続していない方の端子に低電圧を印加する。さらに、電流制御用スイッチ素子404のゲート端子に電圧を印加して、電流制御用スイッチ素子404をON状態にする。ここで、第2配線421の共通ノード403に対する電位差がセット電圧よりも大きくなるように制御することで、第2抵抗変化スイッチ402はON状態へと遷移する。このときに、電流制御用スイッチ素子404のゲート電圧を調整することにより、セット動作時に第2抵抗変化スイッチ402に流れる電流を例えば1ミリA程度に制御する。その結果、第2抵抗変化スイッチ402のON抵抗は500オーム程度となる。   First, a high voltage is applied to the second wiring 421. In the current control switch element 404, a low voltage is applied to the terminal that is not connected to the common node 403. Further, a voltage is applied to the gate terminal of the current control switch element 404 to turn on the current control switch element 404. Here, by controlling the potential difference of the second wiring 421 with respect to the common node 403 to be larger than the set voltage, the second resistance change switch 402 transitions to the ON state. At this time, by adjusting the gate voltage of the current control switch element 404, the current flowing through the second resistance change switch 402 during the set operation is controlled to about 1 milliA, for example. As a result, the ON resistance of the second resistance change switch 402 is about 500 ohms.

次に、第1配線411に高電圧を印加する。また、電流制御用スイッチ素子404において、共通ノード403と接続していない方の端子に低電圧を印加する。さらに、電流制御用スイッチ素子404のゲート端子に電圧を印加して、電流制御用スイッチ素子404をON状態にする。ここで、第1配線411の共通ノード403に対する電位差がセット電圧よりも大きくなるように制御することで、第1抵抗変化スイッチ401はON状態へと遷移する。このときに、電流制御用スイッチ素子404のゲート電圧を調整することにより、セット動作時に第1抵抗変化スイッチ401に流れる電流を例えば500マイクロA程度に制御する。その結果、第1抵抗変化スイッチ401のON抵抗は1キロオーム程度となる。   Next, a high voltage is applied to the first wiring 411. In the current control switch element 404, a low voltage is applied to the terminal that is not connected to the common node 403. Further, a voltage is applied to the gate terminal of the current control switch element 404 to turn on the current control switch element 404. Here, by controlling the potential difference of the first wiring 411 with respect to the common node 403 to be larger than the set voltage, the first resistance change switch 401 transitions to the ON state. At this time, by adjusting the gate voltage of the current control switch element 404, the current flowing through the first resistance change switch 401 during the set operation is controlled to about 500 μA, for example. As a result, the ON resistance of the first resistance change switch 401 is about 1 kilohm.

第2抵抗変化スイッチ402をON状態に遷移させた後に、第1抵抗変化スイッチ401をON状態に遷移させた。ここで、第1抵抗変化スイッチ401をON状態に遷移させる際に、共通ノード403の電位が変化するために、ON状態にある第2抵抗変化スイッチ402にわずかな電流が流れるおそれがある。このわずかな電流のために、第2抵抗変化スイッチ402の抵抗状態がON状態からOFF状態へと変化することが考えられる。ここで、各抵抗変化スイッチの抵抗状態は、セット時又はリセット時の電流と同程度の電流が流れることで遷移するものとする。そのため、最初にON状態にセットさせる第2抵抗変化スイッチ402のON抵抗は、後でON状態にセットさせる第1抵抗変化スイッチ401よりも低くしておくことが好ましい。これにより、先にON状態に遷移させた第2抵抗変化スイッチ402に電流が流れても、第2抵抗変化スイッチ402の抵抗状態は遷移しない。   After the second resistance change switch 402 was changed to the ON state, the first resistance change switch 401 was changed to the ON state. Here, when the first resistance change switch 401 is changed to the ON state, the potential of the common node 403 changes, so that a slight current may flow through the second resistance change switch 402 in the ON state. It is conceivable that the resistance state of the second resistance change switch 402 changes from the ON state to the OFF state due to this slight current. Here, it is assumed that the resistance state of each resistance change switch transitions when a current of the same level as the current at the time of setting or resetting flows. Therefore, it is preferable that the ON resistance of the second resistance change switch 402 that is initially set to the ON state is lower than the first resistance change switch 401 that is set to the ON state later. Thereby, even if an electric current flows into the 2nd resistance change switch 402 made to change to ON state previously, the resistance state of the 2nd resistance change switch 402 does not change.

以上、第2抵抗変化スイッチ402と第1抵抗変化スイッチ401のON抵抗を同程度とする場合に比べて、上記にあるように2倍程度の差を設けることにより、3端子抵抗変化スイッチ400を確実にON状態へ遷移させることができた。なお、抵抗状態を変化させる順番は上記に限らず、第1抵抗変化スイッチ401から先にON状態に遷移させてもよい。   As described above, the difference between the second resistance change switch 402 and the first resistance change switch 401 is about the same as that of the first resistance change switch 401, so that the three-terminal resistance change switch 400 can It was possible to make a transition to the ON state without fail. Note that the order of changing the resistance state is not limited to the above, and the first resistance change switch 401 may be switched to the ON state first.

次に、図4Bにおける3端子抵抗変化スイッチ400に関して、OFF状態からON状態へ遷移させる方法について述べる。   Next, a method of transitioning from the OFF state to the ON state with respect to the three-terminal resistance change switch 400 in FIG. 4B will be described.

まず、第3配線431に高電圧を印加する。また、第1配線411に低電圧を印加する。さらに、第1電流制御用スイッチ素子405をON状態にする。ここで、第1配線411の共通ノード403に対する電位差がセット電圧よりも大きくなるように制御することで、第1抵抗変化スイッチ401はON状態へと遷移する。このときに、第1電流制御用スイッチ素子405のゲート電圧を調整することにより、セット動作時に第1抵抗変化スイッチ401に流れる電流を例えば1ミリA程度に制御する。その結果、第1抵抗変化スイッチ401のON抵抗は500オーム程度となる。   First, a high voltage is applied to the third wiring 431. Further, a low voltage is applied to the first wiring 411. Further, the first current control switch element 405 is turned on. Here, by controlling the potential difference of the first wiring 411 with respect to the common node 403 to be larger than the set voltage, the first resistance change switch 401 transitions to the ON state. At this time, by adjusting the gate voltage of the first current control switch element 405, the current flowing through the first resistance change switch 401 during the set operation is controlled to about 1 milliA, for example. As a result, the ON resistance of the first resistance change switch 401 is about 500 ohms.

次に、第3配線431に高電圧を印加する。また、第2配線421に低電圧を印加する。さらに、第2電流制御用スイッチ素子406をON状態にする。第2配線421の共通ノード403に対する電位差をセット電圧よりも大きくなるように制御することで、第2抵抗変化スイッチ402はON状態へと遷移する。このときに、第2電流制御用スイッチ素子406のゲート電圧を調整することにより、セット動作時に第2抵抗変化スイッチ402に流れる電流を例えば500マイクロA程度に制御する。その結果、第2抵抗変化スイッチ402のON抵抗は1キロオーム程度となる。   Next, a high voltage is applied to the third wiring 431. Further, a low voltage is applied to the second wiring 421. Further, the second current control switch element 406 is turned on. By controlling the potential difference of the second wiring 421 with respect to the common node 403 to be larger than the set voltage, the second resistance change switch 402 transitions to the ON state. At this time, by adjusting the gate voltage of the second current control switch element 406, the current flowing through the second resistance change switch 402 during the set operation is controlled to about 500 microA, for example. As a result, the ON resistance of the second resistance change switch 402 is about 1 kilohm.

第1抵抗変化スイッチ401をON状態に遷移させた後に、第2抵抗変化スイッチ402をON状態に遷移させた。ここで、第2抵抗変化スイッチ402をON状態に遷移させる際に、共通ノード403の電位が変化するために、ON状態にある第1抵抗変化スイッチ401にわずかな電流が流れるおそれがある。このわずかな電流のために、第1抵抗変化スイッチ401の抵抗状態がON状態からOFF状態へと変化することが考えられる。ここで、各抵抗変化スイッチの抵抗状態は、セット時又はリセット時の電流と同程度の電流が流れることで遷移するものとする。そのため、最初にON状態にセットさせる第1抵抗変化スイッチ401のON抵抗は、後でON状態にセットさせる第2抵抗変化スイッチ402よりも低くしておくことが好ましい。これにより、先にON状態に遷移させた第1抵抗変化スイッチ401に電流が流れても、第1抵抗変化スイッチ401の抵抗状態は遷移しない。   After the first resistance change switch 401 was changed to the ON state, the second resistance change switch 402 was changed to the ON state. Here, when the second resistance change switch 402 is changed to the ON state, the potential of the common node 403 changes, so that a slight current may flow through the first resistance change switch 401 in the ON state. It is conceivable that the resistance state of the first resistance change switch 401 changes from the ON state to the OFF state due to this slight current. Here, it is assumed that the resistance state of each resistance change switch transitions when a current of the same level as the current at the time of setting or resetting flows. Therefore, it is preferable that the ON resistance of the first resistance change switch 401 that is first set to the ON state is lower than the second resistance change switch 402 that is set to the ON state later. As a result, even if a current flows through the first resistance change switch 401 that has been previously changed to the ON state, the resistance state of the first resistance change switch 401 does not change.

以上、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402のON抵抗を同程度とする場合に比べて、上記にあるように2倍程度の差を設けることにより、3端子抵抗変化スイッチ400を確実にON状態へ遷移させることができた。なお、抵抗状態を変化させる順番は上記に限らず、第2抵抗変化スイッチ402から先にON状態に遷移させてもよい。   As described above, the difference between the first resistance change switch 401 and the second resistance change switch 402 is approximately the same as that of the first resistance change switch 401 and the second resistance change switch 402. It was possible to make a transition to the ON state without fail. Note that the order of changing the resistance state is not limited to the above, and the second resistance change switch 402 may be switched to the ON state first.

以上、本実施形態によれば、3端子抵抗変化スイッチ400の抵抗状態は、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402の両者の抵抗状態に基づいて定まる。本構成により、1つの抵抗変化スイッチの抵抗状態が誤動作により変化しても、3端子抵抗変化スイッチ400全体での抵抗状態を保つことができるため、半導体装置の高信頼化を実現できる。   As described above, according to the present embodiment, the resistance state of the three-terminal resistance change switch 400 is determined based on the resistance states of both the first resistance change switch 401 and the second resistance change switch 402. With this configuration, even if the resistance state of one resistance change switch changes due to a malfunction, the resistance state of the entire three-terminal resistance change switch 400 can be maintained, so that high reliability of the semiconductor device can be realized.

また、本実施形態では、同一の極性を持つ第2端子4012と第3端子4021を互いに接続して共通ノード403を形成する構成を取る。本構成により、3端子抵抗変化スイッチ400に電圧をかけた場合、第1抵抗変化スイッチ401と第2抵抗変化スイッチ402とには、互いに異なる方向の電圧が印加される。これにより、3端子抵抗変化スイッチ400の誤動作を抑止することができ、半導体装置の高信頼化をさらに図ることができる。   In this embodiment, the common terminal 403 is formed by connecting the second terminal 4012 and the third terminal 4021 having the same polarity to each other. With this configuration, when a voltage is applied to the three-terminal resistance change switch 400, voltages in different directions are applied to the first resistance change switch 401 and the second resistance change switch 402. Thus, malfunction of the three-terminal resistance change switch 400 can be suppressed, and the reliability of the semiconductor device can be further improved.

また、本実施形態では、第1配線411および第2配線422と、共通ノード403との間で電圧を印加し、直列に接続された2つの抵抗変化スイッチの抵抗状態を個別に変化させる構成をとる。本構成により、直列に接続された2つの抵抗変化スイッチの抵抗状態をまとめて遷移させる場合と比較して、セット電圧を低く抑えることができ、半導体装置の省電力化を実現できる。   In the present embodiment, a configuration in which a voltage is applied between the first wiring 411 and the second wiring 422 and the common node 403 and the resistance states of two resistance change switches connected in series are individually changed. Take. With this configuration, the set voltage can be suppressed lower than in the case where the resistance states of two resistance change switches connected in series are collectively changed, and power saving of the semiconductor device can be realized.

また、本実施形態では、各抵抗変化スイッチの抵抗状態を遷移させる際に、電流制御用スイッチ素子404を用いて電流を制御する構成を取る。本構成により、先に抵抗状態を変化させた抵抗変化スイッチのON抵抗が、後で抵抗状態を変化させた抵抗変化スイッチのON抵抗よりも低くなるように制御できる。これにより、後の抵抗変化スイッチの抵抗状態を変化させた時に、先に抵抗状態を変化させた抵抗変化スイッチに電流が流れても、抵抗状態が変化することを防ぐことができる。よって、半導体装置の高信頼化をさらに図ることができる。   In the present embodiment, the current is controlled using the current control switch element 404 when the resistance state of each resistance change switch is changed. With this configuration, the ON resistance of the resistance change switch whose resistance state has been changed first can be controlled to be lower than the ON resistance of the resistance change switch whose resistance state has been changed later. As a result, when the resistance state of the subsequent resistance change switch is changed, the resistance state can be prevented from changing even if a current flows through the resistance change switch whose resistance state has been changed first. Therefore, the reliability of the semiconductor device can be further increased.

(第2の実施形態)
本発明の第2実施形態を図5〜図7を用いて説明する。図5は、3端子抵抗変化スイッチ500を用いた半導体装置の構成図である。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a configuration diagram of a semiconductor device using the three-terminal resistance change switch 500.

半導体装置は、3端子抵抗変化スイッチ500、第1配線511、第2配線521を備える。本実施形態で、第1配線511および第2配線521のうち少なくとも一方は複数設けられる。図5においては、第1配線511と第2配線521とが交差していて、第1配線511と第2配線521との最短距離の位置又はその近傍位置(以下、交差部と記載する)に、3端子抵抗変化スイッチ50が設けられている。なお、3端子抵抗変化スイッチ500は、第1配線511と第2配線521の各交差部に1つずつ設けられる。   The semiconductor device includes a three-terminal resistance change switch 500, a first wiring 511, and a second wiring 521. In the present embodiment, at least one of the first wiring 511 and the second wiring 521 is provided in plural. In FIG. 5, the first wiring 511 and the second wiring 521 intersect each other, and the shortest distance between the first wiring 511 and the second wiring 521 or a position in the vicinity thereof (hereinafter referred to as an intersection). A three-terminal resistance change switch 50 is provided. One three-terminal resistance change switch 500 is provided at each intersection of the first wiring 511 and the second wiring 521.

第1配線511と接続されている第1抵抗変化スイッチ501の端子は第1端子であり、第2配線521と接続されている第2抵抗変化スイッチ502の端子は第4端子である。そして、第1抵抗変化スイッチ501の第2端子と第2抵抗変化スイッチ502の第3端子とが接続されて、共通ノード503を形成する。   A terminal of the first resistance change switch 501 connected to the first wiring 511 is a first terminal, and a terminal of the second resistance change switch 502 connected to the second wiring 521 is a fourth terminal. Then, the second terminal of the first resistance change switch 501 and the third terminal of the second resistance change switch 502 are connected to form a common node 503.

これにより、3端子抵抗変化スイッチ500のON・OFF状態に応じて、第1配線511と第2配線521との導通状態が制御できる。   Thereby, the conduction state between the first wiring 511 and the second wiring 521 can be controlled in accordance with the ON / OFF state of the three-terminal resistance change switch 500.

さらに、3端子抵抗変化スイッチ500に、ON・OFF状態を変化させるために電流制御用スイッチ素子505が接続されている。電流制御用スイッチ素子505のソース端子およびドレイン端子が、第1端子および共通ノード503に接続される。これにより、第1抵抗変化スイッチ501を流れる電流をバイパスすることができる。電流制御用スイッチ素子505のON・OFFは制御ノード504に印加する電圧によって制御する。電流制御用スイッチ素子505がONの場合には、電流は電流制御用スイッチ素子505を流れることができる。   Furthermore, a current control switch element 505 is connected to the three-terminal resistance change switch 500 in order to change the ON / OFF state. A source terminal and a drain terminal of the current control switch element 505 are connected to the first terminal and the common node 503. Thereby, the current flowing through the first resistance change switch 501 can be bypassed. ON / OFF of the current control switch element 505 is controlled by a voltage applied to the control node 504. When the current control switch element 505 is ON, a current can flow through the current control switch element 505.

次に、半導体装置の動作を説明する。このとき、3端子抵抗変化スイッチ500を構成する第1抵抗変化スイッチ501及び第2抵抗変化スイッチ502は、共にOFF状態に設定されているとする。そして、(1)第1配線511にセット電圧より低い正極性の高電圧が印加され、第2配線521に低電圧が印加されている場合、(2)第1配線511に低電圧が印加され、第2配線521にセット電圧より低い正極性の高電圧が印加されている場合それぞれにおける、ノイズ等に対する3端子抵抗変化スイッチ500の挙動を説明する。   Next, the operation of the semiconductor device will be described. At this time, it is assumed that the first resistance change switch 501 and the second resistance change switch 502 constituting the three-terminal resistance change switch 500 are both set to the OFF state. (1) When a positive high voltage lower than the set voltage is applied to the first wiring 511 and a low voltage is applied to the second wiring 521, (2) a low voltage is applied to the first wiring 511. The behavior of the three-terminal resistance change switch 500 with respect to noise or the like in each case where a positive high voltage lower than the set voltage is applied to the second wiring 521 will be described.

(1)第1配線511にセット電圧より低い正極性の高電圧が印加され、第2配線521に低電圧が印加されている場合
このバイアス条件は、第1配線511の電圧(VL1)が第2配線521の電圧(VL2)より高い(VL1>VL2)ことを意味する。第2抵抗変化スイッチ502においては、第4端子の電位が第3端子より低くなり、図1Aに示すようにON状態からOFF状態にリセットする方向の電圧が印加されていることになる。一方、第1抵抗変化スイッチ501においては、第1端子の電位が第2端子より高くなり、図1に示すようにOFF状態からON状態にセットする方向の電圧が印加されていることなる。そのため、第1抵抗変化スイッチ501は誤動作して、ON状態に遷移する恐れがある。
(1) When a positive high voltage lower than the set voltage is applied to the first wiring 511 and a low voltage is applied to the second wiring 521, the bias condition is that the voltage (VL1) of the first wiring 511 is the first This means that the voltage (VL1> VL2) is higher than the voltage (VL2) of the two wirings 521. In the second resistance change switch 502, the potential of the fourth terminal is lower than that of the third terminal, and a voltage in the direction of resetting from the ON state to the OFF state is applied as shown in FIG. 1A. On the other hand, in the first resistance change switch 501, the potential of the first terminal is higher than that of the second terminal, and as shown in FIG. 1, a voltage in the direction of setting from the OFF state to the ON state is applied. For this reason, the first resistance change switch 501 may malfunction and shift to the ON state.

しかし、第2抵抗変化スイッチ502にはON状態からOFF状態にリセットする方向の電圧が印加されているので、第2抵抗変化スイッチ502はOFF状態を維持する。従って、少なくとも第2抵抗変化スイッチ502がOFF状態を維持するため、3端子抵抗変化スイッチ500はOFF状態を維持する。   However, since the voltage in the direction to reset from the ON state to the OFF state is applied to the second resistance change switch 502, the second resistance change switch 502 maintains the OFF state. Accordingly, since at least the second resistance change switch 502 maintains the OFF state, the three-terminal resistance change switch 500 maintains the OFF state.

(2)第1配線511に低電圧が印加され、第2配線521にセット電圧より低い正極性の高電圧が印加されている場合
このバイアス条件は、第1配線511の電圧(VL1)が第2配線521の電圧(VL2)より低い(VL1<VL2)ことを意味する。第1抵抗変化スイッチ501においては、第1端子の電位が第2端子より低くなり、図1Aに示すようにON状態からOFF状態にリセットする方向の電圧が印加されていることになる。一方、第2抵抗変化スイッチ502においては、第3端子の電位が第4端子より高くなり、図1に示すようにOFF状態からON状態にセットする方向の電圧が印加されていることになる。そのため、第2抵抗変化スイッチ502は誤動作して、ON状態に遷移する恐れがある。
(2) When a low voltage is applied to the first wiring 511 and a positive high voltage lower than the set voltage is applied to the second wiring 521, the bias condition is that the voltage (VL1) of the first wiring 511 is the first It means that it is lower than the voltage (VL2) of the two wirings 521 (VL1 <VL2). In the first resistance change switch 501, the potential of the first terminal is lower than that of the second terminal, and a voltage in a direction to reset from the ON state to the OFF state is applied as shown in FIG. 1A. On the other hand, in the second resistance change switch 502, the potential of the third terminal is higher than that of the fourth terminal, and as shown in FIG. 1, a voltage in the direction of setting from the OFF state to the ON state is applied. Therefore, there is a possibility that the second resistance change switch 502 malfunctions and transitions to the ON state.

しかし、第1抵抗変化スイッチ501にはON状態からOFF状態にリセットする方向の電圧が印加されているので、第1抵抗変化スイッチ501はOFF状態を維持する。従って、少なくとも第1抵抗変化スイッチ501がOFF状態を維持するため、3端子抵抗変化スイッチ500はOFF状態を維持する。   However, since the voltage in the direction of resetting from the ON state to the OFF state is applied to the first resistance change switch 501, the first resistance change switch 501 maintains the OFF state. Therefore, since at least the first resistance change switch 501 maintains the OFF state, the three-terminal resistance change switch 500 maintains the OFF state.

3端子抵抗変化スイッチ500は第1抵抗変化スイッチ501と第2抵抗変化スイッチ502とを直列接続して形成されている。そのため、第1抵抗変化スイッチ501および第2抵抗変化スイッチ502それぞれに加わっている電圧は、3端子抵抗変化スイッチ500に印加されている電圧を第1抵抗変化スイッチ501、第2抵抗変化スイッチ502の抵抗値に従って分圧した値となる。従って、3端子抵抗変化スイッチ500に印加されている電圧差がセット電圧近傍であっても、OFF状態にある3端子抵抗変化スイッチ500はON状態へセットする誤動作を起こし難くなる。   The three-terminal resistance change switch 500 is formed by connecting a first resistance change switch 501 and a second resistance change switch 502 in series. Therefore, the voltage applied to each of the first resistance change switch 501 and the second resistance change switch 502 is the same as the voltage applied to the three-terminal resistance change switch 500 of the first resistance change switch 501 and the second resistance change switch 502. The voltage is divided according to the resistance value. Therefore, even if the voltage difference applied to the three-terminal resistance change switch 500 is in the vicinity of the set voltage, the three-terminal resistance change switch 500 in the OFF state is unlikely to malfunction.

また、OFF時にON状態へセットする誤動作を起こし難い3端子抵抗変化スイッチを半導体装置に用いることで、この半導体装置の信頼性が向上する。そして、半導体装置としてFPGAを想定した場合、かかるFPGAに3端子抵抗変化スイッチを用いることにより、信頼性の高いFPGAを製造できるようになる。   In addition, the reliability of the semiconductor device is improved by using a three-terminal resistance change switch that is unlikely to cause a malfunction to be set to the ON state when turned OFF in the semiconductor device. When an FPGA is assumed as the semiconductor device, a highly reliable FPGA can be manufactured by using a three-terminal resistance change switch for the FPGA.

次に、3端子抵抗変化スイッチのON・OFF状態を遷移させる方法(プログラミング方法)を説明する。   Next, a method (programming method) for changing the ON / OFF state of the three-terminal resistance change switch will be described.

まず、OFF状態にある3端子抵抗変化スイッチをON状態にセットさせる方法を図6Aおよび図6Bを用いて説明する。   First, a method for setting the three-terminal resistance change switch in the OFF state to the ON state will be described with reference to FIGS. 6A and 6B.

第2配線521にセット電圧以上の正極性の高電圧(VH)を印加し、第1配線511に低電圧(VL)を印加する。そして、電流制御用スイッチ素子505がONとなるように、制御ノード504に電圧を印加する。   A positive high voltage (VH) equal to or higher than the set voltage is applied to the second wiring 521, and a low voltage (VL) is applied to the first wiring 511. Then, a voltage is applied to the control node 504 so that the current control switch element 505 is turned on.

電流制御用スイッチ素子505がON状態となると、共通ノード503の電圧は第1配線511の電圧とほぼ同じ低電圧となる。従って、第2抵抗変化スイッチ502にはセット電圧以上の電圧が印加されて、第2抵抗変化スイッチ502はON状態に遷移する(図6A)。このとき、第1の実施形態と同様に、電流制御用スイッチ素子505のゲート電圧により、電流制御用スイッチ素子505を流れる電流を1ミリA程度とすることで、第2抵抗変化スイッチ502のON抵抗を500オーム前後に制御することが好ましい。   When the current control switch element 505 is turned on, the voltage of the common node 503 becomes a low voltage substantially the same as the voltage of the first wiring 511. Therefore, a voltage equal to or higher than the set voltage is applied to the second resistance change switch 502, and the second resistance change switch 502 transitions to the ON state (FIG. 6A). At this time, as in the first embodiment, the second resistance change switch 502 is turned on by setting the current flowing through the current control switch element 505 to about 1 milliA by the gate voltage of the current control switch element 505. It is preferable to control the resistance to around 500 ohms.

図6Aの操作により、第2抵抗変化スイッチ502がON状態となった。一方、電流制御用スイッチ素子505がONであるために高電圧が印加されない第1抵抗変化スイッチ501はOFF状態を保持している。   By the operation of FIG. 6A, the second resistance change switch 502 is turned on. On the other hand, since the current control switch element 505 is ON, the first resistance change switch 501 to which a high voltage is not applied holds the OFF state.

次に、第2配線521に低電圧を印加し、第1配線511に高電圧を印加する。第2抵抗変化スイッチ502はON状態であるため、共通ノード503は第2配線521とほぼ同じ低電圧となる。そして、電流制御用スイッチ素子505をOFFにすると、第1の抵抗変化スイッチ501の第1端子側には、高電圧が印加される。従って、第1抵抗変化スイッチ501にセット電圧以上の電圧が印加され、第1抵抗変化スイッチ501はON状態に遷移する(図6B)。このとき、第1の実施形態と同様に、例えば、第4端子と第2配線521との間に別の電流制御用のスイッチ素子を接続するなどして、流れる電流を500マイクロA程度に制御することにより、第1抵抗変化スイッチ501のON抵抗を1キロオーム程度に制御することが好ましい。   Next, a low voltage is applied to the second wiring 521 and a high voltage is applied to the first wiring 511. Since the second resistance change switch 502 is in the ON state, the common node 503 has substantially the same low voltage as the second wiring 521. When the current control switch element 505 is turned off, a high voltage is applied to the first terminal side of the first resistance change switch 501. Accordingly, a voltage equal to or higher than the set voltage is applied to the first resistance change switch 501, and the first resistance change switch 501 transitions to the ON state (FIG. 6B). At this time, as in the first embodiment, for example, another current control switch element is connected between the fourth terminal and the second wiring 521 to control the flowing current to about 500 microA. By doing so, it is preferable to control the ON resistance of the first resistance change switch 501 to about 1 kilohm.

第1抵抗変化スイッチ501をON状態へ遷移させる際に、第2抵抗変化スイッチ502には電流が印加されるため、第2抵抗変化スイッチ502の抵抗状態はON状態からOFF状態へ遷移する可能性がある。ここで、第2抵抗変化スイッチ502にセット時の電流(すなわち1ミリA)と同程度の電流が流れることで、第2抵抗変化スイッチ502の抵抗状態が遷移する。そのため、第1抵抗変化スイッチ501のセット動作を行う際に流れる電流を1ミリAより小さくする必要がある。ここでは、500マイクロA程度としていることから、第2抵抗変化スイッチ502の抵抗状態が変化することを防ぐことができる。   Since the current is applied to the second resistance change switch 502 when the first resistance change switch 501 is changed to the ON state, the resistance state of the second resistance change switch 502 may be changed from the ON state to the OFF state. There is. Here, when a current comparable to the current at the time of setting (that is, 1 milliA) flows through the second resistance change switch 502, the resistance state of the second resistance change switch 502 transitions. For this reason, the current that flows when the first resistance change switch 501 is set needs to be smaller than 1 milliA. Here, since it is about 500 micro A, it can prevent that the resistance state of the 2nd resistance change switch 502 changes.

以上により、第1抵抗変化スイッチ501及び第2抵抗変化スイッチ502を共にON状態にセットするので、3端子抵抗変化スイッチはON状態となる。従って、第1配線511と第2配線521との間で信号の伝送が可能になる。なお、各抵抗変化スイッチの抵抗状態を変化させる順番は上記に限らず、電流制御用スイッチ素子505を第4端子と共通ノード503との間に設置して、第1抵抗変化スイッチ501から先にON状態に遷移させてもよい。   As described above, since both the first resistance change switch 501 and the second resistance change switch 502 are set to the ON state, the three-terminal resistance change switch is turned on. Accordingly, signal transmission is possible between the first wiring 511 and the second wiring 521. Note that the order of changing the resistance state of each resistance change switch is not limited to the above, and the current control switch element 505 is installed between the fourth terminal and the common node 503, and the first resistance change switch 501 is first. You may make a transition to the ON state.

一方、ON状態にある3端子抵抗変化スイッチ500をOFF状態にリセットさせる方法を図7Aおよび図7Bを用いて説明する。ON状態にある3端子抵抗変化スイッチ500において、第1抵抗変化スイッチ501のON抵抗は、第2抵抗変化スイッチ502のON抵抗に比べて高くしておくのが望ましい。例えば、それぞれ1キロオームおよび500オーム程度とするのが望ましい。   On the other hand, a method of resetting the three-terminal resistance change switch 500 in the ON state to the OFF state will be described with reference to FIGS. 7A and 7B. In the three-terminal resistance change switch 500 in the ON state, it is desirable that the ON resistance of the first resistance change switch 501 is higher than the ON resistance of the second resistance change switch 502. For example, it is desirable to set it to about 1 kilohm and 500 ohm, respectively.

まず、ON抵抗が高い第1抵抗変化スイッチ501をOFF状態にリセットさせる。   First, the first resistance change switch 501 having a high ON resistance is reset to the OFF state.

第2配線521にセット電圧以上の正極性の高電圧を印加し、第1配線511に低電圧を印加する(図7A)。そして、電流制御用スイッチ素子505がOFF状態となるように、制御ノード504に電圧を印加する。ここで、ON状態にある第2抵抗変化スイッチ502および第1抵抗変化スイッチ501には電流が流れる。ON状態にある第2抵抗変化スイッチ502においては、順バイアスの電圧が印加されるため、抵抗状態が変化することはない。一方、第1抵抗変化スイッチ501には逆バイアスの電圧が印加されるため、第1抵抗変化スイッチ501はOFF状態にリセットされる。   A high positive voltage higher than the set voltage is applied to the second wiring 521, and a low voltage is applied to the first wiring 511 (FIG. 7A). Then, a voltage is applied to the control node 504 so that the current control switch element 505 is turned off. Here, current flows through the second resistance change switch 502 and the first resistance change switch 501 in the ON state. Since the forward bias voltage is applied to the second resistance change switch 502 in the ON state, the resistance state does not change. On the other hand, since a reverse bias voltage is applied to the first resistance change switch 501, the first resistance change switch 501 is reset to the OFF state.

図7Aの操作により、第1抵抗変化スイッチ501がOFF状態となった。一方、順方向の電圧が印加された第2抵抗変化スイッチ502はON状態を保持している。   By the operation of FIG. 7A, the first resistance change switch 501 was turned off. On the other hand, the second resistance change switch 502 to which the forward voltage is applied maintains the ON state.

次に、第2配線521に低電圧を印加し、第1配線511に高電圧を印加する。さらに、電流制御用スイッチ素子505をON状態とするように制御ノード504に電圧を印加する(図7B)。電流制御用スイッチ素子505がON状態であるため、共通ノード503の電位は第1配線511と同じ高電圧となり、第2抵抗変化スイッチ502には、逆バイアスの電圧が印加される。従って、第2抵抗変化スイッチ502は、OFF状態にリセットされる。   Next, a low voltage is applied to the second wiring 521 and a high voltage is applied to the first wiring 511. Further, a voltage is applied to the control node 504 so that the current control switch element 505 is turned on (FIG. 7B). Since the current control switch element 505 is in the ON state, the potential of the common node 503 becomes the same high voltage as that of the first wiring 511, and a reverse bias voltage is applied to the second resistance change switch 502. Accordingly, the second resistance change switch 502 is reset to the OFF state.

以上により、第1抵抗変化スイッチ501及び第2抵抗変化スイッチ501が共にOFF状態にリセットされるので、3端子抵抗変化スイッチ500はOFF状態となる。従って、第1配線511と第2配線521との間で信号の伝送は遮断される。   As described above, since both the first resistance change switch 501 and the second resistance change switch 501 are reset to the OFF state, the three-terminal resistance change switch 500 is turned OFF. Accordingly, signal transmission is blocked between the first wiring 511 and the second wiring 521.

以上、本実施形態においても、第1の実施形態と同様の効果を得ることができる。本実施形態によれば、共通ノード503の電圧を制御する信号線が不要となるため、半導体装置の構成を簡略化できる。   As described above, also in this embodiment, the same effect as that of the first embodiment can be obtained. According to the present embodiment, since the signal line for controlling the voltage of the common node 503 is not necessary, the configuration of the semiconductor device can be simplified.

(第3の実施形態)
本実施形態では、クロスバースイッチ中の1つの3端子抵抗変化スイッチの状態を遷移させる場合について述べる。図8には、9つの3端子抵抗変化スイッチ80Aから80I、3本の第1配線81A、81B、81C及び第2配線82A、82B、82Cを有する半導体装置が例示されている。
(Third embodiment)
In the present embodiment, a case where the state of one three-terminal resistance change switch in the crossbar switch is changed will be described. FIG. 8 illustrates a semiconductor device having nine three-terminal resistance change switches 80A to 80I, three first wires 81A, 81B, 81C, and second wires 82A, 82B, 82C.

OFF状態にある3端子抵抗変化スイッチ80EをON状態に遷移させる場合について説明する。このとき、第1配線81B及び第2配線82Bが用いられる。まず、第1配線81Bに低電圧を印加する。また、第2配線82Bに高電圧を印加し、第1配線81Bと第2配線82Bとの間の電位差がセット電圧以上となるよう制御する。そして、電流制御用スイッチ素子804をON状態とすることで、3端子抵抗変化スイッチ80Eの第2抵抗変化スイッチ803にセット電圧以上の電圧が印加され、3端子抵抗変化スイッチ80Eの第2抵抗変化スイッチがON状態へ遷移する(図6Aと同じ操作)。次に、第1配線81Bに高電圧を印加する。また第2配線82B低電圧を印加し、第1配線81Bと第2配線82Bとの間の電位差がセット電圧以上となるよう制御する。そして、電流制御用スイッチ素子804をOFF状態とすることで、3端子抵抗変化スイッチ80Eの第1抗変化スイッチ802にセット電圧以上の電圧が印加され、3端子抵抗変化スイッチ80Eの第1抵抗変化スイッチ801がON状態へ遷移する(図6Bと同じ操作)。以上の操作で3端子抵抗変化スイッチ80EがON状態へ遷移する。   A case where the three-terminal resistance change switch 80E in the OFF state is transitioned to the ON state will be described. At this time, the first wiring 81B and the second wiring 82B are used. First, a low voltage is applied to the first wiring 81B. Further, a high voltage is applied to the second wiring 82B, and control is performed so that the potential difference between the first wiring 81B and the second wiring 82B is equal to or higher than the set voltage. When the current control switch element 804 is turned on, a voltage equal to or higher than the set voltage is applied to the second resistance change switch 803 of the three-terminal resistance change switch 80E, and the second resistance change of the three-terminal resistance change switch 80E. The switch transits to the ON state (the same operation as in FIG. 6A). Next, a high voltage is applied to the first wiring 81B. Further, a low voltage is applied to the second wiring 82B, and the potential difference between the first wiring 81B and the second wiring 82B is controlled to be equal to or higher than the set voltage. Then, by setting the current control switch element 804 to the OFF state, a voltage equal to or higher than the set voltage is applied to the first resistance change switch 802 of the three-terminal resistance change switch 80E, and the first resistance change of the three-terminal resistance change switch 80E. The switch 801 transitions to the ON state (the same operation as in FIG. 6B). With the above operation, the three-terminal resistance change switch 80E changes to the ON state.

上記の操作の間、選択した3端子抵抗スイッチ80Eに接続されていない第1配線81A、81C及び第2配線82A、82Cには、第1配線81Bに印加される高電圧と第2配線82Bに印加される低電圧との中間の電圧を印加しておくことが好ましい。中間電圧を印加することにより、3端子抵抗変化スイッチ80B、80H、80D、80Fは半選択状態となり、ON状態へ遷移するためのセット電圧を越えることはない。   During the above operation, the high voltage applied to the first wiring 81B and the second wiring 82B are applied to the first wiring 81A, 81C and the second wiring 82A, 82C that are not connected to the selected three-terminal resistance switch 80E. It is preferable to apply a voltage intermediate to the applied low voltage. By applying the intermediate voltage, the three-terminal resistance change switches 80B, 80H, 80D, and 80F are in a half-selected state, and do not exceed the set voltage for transitioning to the ON state.

次に、ON状態にある3端子抵抗変化スイッチ80EをOFF状態にリセットさせる場合について説明する。このとき、第1配線81B及び第2配線82Bが用いられる。まず、第1配線81Bに低電圧を印加する。また、第2配線82B高電圧を印加し、第1配線81Bと第2配線82Bとの間の電位差がリセット電圧以上となるように制御する。そして、電流制御用スイッチ素子804をOFF状態とすることで、3端子抵抗変化スイッチ80Eの第2抵抗変化スイッチ802にリセット電圧以上の電圧が印加され、3端子抵抗変化スイッチ80Eの第2抵抗変化スイッチ802がOFF状態にリセットされる(図7Aと同じ操作)。さらに、第1配線81Bに高電位を印加する。また、第2配線82Bに低電圧を印加し、第1配線81Bと第2配線82Bとの間の電位差がリセット電圧以上となるように制御する。そして、電流制御用スイッチ素子804をON状態とすることで、3端子抵抗変化スイッチ80Eの第1抵抗変化スイッチ801にリセット電圧以上の電圧が印加され、3端子抵抗変化スイッチ80Eの第1抵抗変化スイッチ801がOFF状態にリセットされる(図7Bと同じ操作)。以上の操作で3端子抵抗変化スイッチ80EがOFF状態にリセットされる。   Next, a case where the three-terminal resistance change switch 80E in the ON state is reset to the OFF state will be described. At this time, the first wiring 81B and the second wiring 82B are used. First, a low voltage is applied to the first wiring 81B. Further, a high voltage is applied to the second wiring 82B, and control is performed so that the potential difference between the first wiring 81B and the second wiring 82B is equal to or higher than the reset voltage. Then, by setting the current control switch element 804 to the OFF state, a voltage equal to or higher than the reset voltage is applied to the second resistance change switch 802 of the three-terminal resistance change switch 80E, and the second resistance change of the three-terminal resistance change switch 80E. The switch 802 is reset to the OFF state (the same operation as in FIG. 7A). Further, a high potential is applied to the first wiring 81B. Further, a low voltage is applied to the second wiring 82B, and control is performed so that the potential difference between the first wiring 81B and the second wiring 82B is equal to or higher than the reset voltage. Then, by turning on the current control switch element 804, a voltage equal to or higher than the reset voltage is applied to the first resistance change switch 801 of the three-terminal resistance change switch 80E, and the first resistance change of the three-terminal resistance change switch 80E. The switch 801 is reset to the OFF state (the same operation as in FIG. 7B). With the above operation, the three-terminal resistance change switch 80E is reset to the OFF state.

上記の操作の間、選択した3端子抵抗スイッチに接続されていない第1配線81A、81C及び第2配線82A、82Cは、第1配線81Bに印加される高電圧と第2配線82Bに印加される低電圧との中間の電圧を印加しておくことが好ましい。中間電圧を印加することにより、3端子抵抗変化スイッチ80B、80H、80D、80Fは半選択状態となり、OFFへ遷移するためのリセット電圧を越えることはない。   During the above operation, the first wiring 81A, 81C and the second wiring 82A, 82C not connected to the selected three-terminal resistance switch are applied to the high voltage applied to the first wiring 81B and the second wiring 82B. It is preferable to apply a voltage intermediate to the low voltage. By applying the intermediate voltage, the three-terminal resistance change switches 80B, 80H, 80D, and 80F are in a half-selected state, and do not exceed the reset voltage for transitioning to OFF.

本実施形態における半導体装置を用いた例を図9に示す。図9は、3端子抵抗変化スイッチを用いた32×32クロスバースイッチの対角成分にある32個のスイッチをON状態に遷移させた場合の各スイッチの伝導度分布を示している。色の濃淡は伝導度を表しており、濃色は伝導度が小さいことを表し、淡色は伝導度が大きいことを表す。図9によれば、32×32クロスバースイッチにおいて所望の3端子抵抗変化スイッチのみが正しくプログラミングできていることがわかる。   FIG. 9 shows an example using the semiconductor device in this embodiment. FIG. 9 shows the conductivity distribution of each switch when 32 switches in the diagonal component of a 32 × 32 crossbar switch using a three-terminal resistance change switch are shifted to the ON state. The shade of the color represents the conductivity, the dark color represents that the conductivity is small, and the light color represents that the conductivity is large. FIG. 9 shows that only a desired three-terminal resistance change switch can be correctly programmed in the 32 × 32 crossbar switch.

以上、本実施形態においても、第1の実施形態および第2の実施形態と同様の効果を得ることができる。   As described above, also in this embodiment, the same effects as those of the first embodiment and the second embodiment can be obtained.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

なお、上述した実施形態によれば以下の発明が開示されている。
(付記1)
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
前記第1端子に接続している第1配線と、
前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
一端が前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置。
(付記2)
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
第1電流制御用スイッチ素子を介して前記第1端子に接続している第1配線と、
第2電流制御用スイッチ素子を介して前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
前記共通ノードに接続している第3配線と、
を有する半導体装置。
(付記3)
付記1に記載の半導体装置において、
前記電流制御用スイッチ素子は、
他端が前記第1端子または前記第4端子のうち、いずれか一方の端子に接続している半導体装置。
(付記4)
付記1乃至3のいずれか1つに記載の半導体装置において、
前記第1抵抗変化スイッチおよび前記第2抵抗変化スイッチは、バイポーラ型である半導体装置。
(付記5)
付記4に記載の半導体装置において、
前記第2端子と前記第3端子は、同一の極性を持つ半導体装置。
(付記6)
付記1乃至5のいずれか1つに記載の半導体装置において、
前記第1配線または前記第2配線のうち、少なくともいずれか一方は複数設けられ、
前記第1配線と前記第2配線との各交差部に、前記第1抵抗変化スイッチと前記第2抵抗変化スイッチとで構成される3端子型抵抗スイッチが接続されている半導体装置。
(付記7)
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
前記第1端子に接続している第1配線と、
前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置を準備し、
前記第1配線または前記第2配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチとで構成される3端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
(付記8)
第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
第1電流制御用スイッチ素子を介して前記第1端子に接続している第1配線と、
第2電流制御用スイッチ素子を介して前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
前記共通ノードに接続している第3配線と、
を有する半導体装置を準備し、
前記第1配線または前記第2配線のいずれか一方の配線と、前記第3配線との間に前記基準値を超える電圧を印加し、前記第1電流制御用スイッチ素子と前記第2電流制御用スイッチ素子のうち、電圧を印加した配線に接続されている方の電流制御用スイッチ素子を導通状態とすることで、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記第3配線との間に前記基準値を超える電圧を印加し、他方の電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチとで構成される3端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
(付記9)
付記7に記載のプログラミング方法において、
前記電流制御用スイッチ素子は、
他端が前記第1端子または前記第4端子のうち、いずれか一方の端子に接続していて、
前記電流制御用スイッチ素子をON状態とすることにより、前記第1抵抗変化スイッチと前記第2抵抗変化スイッチのいずれか一方をバイパスさせて、前記第1抵抗変化スイッチと前記第2抵抗変化スイッチのプログラムを個別に行うプログラミング方法。
(付記10)
付記7乃至9のいずれか1つに記載のプログラミング方法において、
前記第1抵抗変化スイッチおよび前記第2抵抗変化スイッチは、バイポーラ型であるプログラミング方法。
(付記11)
付記10に記載のプログラミング方法において、
前記第2端子と前記第3端子は、同一の極性を持つプログラミング方法。
(付記12)
付記7乃至11のいずれか1つに記載のプログラミング方法において、
前記第1配線または前記第2配線のうち、少なくともいずれか一方は複数設けられ、
前記第1配線と前記第2配線との各交差部に、前記第1抵抗変化スイッチと前記第2抵抗変化スイッチとで構成される3端子型抵抗スイッチが接続されていて、
前記第1配線からの信号と前記第2配線からの信号とに基づき、プログラム対象とする一意の前記3端子型抵抗変化スイッチを選択するプログラミング方法。
In addition, according to embodiment mentioned above, the following invention is disclosed.
(Appendix 1)
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal;
A second wiring connected to the fourth terminal and extending in a direction intersecting with the first wiring in a plan view;
A current controlling switch element having one end connected to the common node;
A semiconductor device.
(Appendix 2)
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal via a first current control switch element;
A second wiring connected to the fourth terminal via a second current control switch element and extending in a direction crossing the first wiring in plan view;
A third wiring connected to the common node;
A semiconductor device.
(Appendix 3)
In the semiconductor device according to attachment 1,
The current control switch element is:
A semiconductor device in which the other end is connected to one of the first terminal and the fourth terminal.
(Appendix 4)
In the semiconductor device according to any one of appendices 1 to 3,
The first resistance change switch and the second resistance change switch are bipolar semiconductor devices.
(Appendix 5)
In the semiconductor device according to attachment 4,
The second terminal and the third terminal are semiconductor devices having the same polarity.
(Appendix 6)
In the semiconductor device according to any one of appendices 1 to 5,
At least one of the first wiring and the second wiring is provided in plural,
A semiconductor device in which a three-terminal resistance switch composed of the first resistance change switch and the second resistance change switch is connected to each intersection of the first wiring and the second wiring.
(Appendix 7)
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal;
A second wiring connected to the fourth terminal and extending in a direction intersecting with the first wiring in a plan view;
A current control switch element connected to the common node;
A semiconductor device having
A voltage exceeding the reference value is applied between one of the first wiring and the second wiring and a terminal not connected to the common node of the current control switch element; By making the current control switch element conductive, the resistance state of either one of the first resistance change switch or the second resistance change switch is changed first,
Thereafter, a voltage exceeding the reference value is applied between the other wiring and the terminal not connected to the common node of the current control switch element, and the current control switch element is made conductive. Thus, a programming method of changing the resistance state of the other resistance change switch and programming the three-terminal resistance change switch constituted by the first resistance change switch or the second resistance change switch.
(Appendix 8)
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal via a first current control switch element;
A second wiring connected to the fourth terminal via a second current control switch element and extending in a direction crossing the first wiring in plan view;
A third wiring connected to the common node;
A semiconductor device having
A voltage exceeding the reference value is applied between one of the first wiring and the second wiring and the third wiring, and the first current control switch element and the second current control Of the switch elements, one of the first resistance change switch and the second resistance change switch is turned on by turning on the current control switch element connected to the wiring to which the voltage is applied. Change the resistance state of the resistance change switch first,
Thereafter, a voltage exceeding the reference value is applied between the other wiring and the third wiring, and the resistance state of the other resistance change switch is changed by making the other current control switch element conductive. A programming method for programming a three-terminal resistance change switch constituted by the first resistance change switch or the second resistance change switch.
(Appendix 9)
In the programming method described in appendix 7,
The current control switch element is:
The other end is connected to one of the first terminal and the fourth terminal,
By turning on the current control switch element, either one of the first resistance change switch and the second resistance change switch is bypassed, and the first resistance change switch and the second resistance change switch A programming method for performing individual programs.
(Appendix 10)
In the programming method according to any one of appendices 7 to 9,
The first resistance change switch and the second resistance change switch are a bipolar type programming method.
(Appendix 11)
In the programming method according to attachment 10,
A programming method in which the second terminal and the third terminal have the same polarity.
(Appendix 12)
In the programming method according to any one of appendices 7 to 11,
At least one of the first wiring and the second wiring is provided in plural,
A three-terminal resistance switch composed of the first resistance change switch and the second resistance change switch is connected to each intersection of the first wiring and the second wiring,
A programming method for selecting a unique three-terminal resistance change switch to be programmed based on a signal from the first wiring and a signal from the second wiring.

この出願は、2012年6月20日に出願された日本出願特願2012−139054号を基礎とする優先権を主張し、その開示の全てをここに取り込む。   This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2012-139054 for which it applied on June 20, 2012, and takes in those the indications of all here.

Claims (7)

第1端子と第2端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチと、
第3端子と第4端子とを有しており、前記第3端子が前記第2端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチと、
前記第1端子に接続している第1配線と、
前記第4端子に接続しており、平面視で前記第1配線と交わる方向に延伸している第2配線と、
一端が前記共通ノードに接続され、他端が前記第1端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第4端子との間には、前記第2抵抗変化スイッチ以外の素子は接続されていない半導体装置。
A first resistance change switch including a resistance change layer having a first terminal and a second terminal, the resistance state of which changes when the applied voltage exceeds a reference value;
A resistance change layer having a third terminal and a fourth terminal, wherein the third terminal is connected to the second terminal to form a common node, and the resistance state changes when the applied voltage exceeds a reference value A second resistance change switch including:
A first wiring connected to the first terminal;
A second wiring connected to the fourth terminal and extending in a direction intersecting with the first wiring in a plan view;
A current control switch element having one end connected to the common node and the other end connected to the first terminal ;
I have a,
A semiconductor device in which no element other than the second resistance change switch is connected between the common node and the fourth terminal .
請求項1に記載の半導体装置において、
前記第1抵抗変化スイッチおよび前記第2抵抗変化スイッチは、バイポーラ型である半導体装置。
The semiconductor device according to claim 1 ,
The first resistance change switch and the second resistance change switch are bipolar semiconductor devices.
請求項に記載の半導体装置において、
前記第2端子と前記第3端子は、同一の極性を持つ半導体装置。
The semiconductor device according to claim 2 ,
The second terminal and the third terminal are semiconductor devices having the same polarity.
請求項1乃至のいずれか1項に記載の半導体装置において、
前記第1配線または前記第2配線のうち、少なくともいずれか一方は複数設けられ、
前記第1配線と前記第2配線との各交差部に、前記第1抵抗変化スイッチと前記第2抵抗変化スイッチとで構成される3端子型抵抗スイッチが接続されている半導体装置。
The semiconductor device according to any one of claims 1 to 3 ,
At least one of the first wiring and the second wiring is provided in plural,
A semiconductor device in which a three-terminal resistance switch composed of the first resistance change switch and the second resistance change switch is connected to each intersection of the first wiring and the second wiring.
請求項1乃至4のいずれか1項に記載の半導体装置において、The semiconductor device according to any one of claims 1 to 4,
前記第1抵抗変化スイッチのオン抵抗値と前記第2抵抗変化スイッチのオン抵抗値が互いに異なる値である半導体装置。A semiconductor device, wherein an ON resistance value of the first resistance change switch and an ON resistance value of the second resistance change switch are different from each other.
請求項1乃至5のいずれか1項に記載の半導体装置を用いたプログラミング方法であって、
前記第1配線または前記第2配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第1抵抗変化スイッチまたは前記第2抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第1抵抗変化スイッチ前記第2抵抗変化スイッチとで構成される3端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
A programming method using the semiconductor device according to claim 1,
A voltage exceeding the reference value is applied between one of the first wiring and the second wiring and a terminal not connected to the common node of the current control switch element; By making the current control switch element conductive, the resistance state of either one of the first resistance change switch or the second resistance change switch is changed first,
Thereafter, a voltage exceeding the reference value is applied between the other wiring and the terminal not connected to the common node of the current control switch element, and the current control switch element is made conductive. Thus, a programming method of changing the resistance state of the other resistance change switch and programming the three-terminal resistance change switch including the first resistance change switch and the second resistance change switch.
請求項6に記載のプログラミング方法において、The programming method according to claim 6, wherein
前記第1抵抗変化スイッチと前記第2抵抗変化スイッチのうち先にオン状態にセットされる方のオン抵抗値が他方のオン抵抗値よりも小さいプログラミング方法。A programming method in which the on-resistance value of the first resistance change switch and the second resistance change switch that is set to the on state first is smaller than the other on-resistance value.
JP2014521209A 2012-06-20 2013-02-28 Semiconductor device and programming method Active JP6094582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014521209A JP6094582B2 (en) 2012-06-20 2013-02-28 Semiconductor device and programming method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012139054 2012-06-20
JP2012139054 2012-06-20
PCT/JP2013/001210 WO2013190742A1 (en) 2012-06-20 2013-02-28 Semiconductor device and programming method
JP2014521209A JP6094582B2 (en) 2012-06-20 2013-02-28 Semiconductor device and programming method

Publications (2)

Publication Number Publication Date
JPWO2013190742A1 JPWO2013190742A1 (en) 2016-02-08
JP6094582B2 true JP6094582B2 (en) 2017-03-15

Family

ID=49768357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521209A Active JP6094582B2 (en) 2012-06-20 2013-02-28 Semiconductor device and programming method

Country Status (2)

Country Link
JP (1) JP6094582B2 (en)
WO (1) WO2013190742A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042750A1 (en) * 2014-09-18 2016-03-24 日本電気株式会社 Crossbar switch, logic integrated circuit using same, and semiconductor device
JP6856032B2 (en) * 2016-01-20 2021-04-07 日本電気株式会社 How Reconfigurable Circuits, Reconfigurable Circuit Systems, and Reconfigurable Circuits Operate
JP6753104B2 (en) * 2016-03-28 2020-09-09 日本電気株式会社 Complementary switch unit programming method and semiconductor device
JP6687122B2 (en) 2016-05-13 2020-04-22 日本電気株式会社 Reconfigurable circuit and method of using the same
US20200168275A1 (en) * 2017-05-12 2020-05-28 Nec Corporation Writing apparatus and method for complementary resistive switch
US10269426B2 (en) * 2017-06-15 2019-04-23 Intel Corporation Integrated circuits with complementary non-volatile resistive memory elements
WO2019059118A1 (en) * 2017-09-22 2019-03-28 日本電気株式会社 Logic integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
JP2006032867A (en) * 2004-07-21 2006-02-02 Sony Corp Storage element and drive method thereof
JP5242467B2 (en) * 2009-03-19 2013-07-24 株式会社東芝 Nonvolatile memory and reconfigurable circuit
JP5790660B2 (en) * 2010-09-28 2015-10-07 日本電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPWO2013190742A1 (en) 2016-02-08
WO2013190742A1 (en) 2013-12-27

Similar Documents

Publication Publication Date Title
JP6094582B2 (en) Semiconductor device and programming method
US8816719B2 (en) Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP5032611B2 (en) Semiconductor integrated circuit
JP5790660B2 (en) Semiconductor device
JP2013165282A (en) Method and system in memory device
US10832771B2 (en) Semiconductor memory device
CN104396014A (en) Integrated circuit device featuring an antifuse and method of making same
JP6245171B2 (en) Semiconductor device and programming method
JP5402630B2 (en) Switch circuit and semiconductor integrated circuit
JP2015170700A (en) Nonvolatile semiconductor storage device
US10396798B2 (en) Reconfigurable circuit
JP6962327B2 (en) Semiconductor devices and their programming methods
JP2017037689A (en) Semiconductor device and rewriting method for switch cell
JP6753104B2 (en) Complementary switch unit programming method and semiconductor device
WO2018207353A1 (en) Writing apparatus and method for complementary resistive switch
WO2020158531A1 (en) Storage device and programming method
US9343150B2 (en) Programmable logic device with resistive change memories
JP5023615B2 (en) Driving method of switching element
CN107393591B (en) Electrically programmable read-only memory device having uniform programming characteristics and method of programming the same
JPWO2019159844A1 (en) Semiconductor device
JPWO2018159653A1 (en) Semiconductor device
US9112492B2 (en) Non-volatile electronic logic module
JP2008182094A (en) Switching array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150