JP6089543B2 - 試験方法および処理装置 - Google Patents

Description

本発明は，電源投入パケットを用いた処理装置の電源投入試験を行う試験方法および処理装置に関するものである。

コンピュータなどの情報機器の電源を外部から制御する技術がある。例えば，コンピュータなどの情報機器の電源を外部から操作する技術として，Ｗａｋｅ−Ｏｎ−ＬＡＮ（Local Area Network）の技術がある。Ｗａｋｅ−Ｏｎ−ＬＡＮは，ＬＡＮ等のネットワークに接続されているコンピュータに対して，マジックパケットと呼ばれる電源投入パケットを送ることで，該コンピュータの電源投入を遠隔で操作する技術である。

例えば，Ｗａｋｅ−Ｏｎ−ＬＡＮ機能を備えるストレージ装置があるものとする。このストレージ装置を試験対象として電源投入パケットを用いた電源投入の試験を行う場合，試験対象のストレージ装置にＰＣ（Personal Computer ）やサーバをＬＡＮ接続する。電源ＯＦＦ状態のストレージ装置に対して，ＬＡＮ接続されたＰＣやサーバなどから電源投入パケットを投入し，ストレージ装置の電源ＯＦＦ状態が電源ＯＮ状態に切り替わることを確認する試験が行われる。

なお，リモート電源装置を制御することにより，該リモート電源装置に電源接続された情報処理装置の電源切断，投入を行う技術が知られている。また，ネットワーク経由での電源切断指示で未通知となった端末について，他端末から別インタフェースを経由して該未通知の端末のネットワーク通信制御部を初期化し，該未通知の端末に対して再度ネットワーク経由での電源切断指示を行う技術が知られている。また，複数のストレージ装置や情報処理装置が接続されているストレージシステムにおいて，ストレージ装置と情報処理装置との電源を連動して制御する技術が知られている。

特開２００１−１８４１４５号公報 特開２００１−２０２１６２号公報 特開２００４−３３４５３５号公報

例えば，上述の試験対象のストレージ装置に対する電源投入パケットを用いた電源投入の試験において，ストレージ装置の電源投入ができなかった場合，ＬＡＮ接続されたＰＣやサーバなどはストレージ装置にアクセスできないままなので，容易に故障箇所を特定することはできない。このような電源投入パケットを用いた処理装置の電源投入の試験において，故障箇所を容易に特定したいという要望がある。

一側面では，本発明は，電源投入パケットを用いた処理装置の電源投入の試験において，容易に故障箇所の特定が可能となる技術を提供することを目的とする。

１態様では，試験方法において，処理装置が備える第１の制御部は，処理装置が備える第２の制御部に対して第１のパスを介して電源投入パケットを送信し，電源投入パケットの送信によって第２の制御部の電源が投入されなかった場合に，互いに通信可能な第１の制御部が備える監視回路と第２の制御部が備える監視回路とを介して第２の制御部の電源制御回路を制御して電源を投入し，第２の制御部の電源投入の後に，第２のパスを介して第２の制御部に対して状態情報の取得要求メッセージを送信する処理を実行する。

１態様では，電源投入パケットを用いた処理装置の電源投入の試験において，容易に故障箇所の特定が可能となる。

本実施の形態によるＷＯＬを説明する図である。 本実施の形態によるＲＡＩＤ装置の構成例を示す図である。 本実施の形態による試験制御ＣＭと試験対象ＣＭの機能構成例を示す図である。 本実施の形態による故障箇所特定の例を説明する図である。 本実施の形態による試験管理テーブルの例を示す図である。 本実施の形態の試験制御ＣＭによる試験処理フローチャートである。 本実施の形態の試験制御ＣＭおよび試験対象ＣＭによるＷＯＬ試験処理のシーケンス図である。 本実施の形態の試験制御ＣＭおよび試験対象ＣＭによるＷＯＬ試験処理のシーケンス図である。 本実施の形態の試験制御ＣＭおよび試験対象ＣＭによる故障箇所特定処理のシーケンス図である。 本実施の形態の試験制御ＣＭおよび試験対象ＣＭによる故障箇所特定処理のシーケンス図である。

以下，本実施の形態について，図を用いて説明する。なお，本実施の形態の例では，ストレージ装置を試験対象の処理装置とした場合の例を説明する。

図１は，本実施の形態によるＷＯＬを説明する図である。

ＲＡＩＤ（Redundant Arrays of Inexpensive Disks ）装置１は，複数のディスクを備えるストレージ装置である。図１に示すＲＡＩＤ装置１は，Ｗａｋｅ−Ｏｎ−ＬＡＮ機能を備えており，ＬＡＮ３で接続されたＰＣ２からの電源投入パケットを受けて，電源投入を行う。以下では，Ｗａｋｅ−Ｏｎ−ＬＡＮを，ＷＯＬとも呼ぶ。また，電源投入パケットを，マジックパケットとも呼ぶ。

図２は，本実施の形態によるＲＡＩＤ装置の構成例を示す図である。

ＲＡＩＤ装置１は，ＣＥ（Controller Enclosure）１０，ＤＥ（Drive Enclosure ）４０を備える。ＣＥ１０は，サブシステム内のすべての動作を管理するモジュールであるＣＭ（Controller Module ）２０を内部に搭載する筐体である。ＣＥ１０には，複数のＣＭ２０が搭載可能である。図２に示す例では，ＣＥ１０に２つのＣＭ２０が搭載されている。ＤＥ４０は，複数のディスク４１を内部に搭載する筐体である。

ＲＡＩＤ装置１の制御部となるＣＭ２０は，ＣＰＵ（Central Processing Unit ）２１，主記憶となるメモリ２３，システムボリューム２４，ＰＣＨ（Platform Controller Hub ）２５，ＰＣＩ（Peripheral Component Interconnect ）バスブリッジ２６，ＣＡ（Channel Adapter ）２７，ＳＡＳ（Serial Attached SCSI）コントローラ２８，ＬＡＮコントローラ２９，ＷＡＫＥ信号線３０，システム監視回路３１，電源制御回路３２を備える。また，ＣＰＵ２１は，ＤＭＡ（Direct Memory Access）コントローラ２２を備える。なお，図２では記載が省略されているが，図２に示すＲＡＩＤ装置１が備える複数のＣＭ２０は，すべて同じ構成となっているものとする。

ＤＭＡコントローラ２２は，ＤＭＡによるデータ転送を行う。ＤＭＡコントローラ２２は，ＣＭ２０間で相互接続され，ＣＭ２０間のデータ通信に使用される。本実施の形態では，ＤＭＡコントローラ２２によって，他のＣＭ２０にデータ転送を行うことにより，ＣＭ２０間のデータ転送を実現する。

システムボリューム２４は，例えば，ＨＤＤ（Hard Disk Drive ）やＳＳＤ（Solid State Drive ），ＵＳＢ（Universal Serial Bus）メモリなどの記憶装置である。本実施の形態では，システムボリューム２４は，診断システムモニタのブート先や，ＣＭ２０が実行する試験プログラムの記憶部としても使用される。

ＰＣＨ２５は，ノースブリッジとサウスブリッジの機能を統合したチップである。ＰＣＨ２５は，ＰＣＩ（Peripheral Component Interconnect ）Ｅｘｐｒｅｓｓ，シリアルＡＴＡ（Advanced Technology Attachment），ＵＳＢ，ＬＡＮ，グラフィックス出力機能などを備える。

ＰＣＩバスブリッジ２６は，ＣＰＵ２１と周辺機器との間の通信を行うためのバスである。ＣＡ２７は，ホストインタフェースを持つアダプタであり，ホスト（図示省略）と接続し，ホストとＲＡＩＤ装置１との間でのデータ通信に使用される。ＳＡＳコントローラ２８は，ＤＥ４０と接続して，ディスク４１に対するデータのライト／リードに使用されるチップである。

ＬＡＮコントローラ２９は，ＬＡＮによる通信の制御を行うチップである。ＬＡＮコントローラには，それぞれ固有のＭＡＣ（Media Access Control）アドレスが設定されている。

システム監視回路３１は，システムの電源制御やエラー監視等を行う回路である。システム監視回路３１は，自ＣＭ２０内の電源制御回路３２を操作して各部位への電源供給を行う。システム監視回路３１は，例えばＦＰＧＡ（Field-Programmable Gate Array ）などによって実現される。電源制御回路３２は，システム監視回路からの操作により自ＣＭ２０の電源の投入や切断の制御を実行する回路である。

端末４は，ＰＣＨ２５とシリアルインタフェースによって接続されるコンピュータ端末である。端末４は，ユーザ操作による試験プログラムの起動や，ユーザに対する情報の提示などに使用される。

本実施の形態のＬＡＮコントローラ２９は，ＷＯＬに対応している。例えば，ＬＡＮコントローラ２９が，ＬＡＮを介してマジックパケットを受信すると，ＬＡＮコントローラ２９のＰＭＥステータスが“１”になる。その状態は，ＷＡＫＥ信号線３０に反映され，ＷＡＫＥ信号がシステム監視回路３１に通知される。その後，システム監視回路が電源制御回路を操作し，自ＣＭ２０の電源をＯＮ状態にする。ＰＭＥステータスは，ＬＡＮコントローラ２９がＷａｋｅｕｐイベント（マジックパケット）を受信したかどうかを示すステータスである。ＷＡＫＥ信号は，ＬＡＮコントローラ２９のＰＭＥステータスの状態を示す信号である。ＰＭＥステータスが“１”（ＯＮ状態）になったときに，ＷＡＫＥ信号も“１”（ＯＮ状態）となる。システム監視回路３１は，ＷＡＫＥ信号が“１”になると，電源制御回路３２にアクセスし，電源を投入する。なお，ＣＭ２０の電源がＯＦＦ状態であっても，ＬＡＮコントローラ２９や，システム監視回路３１，電源制御回路３２等には，電源が供給される。

ＲＡＩＤ装置１のあるＣＭ２０がマジックパケットを受信した場合，該ＣＭ２０のシステム監視回路３１は，自ＣＭ２０内の電源制御回路３２を操作して各部位への電源供給を行うと同時に，他のＣＭ２０のシステム監視回路３１に対して，ＷＡＫＥ信号があった旨を通知する。システム監視回路３１は，他のＣＭ２０と通信を行うことが可能である。マジックパケットを受けたＣＭ２０のシステム監視回路３１から，ＷＡＫＥ信号があった旨の通知を受けた各ＣＭ２０のシステム監視回路３１は，それぞれ自ＣＭ２０内の電源制御回路３２を操作して，自ＣＭ２０に対する電源供給を行う。

以下では，ＷＯＬ機能を備えるＲＡＩＤ装置１について，本実施の形態によるＷＯＬ機能の試験を行う例を説明する。

図３は，本実施の形態による試験制御ＣＭと試験対象ＣＭの機能構成例を示す図である。

図３において，ＣＭ２０ａは，ＷＯＬ試験の制御を行う第１の制御部となるＣＭ２０である。以下では，ＷＯＬ試験を制御するＣＭ２０を，試験制御ＣＭ２０ａと呼ぶ。また，ＣＭ２０ｂは，ＷＯＬ試験の対象である第２の制御部となるＣＭ２０である。以下では，ＷＯＬ試験の対象となるＣＭ２０を，試験対象ＣＭ２０ｂと呼ぶ。なお，本実施の形態では，ＲＡＩＤ装置１のＷＯＬ試験を行うにあたって，試験制御ＣＭ２０ａの各ＬＡＮコントローラ２９と試験対象ＣＭ２０ｂの各ＬＡＮコントローラ２９とが，例えばＨＵＢ５を介してＬＡＮで接続されているものとする。

試験制御ＣＭ２０ａは，試験処理部１００を備える。試験処理部１００は，本実施の形態によるＷＯＬ試験において，試験制御ＣＭ２０ａ側の処理を実行する機能部である。試験処理部１００は，試験実行部１１０，電源投入制御部１２０，情報取得部１３０，試験管理情報記憶部１４０，出力部１５０を備える。

試験実行部１１０は，ＷＯＬ試験を実行する制御を行う。より具体的には，試験実行部１１０は，試験対象ＣＭ２０ｂに対してＷＯＬ試験開始の指示を出し，試験対象ＣＭ２０ｂの電源をＯＦＦ状態にさせる。その後，試験実行部１１０のパケット送信部１１１は，試験対象ＣＭ２０ｂに対して，第１のパスであるＬＡＮを介してマジックパケットを送信する。

電源投入制御部１２０は，マジックパケットの送信によって試験対象ＣＭ２０ｂの電源が投入されなかった場合に，両ＣＭ２０のシステム監視回路３１を介して，試験対象ＣＭ２０ｂの電源制御回路３２を制御し，試験対象ＣＭ２０ｂの電源を投入する。

情報取得部１３０は，マジックパケットの送信によって試験対象ＣＭ２０ｂの電源が投入されなかった場合に，試験対象ＣＭ２０ｂから故障箇所の情報などの状態情報を取得する。このとき，情報取得部１３０のメッセージ送信部１３１は，試験対象ＣＭ２０ｂの電源投入の後に，ＣＭ２０間でのメモリ２３へのデータ転送を用いた通信のパスである第２のパスを介して，試験対象ＣＭ２０ｂに対して，状態情報の取得要求メッセージを送信する。ＣＭ２０間でのメモリ２３へのデータ転送は，ＤＭＡコントローラ２２を用いて行われる。

試験管理情報記憶部１４０は，試験管理情報を記憶する記憶部である。試験管理情報は，ＷＯＬ試験の結果が記録される情報である。例えば，試験管理情報記憶部１４０の試験管理情報には，情報取得部１３０により試験対象ＣＭ２０ｂから取得された故障箇所などの情報が記録される。

出力部１５０は，試験管理情報記憶部１４０の試験管理情報に記録されたＷＯＬ試験の結果を，端末４に出力する。例えば，端末４のディスプレイに，ＷＯＬ試験の結果が表示される。

試験対象ＣＭ２０ｂは，試験処理部２００を備える。試験処理部２００は，本実施の形態によるＷＯＬ試験において，試験対象ＣＭ２０ｂ側の処理を実行する機能部である。試験処理部２００は，試験準備部２１０，立ち上げ通知部２２０，故障箇所特定処理部２３０を備える。

試験準備部２１０は，試験制御ＣＭ２０ａからのＷＯＬ試験開始の指示を受け，自試験対象ＣＭ２０ｂの電源をＯＦＦ状態にする。

立ち上げ通知部２２０は，自試験対象ＣＭ２０ｂが，電源ＯＦＦ状態から電源ＯＮ状態となり，試験処理部２００が起動された際に，自試験対象ＣＭ２０ｂが立ち上がった旨を，試験制御ＣＭ２０ａに通知する。

故障箇所特定処理部２３０は，試験制御ＣＭ２０ａからの状態情報の取得要求メッセージの受信後，ＬＡＮコントローラ２９のレジスタや，システム監視回路３１のレジスタなどをチェックし，故障箇所を特定する。故障箇所特定処理部２３０は，特定した故障箇所の情報を試験制御ＣＭ２０ａに送信する。

図３に示す試験制御ＣＭ２０ａ，試験対象ＣＭ２０ｂが備える各機能部は，各ＣＭ２０が備えるＣＰＵ２１，メモリ２３等のハードウェアと，ソフトウェアプログラムとによって実現することが可能である。ＣＭ２０が実行可能なプログラムは，システムボリューム２４に記憶され，その実行時にメモリ２３に読み出され，ＣＰＵ２１により実行される。ＲＡＩＤ装置１のＷＯＬ機能について試験を行う場合，各ＣＭ２０のシステムボリューム２４には，試験プログラムが記憶されている。

各ＣＭ２０のシステムボリューム２４に記憶された試験プログラムは，試験対象のＲＡＩＤ装置１の電源投入後，例えば，以下の手順で起動される。
（１）フラッシュＲＯＭ（Read Only Memory）（図示省略）のＢＩＯＳ（Basic Input/Output System ）が起動する。
（２）ＢＩＯＳがシステムボリューム２４内の診断システムモニタをメモリ２３上にローディングし，制御を渡す。診断システムモニタは，ＣＭ２０上で試験プログラムを動作させるためのＯＳ（Operating System）である。診断システムモニタの初期化処理を実行する。
（３）ＩＯ（Input/Output）ドライバの数だけ，システムボリューム２４内のＩＯドライバモジュールがメモリ２３にローディングされ，ＩＯドライバの初期化処理が実行される。
（４）診断システムモニタの立ち上げ処理の完了後，端末４に操作画面が表示される。ユーザは，端末４から試験プログラムの起動操作を実施する。
（５）診断システムモニタは，試験プログラムおよびユーティリティコマンドをシステムボリューム２４からメモリ２３にローディングし，実行する。

なお，端末４からの実行文をあらかじめファイルに記載しておくことで，自動運転も可能である。また，ＲＡＩＤ装置１が備える複数のＣＭ２０のうち，どのＣＭ２０が試験制御ＣＭ２０ａとなり，どのＣＭ２０が試験対象ＣＭ２０ｂとなるかは，例えば，端末４を操作するユーザからの指定によって決定されてもよいし，自動で決定されてもよい。

このように，ＲＡＩＤ装置１が備えるＣＭ２０で試験プログラムが実行されることにより，図３に示す試験制御ＣＭ２０ａの試験処理部１００や，試験対象ＣＭ２０ｂの試験処理部２００が実現される。

図４は，本実施の形態による故障箇所特定の例を説明する図である。

ここでは，故障箇所の特定でチェックする箇所と，そのチェック結果から特定される故障箇所の候補の一例を説明する。チェックする箇所や，チェック結果から特定される故障箇所などは，試験対象となるＲＡＩＤ装置１の仕様や設計に応じたものとなる。

例えば，試験対象ＣＭ２０ｂの故障箇所特定処理部２３０は，ＬＡＮコントローラ２９のレジスタからのリードにより，マジックパケットの受信状態を示すステータスをチェックする。マジックパケットが受信状態でない場合には，試験対象ＣＭ２０ｂのＬＡＮコントローラ２９，試験制御ＣＭ２０ａのＬＡＮコントローラ２９，ＬＡＮケーブルなどが，故障箇所の候補として考えられる。

また，例えば，試験対象ＣＭ２０ｂの故障箇所特定処理部２３０は，ＬＡＮコントローラ２９のレジスタからのリードにより，ＰＭＥステータスをチェックする。ＰＭＥステータスが“０”である場合，試験対象ＣＭ２０ｂのＬＡＮコントローラ２９などが，故障箇所の候補として考えられる。

また，例えば，試験対象ＣＭ２０ｂの故障箇所特定処理部２３０は，システム監視回路３１のレジスタをチェックすることにより，ＷＡＫＥ信号状態を判断する。ＷＡＫＥ信号状態が“０”である場合，ＷＡＫＥ信号線３０などが，故障箇所の候補として考えられる。

マジックパケットの受信状態，ＰＭＥステータス，ＷＡＫＥ信号状態のチェックで異常がない場合，システム監視回路３１，電源制御回路３２などが，故障箇所の候補として考えられる。

図５は，本実施の形態による試験管理テーブルの例を示す図である。

図５に示す試験管理テーブル１４５は，試験制御ＣＭ２０ａの試験管理情報記憶部１４０に記憶される試験管理情報の一例を示す。図５に示す試験管理テーブル１４５は，ＣＭ番号，ＬＡＮポート番号，ＭＡＣアドレス，試験結果，故障箇所の情報を持つ。

ＣＭ番号は，試験対象のＲＡＩＤ装置１が備えるＣＭ２０のスロットＩＤを示す。ＬＡＮポート番号は，該当ＣＭ２０が備えるＬＡＮポートの番号を示す。試験管理テーブル１４５のレコードは，ＣＭ番号で示されるＣＭ２０における，ＬＡＮポート番号で示されるＬＡＮポートごとのレコードとなる。ＭＡＣアドレスは，該当ＬＡＮポートのＬＡＮコントローラ２９のＭＡＣアドレスを示す。

試験結果は，該当ＬＡＮポートに対するＷＯＬ試験の試験結果を示す。試験結果において，“０”はＷＯＬ試験が未実施であることを示す。試験結果において，“１”は試験結果がＯＫである場合，すなわち試験対象ＣＭ２０ｂの該当ＬＡＮポートを対象としたＷＯＬ試験で試験対象ＣＭ２０ｂの電源が投入された場合を示す。試験結果において，“２”は試験結果がＮＧである場合，すなわち試験対象ＣＭ２０ｂの該当ＬＡＮポートを対象としたＷＯＬ試験で試験対象ＣＭ２０ｂの電源が投入されなかった場合を示す。

故障箇所は，試験結果がＮＧであった場合に，特定された故障箇所を示す。故障箇所における４つの数値は，左から試験対象ＣＭ２０ｂのＬＡＮコントローラ２９，ＷＡＫＥ信号線３０，システム監視回路３１ｏｒ電源制御回路３２，試験制御ＣＭ２０ａのＬＡＮコントローラ２９ｏｒＬＡＮケーブルの故障を表している。故障箇所において，“０”は該当箇所が故障箇所の候補でないことを示し，“１”は該当箇所が故障箇所の候補であることを示す。

例えば，図４に示すチェック結果において，パケット受信状態でない場合．試験管理テーブル１４５の故障箇所は，“１００１”となる。また，ＰＭＥステータスが“０”である場合，試験管理テーブル１４５の故障箇所は，“１０００”となる。また，ＷＡＫＥ信号状態が“０”である場合，試験管理テーブル１４５の故障箇所は，“０１００”となる。また，それら以外である場合，試験管理テーブル１４５の故障箇所は，“００１０”となる。

以下，図６〜図１０を用いて，本実施の形態の試験制御ＣＭ２０ａと試験対象ＣＭ２０ｂとによる，一連のＷＯＬ試験の処理の流れを説明する。

図６は，本実施の形態の試験制御ＣＭによる試験処理フローチャートである。

試験制御ＣＭ２０ａにおいて，試験処理部１００は，試験対象ＣＭ２０ｂのＬＡＮポートから，試験対象のＬＡＮポートを順に１つ選択する（ステップＳ１０）。試験処理部１００は，試験対象のＬＡＮポートについて，ＷＯＬ試験処理を実行する（ステップＳ１１）。ＷＯＬ試験処理は，電源をＯＦＦ状態の試験対象ＣＭ２０ｂにおける試験対象ＬＡＮポートに対して，試験制御ＣＭ２０ａからマジックパケットを送信することにより，試験対象ＣＭ２０ｂの電源を投入させる試験の処理である。ＷＯＬ試験処理の詳細については，後述する。

試験処理部１００は，試験結果がＯＫであるかを判定する（ステップＳ１２）。ＷＯＬ試験処理において，試験対象ＣＭ２０ｂの電源が投入されれば試験結果はＯＫとなり，試験対象ＣＭ２０ｂの電源が投入されなければ試験結果はＮＧとなる。試験結果がＯＫであれば（ステップＳ１２のＹＥＳ），試験処理部１００は，試験管理テーブル１４５における試験対象ＣＭ２０ｂの試験対象ＬＡＮポートのレコードに，試験結果がＯＫであった旨を記録する（ステップＳ１４）。

試験結果がＯＫでなければ（ステップＳ１２のＮＯ），すなわち試験結果がＮＧであれば，試験処理部１００は，故障箇所特定処理を実行する（ステップＳ１３）。故障箇所特定処理は，試験制御ＣＭ２０ａから試験対象ＣＭ２０ｂの電源を投入して，故障箇所を特定する処理である。故障箇所特定処理の詳細については，後述する。試験処理部１００は，試験管理テーブル１４５における試験対象ＣＭ２０ｂの試験対象ＬＡＮポートのレコードに，試験結果がＮＧであった旨や，特定された故障箇所の情報を記録する（ステップＳ１４）。

試験処理部１００は，試験対象ＣＭ２０ｂのすべてのＬＡＮポートについて処理が終了したかを判定する（ステップＳ１５）。すべてのＬＡＮポートについて処理が終了していなければ（ステップＳ１５のＮＯ），試験処理部１００は，ステップＳ１０の処理に戻って，次のＬＡＮポートについての処理に移る。すべてのＬＡＮポートについて処理が終了していれば（ステップＳ１５のＹＥＳ），試験処理部１００の出力部１５０は，端末４に対して，試験管理テーブル１４５に記録された，試験対象ＣＭ２０ｂについてのＷＯＬ試験の結果を出力する（ステップＳ１６）。

本実施の形態では，図６に示す一連の処理を，ＲＡＩＤ装置１が備える各ＣＭ２０について，試験制御ＣＭ２０ａと試験対象ＣＭ２０ｂとを変えながら実行する。本実施の形態の技術によって，ＲＡＩＤ装置１のＷＯＬ試験を行う場合，容易に故障箇所の特定が可能となる。

図７，図８は，本実施の形態の試験制御ＣＭおよび試験対象ＣＭによるＷＯＬ試験処理のシーケンス図である。

試験制御ＣＭ２０ａの試験処理部１００において，試験実行部１１０は，試験対象ＣＭ２０ｂに対して，試験対象ＬＡＮポートの指定を含むＷＯＬ試験開始指示データを転送する（ステップＳ２０）。ここでは，試験制御ＣＭ２０ａのＤＭＡコントローラ２２が，あらかじめ決められた形式のＷＯＬ試験開始指示データを，試験対象ＣＭ２０ｂのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，試験実行部１１０は，試験対象ＣＭ２０ｂに対して，割り込み通知を行う。割り込み通知によって，試験対象ＣＭ２０ｂの試験処理部２００に，自試験対象ＣＭ２０ｂのメモリ２３にデータ転送された旨が伝えられる。なお，ＤＭＡコントローラ２２の仕様によっては，試験実行部１１０によって割り込み通知の制御を行わなくても，データ転送後に自動で割り込み通知が行われる場合もある。

試験対象ＣＭ２０ｂの試験処理部２００において，試験準備部２１０は，ＷＯＬ試験開始指示データを受けると，そのデータで指定された試験対象ＬＡＮポートのＬＡＮコントローラ２９のＭＡＣアドレスのデータを，試験制御ＣＭ２０ａに転送する（ステップＳ２１）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式のＭＡＣアドレスデータを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，試験準備部２１０は，試験制御ＣＭ２０ａに対して，割り込み通知を行う。

試験制御ＣＭ２０ａの試験実行部１１０は，試験管理テーブル１４５における試験対象ＣＭ２０ｂの試験対象ＬＡＮポートのレコードに，ＭＡＣアドレスを記録する（ステップＳ２２）。試験実行部１１０は，試験対象ＣＭ２０ｂに対して，電源ＯＦＦ指示データを転送する（ステップＳ２３）。ここでは，試験制御ＣＭ２０ａのＤＭＡコントローラ２２が，あらかじめ決められた形式の電源ＯＦＦ指示データを，試験対象ＣＭ２０ｂのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，試験実行部１１０は，試験対象ＣＭ２０ｂに対して，割り込み通知を行う。

試験対象ＣＭ２０ｂの試験準備部２１０は，電源ＯＦＦ指示データを受けると，試験対象ＬＡＮポートのＷＯＬを有効にする設定を行う（ステップＳ２４）。試験準備部２１０は，自試験対象ＣＭ２０ｂの電源ＯＦＦの処理を開始する（ステップＳ２５）。試験準備部２１０は，転送するごとに値を＋１するカウンタデータを，試験制御ＣＭ２０ａに対して繰り返し転送する（ステップＳ２６）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式のカウンタデータを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。電源ＯＦＦの処理は，処理完了までにタイムラグがある。試験対象ＣＭ２０ｂは，カウンタデータを試験制御ＣＭ２０ａに送ることで，自試験対象ＣＭ２０ｂの電源がＯＮ状態であるのかＯＦＦ状態となったのかを，試験制御ＣＭ２０ａに通知する。試験対象ＣＭ２０ｂの電源がＯＦＦ状態となることで，カウンタデータの転送が終了する。

試験制御ＣＭ２０ａの試験実行部１１０は，自試験制御ＣＭ２０ａのメモリ２３のカウンタデータが記録される領域を監視し，カウンタデータの値の変化がなくなるまで待機する（ステップＳ２７）。試験実行部１１０は，カウンタデータの値が変化しなくなったときに，試験対象ＣＭ２０ｂの電源がＯＦＦ状態になったと判断する。なお，試験実行部１１０が，タイマを用いて，試験対象ＣＭ２０ｂが電源ＯＦＦ状態になるのに十分と考えられる時間を待機するようにしてもよい。

試験対象ＣＭ２０ｂの電源がＯＦＦ状態になったと判断すると，試験実行部１１０は，マジックパケットを生成する（ステップＳ２８）。試験実行部１１０のパケット送信部１１１は，試験対象ＣＭ２０ｂの試験対象ＬＡＮポートに対して，マジックパケットを送信する（ステップＳ２９）。ここでは，試験対象ＣＭ２０ｂの電源がＯＦＦ状態であるので，ＭＡＣアドレスを用いてマジックパケットの送信が行われる。その後，試験実行部１１０は，自試験制御ＣＭ２０ａのメモリ２３の電源投入通知データが記録される領域を監視し，試験対象ＣＭ２０ｂからの電源投入通知データの転送を待機する（ステップＳ３０）。

試験対象ＣＭ２０ｂでは，マジックパケットによる電源の投入に成功した場合，診断システムモニタのブートや，試験プログラムの起動が行われる。試験プログラムの起動後，試験対象ＣＭ２０ｂの試験処理部２００において，立ち上げ通知部２２０は，試験制御ＣＭ２０ａに対して，自試験対象ＣＭ２０ｂの電源が投入された旨を通知する電源投入通知データを転送する（ステップＳ３１）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式の電源投入通知データを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。

試験制御ＣＭ２０ａの試験実行部１１０は，試験対象ＣＭ２０ｂからの電源投入通知データの転送が確認できた場合，試験結果がＯＫであると判定する（ステップＳ３２）。

なお，マジックパケットによる試験対象ＣＭ２０ｂの電源投入に失敗した場合，試験対象ＣＭ２０ｂから試験制御ＣＭ２０ａに対して，電源投入通知データの転送が行われない。試験制御ＣＭ２０ａの試験実行部１１０は，一定時間以上待機しても試験対象ＣＭ２０ｂからの電源投入通知データの転送が確認できない場合，試験結果がＮＧであると判定する。

図９，図１０は，本実施の形態の試験制御ＣＭおよび試験対象ＣＭによる故障箇所特定処理のシーケンス図である。

試験制御ＣＭ２０ａの試験処理部１００において，電源投入制御部１２０は，各ＣＭ２０のシステム監視回路３１を介した電源制御回路３２の制御で全ＣＭ２０の電源をＯＮにすることにより，試験対象ＣＭ２０ｂの電源を強制的に投入する（ステップＳ４０）。その後，情報取得部１３０は，自試験制御ＣＭ２０ａのメモリ２３の電源投入通知データが記録される領域を監視し，試験対象ＣＭ２０ｂからの電源投入通知データの転送を待機する（ステップＳ４１）。

試験対象ＣＭ２０ｂでは，電源の投入後，診断システムモニタのブートや，試験プログラムの起動が行われる。試験プログラムの起動後，試験対象ＣＭ２０ｂの試験処理部２００において，立ち上げ通知部２２０は，試験制御ＣＭ２０ａに対して，自試験対象ＣＭ２０ｂの電源が投入された旨を通知する電源投入通知データを転送する（ステップＳ４２）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式の電源投入通知データを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。

試験制御ＣＭ２０ａの情報取得部１３０において，試験対象ＣＭ２０ｂからの電源投入通知データの転送が確認されると，メッセージ送信部１３１は，試験対象ＣＭ２０ｂに対して，試験対象ＬＡＮポートの指定を含む故障箇所特定処理開始指示データを転送する（ステップＳ４３）。故障箇所特定処理開始指示データは，故障箇所などの状態情報の取得要求メッセージである。ここでは，試験制御ＣＭ２０ａのＤＭＡコントローラ２２が，あらかじめ決められた形式の故障箇所特定処理開始指示データを，試験対象ＣＭ２０ｂのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，情報取得部１３０は，試験対象ＣＭ２０ｂに対して，割り込み通知を行う。

試験対象ＣＭ２０ｂの故障箇所特定処理部２３０は，試験対象ＬＡＮポートのＷＯＬを有効にする設定を行う（ステップＳ４４）。故障箇所特定処理部２３０は，試験対象ＬＡＮポートのＩＰ（Internet Protocol ）アドレスのデータを，試験制御ＣＭ２０ａに転送する（ステップＳ４５）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式のＩＰアドレスデータを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，故障箇所特定処理部２３０は，試験制御ＣＭ２０ａに対して，割り込み通知を行う。

試験制御ＣＭ２０ａの情報取得部１３０は，ＩＰアドレスデータの転送を受けると，得られたＩＰアドレスを指定して，試験対象ＣＭ２０ｂの試験対象ＬＡＮポートに対して，マジックパケットを送信する（ステップＳ４６）。ここでは，試験対象ＣＭ２０ｂの電源がＯＮ状態であるので，ＩＰアドレスを用いてマジックパケットの送信が行われる。

試験対象ＣＭ２０ｂの故障箇所特定処理部２３０は，マジックパケットを受けると，試験対象ＬＡＮポートのＬＡＮコントローラ２９のレジスタで，マジックパケットの受信状態をチェックする（ステップＳ４７）。また，故障箇所特定処理部２３０は，試験対象ＬＡＮポートのＬＡＮコントローラ２９のレジスタで，ＰＭＥステータスをチェックする（ステップＳ４８）。また，故障箇所特定処理部２３０は，試験対象ＣＭ２０ｂのシステム監視回路３１のレジスタで，ＷＡＫＥ信号状態をチェックする（ステップＳ４９）。

故障箇所特定処理部２３０は，ステップＳ４７〜Ｓ４９のチェック結果から，故障箇所を特定する（ステップＳ５０）。故障箇所特定処理部２３０は，試験制御ＣＭ２０ａに対して，故障箇所の情報を含む故障箇所データを転送する（ステップＳ５１）。ここでは，試験対象ＣＭ２０ｂのＤＭＡコントローラ２２が，あらかじめ決められた形式の故障箇所データを，試験制御ＣＭ２０ａのメモリ２３上のあらかじめ決められた領域に転送する。データ転送後に，故障箇所特定処理部２３０は，試験制御ＣＭ２０ａに対して，割り込み通知を行う。

試験制御ＣＭ２０ａの情報取得部１３０は，試験対象ＣＭ２０ｂからの故障箇所データの転送により，故障箇所の情報を得ることができる。なお，情報取得部１３０が，試験対象ＣＭ２０ｂからステップＳ４７〜Ｓ４９のチェック結果のデータを取得して，故障箇所の特定を行うようにしてもよい。

以上，本実施の形態について説明したが，本発明はその主旨の範囲において種々の変形が可能であることは当然である。

例えば，本実施の形態では，試験対象の処理装置としてストレージ装置を用いた例を説明したが，試験対象の処理装置が，必ずしもストレージ装置である必要はない。例えば，試験対象の処理装置が，内部のコントローラ間で通信し合うようなサーバ等の情報処理装置であってもよい。例えば，装置内に複数の制御部を有し，それらの制御部が相互に通信可能であって，共通の電源制御が可能な仕組みになっており，電源投入パケットを用いた電源投入の機能を持つ処理装置であれば，本実施の形態による試験の技術を適用可能である。

１ ＲＡＩＤ装置
２ ＰＣ
３ ＬＡＮ
４ 端末
５ ＨＵＢ
１０ ＣＥ
２０ ＣＭ
２０ａ 試験制御ＣＭ
２０ｂ 試験対象ＣＭ
２１ ＣＰＵ
２２ ＤＭＡコントローラ
２３ メモリ
２４ システムボリューム
２５ ＰＣＨ
２６ ＰＣＩバスブリッジ
２７ ＣＡ
２８ ＳＡＳコントローラ
２９ ＬＡＮコントローラ
３０ ＷＡＫＥ信号線
３１ システム監視回路
３２ 電源制御回路
４０ ＤＥ
４１ ディスク
１００ 試験処理部
１１０ 試験実行部
１１１ パケット送信部
１２０ 電源投入制御部
１３０ 情報取得部
１３１ メッセージ送信部
１４０ 試験管理情報記憶部
１５０ 出力部
２００ 試験処理部
２１０ 試験準備部
２２０ 立ち上げ通知部
２３０ 故障箇所特定処理部

Claims (3)

1. 試験対象装置が備える第１の制御部が，
   前記試験対象装置が備える第２の制御部に対して，第１のパスを介して電源投入パケットを送信し，
   前記電源投入パケットの送信によって前記第２の制御部の電源が投入されなかった場合に，互いに通信可能な前記第１の制御部が備える監視回路と前記第２の制御部が備える監視回路とを介して前記第２の制御部の電源制御回路を制御して電源を投入し，
   前記第２の制御部の電源投入の後に，第２のパスを介して前記第２の制御部に対して状態情報の取得要求メッセージを送信する処理を実行する
   ことを特徴とする試験方法。
2. 前記第２のパスは，前記第１の制御部と前記第２の制御部との間での前記第１の制御部が備えるメモリから前記第２の制御部が備えるメモリへのデータ転送を用いた通信のパスである
   ことを特徴とする請求項１に記載の試験方法。
3. 複数のパスにより接続された第１の制御部と第２の制御部とを備えた処理装置において，
   前記第１の制御部が，
   前記第２の制御部に対して，第１のパスを介して電源投入パケットを送信するパケット送信部と，
   前記電源投入パケットの送信によって前記第２の制御部の電源が投入されなかった場合に，互いに通信可能な前記第１の制御部が備える監視回路と前記第２の制御部が備える監視回路とを介して前記第２の制御部の電源制御回路を制御して電源を投入する電源投入制御部と，
   前記第２の制御部の電源投入の後に，第２のパスを介して前記第２の制御部に対して状態情報の取得要求メッセージを送信するメッセージ送信部とを備える
   ことを特徴とする処理装置。

Images