JP6087414B2 - Manufacturing method of nitride semiconductor epitaxial wafer for transistor - Google Patents

Manufacturing method of nitride semiconductor epitaxial wafer for transistor Download PDF

Info

Publication number
JP6087414B2
JP6087414B2 JP2015217400A JP2015217400A JP6087414B2 JP 6087414 B2 JP6087414 B2 JP 6087414B2 JP 2015217400 A JP2015217400 A JP 2015217400A JP 2015217400 A JP2015217400 A JP 2015217400A JP 6087414 B2 JP6087414 B2 JP 6087414B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
gan layer
state
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015217400A
Other languages
Japanese (ja)
Other versions
JP2016029741A (en
Inventor
丈士 田中
丈士 田中
好伸 成田
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2015217400A priority Critical patent/JP6087414B2/en
Publication of JP2016029741A publication Critical patent/JP2016029741A/en
Application granted granted Critical
Publication of JP6087414B2 publication Critical patent/JP6087414B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、トランジスタ用窒化物半導体エピタキシャルウエハの製造方法に関する。   The present invention relates to a method for manufacturing a nitride semiconductor epitaxial wafer for a transistor.

従来の技術として、インジウム(In)、ガリウム(Ga)、アルミニウム(Al)、窒素(N)等を含む窒化物半導体は、それらのIII族元素の組成比を制御することにより、紫外光から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。   As a conventional technique, nitride semiconductors containing indium (In), gallium (Ga), aluminum (Al), nitrogen (N), etc. are visible from ultraviolet light by controlling the composition ratio of these group III elements. Development has been promoted and put to practical use as a material for innovative high-efficiency light-emitting devices that cover most areas of light.

また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する夢の電子デバイス用材料としての応用も期待されている。   Nitride semiconductors also have high saturation electron velocities and high breakdown voltage, so in the future, they are expected to be used as dream electronic device materials that achieve orders of magnitude higher efficiency and higher output in the high frequency range. ing.

特許文献1には、窒化物半導体の内部電場を非破壊・非接触に求めるため、窒化物半導体に音波を照射してピエゾ分極を発生させ、プローブ光を窒化物半導体に照射し、窒化物半導体で反射又は透過したブローブ光の変調スペクトルを測定し、変調スペクトルに現れるフランツ・ケルディッシュ振動の周期に基づいて窒化物半導体の内部電場を求める窒化物半導体の評価方法が開示されている。   In Patent Document 1, in order to obtain an internal electric field of a nitride semiconductor in a non-destructive and non-contact manner, the nitride semiconductor is irradiated with sound waves to generate piezoelectric polarization, and the nitride semiconductor is irradiated with probe light. A nitride semiconductor evaluation method is disclosed in which the modulation spectrum of probe light reflected or transmitted at is measured and the internal electric field of the nitride semiconductor is determined based on the period of the Franz-Keldish oscillation appearing in the modulation spectrum.

特許文献2には、AlGaNバリア層中のトラップを中性化するため、AlGaNバリア層上に高い割合のドナー電子を有する誘電層を形成したIII族窒化物ベースの電界効果トランジスタが開示されている。   Patent Document 2 discloses a group III nitride-based field effect transistor in which a dielectric layer having a high proportion of donor electrons is formed on an AlGaN barrier layer in order to neutralize traps in the AlGaN barrier layer. .

特開2009−4706号公報JP 2009-4706 A 特表2004−517461号公報JP-T-2004-517461

窒化物半導体電界効果トランジスタは、窒化物半導体エピタキシャルウエハにソース電極、ドレイン電極、ゲート電極を設けた構造であり、トランジスタに高周波信号を送り、ドレイン電極に電圧を印加すると、ソース電極から供給された電子が窒化物半導体エピタキシャルウエハ内のチャネル層を通りドレイン電極に流れることで、高出力駆動する。また、ゲート電極に電圧を印加することで、該ウエハのソース・ドレイン間に流れる電流(以下、「Ids」ともいう。)が制御される。   A nitride semiconductor field effect transistor has a structure in which a source electrode, a drain electrode, and a gate electrode are provided on a nitride semiconductor epitaxial wafer. When a high frequency signal is sent to the transistor and a voltage is applied to the drain electrode, the nitride semiconductor field effect transistor is supplied from the source electrode. Electrons flow through the channel layer in the nitride semiconductor epitaxial wafer and flow to the drain electrode, thereby driving at a high output. Further, by applying a voltage to the gate electrode, a current flowing between the source and drain of the wafer (hereinafter also referred to as “Ids”) is controlled.

電界効果トランジスタは、高周波信号を送ることで、ドレイン電極に電流を流し高出力駆動するものであるが、信号を停止して、高出力駆動していない状態(アイドル状態)であっても、多少のドレイン電流は流れた状態となっている。各種トランジスタの仕様によっても異なるが、アイドル状態でも、おおよそ50mA/mm程度のドレイン電流は常に流れている。   A field effect transistor is a device that drives a high output by sending a current to a drain electrode by sending a high-frequency signal. However, even if the signal is stopped and a high output drive is not performed (idle state), The drain current of is flowing. Although it depends on the specifications of various transistors, a drain current of about 50 mA / mm always flows even in an idle state.

従来の窒化物半導体電界効果トランジスタでは、高出力状態からアイドル状態に切り替えた直後(つまり高周波信号を発信した状態から信号を停止した直後)のIds値が、高出力前のアイドル状態のIds値(つまり規定のアイドル状態のIds値)よりも低下してしまうという問題があった。この高出力直後のアイドル状態のIds値の変動は、トランジスタの利得にも影響するため、高出力直後のアイドル状態のIds値の減少率を小さくし、アイドル状態のIds値を安定化する必要がある。   In the conventional nitride semiconductor field effect transistor, the Ids value immediately after switching from the high output state to the idle state (that is, immediately after stopping the signal from the state in which the high frequency signal is transmitted) is the Ids value of the idle state before the high output ( In other words, there is a problem that the Ids value is lower than a prescribed idle state. Since the fluctuation of the Ids value in the idle state immediately after the high output also affects the gain of the transistor, it is necessary to reduce the decrease rate of the Ids value in the idle state immediately after the high output and stabilize the Ids value in the idle state. is there.

したがって、本発明の目的は、高出力駆動前後でのアイドル状態のIds値を安定化させ、利得の変動を抑えた窒化物半導体電界効果トランジスタ用の窒化物半導体エピタキシャルウエハの製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a method of manufacturing a nitride semiconductor epitaxial wafer for a nitride semiconductor field effect transistor that stabilizes the Ids value in an idle state before and after high-power driving and suppresses fluctuations in gain. It is in.

本発明の一態様は、上記目的を達成するため、以下のトランジスタ用窒化物半導体エピタキシャルウエハの製造方法を提供する。   In order to achieve the above object, one embodiment of the present invention provides the following method for manufacturing a nitride semiconductor epitaxial wafer for a transistor.

[1]炭化ケイ素からなる基板の表面を清浄化する工程と、
表面が清浄化された前記基板をアンモニアガス雰囲気中に第1の温度として1100〜1200℃で加熱しながら30秒以下の時間配置する工程と、
前記基板上に第2の温度で加熱しながらスキューネスRskが正となる表面の形状を有する窒化物半導体層をエピタキシャル成長させる工程と、
前記窒化物半導体層が形成されたエピタキシャルウェハをH/NH比≦4のガス混合雰囲気を保ったままで前記第2の温度よりも低い第3の温度まで冷却する工程と、
前記窒化物半導体層上にGaN層をエピタキシャル成長させる工程とを有し、
前記GaN層上に電子供給層を形成していない状態において、前記GaN層の光応答特性を0.1以上としたトランジスタ用窒化物半導体エピタキシャルウエハの製造方法。
但し、この場合の光応答特性とは、前記GaN層の横方向電流値の測定雰囲気を、光未照射状態から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の横方向電流値に対する光照射状態(1.98eV)の横方向電流値の比で表わされる。
[1] a step of cleaning the surface of a substrate made of silicon carbide ;
Placing the substrate having a cleaned surface in an ammonia gas atmosphere at a first temperature of 1100 to 1200 ° C. for 30 seconds or less; and
Epitaxially growing a nitride semiconductor layer having a surface shape with a positive skewness Rsk while heating at a second temperature on the substrate;
Cooling the epitaxial wafer on which the nitride semiconductor layer is formed to a third temperature lower than the second temperature while maintaining a gas mixed atmosphere of H 2 / NH 3 ratio ≦ 4;
Have a epitaxially growing a GaN layer on the nitride semiconductor layer,
A method for producing a nitride semiconductor epitaxial wafer for a transistor , wherein the photoresponse characteristic of the GaN layer is 0.1 or more in a state where no electron supply layer is formed on the GaN layer .
However, in this case, the light response characteristic means that when the measurement atmosphere of the lateral current value of the GaN layer is changed from a light non-irradiated state to a light irradiated state with a photon energy of 1.98 eV, It is represented by the ratio of the lateral current value in the light irradiation state (1.98 eV) to the directional current value.

本発明によれば、高出力駆動前後でのアイドル状態のIds値を安定化させ、利得の変動を抑えた窒化物半導体電界効果トランジスタ用の窒化物半導体エピタキシャルウエハの製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the nitride semiconductor epitaxial wafer for nitride semiconductor field effect transistors which stabilized the Ids value of the idle state before and behind high output drive, and suppressed the fluctuation | variation of the gain can be provided. .

図1は、本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタの概略の構成例を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic configuration example of a nitride semiconductor field effect transistor according to a second embodiment of the present invention. 図2は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタの信号停止後の経過時間と、高出力後(信号停止後)のアイドル状態のIds(ソース・ドレイン間電流)値率との関係を示すグラフである。FIG. 2 shows the elapsed time after the signal stop of the nitride semiconductor field effect transistors according to Examples 1 to 3 and Comparative Examples 1 to 3 of the present invention, and the Ids in the idle state after high output (after signal stop). It is a graph which shows the relationship with a source-drain current) value rate. 図3は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタのGaN層における光応答特性(1.98eV光照射状態のIds値/光未照射状態のIds値)と窒化物半導体電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds(ソース・ドレイン間電流)値減少率との関係を示すグラフである。FIG. 3 is a graph showing optical response characteristics of the GaN layer of the nitride semiconductor field effect transistors according to Examples 1 to 3 and Comparative Examples 1 to 3 of the present invention (Ids value in the 1.98 eV light irradiation state / light non-irradiation state). It is a graph which shows the relationship between the Ids (source-drain current) value decreasing rate immediately after the high output of a nitride semiconductor field effect transistor (at the time of zero seconds after signal stop). 図4は、本発明の実施例1の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。FIG. 4 is a graph showing a measurement result of a source-drain current (Ids) of the nitride semiconductor field effect transistor according to Example 1 of the present invention. 図5は、比較例1の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。FIG. 5 is a graph showing measurement results of source-drain current (Ids) of the nitride semiconductor field effect transistor of Comparative Example 1. 図6は、比較例2の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。FIG. 6 is a graph showing measurement results of source-drain current (Ids) of the nitride semiconductor field effect transistor of Comparative Example 2.

[第1の実施の形態]
本発明の第1の実施の形態に係るトランジスタ用窒化物半導体エピタキシャルウエハは、基板上に、窒化物半導体層及び電子走行層となるGaN層をこの順序でエピタキシャル成長させたトランジスタ用窒化物半導体エピタキシャルウエハであって、前記GaN層の光応答特性が0.1以上である。
[First Embodiment]
The nitride semiconductor epitaxial wafer for a transistor according to the first embodiment of the present invention is a nitride semiconductor epitaxial wafer for a transistor in which a nitride semiconductor layer and a GaN layer serving as an electron transit layer are epitaxially grown in this order on the substrate. And the optical response characteristic of the said GaN layer is 0.1 or more.

但し、この場合の光応答特性とは、GaN層の横方向電流値の測定雰囲気を、光未照射状態(以下、「ダーク状態」ともいう)から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の横方向電流値に対する光照射状態(1.98eV)の横方向電流値の比で表わされる。   However, in this case, the light response characteristic is that the measurement atmosphere of the lateral current value of the GaN layer is changed from a light non-irradiation state (hereinafter also referred to as “dark state”) to a light irradiation state with a photon energy of 1.98 eV. The ratio of the lateral current value in the light irradiation state (1.98 eV) to the lateral current value in the light unirradiated state.

トランジスタ用窒化物半導体エピタキシャルウェハのGaN層の横方向電流を測定する場合は、AlGaN層を形成していない状態で測定を行うものとする。この状態での測定であると、AlGaN層のピエゾ効果によって誘起される二次元電子ガスが発生していないため、GaN層のリーク成分のみを測定することが可能である。   When measuring the lateral current of the GaN layer of the nitride semiconductor epitaxial wafer for a transistor, the measurement is performed without forming the AlGaN layer. In the measurement in this state, since the two-dimensional electron gas induced by the piezoelectric effect of the AlGaN layer is not generated, only the leak component of the GaN layer can be measured.

トランジスタ用窒化物半導体エピタキシャルウェハについて検討を重ねたところ、GaN層の光応答特性と、このトランジスタ用窒化物半導体エピタキシャルウエハを用いて作製された電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds値減少率との間に相関があり、電子走行層となるGaN層の光応答特性が0.1以上のGaN層を有するトランジスタ用窒化物半導体エピタキシャルウエハから構成される電界効果トランジスタは、高出力直後のIds値減少率が小さく、高出力駆動前後でのアイドル状態のIds値が安定化され、利得の変動を抑えた電界効果トランジスタとなる。   We have repeatedly studied nitride semiconductor epitaxial wafers for transistors. As a result, the optical response characteristics of the GaN layer and the field effect transistor fabricated using this nitride semiconductor epitaxial wafer for transistors are immediately after high output (at zero seconds after signal stop). The field effect transistor is composed of a nitride semiconductor epitaxial wafer for a transistor having a GaN layer having a photoresponse characteristic of 0.1 or more of the GaN layer serving as an electron transit layer. The Ids value decrease rate immediately after the high output is small, the Ids value in the idle state before and after the high output drive is stabilized, and the field effect transistor is obtained in which the gain fluctuation is suppressed.

[第2の実施の形態]
本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタは、基板上に、窒化物半導体層、電子走行層として機能するGaN層、及び電子供給層として機能するAlGaN層をこの順序でエピタキシャル成長させ、前記AlGaN層上にソース電極、ドレイン電極及びゲート電極を形成した電界効果トランジスタにおいて、当該トランジスタがパッケージングされていないオンウェハ状態であって、前記ゲート電極が負にバイアスされて当該トランジスタがオフ状態である場合の前記GaN層の光応答特性が0.1以上である。
但し、この場合の光応答特性とは、前記ソース電極・前記ドレイン電極間電流値の測定雰囲気を、光未照射状態から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の前記ソース電極・前記ドレイン電極間電流値に対する光照射状態(1.98eV)の前記ソース電極・前記ドレイン電極間電流値の比で表わされる。
[Second Embodiment]
The nitride semiconductor field effect transistor according to the second embodiment of the present invention includes a nitride semiconductor layer, a GaN layer functioning as an electron transit layer, and an AlGaN layer functioning as an electron supply layer in this order on a substrate. In a field effect transistor in which a source electrode, a drain electrode and a gate electrode are formed on the AlGaN layer by epitaxial growth, the transistor is in an on-wafer state in which it is not packaged, and the gate electrode is negatively biased to The optical response characteristic of the GaN layer in the off state is 0.1 or more.
However, the light response characteristic in this case means that the measurement atmosphere of the current value between the source electrode and the drain electrode is a light non-irradiation state when the light non-irradiation state is changed to a light irradiation state with a photon energy of 1.98 eV. Is expressed as a ratio of the current value between the source electrode and the drain electrode in the light irradiation state (1.98 eV) to the current value between the source electrode and the drain electrode.

電界効果トランジスタのソース・ドレイン間電流を測定する場合は、トランジスタがパッケージングされていないオンウェハ状態であって、トランジスタがオフの状態で測定を行うものとする。この状態の測定であると、ゲート電圧が負に印加されることにより、二次元電子ガス領域が空乏化して、この部分の電子がなくなるので、GaN層のリーク成分のみを測定することが可能である。   When measuring the source-drain current of a field effect transistor, the measurement is performed in an on-wafer state where the transistor is not packaged and the transistor is off. In this state of measurement, when the gate voltage is applied negatively, the two-dimensional electron gas region is depleted and there is no electron in this part, so it is possible to measure only the leakage component of the GaN layer. is there.

窒化物半導体電界効果トランジスタについて検討を重ねたところ、電子走行層として機能するGaN層の光応答特性と、窒化物半導体電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds値減少率との間に相関があり、GaN層の光応答特性が0.1以上であると、高出力直後のIds値減少率が小さく、高出力駆動前後でのアイドル状態のIds値が安定化され、利得の変動を抑えることができる。   As a result of repeated studies on nitride semiconductor field effect transistors, the optical response characteristics of the GaN layer functioning as an electron transit layer, and the Ids value decrease rate immediately after high output of the nitride semiconductor field effect transistor (at zero seconds after signal stop) When the optical response characteristic of the GaN layer is 0.1 or more, the Ids value decrease rate immediately after the high output is small, and the Ids value in the idle state before and after the high output drive is stabilized, Gain fluctuation can be suppressed.

なお、GaN層の光応答特性を評価するために、第1の実施形態であるトランジスタ用窒化物半導体エピタキシャルウェハの場合は、GaN層の横方向電流を測定し、第2の実施形態である電界効果トランジスタの場合は、ソース・ドレイン間電流の測定するが、どちらも二次元電子ガスが発生していない状態での、GaN層のリーク成分のみを測定しており、同様の指標となる。   In order to evaluate the optical response characteristics of the GaN layer, in the case of the nitride semiconductor epitaxial wafer for transistors according to the first embodiment, the lateral current of the GaN layer is measured and the electric field according to the second embodiment is measured. In the case of the effect transistor, the current between the source and the drain is measured, but both measure only the leakage component of the GaN layer in the state where the two-dimensional electron gas is not generated, which is a similar index.

図1は、本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタの概略の構成例を示す。   FIG. 1 shows a schematic configuration example of a nitride semiconductor field effect transistor according to a second embodiment of the present invention.

この窒化物半導体電界効果トランジスタ100は、GaN系高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)であり、基板101として例えば炭化ケイ素(SiC)基板を有し、このSiCからなる基板101上に、窒化物半導体層102としての窒化アルミニウム(AlN)層、電子走行層として機能する窒化ガリウム(GaN)層103及び、電子供給層として機能する窒化アルミニウムガリウム(AlGaN)層104を、この順序でエピタキシャル成長させ、AlGaN層104上にソース電極106、ドレイン電極107及びゲート電極108を形成したものである。   The nitride semiconductor field effect transistor 100 is a GaN-based high electron mobility transistor (HEMT), and has, for example, a silicon carbide (SiC) substrate as the substrate 101, and is formed on the substrate 101 made of SiC. An epitaxial growth of an aluminum nitride (AlN) layer as the nitride semiconductor layer 102, a gallium nitride (GaN) layer 103 that functions as an electron transit layer, and an aluminum gallium nitride (AlGaN) layer 104 that functions as an electron supply layer in this order The source electrode 106, the drain electrode 107, and the gate electrode 108 are formed on the AlGaN layer 104.

SiC基板としては、ポリタイプ4H又はポリタイプ6Hの半絶縁性SiC基板を用いる。ここで、4H、6Hの数字はc軸方向の繰返し周期を示し、Hは六方晶を示す。なお、基板101として、寄生容量を低減し、良好な高周波特性を得るためには、半絶縁性SiC基板が好ましいが、導電性SiC基板、サファイア基板、シリコン基板、GaN基板等でもよい。   As the SiC substrate, a polytype 4H or polytype 6H semi-insulating SiC substrate is used. Here, the numbers 4H and 6H indicate the repetition period in the c-axis direction, and H indicates a hexagonal crystal. The substrate 101 is preferably a semi-insulating SiC substrate in order to reduce parasitic capacitance and obtain good high frequency characteristics, but may be a conductive SiC substrate, sapphire substrate, silicon substrate, GaN substrate, or the like.

窒化物半導体層102は、例えば窒化アルミニウム(AlN)で形成され、スキューネスRskが正となる表面102aの形状を有し、核生成層として機能する。スキューネスRskは、表面粗さ曲線を示すものであり、基準長さにおける高さ偏差Z(x)の三乗平均を二乗平均平方根の3乗で割った物理量(無名数)である。スキューネスRskが正である表面102aの形状は、上に鋭く隆起した凸部が存在することを示し、スキューネスRskが負である表面102aの形状は、下に鋭く陥没する凹部が存在することを示している。窒化物半導体電界効果トランジスタの高出力直後のIds値減少率を小さくするためには、窒化物半導体層102の表面102aのスキューネスRskは、正が好ましく、0.5以上がより好ましい。   The nitride semiconductor layer 102 is formed of, for example, aluminum nitride (AlN), has a shape of a surface 102a with a positive skewness Rsk, and functions as a nucleation layer. The skewness Rsk indicates a surface roughness curve, and is a physical quantity (anonymous number) obtained by dividing the cube average of the height deviation Z (x) at the reference length by the cube of the root mean square. The shape of the surface 102a having a positive skewness Rsk indicates that there is a sharply raised convex portion, and the shape of the surface 102a having a negative skewness Rsk indicates that there is a concave portion that is sharply depressed below. ing. In order to reduce the decrease rate of the Ids value immediately after high output of the nitride semiconductor field effect transistor, the skewness Rsk of the surface 102a of the nitride semiconductor layer 102 is preferably positive, and more preferably 0.5 or more.

GaN層103は、電子走行層として機能する。GaN層103のAlGaN層104側には、GaN層103とAlGaN層104の格子定数差に起因したAlGaN層104内のピエゾ効果(結晶が歪むことで電界が生じる効果)によって発生した二次元電子ガス105が存在する。   The GaN layer 103 functions as an electron transit layer. On the AlGaN layer 104 side of the GaN layer 103, a two-dimensional electron gas generated by a piezo effect in the AlGaN layer 104 due to a difference in lattice constant between the GaN layer 103 and the AlGaN layer 104 (an effect of generating an electric field by distorting the crystal). 105 exists.

AlGaN層104は、電子供給層として機能し、GaN層103内にピエゾ効果を誘起する。   The AlGaN layer 104 functions as an electron supply layer and induces a piezo effect in the GaN layer 103.

ソース電極106は、例えば、チタンとアルミニウムの複層構造からなる。ドレイン電極107は、例えばチタンとアルミニウムの複層構造からなる。ゲート電極108は、例えばニッケルと金の複層構造からなる。   The source electrode 106 has, for example, a multilayer structure of titanium and aluminum. The drain electrode 107 has a multilayer structure of titanium and aluminum, for example. The gate electrode 108 has a multilayer structure of nickel and gold, for example.

(窒化物半導体層表面のスキューネスの制御)
窒化物半導体層102の表面102aのスキューネスの制御には窒化物半導体層102の成長時のV族原料とIII族原料の供給量モル比(V/III比)が関係すると考えられる。スキューネスRskを正とするためには、V/III比は1000〜8000が好ましい。
(Control of skewness of nitride semiconductor layer surface)
It is considered that the skewness of the surface 102a of the nitride semiconductor layer 102 is related to the supply amount molar ratio (V / III ratio) of the group V material and the group III material during the growth of the nitride semiconductor layer 102. In order to make the skewness Rsk positive, the V / III ratio is preferably 1000 to 8000.

例えば窒化物半導体層102を窒化アルミニウム(AlN)で形成した場合について説明する。成長面又は基板表面(以下「成長面」という。)に供給されたトリメチルアルミニウム(TMA)から分解したAl原子は、成長面においてN原子と反応しAlNを形成する。また、AlN層の成長初期段階には、基板101の表面にAlN結晶が成長する。V/III比が1000〜8000の範囲であれば、成長面に供給されたTMAから分解したAl原子は、成長面の表面において移動しやすい状態にある。成長面を移動しやすいということは、成長の起点となるAlN結晶にたどり着き、成長が進みやすい状態であると考えられる。この場合、成長初期に形成されたAlN結晶を起点として、その起点から凸状にAlN結晶が大きくなるよう成長が進むため、形成されるAlN層のスキューネスが正となる。   For example, the case where the nitride semiconductor layer 102 is formed of aluminum nitride (AlN) will be described. Al atoms decomposed from trimethylaluminum (TMA) supplied to the growth surface or substrate surface (hereinafter referred to as “growth surface”) react with N atoms on the growth surface to form AlN. In the initial growth stage of the AlN layer, AlN crystals grow on the surface of the substrate 101. When the V / III ratio is in the range of 1000 to 8000, Al atoms decomposed from TMA supplied to the growth surface are in a state of being easily moved on the surface of the growth surface. Easily moving on the growth surface is considered to be a state where the AlN crystal that is the starting point of growth is reached and the growth is easy to proceed. In this case, since the AlN crystal formed in the initial stage of growth grows from the starting point so that the AlN crystal grows in a convex shape, the skewness of the formed AlN layer becomes positive.

V/III比を8000よりも高く、例えば10000としてAlN層の成長を行った場合、成長初期段階に成長面にAlN結晶が形成されるまでは、上記と同様に進むものと考えられるが、V/III比を10000と高くしているため、Al原子の成長面での動きが抑制される。その結果、成長面の表面においてAlN結晶が均一に形成され成長が進むと、成長面にはAlN結晶からなる複数の山が形成されることになる。そしてAlN層の成長途中に発生する粒界(boundary:AlNからなる複数の平坦な山が結合されるときに発生)や欠陥部分(結晶の成長が阻害された部分)が残り、その結果、AlN層のスキューネスが負になるものと考えられる。   When the AlN layer is grown at a V / III ratio higher than 8000, for example 10,000, it is considered that the process proceeds in the same manner as described above until an AlN crystal is formed on the growth surface in the initial stage of growth. Since the / III ratio is as high as 10,000, the movement of Al atoms on the growth surface is suppressed. As a result, when AlN crystals are uniformly formed on the surface of the growth surface and the growth proceeds, a plurality of peaks made of AlN crystals are formed on the growth surface. Then, grain boundaries (boundary: generated when a plurality of flat peaks made of AlN are combined) and defect portions (portions in which crystal growth is inhibited) remain during the growth of the AlN layer. As a result, AlN It is considered that the skewness of the layer becomes negative.

(GaN層の品質)
また、GaN層103は、エピタキシャルウェハの場合は、AlGaN層104が積層されていない状態で、もしくはトランジスタの場合は、パッケージングされていないオンウェハ状態かつ、トランジスタがオフの状態での光応答特性が0.1以上である。光応答特性が1に近い程、特性が良好ということになる。GaN層103がそのような光応答特性を有するためには、後述するGaN層103の成長条件の制御が必要となる。
(Quality of GaN layer)
In the case of an epitaxial wafer, the GaN layer 103 has an optical response characteristic in a state where the AlGaN layer 104 is not laminated, or in the case of a transistor, in an unpackaged on-wafer state and in a state where the transistor is off. It is 0.1 or more. The closer the photoresponse characteristic is to 1, the better the characteristic. In order for the GaN layer 103 to have such a light response characteristic, it is necessary to control the growth conditions of the GaN layer 103 described later.

(実施の形態の製造方法)
次に、窒化物半導体電界効果トランジスタ100の製造方法の一例を説明する。
(Manufacturing method of embodiment)
Next, an example of a method for manufacturing the nitride semiconductor field effect transistor 100 will be described.

(1)基板表面の清浄化
基板101をアンモニア(NH)を含まない水素(H)雰囲気中で所定の温度、例えば1100〜1200℃で加熱して所定の時間(例えば5〜10分)放置する。この加熱処理により基板101の表面が清浄化される。なお、雰囲気は、水素(H)と窒素(N)の混合ガス(H/N)でもよい。
(1) Cleaning of substrate surface The substrate 101 is heated in a hydrogen (H 2 ) atmosphere not containing ammonia (NH 3 ) at a predetermined temperature, for example, 1100 to 1200 ° C., for a predetermined time (for example, 5 to 10 minutes). put. By this heat treatment, the surface of the substrate 101 is cleaned. The atmosphere may be a mixed gas (H 2 / N 2 ) of hydrogen (H 2 ) and nitrogen (N 2 ).

(2)NHガス処理工程
次に、基板101をNHガス雰囲気に上記所定の温度(第1の温度)、例えば1100〜1200℃を保ったまま30秒以下の時間配置するNHガス処理工程を行う。NHガス処理工程は、後に続く窒化物半導体層102の形成ステップにおいて脱離しやすい窒素原子を先行供給することにより窒化物半導体層102の高品質化を行うものである。NHガス処理工程の処理時間が30秒を超えると、例えば基板101をSiCで形成した場合、その表面にSiNx層が顕著に形成され、窒化物半導体層102の形成を阻害し始めるので注意が必要である。
(2) NH 3 gas treatment step Then, NH 3 gas treatment where the substrate is placed 101 NH 3 above gas atmosphere predetermined temperature (first temperature), for example 1100 to 1200 ° C. for 30 seconds or less while maintaining Perform the process. In the NH 3 gas treatment process, the quality of the nitride semiconductor layer 102 is improved by supplying nitrogen atoms that are easily desorbed in the subsequent formation step of the nitride semiconductor layer 102. When the processing time of the NH 3 gas processing step exceeds 30 seconds, for example, when the substrate 101 is formed of SiC, a SiNx layer is remarkably formed on the surface, and attention is paid to the formation of the nitride semiconductor layer 102. is necessary.

(3)窒化物半導体層の形成工程
次に、窒化物半導体層102は、スキューネスRskが正となる表面形状を形成するために、成長時のV/III比は1000〜8000とする。窒化物半導体層102の成長温度は、GaN層103の成長温度、例えば、1000℃〜1100℃よりも高い温度(第2の温度)、例えば、1100℃〜1200℃とする。
(3) Formation Step of Nitride Semiconductor Layer Next, the nitride semiconductor layer 102 has a V / III ratio during growth of 1000 to 8000 in order to form a surface shape with a positive skewness Rsk. The growth temperature of the nitride semiconductor layer 102 is set to a temperature higher than the growth temperature of the GaN layer 103, for example, 1000 ° C. to 1100 ° C. (second temperature), for example, 1100 ° C. to 1200 ° C.

(4)エピタキシャルウェハの冷却工程
次に、H/NH比≦4のH/NHガス雰囲気中で第2の温度より低い所定の温度(第3の温度)、例えば1000℃〜1100℃までエピタキシャルウェハを冷却する。エピタキシャルウェハの冷却条件は、Hガス分率が80%を超えると(すなわちH/NH比>4となると)、窒化物半導体層102が徐々にエッチバックされ、スキューネスRskの値を維持できなくなるため、注意が必要である。
(4) Cooling Step of Epitaxial Wafer Next, a predetermined temperature (third temperature) lower than the second temperature in a H 2 / NH 3 gas atmosphere with an H 2 / NH 3 ratio ≦ 4, for example, 1000 ° C. to 1100 Cool the epitaxial wafer to 0C. As for the cooling condition of the epitaxial wafer, when the H 2 gas fraction exceeds 80% (that is, when the H 2 / NH 3 ratio> 4), the nitride semiconductor layer 102 is gradually etched back to maintain the skewness Rsk value. Care must be taken because it will not be possible.

(5)GaN層、AlGaN層の形成
次に、窒化物半導体層102上にGaN層103を形成し、GaN層103上にAlGaN層104を形成する。以上の工程を経てGaN系HEMT用の窒化物半導体エピタキシャルウエハが形成される。GaN層103及びAlGaN層104の成長温度(第3の温度)は、例えば、1000℃〜1100℃とする。
(5) Formation of GaN layer and AlGaN layer Next, the GaN layer 103 is formed on the nitride semiconductor layer 102, and the AlGaN layer 104 is formed on the GaN layer 103. Through the above steps, a nitride semiconductor epitaxial wafer for GaN-based HEMT is formed. The growth temperature (third temperature) of the GaN layer 103 and the AlGaN layer 104 is, for example, 1000 ° C. to 1100 ° C.

(6)電極の形成
次に、AlGaN層104上にソース電極106、ドレイン電極107及びゲート電極108を形成する。ドライエッチングでHEMT素子周辺に素子分離溝を形成する。なお、イオン注入で絶縁領域を設けて素子分離を行ってもよい。以上の工程を経て窒化物半導体電界効果トランジスタ(GaN系HEMT)100が形成される。
(6) Formation of electrodes Next, the source electrode 106, the drain electrode 107, and the gate electrode 108 are formed on the AlGaN layer 104. An element isolation trench is formed around the HEMT element by dry etching. Note that element isolation may be performed by providing an insulating region by ion implantation. The nitride semiconductor field effect transistor (GaN-based HEMT) 100 is formed through the above steps.

GaN層103の品質を管理する上で、上記の工程のうち、(2)NHガス処理工程、(3)窒化物半導体層の形成工程及び(4)エピタキシャルウェハの冷却工程の制御が特に重要である。 In controlling the quality of the GaN layer 103, among the above steps, (2) NH 3 gas treatment step, (3) nitride semiconductor layer formation step, and (4) epitaxial wafer cooling step are particularly important. It is.

(実施例1の製造方法)
次に、本発明の実施例1に係る窒化物半導体電界効果トランジスタの製造方法の一例を説明する。まず、基板101としてポリタイプ4H又はポリタイプ6Hの半絶縁性SiC基板を用意する。
(Manufacturing method of Example 1)
Next, an example of the manufacturing method of the nitride semiconductor field effect transistor according to the first embodiment of the present invention will be described. First, a polytype 4H or polytype 6H semi-insulating SiC substrate is prepared as the substrate 101.

次に、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)装置に上記SiC基板を導入し、NHを含まないH/N混合ガスフロー雰囲気中で1175℃の設定温度により5分間加熱処理する。この加熱によりSiC基板の表面が清浄化される。 Next, the SiC substrate is introduced into a metal organic chemical vapor deposition (MOCVD) apparatus, and is set in a H 2 / N 2 mixed gas flow atmosphere containing no NH 3 at a set temperature of 1175 ° C. for 5 minutes. Heat treatment. This heating cleans the surface of the SiC substrate.

次に、MOCVD装置の反応炉であるリアクターにアンモニアガスを、温度を1175℃に保ったままH/NH比1となる条件で15秒間導入する(NHガス処理工程)。 Next, ammonia gas is introduced into a reactor, which is a reaction furnace of the MOCVD apparatus, for 15 seconds under the condition of an H 2 / NH 3 ratio of 1 while maintaining the temperature at 1175 ° C. (NH 3 gas treatment process).

次に、温度を1175℃(第2の温度)に保ったまま窒化物半導体層102の原料としてアンモニアガスとトリメチルアルミニウム(TMA:Tri Methyl Aluminum)を用いて、V/III比を5000となるように設定して、スキューネスRskが正の表面形状を有する膜厚30nmのAlN層を形成する(窒化物半導体層の形成工程)。   Next, ammonia gas and trimethylaluminum (TMA) are used as raw materials for the nitride semiconductor layer 102 while keeping the temperature at 1175 ° C. (second temperature) so that the V / III ratio becomes 5000. And a 30 nm-thickness AlN layer having a surface shape with a positive skewness Rsk is formed (nitride semiconductor layer forming step).

次に、MOCVD装置のリアクターを、H/NH比3に設定し、H/NHガス混合雰囲気で1050℃(第3の温度)の設定温度まで冷却する(エピタキシャルウェハの冷却工程)。 Next, the reactor of the MOCVD apparatus is set to an H 2 / NH 3 ratio of 3 and cooled to a set temperature of 1050 ° C. (third temperature) in an H 2 / NH 3 gas mixed atmosphere (epitaxial wafer cooling step). .

次に、原料としてアンモニアガスとトリメチルガリウム(TMG:Tri Methyl Gallium)を用いて、温度1050℃(第3の温度)の下、膜厚1200nmのGaN層103を形成する。   Next, a GaN layer 103 having a thickness of 1200 nm is formed at a temperature of 1050 ° C. (third temperature) using ammonia gas and trimethylgallium (TMG) as raw materials.

次に、GaN層103上に、引き続いて同一のMOCVD装置を使用し、アンモニアガスとTMA、およびTMGを用いて温度1050℃の下、例えば膜厚30nm、Al組成18%のAlGaN層104を形成する。以上の工程を経てGaN系HEMT用の窒化物半導体エピタキシャルウエハが形成される。   Next, the same MOCVD apparatus is used on the GaN layer 103 to form an AlGaN layer 104 having a film thickness of 30 nm and an Al composition of 18%, for example, at a temperature of 1050 ° C. using ammonia gas, TMA, and TMG. To do. Through the above steps, a nitride semiconductor epitaxial wafer for GaN-based HEMT is formed.

フォトリソグラフィー技術を用いてソース電極106、ドレイン電極107及びゲート電極108を、それぞれAlGaN層104上に形成する。以上の工程を経て窒化物半導体電界効果トランジスタ(GaN系HEMT)100が形成される。   A source electrode 106, a drain electrode 107, and a gate electrode 108 are formed on the AlGaN layer 104 by using a photolithography technique. The nitride semiconductor field effect transistor (GaN-based HEMT) 100 is formed through the above steps.

次に、上記のように形成された窒化物半導体電界効果トランジスタの特性評価について、図2及び図3を参照して説明する。   Next, characteristic evaluation of the nitride semiconductor field effect transistor formed as described above will be described with reference to FIGS.

図2は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタ(なお、実施例2、3及び比較例1〜3の詳細は後述する。)の信号停止後の経過時間と高出力後(信号停止後)のIds値率の関係を示すグラフである。同図は、y軸が窒化物半導体電界効果トランジスタの高出力後(信号停止後)のアイドル状態のIds値を、規定したアイドル状態のIds値(高出力前のアイドル状態のIds値)で割った値、つまり高出力後(信号停止後)のIds値率を示しており、x軸が信号停止後の経過時間、すなわち高出力状態からアイドル状態に切り替えてからの経過時間を示す。この図から、トランジスタを高出力状態からアイドル状態に切り替えた際、特に高出力直後(信号停止後ゼロ秒時点)においてIds値率が減少していることが分かる。   FIG. 2 shows signals of nitride semiconductor field effect transistors according to Examples 1 to 3 and Comparative Examples 1 to 3 of the present invention (details of Examples 2 and 3 and Comparative Examples 1 to 3 will be described later). It is a graph which shows the relationship between the elapsed time after a stop, and the Ids value rate after a high output (after a signal stop). In this figure, the y-axis is obtained by dividing the Ids value in the idle state after high output of the nitride semiconductor field effect transistor (after signal stop) by the specified Ids value in the idle state (Ids value in the idle state before high output). Value, that is, the Ids value rate after high output (after signal stop), and the elapsed time after the x-axis is stopped from the signal, that is, the elapsed time after switching from the high output state to the idle state. From this figure, it can be seen that when the transistor is switched from the high output state to the idle state, the Ids value rate decreases especially immediately after the high output (at the time of zero seconds after the signal is stopped).

図3は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタの光応答特性と高出力直後(信号停止後ゼロ秒時点)のIds値減少率との関係を示すグラフである。同図のy軸は、高出力直後(信号停止後ゼロ秒時点)のIds値減少率(=1−Ids値率)を、x軸はGaN層の光応答特性を表し、電界効果トランジスタの高出力直後のIds値減少率とGaN層の光応答特性との相関を示している。   FIG. 3 shows the optical response characteristics of the nitride semiconductor field effect transistors according to Examples 1 to 3 and Comparative Examples 1 to 3 of the present invention and the Ids value decrease rate immediately after high output (at zero seconds after signal stop). It is a graph which shows a relationship. In the figure, the y-axis represents the Ids value decrease rate (= 1-Ids value rate) immediately after high output (at the time of zero seconds after signal stop), the x-axis represents the photoresponse characteristics of the GaN layer, and the field effect transistor high The correlation between the Ids value decrease rate immediately after output and the photoresponse characteristics of the GaN layer is shown.

また、図4〜図6は実施例及び比較例のGaN層のIds値測定結果であり、GaN層へ光未照射状態での印加電圧1V〜100VにおけるIds値と、光子エネルギー1.98eVの光照射状態に変えたときの印加電圧1V〜100VにおけるIds値のグラフである。このダーク状態のIds値に対する光照射状態のIds値の比がすなわち光応答特性であり、図3のx軸は、印加電圧20Vにおける光応答特性を示す。なお、光応答特性は、前述しているように各印加電圧における(1.98eV光照射状態のIds値)/(光未照射状態のIds値)で表わされる。   4 to 6 show measurement results of Ids values of the GaN layers of Examples and Comparative Examples. Ids values at an applied voltage of 1 V to 100 V in a state in which no light is irradiated onto the GaN layer and light having a photon energy of 1.98 eV. It is a graph of the Ids value in the applied voltages 1V-100V when changing to an irradiation state. The ratio of the Ids value in the light irradiation state to the Ids value in the dark state is the light response characteristic, and the x axis in FIG. 3 shows the light response characteristic at the applied voltage of 20V. The light response characteristic is represented by (1.9s evidence value in light irradiation state) / (ids value in light non-irradiation state) at each applied voltage as described above.

図3のy軸で示されるIds値減少率は、その値が小さいほど、高出力前後のアイドル状態のIds値が安定しており、利得の変動を抑制した良好な電界効果トランジスタであると言える。   It can be said that the Ids value decrease rate indicated by the y-axis in FIG. 3 is a good field effect transistor in which the Ids value in the idle state before and after high output is more stable as the value is smaller, and the gain variation is suppressed. .

本発明に至る実験では、図3に示すように、GaN層を流れるオフ電流の光子エネルギー1.98eVの光照射による光応答が、電界効果トランジスタの高出力直後のIds値減少率に相関があることを発見した。すなわち、図3から分かるように、GaN層の光応答特性が0.1以上と良好であれば、電界効果トランジスタの高出力直後のIds値減少率を低減し、高出力駆動前後でのアイドル状態のIds値を安定化できることを発見した。   In the experiment leading to the present invention, as shown in FIG. 3, the optical response due to light irradiation with photon energy of 1.98 eV of the off-current flowing through the GaN layer has a correlation with the Ids value decrease rate immediately after the high output of the field effect transistor. I discovered that. That is, as can be seen from FIG. 3, when the optical response characteristic of the GaN layer is as good as 0.1 or more, the Ids value decrease rate immediately after the high output of the field effect transistor is reduced, and the idle state before and after the high output drive is reduced. It has been found that the Ids value of can be stabilized.

この現象は、GaNのバンドギャップ3.39eVに対して十分に低いエネルギーを有する光を照射すると、バレンスバンドから電子が励起されて直ちに深い準位の電子トラップをチャージし、これによりGaN層中を流れる微少な電流のフローが阻害されるという作用に起因すると考えられる。この電子トラップと電界効果トランジスタの高出力直後のIds値減少率に何らかの因果関係があることから、上記のような相関が得られたものと理解される。   This phenomenon is caused by irradiating light having a sufficiently low energy with respect to a band gap of 3.39 eV of GaN, and electrons are excited from the valence band to immediately charge deep level electron traps. This is considered to be due to the effect that the flow of a minute current flowing is inhibited. Since there is some causal relationship between the electron trap and the Ids value decrease rate immediately after the high output of the field effect transistor, it is understood that the above correlation is obtained.

本実施例においては、規定したアイドル状態のIds値に対する高出力直後のIds値減少率が0.3以下であると、高出力前後のアイドル状態のIds値が安定しており、電界効果トランジスタの利得の変動を抑制できていると判断する。   In this embodiment, when the Ids value decrease rate immediately after the high output with respect to the Ids value in the specified idle state is 0.3 or less, the Ids value in the idle state before and after the high output is stable, and the field effect transistor Judge that the fluctuation of the gain is suppressed.

実施例1で作製された電界効果トランジスタの特性について説明する。図4は、本実施例1のGaN層のIds値測定結果を示す。すなわち、図4は、窒化物半導体電界効果トランジスタ100がパッケージングされていないオンウエハ状態であって、ゲート電極108が負にバイアスされトランジスタがオフ状態である場合におけるソース・ドレイン間電流値であり、測定雰囲気をダーク状態から光照射状態(1.98eV)へと変えたものである。   The characteristics of the field effect transistor manufactured in Example 1 will be described. FIG. 4 shows the Ids value measurement result of the GaN layer of Example 1. That is, FIG. 4 shows the current value between the source and the drain when the nitride semiconductor field effect transistor 100 is in an on-wafer state in which the gate electrode 108 is negatively biased and the transistor is in an off state. The measurement atmosphere is changed from a dark state to a light irradiation state (1.98 eV).

ダーク状態のIds値に対する光照射状態(1.98eV)のIds値の比である光応答特性は、ソース・ドレイン間電圧1V〜100Vの間全てで0.1以上であり、ソース・ドレイン間電圧(以下、「Vds」ともいう。)が20Vのときは0.52であった。   The photoresponse characteristics, which is the ratio of the Ids value in the light irradiation state (1.98 eV) to the Ids value in the dark state, is 0.1 or more in all of the source-drain voltage 1 V to 100 V, and the source-drain voltage It was 0.52 when (hereinafter also referred to as “Vds”) was 20V.

図2、図3に示すように、実施例1で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.92、つまり高出力直後のIds値減少率が0.08であり、高出力直後から、規定したアイドル状態のIds量(高出力前のアイドル状態のIds量)とさほど変わらない量の電流が流れていることが分かる。   As shown in FIGS. 2 and 3, the transistor manufactured in Example 1 has an Ids value rate after high output of 0.92 at zero seconds after signal stop, that is, an Ids value decrease rate immediately after high output is 0. It can be seen that immediately after the high output, an amount of current that is not so different from the specified Ids amount in the idle state (the Ids amount in the idle state before the high output) flows.

実施例2は、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を4としたことを除き、実施例1と同様の方法で窒化物半導体電界効果トランジスタ(GaN系HEMT)100を製造した。実施例1と同様にAlN層の表面のスキューネスRskは正に制御されている。 Example 2 is a nitride semiconductor according to the same method as in Example 1 except that the H 2 / NH 3 ratio of the H 2 / NH 3 mixed gas was set to 4 in the cooling process of the epitaxial wafer after the AlN layer was formed. A field effect transistor (GaN-based HEMT) 100 was manufactured. Similar to the first embodiment, the skewness Rsk on the surface of the AlN layer is positively controlled.

実施例1と同様に、オンウエハ状態で、ゲート電極108が負にバイアスされ、トランジスタがオフ状態である場合におけるソース・ドレイン間電流値を、ダーク状態から光照射状態(1.98eV)へと測定雰囲気を変えて測定した。実施例2においても、GaN層の光応答特性は、Vds値が1V〜100Vの間全てで0.1以上であり、Vds値が20Vのときは0.3であった。   As in Example 1, when the gate electrode 108 is negatively biased in the on-wafer state and the transistor is in the off state, the current value between the source and the drain is measured from the dark state to the light irradiation state (1.98 eV). Measurements were made while changing the atmosphere. Also in Example 2, the photoresponse characteristics of the GaN layer were 0.1 or more for all Vds values between 1V and 100V, and 0.3 when the Vds value was 20V.

図2、図3に示すように、実施例2で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.85、つまり高出力直後のIds値減少率が0.15であり、高出力直後から、規定したアイドル状態のIds値とさほど変わらない量の電流が流れていることが分かる。   As shown in FIGS. 2 and 3, the transistor manufactured in Example 2 has an Ids value rate after high output at the time of zero seconds after signal stop of 0.85, that is, an Ids value decrease rate immediately after high output is 0. It can be seen that immediately after the high output, an amount of current that is not so different from the Ids value in the specified idle state flows.

実施例3は、基板のNHガス処理工程において、ガス導入時間を25秒間に変更した。AlN層の形成工程は実施例1と同様であり、AlN層の表面のスキューネスRskは正になった。その他の工程は実施例1と同様の方法で窒化物半導体電界効果トランジスタ(GaN系HEMT)100を製造した。 In Example 3, the gas introduction time was changed to 25 seconds in the NH 3 gas treatment process for the substrate. The formation process of the AlN layer was the same as that in Example 1, and the skewness Rsk on the surface of the AlN layer became positive. In other steps, a nitride semiconductor field effect transistor (GaN-based HEMT) 100 was manufactured in the same manner as in Example 1.

実施例1と同様に、オンウエハ状態で、ゲート電極108が負にバイアスされ、トランジスタがオフ状態である場合におけるソース・ドレイン間電流値を、ダーク状態から光照射状態(1.98eV)へと測定雰囲気を変えて測定した。実施例3においても、GaN層の光応答特性は、Vds値が1V〜100Vの間全てで0.1以上であり、Vds値が20Vのときは0.14であった。   As in Example 1, when the gate electrode 108 is negatively biased in the on-wafer state and the transistor is in the off state, the current value between the source and the drain is measured from the dark state to the light irradiation state (1.98 eV). Measurements were made while changing the atmosphere. Also in Example 3, the photoresponse characteristics of the GaN layer were 0.1 or more in all cases where the Vds value was between 1V and 100V, and 0.14 when the Vds value was 20V.

図2、図3に示すように、実施例3で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.87、つまり高出力直後のIds減少率が0.13であり、高出力直後から、規定したアイドル状態のIds値とさほど変わらない量の電流が流れていることが分かる。   As shown in FIGS. 2 and 3, the transistor manufactured in Example 3 has an Ids value rate after high output at the time of zero seconds after signal stop of 0.87, that is, an Ids decrease rate immediately after high output is 0.13. It can be seen that immediately after the high output, an amount of current that is not so different from the Ids value in the specified idle state flows.

(比較例)
図5及び図6は、それぞれ比較例1、2の光応答特性を示す。この比較例1、2は、本発明の実施例を適用しない状態で形成したトランジスタがパッケージングされていないオンウエハ状態であって、ゲート電極が負にバイアスされトランジスタがオフ状態である場合であって、測定雰囲気をダーク状態から光照射状態(1.98eV)へと変えたものである。
(Comparative example)
5 and 6 show the optical response characteristics of Comparative Examples 1 and 2, respectively. Comparative Examples 1 and 2 are on-wafer states in which a transistor formed without applying the embodiment of the present invention is not packaged, and the gate electrode is negatively biased and the transistor is off. The measurement atmosphere is changed from the dark state to the light irradiation state (1.98 eV).

(比較例1)
比較例1は、SiC基板のNHガス処理工程を25秒とし、さらにAlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を5としたものである。図5から明らかなように、エピタキシャルウェハの冷却工程におけるH/NH比>4としたことで、窒化物半導体層102が徐々にエッチバックされ、スキューネスRskの値が維持できなくなったものと考えられ、その影響により、Vds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.09になることが分かる。
(Comparative Example 1)
In Comparative Example 1, the NH 3 gas treatment process of the SiC substrate was set to 25 seconds, and the H 2 / NH 3 ratio of the H 2 / NH 3 mixed gas was set to 5 in the cooling process of the epitaxial wafer after forming the AlN layer. It is. As apparent from FIG. 5, the ratio of H 2 / NH 3 in the cooling process of the epitaxial wafer was set to> 4 so that the nitride semiconductor layer 102 was gradually etched back and the skewness Rsk value could not be maintained. As a result, it can be seen that the optical response characteristic of the GaN layer is less than 0.1 over almost the entire Vds value of 1V to 100V, and 0.09 when the Vds value is 20V. .

図2、図3に示すように、比較例1で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.64、つまり高出力直後のIds減少率が0.36であり、基準となる0.3を越えた減少率となっていることから、トランジスタの利得が不安定になると考えられる。   As shown in FIGS. 2 and 3, the transistor manufactured in Comparative Example 1 has an Ids value rate after high output of 0.64 at the time of zero seconds after signal stop, that is, an Ids decrease rate immediately after high output is 0.36. Since the reduction rate exceeds 0.3 which is the reference, it is considered that the gain of the transistor becomes unstable.

(比較例2)
比較例2は、SiC基板のNHガス処理工程を30秒よりも長い35秒とし、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を4としたものである。図6から明らかなように、SiC基板のNHガス処理工程を30秒より長く行ったことで、AlN層の形成が阻害されたと考えられ、その影響により、Vds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.05になることが分かる。
(Comparative Example 2)
In Comparative Example 2, the NH 3 gas treatment process of the SiC substrate is set to 35 seconds longer than 30 seconds, and the H 2 / NH 3 ratio of the H 2 / NH 3 mixed gas is set in the cooling process of the epitaxial wafer after forming the AlN layer. 4. As is apparent from FIG. 6, it is considered that the formation of the AlN layer was hindered by performing the NH 3 gas treatment process of the SiC substrate for longer than 30 seconds. Due to the influence, almost the entire Vds value of 1 V to 100 V was observed. It can be seen that the light response characteristic of the GaN layer is less than 0.1, and is 0.05 when the Vds value is 20V.

図2、図3に示すように、比較例2で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.52、つまり高出力直後のIds減少率が0.48であり、高出力直後のIds値は、規定したアイドル状態のIds値のおよそ半分程度まで減少しており、トランジスタの利得が不安定になると考えられる。   As shown in FIGS. 2 and 3, the transistor manufactured in Comparative Example 2 has an Ids value rate after high output at the time of zero seconds after signal stop of 0.52, that is, an Ids decrease rate immediately after high output is 0.48. The Ids value immediately after the high output is reduced to about half of the defined idle state Ids value, and it is considered that the gain of the transistor becomes unstable.

(比較例3)
比較例3は、SiC基板のNHガス処理工程を30秒よりも長い35秒とし、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を5としたものである。SiC基板のNHガス処理工程を30秒より長く行い、且つエピタキシャルウェハの冷却工程においてH/NH比>4としたことで、AlN層の形成が阻害されるとともに、冷却工程においてエッチバックされたためAlN層表面のスキューネスRskが負となり、GaN層が良好に形成されなかったものと考えられる。そのため、比較例3の電界効果トランジスタはVds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.03となった。
(Comparative Example 3)
In Comparative Example 3, the NH 3 gas treatment process of the SiC substrate is set to 35 seconds longer than 30 seconds, and the H 2 / NH 3 ratio of the H 2 / NH 3 mixed gas is set in the cooling process of the epitaxial wafer after forming the AlN layer. It is set to 5. The NH 3 gas treatment process for the SiC substrate is performed for longer than 30 seconds, and the H 2 / NH 3 ratio> 4 in the cooling process of the epitaxial wafer inhibits the formation of the AlN layer and etch back in the cooling process. Therefore, it is considered that the skewness Rsk on the surface of the AlN layer became negative and the GaN layer was not formed well. For this reason, the field effect transistor of Comparative Example 3 has a light response characteristic of the GaN layer of less than 0.1 over almost the entire Vds value of 1 V to 100 V, and 0.03 when the Vds value is 20 V. It was.

図2、図3に示すように、比較例3で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.32、つまり高出力直後のIds値減少率が0.68であり、基準である0.3を大幅に超え、高出力直後のIds値は規定したアイドル状態のIds値の半分以下にまで減少しており、トランジスタの利得が不安定になると考えられる。   As shown in FIGS. 2 and 3, the transistor manufactured in Comparative Example 3 has an Ids value rate of 0.32 after high output at the time of zero seconds after signal stop, that is, an Ids value decrease rate immediately after high output is 0. 68, which greatly exceeds the reference 0.3, and the Ids value immediately after the high output is reduced to less than half of the Ids value in the specified idle state, and it is considered that the transistor gain becomes unstable.

これらの実施例1〜3及び比較例1〜3の結果からGaN層の光応答特性と、電界効果トランジスタの高出力後、特に高出力直後(信号停止後ゼロ秒時点)のIds値減少率には相関があり、GaN層の光応答特性が0.1以上である窒化物半導体エピタキシャルウエハから構成される電界効果トランジスタは、高出力駆動前後でのアイドル状態のIds値を安定化し、電界効果トランジスタの利得の変動を抑制することができる。   From the results of Examples 1 to 3 and Comparative Examples 1 to 3, the optical response characteristics of the GaN layer and the Ids value decrease rate after high output of the field effect transistor, particularly immediately after high output (at zero seconds after signal stop). Has a correlation, and a field effect transistor composed of a nitride semiconductor epitaxial wafer having a photoresponse characteristic of a GaN layer of 0.1 or more stabilizes the Ids value in an idle state before and after high-power driving, and the field effect transistor Fluctuations in gain can be suppressed.

なお、本発明は、上記実施の形態及び上記実施例に限定されず、種々の変更、改良、置換、組み合せが可能である。上記実施の形態及び上記実施例では、GaN系HEMTについて説明したが、本発明は他の電界効果トランジスタにも適用可能である。また、上記実施の形態及び上記実施例では、基板材料として、SiC基板を用い、基板とGaN層との間に形成する窒化物半導体層としてAlN層を用いた場合について説明したが、本発明はAlGaN等の他の窒化物半導体層を用いた場合にも適用可能である。   In addition, this invention is not limited to the said embodiment and said Example, A various change, improvement, substitution, and a combination are possible. Although the GaN-based HEMT has been described in the above embodiments and examples, the present invention can also be applied to other field effect transistors. Moreover, in the said embodiment and the said Example, although the SiC substrate was used as a substrate material and the case where an AlN layer was used as a nitride semiconductor layer formed between a board | substrate and a GaN layer was demonstrated, this invention is The present invention can also be applied when other nitride semiconductor layers such as AlGaN are used.

100…窒化物半導体電界効果トランジスタ、101…基板、102…窒化物半導体層、
102a…窒化物半導体層の表面、103…GaN層、104…AlGaN層、
105…二次元電子ガス、106…ソース電極、107…ドレイン電極、
108…ゲート電極
DESCRIPTION OF SYMBOLS 100 ... Nitride semiconductor field effect transistor, 101 ... Substrate, 102 ... Nitride semiconductor layer,
102a ... the surface of the nitride semiconductor layer, 103 ... GaN layer, 104 ... AlGaN layer,
105 ... Two-dimensional electron gas, 106 ... Source electrode, 107 ... Drain electrode,
108: Gate electrode

Claims (1)

炭化ケイ素からなる基板の表面を清浄化する工程と、
表面が清浄化された前記基板をアンモニアガス雰囲気中に第1の温度として1100〜1200℃で加熱しながら30秒以下の時間配置する工程と、
前記基板上に第2の温度で加熱しながらスキューネスRskが正となる表面の形状を有する窒化物半導体層をエピタキシャル成長させる工程と、
前記窒化物半導体層が形成されたエピタキシャルウェハをH/NH比≦4のガス混合雰囲気を保ったままで前記第2の温度よりも低い第3の温度まで冷却する工程と、
前記窒化物半導体層上にGaN層をエピタキシャル成長させる工程とを有し、
前記GaN層上に電子供給層を形成していない状態において、前記GaN層の光応答特性を0.1以上としたトランジスタ用窒化物半導体エピタキシャルウエハの製造方法。
但し、この場合の光応答特性とは、前記GaN層の横方向電流値の測定雰囲気を、光未照射状態から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の横方向電流値に対する光照射状態(1.98eV)の横方向電流値の比で表わされる。
Cleaning the surface of the substrate made of silicon carbide ;
Placing the substrate having a cleaned surface in an ammonia gas atmosphere for a period of 30 seconds or less while heating at 1100 to 1200 ° C. as a first temperature;
Epitaxially growing a nitride semiconductor layer having a surface shape with a positive skewness Rsk while heating at a second temperature on the substrate;
Cooling the epitaxial wafer on which the nitride semiconductor layer is formed to a third temperature lower than the second temperature while maintaining a gas mixed atmosphere of H 2 / NH 3 ratio ≦ 4;
Have a epitaxially growing a GaN layer on the nitride semiconductor layer,
A method for producing a nitride semiconductor epitaxial wafer for a transistor , wherein the photoresponse characteristic of the GaN layer is 0.1 or more in a state where no electron supply layer is formed on the GaN layer .
However, in this case, the light response characteristic means that when the measurement atmosphere of the lateral current value of the GaN layer is changed from a light non-irradiated state to a light irradiated state with a photon energy of 1.98 eV, It is represented by the ratio of the lateral current value in the light irradiation state (1.98 eV) to the directional current value.
JP2015217400A 2015-11-05 2015-11-05 Manufacturing method of nitride semiconductor epitaxial wafer for transistor Expired - Fee Related JP6087414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015217400A JP6087414B2 (en) 2015-11-05 2015-11-05 Manufacturing method of nitride semiconductor epitaxial wafer for transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217400A JP6087414B2 (en) 2015-11-05 2015-11-05 Manufacturing method of nitride semiconductor epitaxial wafer for transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012168773A Division JP5837465B2 (en) 2012-07-30 2012-07-30 Evaluation method of nitride semiconductor field effect transistor

Publications (2)

Publication Number Publication Date
JP2016029741A JP2016029741A (en) 2016-03-03
JP6087414B2 true JP6087414B2 (en) 2017-03-01

Family

ID=55435489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217400A Expired - Fee Related JP6087414B2 (en) 2015-11-05 2015-11-05 Manufacturing method of nitride semiconductor epitaxial wafer for transistor

Country Status (1)

Country Link
JP (1) JP6087414B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125737A (en) * 2018-01-18 2019-07-25 株式会社サイオクス Nitride semiconductor epitaxial substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203834A (en) * 1995-01-24 1996-08-09 Matsushita Electric Ind Co Ltd Semiconductor thin film and manufacture thereof
JP2999435B2 (en) * 1996-06-14 2000-01-17 松下電器産業株式会社 Semiconductor manufacturing method and semiconductor light emitting device
JP4679810B2 (en) * 2003-08-27 2011-05-11 日本碍子株式会社 EPITAXIAL SUBSTRATE, SEMICONDUCTOR LAMINATED STRUCTURE, EPITAXIAL SUBSTRATE MANUFACTURING METHOD, AND METHOD FOR SUPPRESSING PIT GENERATION ON Epitaxial Substrate Surface
JP5095253B2 (en) * 2007-03-30 2012-12-12 富士通株式会社 Semiconductor epitaxial substrate, compound semiconductor device, and manufacturing method thereof
JP4786587B2 (en) * 2007-04-27 2011-10-05 Dowaエレクトロニクス株式会社 Group III nitride semiconductor and method for manufacturing the same, substrate for manufacturing group III nitride semiconductor
JP2011023677A (en) * 2009-07-21 2011-02-03 Hitachi Cable Ltd Compound semiconductor epitaxial wafer, and method of manufacturing the same
JP5456783B2 (en) * 2009-08-07 2014-04-02 日本碍子株式会社 Epitaxial substrate for semiconductor element, method for manufacturing epitaxial substrate for semiconductor element, and semiconductor element

Also Published As

Publication number Publication date
JP2016029741A (en) 2016-03-03

Similar Documents

Publication Publication Date Title
US8450782B2 (en) Field effect transistor, method of manufacturing field effect transistor, and method of forming groove
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
JP5634681B2 (en) Semiconductor element
JP6737800B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2008166349A (en) Semiconductor substrate and semiconductor device
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2010192633A (en) METHOD FOR MANUFACTURING GaN-BASED FIELD-EFFECT TRANSISTOR
JP5883331B2 (en) Method of manufacturing nitride semiconductor epitaxial wafer and method of manufacturing field effect nitride transistor
JP2016207748A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
JP2004140317A (en) Manufacturing methods of laminate and semiconductor device
US10629688B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP2015192026A (en) Semiconductor device manufacturing method
JP5170859B2 (en) Substrate and manufacturing method thereof
CN103262214A (en) Semiconductor substrate, semiconductor device, and method for producing semiconductor substrate
JP5837465B2 (en) Evaluation method of nitride semiconductor field effect transistor
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
JP6087414B2 (en) Manufacturing method of nitride semiconductor epitaxial wafer for transistor
JP6030733B2 (en) Nitride semiconductor epitaxial wafer for transistor and nitride semiconductor field effect transistor
JP2015185809A (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP2007096261A (en) Semiconductor device
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP7348923B2 (en) Method for manufacturing base substrate for semiconductor element, method for manufacturing semiconductor element, base substrate for semiconductor element, epitaxial substrate for semiconductor element, and semiconductor element

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170201

R150 Certificate of patent or registration of utility model

Ref document number: 6087414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees