JP6076114B2 - Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device - Google Patents
Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6076114B2 JP6076114B2 JP2013023739A JP2013023739A JP6076114B2 JP 6076114 B2 JP6076114 B2 JP 6076114B2 JP 2013023739 A JP2013023739 A JP 2013023739A JP 2013023739 A JP2013023739 A JP 2013023739A JP 6076114 B2 JP6076114 B2 JP 6076114B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- semiconductor device
- recess
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体装置、より詳しくは、基材上に多数の電極が形成された積層型の半導体装置、および固体撮像装置、並びに半導体装置の製造方法に関する。 The present invention relates to a semiconductor device, and more particularly to a stacked semiconductor device in which a large number of electrodes are formed on a substrate, a solid-state imaging device, and a method for manufacturing the semiconductor device.
システムの高機能化・小型化のために、より小型で高性能な半導体装置が要請され、微小な電極が多数形成されたウエハ同士を接合する事で構成される積層型半導体装置が検討されている。 In order to increase the functionality and miniaturization of the system, a smaller and higher performance semiconductor device is required, and a stacked semiconductor device configured by bonding wafers on which a large number of minute electrodes are formed has been studied. Yes.
積層型半導体装置では、半導体基板間を電極で接続するが、電極同士を接続したのみでは外力や応力に対して脆弱であり、また、湿度や温度などによって電極の腐食を引き起こしてしまうため、アンダーフィルと呼ばれる樹脂で半導体基板間における電極以外の部分を封止することがある。アンダーフィルによる封止は、通常、電極を接続した後に半導体基板間の隙間からアンダーフィルを注入することによって行われているが、近年の電極の狭ピッチ化とそれに伴う狭ギャップ化によって接続後に注入するということが難しくなってきている。 In stacked semiconductor devices, the semiconductor substrates are connected by electrodes, but simply connecting the electrodes is vulnerable to external forces and stresses, and also causes corrosion of the electrodes due to humidity and temperature. A portion other than the electrodes between the semiconductor substrates may be sealed with a resin called fill. Sealing with underfill is usually performed by injecting underfill from the gap between the semiconductor substrates after connecting the electrodes, but injection after connection due to the recent narrowing of the pitch of electrodes and concomitant narrowing of the gap. It's getting harder to do.
そこで近年、電極の接続前に半導体基板にアンダーフィルを塗布してから接続を行うという方法が注目されている。
この方法に関連して、特許文献1には、電極が形成された一方の半導体基板上にアンダーフィルを塗布し、他方の半導体基板の電極を一方の半導体基板に対向させて圧接する方法が記載されている。圧接により、他方の半導体基板の電極がアンダーフィルを押しのけながら一方の半導体基板に接近し、電極同士が接触して半導体基板が導通される。
Therefore, in recent years, attention has been paid to a method in which an underfill is applied to a semiconductor substrate before connecting the electrodes and then the connection is performed.
In relation to this method,
しかしながら、特許文献1に記載の方法では、二つの電極の端面間にアンダーフィルが残留する可能性があり、アンダーフィルが残留すると電極の接合不良の原因となるという問題がある。
However, in the method described in
本発明は、上記事情を踏まえ、アンダーフィルを電極の接合前に塗布しても電極同士を確実に接合することができる構造の半導体装置およびその製造方法を提供することを目的とする。
本発明の他の目的は、多数の電極を備えながらもこれらが確実に接続され、実装強度の高い固体撮像装置を提供することである。
In view of the above circumstances, an object of the present invention is to provide a semiconductor device having a structure in which electrodes can be reliably bonded to each other even when an underfill is applied before the electrodes are bonded, and a manufacturing method thereof.
Another object of the present invention is to provide a solid-state imaging device having a high mounting strength in which a large number of electrodes are provided but they are securely connected.
本発明の第一の態様は、第一の半導体基板と、前記第一の半導体基板に接合された第二の半導体基板とを備える半導体装置であって、前記第一の半導体基板と前記第二の半導体基板との間に形成されたアンダーフィル層を備え、前記第一の半導体基板は、一方の面に設けられた凹部と、前記凹部内に配置された第一電極とを有し、前記第二の半導体基板は、少なくとも一部が前記凹部内に進入可能な形状の第二電極を有し、前記第二電極が前記アンダーフィル層を貫通して前記第一電極に突き刺さることにより前記第一電極と前記第二電極とが接続されていることを特徴とする。 A first aspect of the present invention is a semiconductor device comprising a first semiconductor substrate and a second semiconductor substrate bonded to the first semiconductor substrate, wherein the first semiconductor substrate and the second semiconductor substrate An underfill layer formed between the first semiconductor substrate and the first semiconductor substrate, the first semiconductor substrate having a concave portion provided on one surface and a first electrode disposed in the concave portion, The second semiconductor substrate has a second electrode shaped so that at least a part thereof can enter the recess, and the second electrode penetrates the underfill layer and pierces the first electrode. One electrode is connected to the second electrode.
本発明の第二の態様は、本発明の半導体装置を備えることを特徴とする固体撮像装置である。 A second aspect of the present invention is a solid-state imaging device including the semiconductor device of the present invention.
本発明の第三の態様は、一方の面に設けられた凹部と、前記凹部内に配置された第一電極とを有する第一の半導体基板を形成する第一基板形成工程と、少なくとも一部が前記凹部内に進入可能な形状の第二電極を有する第二の半導体基板を形成する第二基板形成工程と、前記第一の半導体基板の前記一方の面上にアンダーフィルを塗布することでアンダーフィル層を形成するアンダーフィル層形成工程と、前記第二電極を前記一方の面に対向させて前記第一の半導体基板と前記第二の半導体基板とを接触させ、前記第二電極が前記アンダーフィル層を貫通して前記第一電極に突き刺さるように加圧して前記第一の半導体基板と前記第二の半導体基板とを接合する加圧接合工程とを備えることを特徴とする半導体装置の製造方法である。 According to a third aspect of the present invention, there is provided a first substrate forming step of forming a first semiconductor substrate having a recess provided on one surface and a first electrode disposed in the recess, and at least partly A second substrate forming step of forming a second semiconductor substrate having a second electrode having a shape capable of entering the recess, and applying an underfill on the one surface of the first semiconductor substrate. An underfill layer forming step of forming an underfill layer, the second electrode facing the one surface, the first semiconductor substrate and the second semiconductor substrate are contacted, and the second electrode is A pressure bonding step of bonding the first semiconductor substrate and the second semiconductor substrate by applying pressure so as to penetrate the first electrode through the underfill layer. It is a manufacturing method .
本発明の半導体基板およびその製造方法によれば、アンダーフィルを電極の接合前に塗布しても電極同士を確実に接合することができる。
また、本発明の固体撮像装置によれば、多数の電極を備えながらもこれらが確実に接続され、実装強度の高いものとすることができる。
According to the semiconductor substrate and the manufacturing method thereof of the present invention, the electrodes can be reliably bonded even if the underfill is applied before the electrodes are bonded.
In addition, according to the solid-state imaging device of the present invention, although a large number of electrodes are provided, these can be reliably connected and the mounting strength can be increased.
本発明の一実施形態について、図1から図4を参照して説明する。本発明の半導体装置は、回路や配線等が形成された複数枚の半導体基板を接合して形成される積層型半導体装置である。
図1の上側は、本実施形態の半導体装置の製造に用いられる半導体基板1の基本構成を示す平面図である。半導体基板1は、図1に示すように、板状またはシート状の基材10と、基材10の面上に形成された複数の電極アレイ20とを備えている。
An embodiment of the present invention will be described with reference to FIGS. The semiconductor device of the present invention is a stacked semiconductor device formed by bonding a plurality of semiconductor substrates on which circuits, wirings, and the like are formed.
The upper side of FIG. 1 is a plan view showing a basic configuration of a
基材10は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。基材10を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。本実施形態では、基材10として、シリコンウエハを用いている。
また、図示を省略しているが、基材10には、電極アレイ20と電気的に接続された配線が形成されている。配線の態様は、印刷やエッチング等により基材10の厚さ方向の一方または両方の面に形成されてもよいし、ビア等のように、基材を貫通するように形成されてもよいし、さらには、積層技術を用いた立体配線であってもよく、これらが適宜組み合わされてもよい。また、配線によって所定の機能を発揮する回路や半導体素子等が形成されてもよいし、基材10に半導体素子が取り付けられてもよい。
The
Although not shown, the
基材10の一方の面は、他の半導体基板と接合される接合面10Aとされている。接合面10Aには、矩形の単位領域11が複数設けられており、各単位領域11に、複数の電極が同一レイアウトで形成された電極アレイ20が一つずつ形成され、同一態様の配線が形成されている。
One surface of the
本実施形態の半導体装置は、半導体基板1と相手方の半導体基板101とを、図1下側に示すように、接合面10Aを相手方基板に対向させた状態で加圧板131、132間に挟み、図示しないプレス装置を用いて加圧加熱接合により一体に接合し、半導体基板1と相手方基板とを電気的に接続しつつ接合することにより製造される。この接合前に、両基板の表面および電極部をプラズマクリーニングや逆スパッタ等により清浄化し、いわゆる表面活性化を利用して電極同士を接合してもよい。このとき、真空雰囲気中や窒素雰囲気中などで接合を行うのが好ましい。
以下の説明においては、半導体基板1を第一の半導体基板1、相手方の半導体基板101を第二の半導体基板101と称する。
In the semiconductor device of this embodiment, the
In the following description, the
基板の接合後、図2(a)に示すように、接合された基板を、ブレード110等により単位領域の境界線12に沿って単位領域11ごとに切り出す(個片化する)と、図2(b)に示すように、本実施形態の半導体装置120が完成する。半導体装置120において、第一の半導体基板1と第二の半導体基板101との間は、樹脂からなるアンダーフィル層31で封止されている。
After the substrates are joined, as shown in FIG. 2A, the joined substrate is cut out into
図3は、半導体装置120における、第一の半導体基板1と第二の半導体基板101との接合部分を示す拡大断面図である。
図3に示すように、第一の半導体基板1の接合面10A上には、複数の凹部51が形成されており、凹部51の底面に配線や回路の一部(以下、「配線等」と称する。)が露出されている。露出された配線等は、パッド状に形成されて面積が大きくされてもよい。
凹部51内には、導電性の材料が充填されて、露出した配線等と電気的に接続された第一電極52が形成されている。第一電極52を形成するための材料は、第二の半導体基板101の第二電極(後述)が突き刺さる程度の剛性に調節可能なものであれば特に制限はなく、例えば半田や、インジウム(In)等の比較的やわらかい金属、導電性樹脂などを用いることができる。また、一般的な金属材料を用いて内部に微細な空隙を有するポーラス(porous)構造を取るように第一電極52を形成してもよい。ポーラス構造を有する電極の形成方法としては、例えば電解メッキ、無電解メッキ等のメッキ法や、金属粒子のペーストを用いたスキージ印刷法等が挙げられる。中でも、無電解メッキは面内に均一な高さの電極を形成できるという利点があり、好適である。ポーラス構造を有する電極は比較的脆いため、第二電極を容易に突き刺すことが可能である。
凹部51の平面視における形状には特に制限はない。凹部51の深さについても特に制限されるものではないが、例えば2〜5マイクロメートル(μm)程度とすることができる。
FIG. 3 is an enlarged cross-sectional view illustrating a bonding portion between the
As shown in FIG. 3, a plurality of
In the
There is no restriction | limiting in particular in the shape in planar view of the
第二の半導体基板101の接合面10B上には、第二の半導体基板101の配線等と電気的に接続された第二電極61が形成されている。第二電極61は、少なくとも先端部の、第二の半導体基板101の厚さ方向に見たときの断面積が第一電極52の断面積よりも小さく、凹部51内に進入可能な形状とされている。図3には、一例として、略棒状あるいは略柱状の第二電極を示しているが、これに代えて、先端側の一定領域の身が凹部51内に進入可能な錐体状や錐台状等であってもよい。
On the
接合面10A、10B間には、アンダーフィル層31が形成され、第二電極61の周囲の空間を封止している。アンダーフィル層31の材料としては、公知の各種材料から電極の形成ピッチ等を考慮して適宜選択されてよい。
An
第二電極61の接合面10Bからの突出長h1は、アンダーフィル層31の厚みt1に対して十分大きく設定されているため、半導体装置120において、第二電極61は、アンダーフィル層31を突き破り、凹部51内に進入して第一電極52に突き刺さるように第一電極52の内部に進入している。
アンダーフィル層31を確実に突き破る観点からは、突出長h1は、厚みt1の1.5倍以上とされるのが好ましい。あるいは、第二電極61のアンダーフィル層31からの突出量h2が凹部51の深さd1の25%以上となるよう、突出長h1がt1と1/3×d1との和以上とされるのも同様に好ましい。なお、突出長h1がt1とd1との和よりも大きいと、第二電極61が凹部51の底面に達してもアンダーフィル層31と接合面10Bとが十分接触せず、両者の間に隙間ができてしまう恐れがあるため、避けるのが好ましい。
第二電極61はアンダーフィル層31および第一電極52に対して十分な剛性を有する材料で形成されるのが好ましく、例えばタングステン(W)やニッケル(Ni)等を好適な材料として例示することができる。
Since the protrusion length h1 of the
From the viewpoint of reliably breaking through the
The
上述のように構成された半導体装置120の製造方法の一例について説明する。
まず、第一の半導体基板1および第二の半導体基板101を形成する。第一の半導体基板1および第二の半導体基板101の形成手順の一例を以下に示す。
配線等を形成した基材10の面上に酸化膜等で所定の厚みの絶縁層を形成し、フォトリソグラフィーやエッチング等により凹部51を形成し、凹部51の底面に配線等を露出させる。その後、めっき、PVD、CVD、印刷等の方法により凹部51内に適宜選択した導電性材料を配置して第一電極52を形成すると、第一の半導体基板1が完成する(第一基板形成工程)。
配線等が形成されて露出された他の基材10の面上に第二電極61を形成すると、第二の半導体基板101が完成する(第二基板形成工程)。第二電極61は、第一電極52と概ね同様の方法を用いて形成することができる。
An example of a method for manufacturing the
First, the
An insulating layer having a predetermined thickness is formed of an oxide film or the like on the surface of the
If the
次に、第一の半導体基板1の接合面10A上に適宜選択した樹脂材料を塗布して所望の厚さのアンダーフィル層31を形成する(アンダーフィル層形成工程)。このとき、第一電極52は凹部51内に形成され、接合面10A上に突出していないため、電極の周囲をまんべんなく封止する等の考慮は必要なく、単にアンダーフィル層31を層状に形成するだけでよい。アンダーフィル層31の形成方法には特に制限はなく、スピンコート法、スキージ印刷法、真空ラミネート法など公知の各種方法から、材料等を考慮して適宜選択することができる。
Next, an appropriately selected resin material is applied onto the
次に、図4に示すように、接合面10Aと接合面10Bとを対向させて第一の半導体基板1と第二の半導体基板101とを接触させ、プレス装置等を用いて加圧する(加圧接合工程)。このとき、アンダーフィル層31は、完全に硬化していない状態としておく。また、必要に応じて第一の半導体基板1を加熱し、第二電極61が第一電極52に容易に突き刺さるように、第一電極52の剛性を調節する。
加圧により、第二電極61は、まずアンダーフィル層31を貫通し、その後凹部51内に進入して第一電極52に突き刺さる。
以上により、接合面10Aと接合面10Bとの間がアンダーフィル層31により封止された状態で第一の半導体基板1と第二の半導体基板101とが接合され、第一電極52と第二電極61とが電気的に接続される。その後、上述の個片化を行うと半導体装置120が完成する。なお、個片化は必要に応じて行えばよく、本発明の半導体装置の製造方法において必須でないことは当然である。
Next, as shown in FIG. 4, the
Due to the pressurization, the
As described above, the
以上説明したように、本実施形態の半導体装置120およびその製造方法によれば、第二の半導体基板101に形成された第二電極61が、アンダーフィル層31を突き破り、第一の半導体基板1に形成された第一電極52の内部に十分進入するように突き刺さっている。その結果、樹脂材料の先塗布を行っても、第二電極の周囲をアンダーフィル層31で確実に封止しつつ第一電極と第二電極とを確実に接続することができ、接合不良の発生を好適に抑制することができる。
As described above, according to the
また、第二電極61が第一電極52内に十分進入しているため、第二電極61は、先端面だけでなく、側面においても第一電極51と接触している。したがって、加圧接合工程において、第二電極61がアンダーフィル層31を貫通した際に、万一先端面にアンダーフィルの一部が残留していても、他の部位で第一電極と接触することにより、確実に電極同士の電気的接続を確保することができる。さらに、第二電極61の表面に付着したアンダーフィルは、第二電極61が第一電極52の内部に進入する際に、第一電極52に接触して好適に除去されるため、電気的接続の信頼性が向上される。
Further, since the
さらに、第二電極61が突き刺さる第一電極52が凹部51内に形成されているため、加圧接合工程において第一の半導体基板1と第二の半導体基板101との位置合わせ(アライメント)の精度が十分でなかった場合でも、凹部51の周壁がガイドとして機能することで、ある程度までは第二電極61を第一電極52に突き刺さるように誘導し、電極接合の確実性を向上させることができる。さらに、凹部51内に配置された第一電極52は、加圧により接合面10Aの面方向に大きく変形することがないため、面方向の変形による接合不良の発生も好適に抑制することができる。
Furthermore, since the
さらに、アンダーフィル層形成工程では、接合面10A上に電極が突出していないため、樹脂材料を層状に塗布するだけで、電極の周囲をまんべんなく封止するアンダーフィル層を容易に形成することができる。
Furthermore, in the underfill layer forming step, since the electrode does not protrude on the
以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。 As mentioned above, although one embodiment of the present invention has been described, the technical scope of the present invention is not limited to the above-described embodiment, and combinations of components or components may be changed without departing from the spirit of the present invention. It is possible to make various changes to or delete them.
例えば、上述の実施形態では、2枚の半導体基板が接合される場合を例にとり説明したが、それ以上の枚数の半導体基板が接合されて半導体装置が形成されてもよい。その場合は、例えば、中間に位置する半導体基板の両面に電極を形成し、これらの電極が配線等で適宜接続された構成とすればよい。このとき、形成される電極には特に制限はなく、第一電極または第二電極が両面に形成されてもよいし、一方の面に第一電極が形成され、他方の面に第二電極が形成されてもよい。いずれの電極が形成されるかは、接合される相手側の半導体基板に形成された電極の態様に応じて決定すればよい。 For example, in the above-described embodiment, the case where two semiconductor substrates are bonded has been described as an example. However, a semiconductor device may be formed by bonding a larger number of semiconductor substrates. In that case, for example, electrodes may be formed on both surfaces of a semiconductor substrate located in the middle, and these electrodes may be appropriately connected by wiring or the like. At this time, there is no restriction | limiting in particular in the electrode formed, A 1st electrode or a 2nd electrode may be formed in both surfaces, a 1st electrode is formed in one surface, and a 2nd electrode is formed in the other surface. It may be formed. Which electrode is formed may be determined according to the mode of the electrode formed on the mating semiconductor substrate to be joined.
さらに、本発明の半導体装置の種類は特に限定されないが、例えば多数の画素を有する固体撮像装置等においては、例えば回路電極の径または回路電極の形成ピッチが20マイクロメートルといったように、非常に多数の回路電極が狭ピッチで形成される必要があるため、本発明を適用することにより得られるメリットが非常に大きく、本発明の構造を適用するのにきわめて好適である。 Furthermore, the type of the semiconductor device of the present invention is not particularly limited. For example, in a solid-state imaging device having a large number of pixels, for example, a very large number such as a circuit electrode diameter or a circuit electrode formation pitch is 20 micrometers. Therefore, the advantage obtained by applying the present invention is very great, and it is very suitable for applying the structure of the present invention.
1 半導体基板(第一の半導体基板)
31 アンダーフィル層
51 凹部
52 第一電極
61 第二電極
101 第二の半導体基板
120 半導体装置
1 Semiconductor substrate (first semiconductor substrate)
31
Claims (6)
前記第一の半導体基板と前記第二の半導体基板との間に形成されたアンダーフィル層を備え、
前記第一の半導体基板は、一方の面に設けられた凹部と、前記凹部内に配置された第一電極とを有し、
前記第二の半導体基板は、少なくとも一部が前記凹部内に進入可能な形状の第二電極を有し、
前記第二電極が前記アンダーフィル層を貫通して前記第一電極に突き刺さることにより前記第一電極と前記第二電極とが接続されていることを特徴とする半導体装置。 A semiconductor device comprising a first semiconductor substrate and a second semiconductor substrate bonded to the first semiconductor substrate,
Comprising an underfill layer formed between the first semiconductor substrate and the second semiconductor substrate;
The first semiconductor substrate has a recess provided on one surface, and a first electrode disposed in the recess,
The second semiconductor substrate has a second electrode shaped so that at least a part thereof can enter the recess,
The semiconductor device, wherein the first electrode and the second electrode are connected by the second electrode penetrating the first electrode through the underfill layer.
少なくとも一部が前記凹部内に進入可能な形状の第二電極を有する第二の半導体基板を形成する第二基板形成工程と、
前記第一の半導体基板の前記一方の面上にアンダーフィルを塗布することでアンダーフィル層を形成するアンダーフィル層形成工程と、
前記第二電極を前記一方の面に対向させて前記第一の半導体基板と前記第二の半導体基板とを接触させ、前記第二電極が前記アンダーフィル層を貫通して前記第一電極に突き刺さるように加圧して前記第一の半導体基板と前記第二の半導体基板とを接合する加圧接合工程と、
を備えることを特徴とする半導体装置の製造方法。 A first substrate forming step of forming a first semiconductor substrate having a recess provided on one surface and a first electrode disposed in the recess;
A second substrate forming step of forming a second semiconductor substrate having a second electrode shaped so that at least a part thereof can enter the recess;
An underfill layer forming step of forming an underfill layer by applying an underfill on the one surface of the first semiconductor substrate;
The first semiconductor substrate and the second semiconductor substrate are brought into contact with the second electrode facing the one surface, and the second electrode penetrates the underfill layer and penetrates the first electrode. A pressure bonding step of applying pressure to bond the first semiconductor substrate and the second semiconductor substrate;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013023739A JP6076114B2 (en) | 2013-02-08 | 2013-02-08 | Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013023739A JP6076114B2 (en) | 2013-02-08 | 2013-02-08 | Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154730A JP2014154730A (en) | 2014-08-25 |
JP6076114B2 true JP6076114B2 (en) | 2017-02-08 |
Family
ID=51576289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013023739A Expired - Fee Related JP6076114B2 (en) | 2013-02-08 | 2013-02-08 | Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6076114B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016139794A1 (en) * | 2015-03-05 | 2017-12-21 | オリンパス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5229679B2 (en) * | 2007-10-16 | 2013-07-03 | 株式会社ニコン | Heating and pressing system |
JP2009105209A (en) * | 2007-10-23 | 2009-05-14 | Nec Corp | Electronic device and method of manufacturing the same |
JP4979542B2 (en) * | 2007-11-05 | 2012-07-18 | パナソニック株式会社 | Mounting structure and manufacturing method thereof |
-
2013
- 2013-02-08 JP JP2013023739A patent/JP6076114B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014154730A (en) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5347222B2 (en) | Manufacturing method of semiconductor device | |
JP5529371B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4551255B2 (en) | Semiconductor device | |
JP5237242B2 (en) | Wiring circuit structure and manufacturing method of semiconductor device using the same | |
JP5139347B2 (en) | Electronic component device and manufacturing method thereof | |
JP6453625B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC COMPONENT DEVICE | |
JP5117169B2 (en) | Semiconductor device | |
CN102420581A (en) | Sealing member for electronic component package and electronic component package | |
JP5276895B2 (en) | Probe card and manufacturing method thereof | |
JP4492233B2 (en) | Semiconductor chip mounting structure and semiconductor chip mounting method | |
JP2012221989A (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
TW201042742A (en) | Interconnect for tightly packed arrays with flex circuit | |
JP2014082359A (en) | Semiconductor substrate, semiconductor device, solid state image pickup device and semiconductor substrate manufacturing method | |
JP2008186843A (en) | Junction structure of flexible substrate | |
JP6656836B2 (en) | Mounting structure and method of manufacturing the same | |
JP6021386B2 (en) | Wiring substrate manufacturing method and semiconductor device manufacturing method | |
JP6021378B2 (en) | Substrate and semiconductor device | |
JP6076114B2 (en) | Semiconductor device, solid-state imaging device, and manufacturing method of semiconductor device | |
JP6021383B2 (en) | Substrate and semiconductor device | |
JP5445159B2 (en) | Semiconductor device manufacturing method and laminated semiconductor device | |
TWI621241B (en) | Semiconductor chip and semiconductor device including semiconductor chip | |
JPH11111761A (en) | Packaged semiconductor chip parts | |
CN105990155A (en) | Chip package substrate, chip package structure and manufacturing method thereof | |
JP2013211474A (en) | Substrate and semiconductor device | |
JP4265478B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6076114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |