JP6074512B2 - 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット - Google Patents
複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット Download PDFInfo
- Publication number
- JP6074512B2 JP6074512B2 JP2015534472A JP2015534472A JP6074512B2 JP 6074512 B2 JP6074512 B2 JP 6074512B2 JP 2015534472 A JP2015534472 A JP 2015534472A JP 2015534472 A JP2015534472 A JP 2015534472A JP 6074512 B2 JP6074512 B2 JP 6074512B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- storage location
- sha1
- operand
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100217298 Mus musculus Aspm gene Proteins 0.000 title claims description 139
- 238000012545 processing Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims description 38
- 230000006870 function Effects 0.000 claims description 34
- 238000004422 calculation algorithm Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 17
- 230000015654 memory Effects 0.000 description 130
- 239000013598 vector Substances 0.000 description 118
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 73
- 238000010586 diagram Methods 0.000 description 50
- 238000006073 displacement reaction Methods 0.000 description 43
- 238000007667 floating Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000013519 translation Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000007792 addition Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 102100039292 Cbp/p300-interacting transactivator 1 Human genes 0.000 description 3
- 101000888413 Homo sapiens Cbp/p300-interacting transactivator 1 Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 206010016531 fetishism Diseases 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
次に、M1、M2,...,Mnが処理される。
M1を処理するべく、以下の複数のオペレーションが実行される。
a)M;を16ワードのW0、W1,...,W15に分割する。ただし、W0が左端のワードのである。
b)t=16〜79の場合、W1=S1(Wt−3XOR Wt_8XOR Wt−14 XOR Wt−16)とする。
c)A=H0、B=H1、C=H2、D=H3、E=H4とする。
d)For t=0〜79 do
TEMP=S5(A)+f1(B,C,D)+E+Wt+Kt
E=D;D=C;C=S30(B);B=A;A=TEMP
e)H0=H0+A、H1=H1+B,H2=H2+C,H3=H3+D,H4=H4+E
a)Mを16ワードのW[0],...,W[15]に分割する。ただし、W[0]が左端のワードである。
b)A=H0、B=H1、C=H2、D=H3、E=H4とする。
c)For t =0 to 79 do
s=tΛMASK
if(t>=16)W[s]=S1(W[(s+13)ΛMASK]XOR W[(s+8)AND MASK]XOR W[(s+2)<Λ>MASK]XOR W[s])
TEMP=S5(A)+f1(B,C,D)+E+W[s]+Kt
E=D;D=C;C=S30(B);B=A;A=TEMP
d)Let H0=H0+A,H1=H1+B,H2=H2+C,H3=H3+D,H4=H4+E
SHA1RNDS4 XMM0,XMM1,imm
図1Bおよび1Cに示されるように、即値immは、様々なラウンドに用いられる論理関数Fの定義、およびSHA1ラウンド処理において消費される前に、スケジューリングメッセージ語に加算される定数Kを指定する。
XMM0[127:96]=A
XMM0[95:64]=B
XMM0[63:32]=C
XMM0[31:0]=D
XMM1[127:96]=KW3
XMM0[95:64]=KW2
XMM0[63:32]=KW1 XMM0[31:0]=KW0+E
式中、KW3、KW2、KW1、およびKW0は、複数のSHA1スケジューリングオペレーションにより算出される。
SHA1NEXT_E XMM0,XMM1
式中、XMM0[31:0]=XMM1[127:96]<<<30およびXMM0[127:32]=0である。図3は、上記のSHA1ラウンド処理を図示するブロック図である。本願全体を通して、XMM[yyy,xxx]のフォーマットは、レジスタXMMのビット「xxx」からビット「yyy」を包括的に指すことに留意されたい。
MSG1SHA1 XMM0,XMM1
VPXOR XMM0,XMM1
MSG2SHA1
XMM0,XMM1
XMM0[31:0]=Word0=w[i−12]XOR w[i−16]
XMM0[63:32]=Word1=w[i−11]XOR w[i−15]
XMM0[95:64]=Word2=w[i−10]XOR w[i−14]
XMM0[127:96]=Word3=w[i−9]XOR w[i−13]
XMM0は、ソース/デスティネーションレジスタである。ソースとして、XMM0は、以下のように定義され得る。
XMM0[31:0]=w[i−16]
XMM0[63:32]=w[i−15]
XMM0[95:64]=w[i−14]
XMM0[127:96]=w[i−13]
XMM1は、以下のように定義されるソースレジスタである。
XMM1[31:0]=w[i−12]
XMM1[63:32]=w[i−11]
XMM1[95:64]=w[i−10]
XMM1[127:96]=w[i−19]
modified MSG1Word0=MSG1Word0 XOR w[i−8]
modified MSG1Word0=MSG1Word1 XOR w[i−7]
modified MSG1Word0=MSG1Word2 XOR w[i−6]
modified MSG1Word0=MSG1Word3 XOR w[i−5]
MSG1Word0、MSG1Word1、MSG1Word2、およびMSG1Word3は、MSG1SHA1命令により生成され、ソース/デスティネーションレジスタとしてXMM0内に格納されるが、メッセージ入力w[i−8]〜w[i−5]は、ソースレジスタとしてXMM1内に格納される。
Word0=w[i]=(w[i−3]XOR modified MSG1Word0)<<<1
Word1=w[i+1]=(w[i−2] XOR modified MSG1Word1)<<<1
Word2=w[i+2]=(w[i−1] XOR modified MSG1Word2)<<<1
Word3=w[i+3]=(w[i]XOR modified MSG1Word3)<<<1
XMM0[31:0]=modified MSG1 Word0=MSG1 Word0 XOR w[i−8]
XMM0[63:32]=modified MSG1Word0=MSG1Word1 XOR w[i−7]
XMM0[95:64]=modified MSG1Word0=MSG1Word2 XOR w[i−6]
XMM0[127:96]=modified MSG1Word0=MSG1Word3 XOR w[i−5]
ソースとして、XMM1は、以下のように定義される。
XMM1[31:0]=w[i−3]
XMM1[63:32]=w[i−2]
XMM1[95:64]=w[i−1]
XMM1[127:96]=w[i]
MSG1Word0からMSG1Word3は、MSG1SHA1命令により生成され、modified MSG1Word0からMSG1Word3は、MSG2SHA1命令を呼び出す前にVPXOR命令を用いて生成され得る。
(この場合、そのようなコプロセッサは、場合によっては統合グラフィックスおよび/またはサイエンティフィック(スループット)ロジック、または特定用途用コア等、特定用途用ロジックとして言及される)、および4)同一のダイ上に、上述のCPU(場合によっては、アプリケーションコアもしくはアプリケーションプロセッサとして言及される)、上記のコプロセッサ、および追加の機能性を含み得るシステムオンチップを含み得る。複数の例示的なコアアーキテクチャが次に説明され、その後に複数の例示的なプロセッサおよびコンピュータアーキテクチャの説明が続く。
Claims (25)
- 第1のオペランド、第2のオペランド、および第3のオペランドを有し、前記第1のオペランドは、4つのSHA1状態を格納する第1の格納位置を指定し、前記第2のオペランドは、複数のSHA1メッセージ入力を、第5のSHA1状態と組み合わせて格納する第2の格納位置を指定する、SHA1ハッシュアルゴリズムを処理するための第1の命令を受信するための命令デコーダと、
前記命令デコーダに結合され、前記第1の命令に応答して、前記第3のオペランドにおいて指定された組み合わせの論理関数を用いて、前記第1の格納位置および前記第2の格納位置から得られた複数のSHA1状態および前記複数のSHA1メッセージ入力に、複数のSHA1ラウンドオペレーションのうち少なくとも4つのラウンドを実行する実行ユニットとを備える、プロセッサ。 - 前記第1のオペランドおよび前記第2のオペランドは、少なくとも128ビットを有するレジスタを指定する、請求項1に記載のプロセッサ。
- 前記第1の格納位置は、複数のSHA1状態A、B、C、およびDを格納する、請求項1または2に記載のプロセッサ。
- 前記第5のSHA1状態は、SHA1状態Eである、請求項3に記載のプロセッサ。
- 前記複数のSHA1ラウンドオペレーションのうち前記少なくとも4つのラウンドの結果は、前記第1のオペランドにより示される前記第1の格納位置に格納される、請求項1に記載のプロセッサ。
- 前記結果は、新しい複数のSHA1状態A、B、C、およびDを表す、請求項5に記載のプロセッサ。
- 前記命令デコーダは、第4の格納位置を指定する第4のオペランドおよび第5の格納位置を指定する第5のオペランドを有する第2の命令を受信し、
前記実行ユニットは、前記第2の命令に応答して、前記第4の格納位置から得られた先行する複数のメッセージ入力の第1のセット、および前記第5の格納位置から得られた先行する複数のメッセージ入力の第2のセットに基づいて、複数のメッセージスケジューリングオペレーションの第1の部分を実行し、前記第4の格納位置に第1の中間結果を格納する、請求項1に記載のプロセッサ。 - 前記命令デコーダは、第6の格納位置を指定する第6のオペランドおよび第7の格納位置を指定する第7のオペランドを有する第3の命令と、第8の格納位置を指定する第8のオペランドおよび第9の格納位置を指定する第9のオペランドを有する第4の命令を受信しうるものであり、
前記第4の格納位置と前記第6の格納位置と前記第8の格納位置は、互いに同じ格納位置であり、
前記実行ユニットは、前記第3の命令に応答して、前記第6の格納位置から得られた前記第1の中間結果および前記第7の格納位置から得られた先行する複数のメッセージ入力の第3のセットに基づいて、複数のメッセージスケジューリングオペレーションの第2の部分を実行し、前記第6の格納位置に第2の中間結果を格納するものであり、
前記実行ユニットは、前記第4の命令に応答して、前記第8の格納位置から得られた前記第2の中間結果および前記第9の格納位置から得られた先行する複数のメッセージ入力の第4のセットに基づいて、複数のメッセージスケジューリングオペレーションの第3の部分を実行し、前記第8の格納位置に、次の複数のメッセージ入力を格納するものであり、
前記次の複数のメッセージ入力は、SHA1アルゴリズムの次の複数のラウンド中に実行される前記SHA1アルゴリズムの複数のラウンドオペレーションにおいて用いるためのものである、請求項7に記載のプロセッサ。 - 第1のオペランド、第2のオペランド、および第3のオペランドを有し、前記第1のオペランドは、4つのSHA1状態を格納する第1の格納位置を指定し、前記第2のオペランドは、複数のSHA1メッセージ入力を、第5のSHA1状態と組み合わせて格納する第2の格納位置を指定する、SHA1ハッシュアルゴリズムを処理するための第1の命令をプロセッサの命令デコーダにより受信する段階と、
前記第1の命令に応答して、前記第3のオペランドにおいて指定された組み合わせの論理関数を用いて、前記第1の格納位置および前記第2の格納位置から得られた複数のSHA1状態および前記複数のSHA1メッセージ入力に、複数のSHA1ラウンドオペレーションのうち少なくとも4つのラウンドを前記プロセッサの実行ユニットにより実行する段階とを備える、方法。 - 前記第1のオペランドおよび前記第2のオペランドは、少なくとも128ビットを有するレジスタを指定する、請求項9に記載の方法。
- 前記第1の格納位置は、複数のSHA1状態A、B、C、およびDを格納する、請求項9または10に記載の方法。
- 前記第5のSHA1状態は、SHA1状態Eである、請求項11に記載の方法。
- 前記複数のSHA1ラウンドオペレーションの前記少なくとも4つのラウンドの結果は、前記第1のオペランドにより示される前記第1の格納位置に格納される、請求項9に記載の方法。
- 前記結果は、新しい複数のSHA1状態A、B、C、およびDを表す、請求項13に記載の方法。
- 前記命令デコーダは、第4の格納位置を指定する第4のオペランドおよび第5の格納位置を指定する第5のオペランドを有する第2の命令を受信し、
前記実行ユニットは、前記第2の命令に応答して、前記第4の格納位置から得られた先行する複数のメッセージ入力の第1のセット、および前記第5の格納位置から得られた先行する複数のメッセージ入力の第2のセットに基づいて、複数のメッセージスケジューリングオペレーションの第1の部分を実行し、第1の中間結果を前記第4の格納位置に格納する、請求項9に記載の方法。 - 前記命令デコーダは、第6の格納位置を指定する第6のオペランドおよび第7の格納位置を指定する第7のオペランドを有する第3の命令と、第8の格納位置を指定する第8のオペランドおよび第9の格納位置を指定する第9のオペランドを有する第4の命令を受信しうるものであり、
前記第4の格納位置と前記第6の格納位置と前記第8の格納位置は、互いに同じ格納位置であり、
前記実行ユニットは、前記第3の命令に応答して、前記第6の格納位置から得られた前記第1の中間結果および前記第7の格納位置から得られた先行する複数のメッセージ入力の第3のセットに基づいて、複数のメッセージスケジューリングオペレーションの第2の部分を実行し、前記第6の格納位置に第2の中間結果を格納するものであり、
前記実行ユニットは、前記第4の命令に応答して、前記第8の格納位置から得られた前記第2の中間結果および前記第9の格納位置から得られた先行する複数のメッセージ入力の第4のセットに基づいて、複数のメッセージスケジューリングオペレーションの第3の部分を実行し、前記第8の格納位置に、次の複数のメッセージ入力を格納するものであり、
前記次の複数のメッセージ入力は、SHA1アルゴリズムの次の複数のラウンド中に実行される前記SHA1アルゴリズムの複数のラウンドオペレーションにおいて用いるためのものである、請求項15に記載の方法。 - 相互接続と、
前記相互接続に結合されたダイナミックランダムアクセスメモリ(DRAM)と、
前記相互接続に結合されたプロセッサとを備え、
前記プロセッサは、
第1のオペランド、第2のオペランド、および第3のオペランドを有し、前記第1のオペランドは、4つのSHA1状態を格納する第1の格納位置を指定し、前記第2のオペランドは、複数のSHA1メッセージ入力を、第5のSHA1状態と組み合わせて格納する第2の格納位置を指定する、SHA1ハッシュアルゴリズムを処理するための第1の命令を受信するための命令デコーダと、
前記命令デコーダに結合され、前記第1の命令に応答して、前記第3のオペランドにおいて指定された組み合わせの論理関数を用いて、前記第1の格納位置および前記第2の格納位置から得られた複数のSHA1状態および前記複数のSHA1メッセージ入力に、複数のSHA1ラウンドオペレーションのうち少なくとも4つのラウンドを実行する実行ユニットとを有する、データ処理システム。 - 前記第1のオペランドおよび前記第2のオペランドは、少なくとも128ビットを有するレジスタを指定する、請求項17に記載のデータ処理システム。
- 前記第1の格納位置は、複数のSHA1状態A、B、C、およびDを格納する、請求項17または18に記載のデータ処理システム。
- 前記第5のSHA1状態は、SHA1状態Eである、請求項19に記載のデータ処理システム。
- 前記複数のSHA1ラウンドオペレーションの前記少なくとも4つのラウンドの結果は、前記第1のオペランドにより示される前記第1の格納位置に格納される、請求項17に記載のデータ処理システム。
- 前記結果は、新しい複数のSHA1状態A、B、C、およびDを表す、請求項21に記載のデータ処理システム。
- 前記命令デコーダは、第4の格納位置を指定する第4のオペランドおよび第5の格納位置を指定する第5のオペランドを有する第2の命令を受信し、
前記実行ユニットは、前記第2の命令に応答して、前記第4の格納位置から得られた先行する複数のメッセージ入力の第1のセット、および前記第5の格納位置から得られた先行する複数のメッセージ入力の第2のセットに基づいて、複数のメッセージスケジューリングオペレーションの第1の部分を実行し、第1の中間結果を前記第4の格納位置に格納する、請求項17に記載のデータ処理システム。 - 前記命令デコーダは、第6の格納位置を指定する第6のオペランドおよび第7の格納位置を指定する第7のオペランドを有する第3の命令と、第8の格納位置を指定する第8のオペランドおよび第9の格納位置を指定する第9のオペランドを有する第4の命令を受信しうるものであり、
前記第4の格納位置と前記第6の格納位置と前記第8の格納位置は、互いに同じ格納位置であり、
前記実行ユニットは、前記第3の命令に応答して、前記第6の格納位置から得られた前記第1の中間結果および前記第7の格納位置から得られた先行する複数のメッセージ入力の第3のセットに基づいて、複数のメッセージスケジューリングオペレーションの第2の部分を実行し、前記第6の格納位置に第2の中間結果を格納するものであり、
前記実行ユニットは、前記第4の命令に応答して、前記第8の格納位置から得られた前記第2の中間結果および前記第9の格納位置から得られた先行する複数のメッセージ入力の第4のセットに基づいて、複数のメッセージスケジューリングオペレーションの第3の部分を実行し、前記第8の格納位置に、次の複数のメッセージ入力を格納するものであり、
前記次の複数のメッセージ入力は、SHA1アルゴリズムの次の複数のラウンド中に実行される前記SHA1アルゴリズムの複数のラウンドオペレーションにおいて用いるためのものである、請求項23に記載のデータ処理システム。 - 請求項9から16のいずれか1項に記載の方法を実行するための手段を備える、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/631,150 US8874933B2 (en) | 2012-09-28 | 2012-09-28 | Instruction set for SHA1 round processing on 128-bit data paths |
US13/631,150 | 2012-09-28 | ||
PCT/US2013/045984 WO2014051751A1 (en) | 2012-09-28 | 2013-06-14 | Instruction set for sha1 round processing on 128-bit data paths |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017001355A Division JP6449349B2 (ja) | 2012-09-28 | 2017-01-06 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015537284A JP2015537284A (ja) | 2015-12-24 |
JP6074512B2 true JP6074512B2 (ja) | 2017-02-01 |
Family
ID=50386417
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015534472A Active JP6074512B2 (ja) | 2012-09-28 | 2013-06-14 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
JP2017001355A Active JP6449349B2 (ja) | 2012-09-28 | 2017-01-06 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
JP2018228487A Active JP6711483B2 (ja) | 2012-09-28 | 2018-12-05 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017001355A Active JP6449349B2 (ja) | 2012-09-28 | 2017-01-06 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
JP2018228487A Active JP6711483B2 (ja) | 2012-09-28 | 2018-12-05 | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット |
Country Status (7)
Country | Link |
---|---|
US (1) | US8874933B2 (ja) |
JP (3) | JP6074512B2 (ja) |
KR (1) | KR101692800B1 (ja) |
CN (1) | CN104641346B (ja) |
DE (1) | DE112013004796T5 (ja) |
GB (3) | GB2581038B (ja) |
WO (1) | WO2014051751A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104012032B (zh) * | 2011-12-22 | 2017-04-19 | 英特尔公司 | 处理sha‑1安全散列算法的方法和设备 |
CN104025502B (zh) | 2011-12-22 | 2017-07-11 | 英特尔公司 | 用于处理blake安全散列算法的指令处理器、方法以及系统 |
US8953785B2 (en) * | 2012-09-28 | 2015-02-10 | Intel Corporation | Instruction set for SKEIN256 SHA3 algorithm on a 128-bit processor |
US9411600B2 (en) * | 2013-12-08 | 2016-08-09 | Intel Corporation | Instructions and logic to provide memory access key protection functionality |
US10503510B2 (en) | 2013-12-27 | 2019-12-10 | Intel Corporation | SM3 hash function message expansion processors, methods, systems, and instructions |
US10545758B2 (en) * | 2014-05-27 | 2020-01-28 | Tsx Inc. | Parallel processing of hash functions |
US9785565B2 (en) * | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
US9317719B2 (en) | 2014-09-04 | 2016-04-19 | Intel Corporation | SM3 hash algorithm acceleration processors, methods, systems, and instructions |
US9658854B2 (en) | 2014-09-26 | 2017-05-23 | Intel Corporation | Instructions and logic to provide SIMD SM3 cryptographic hashing functionality |
EP3338397B1 (en) * | 2015-08-19 | 2020-11-04 | Intel Corporation | Instructions and logic to provide simd sm3 cryptographic hashing functionality |
US20180173527A1 (en) * | 2016-12-15 | 2018-06-21 | Optimum Semiconductor Technologies, Inc. | Floating point instruction format with embedded rounding rule |
US10558575B2 (en) * | 2016-12-30 | 2020-02-11 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10409614B2 (en) * | 2017-04-24 | 2019-09-10 | Intel Corporation | Instructions having support for floating point and integer data types in the same register |
US11200186B2 (en) | 2018-06-30 | 2021-12-14 | Intel Corporation | Apparatuses, methods, and systems for operations in a configurable spatial accelerator |
US11907713B2 (en) | 2019-12-28 | 2024-02-20 | Intel Corporation | Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator |
CN111612622B (zh) * | 2020-05-20 | 2021-03-23 | 深圳比特微电子科技有限公司 | 用于执行散列算法的电路和方法 |
CN114189324B (zh) * | 2021-11-12 | 2024-03-22 | 湖南遥昇通信技术有限公司 | 一种消息安全签名方法、系统、设备及存储介质 |
JP7331202B1 (ja) | 2022-05-25 | 2023-08-22 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、及び制御方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3709760B2 (ja) * | 2000-03-28 | 2005-10-26 | 松下電工株式会社 | ハッシュ装置 |
US7177421B2 (en) * | 2000-04-13 | 2007-02-13 | Broadcom Corporation | Authentication engine architecture and method |
US7142669B2 (en) * | 2000-11-29 | 2006-11-28 | Freescale Semiconductor, Inc. | Circuit for generating hash values |
WO2002056538A2 (en) * | 2001-01-12 | 2002-07-18 | Broadcom Corporation | Implementation of the shai algorithm |
US20020191783A1 (en) * | 2001-06-13 | 2002-12-19 | Takahashi Richard J. | Method and apparatus for creating a message digest using a multiple round, one-way hash algorithm |
EP1440535B1 (en) * | 2001-10-03 | 2011-01-05 | Nxp B.V. | Memory encrytion system and method |
US7151829B2 (en) * | 2002-04-22 | 2006-12-19 | International Business Machines Corporation | System and method for implementing a hash algorithm |
US7159122B2 (en) * | 2003-05-12 | 2007-01-02 | International Business Machines Corporation | Message digest instructions |
US7921300B2 (en) * | 2003-10-10 | 2011-04-05 | Via Technologies, Inc. | Apparatus and method for secure hash algorithm |
KR20050065976A (ko) | 2003-12-26 | 2005-06-30 | 한국전자통신연구원 | Sha-1 해쉬값 연산 장치 및 방법 |
US7395490B2 (en) * | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7720219B1 (en) * | 2004-10-19 | 2010-05-18 | Oracle America, Inc. | Apparatus and method for implementing a hash algorithm word buffer |
US7383420B2 (en) | 2005-03-24 | 2008-06-03 | Qualcomm Incorporated | Processor and method of indirect register read and write operations |
JP4308840B2 (ja) * | 2006-11-08 | 2009-08-05 | Okiセミコンダクタ株式会社 | Sha演算方法およびsha演算装置 |
US7895419B2 (en) * | 2008-01-11 | 2011-02-22 | International Business Machines Corporation | Rotate then operate on selected bits facility and instructions therefore |
US8275125B2 (en) * | 2008-04-21 | 2012-09-25 | Tata Consultancy Services Ltd | Method for designing a secure hash function and a system thereof |
US8160242B2 (en) * | 2008-10-07 | 2012-04-17 | Lsi Corporation | Efficient implementation of arithmetical secure hash techniques |
KR101210607B1 (ko) * | 2008-12-08 | 2012-12-11 | 한국전자통신연구원 | 해시 암호 장치 및 방법 |
US9680637B2 (en) * | 2009-05-01 | 2017-06-13 | Harris Corporation | Secure hashing device using multiple different SHA variants and related methods |
US9851969B2 (en) * | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
US8855302B2 (en) * | 2011-06-21 | 2014-10-07 | Intel Corporation | Apparatus and method for Skein hashing |
GB2497070B (en) * | 2011-11-17 | 2015-11-25 | Advanced Risc Mach Ltd | Cryptographic support instructions |
CN104012032B (zh) * | 2011-12-22 | 2017-04-19 | 英特尔公司 | 处理sha‑1安全散列算法的方法和设备 |
US9002812B2 (en) * | 2012-04-01 | 2015-04-07 | Microsoft Technology Licensing, Llc | Checksum and hashing operations resilient to malicious input data |
US8838997B2 (en) * | 2012-09-28 | 2014-09-16 | Intel Corporation | Instruction set for message scheduling of SHA256 algorithm |
-
2012
- 2012-09-28 US US13/631,150 patent/US8874933B2/en active Active
-
2013
- 2013-06-14 WO PCT/US2013/045984 patent/WO2014051751A1/en active Application Filing
- 2013-06-14 DE DE112013004796.9T patent/DE112013004796T5/de active Pending
- 2013-06-14 CN CN201380045018.7A patent/CN104641346B/zh active Active
- 2013-06-14 JP JP2015534472A patent/JP6074512B2/ja active Active
- 2013-06-14 KR KR1020157004970A patent/KR101692800B1/ko active IP Right Grant
- 2013-06-14 GB GB2003466.6A patent/GB2581038B/en active Active
- 2013-06-14 GB GB2019240.7A patent/GB2586000B/en active Active
- 2013-06-14 GB GB1500995.4A patent/GB2520859B/en active Active
-
2017
- 2017-01-06 JP JP2017001355A patent/JP6449349B2/ja active Active
-
2018
- 2018-12-05 JP JP2018228487A patent/JP6711483B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019071075A (ja) | 2019-05-09 |
US20140095891A1 (en) | 2014-04-03 |
GB2586000B (en) | 2021-05-19 |
JP2015537284A (ja) | 2015-12-24 |
GB202019240D0 (en) | 2021-01-20 |
DE112013004796T5 (de) | 2015-07-23 |
GB201500995D0 (en) | 2015-03-04 |
KR20150038377A (ko) | 2015-04-08 |
US8874933B2 (en) | 2014-10-28 |
GB202003466D0 (en) | 2020-04-22 |
JP2017097902A (ja) | 2017-06-01 |
GB2520859B (en) | 2020-04-29 |
GB2581038A (en) | 2020-08-05 |
GB2520859A (en) | 2015-06-03 |
JP6711483B2 (ja) | 2020-06-17 |
KR101692800B1 (ko) | 2017-01-05 |
JP6449349B2 (ja) | 2019-01-09 |
WO2014051751A1 (en) | 2014-04-03 |
GB2581038B (en) | 2021-01-27 |
GB2586000A (en) | 2021-01-27 |
CN104641346B (zh) | 2018-06-08 |
CN104641346A (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6449349B2 (ja) | 複数の128ビットデータパスにおけるsha1ラウンド処理のための命令セット | |
US10152326B2 (en) | Method and apparatus to process SHA-2 secure hashing algorithm | |
KR101692914B1 (ko) | Sha256 알고리즘의 메시지 스케줄링을 위한 명령어 세트 | |
US10725779B2 (en) | Method and apparatus to process SHA-2 secure hashing algorithm | |
WO2013095592A1 (en) | Apparatus and method for vector compute and accumulate | |
JP6074511B2 (ja) | プロセッサ、方法、データプロセッシングシステム、および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6074512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |