JP6065500B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6065500B2
JP6065500B2 JP2012216831A JP2012216831A JP6065500B2 JP 6065500 B2 JP6065500 B2 JP 6065500B2 JP 2012216831 A JP2012216831 A JP 2012216831A JP 2012216831 A JP2012216831 A JP 2012216831A JP 6065500 B2 JP6065500 B2 JP 6065500B2
Authority
JP
Japan
Prior art keywords
inductor
semiconductor device
substrate
chip capacitor
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012216831A
Other languages
Japanese (ja)
Other versions
JP2014072349A (en
Inventor
孝 大美賀
孝 大美賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012216831A priority Critical patent/JP6065500B2/en
Publication of JP2014072349A publication Critical patent/JP2014072349A/en
Application granted granted Critical
Publication of JP6065500B2 publication Critical patent/JP6065500B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、インダクタを有する半導体装置に関する。   The present invention relates to a semiconductor device having an inductor.

電源電圧を所定の動作電圧に変換する電力変換装置としてＤＣ−ＤＣコンバータを備えた半導体装置が知られている。このような半導体装置では、フレームの主面側に、インダクタ（コイル）、ＩＣ、およびコンデンサを搭載した、小型低背のＳＯＮ型半導体装置が一般的に知られている（例えば特許文献１参照）。   2. Description of the Related Art A semiconductor device including a DC-DC converter is known as a power conversion device that converts a power supply voltage into a predetermined operating voltage. In such a semiconductor device, a small and low-profile SON type semiconductor device in which an inductor (coil), an IC, and a capacitor are mounted on the main surface side of the frame is generally known (for example, see Patent Document 1). .

特開２０１０−０９８２５６号公報JP 2010-098256 A

ところで、ＳＯＮ型半導体装置では基板の一方の平面に部品を搭載することで低背にすることはできるが、搭載面積を広くする必要があり、平面寸法が大きくなる。   By the way, in the SON type semiconductor device, it is possible to reduce the height by mounting components on one plane of the substrate, but it is necessary to increase the mounting area, and the plane size becomes large.

本発明は上記課題に鑑みてなされたものであり、短時間で容易に製造可能で、厚み寸法の増大を抑えつつ平面寸法を小さくし、しかもインダクタで発生した熱によるコンデンサへの悪影響を懸念しなくてもよい半導体装置を提供することを課題とする。   The present invention has been made in view of the above problems, and can be easily manufactured in a short period of time, while reducing an increase in the thickness dimension, reducing the planar dimension, and is concerned about the adverse effect on the capacitor due to heat generated in the inductor. It is an object to provide a semiconductor device that may be omitted.

上記課題を解決するために、本発明に係る半導体装置は、リードフレームと、前記リードフレームの主面側に搭載された有機基板と、前記有機基板上にはんだ接合されたコンデンサと、前記リードフレームの裏面側に搭載されたインダクタと、前記コンデンサおよび前記インダクタを樹脂封止する樹脂体と、を備えていることを特徴とする。   In order to solve the above problems, a semiconductor device according to the present invention includes a lead frame, an organic substrate mounted on a main surface side of the lead frame, a capacitor solder-bonded on the organic substrate, and the lead frame. And an inductor mounted on the back side of the capacitor, and a resin body for resin-sealing the capacitor and the inductor.

本発明によれば、短時間で容易に製造可能で、厚み寸法の増大を抑えつつ平面寸法を小さくし、しかもインダクタで発生した熱によるコンデンサへの悪影響を懸念しなくてもよい半導体装置を提供することができる。   According to the present invention, there is provided a semiconductor device that can be easily manufactured in a short time, has a reduced planar dimension while suppressing an increase in thickness dimension, and does not have to worry about adverse effects on the capacitor due to heat generated in the inductor. can do.

図１（ａ）〜（ｃ）は、それぞれ、本発明の一実施形態に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。1A to 1C are a front view, a side view, and a rear view, respectively, for explaining the internal configuration of a semiconductor device according to an embodiment of the present invention. 図２（ａ）および（ｂ）は、本発明の本実施形態の外観構成を説明する半導体装置の正面図および側面図である。2A and 2B are a front view and a side view of the semiconductor device for explaining the external configuration of the present embodiment of the present invention. 図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造工程を説明する工程毎の説明図である。FIG. 3A to FIG. 3D are explanatory diagrams for each process illustrating the manufacturing process of the semiconductor device according to the present embodiment. 本発明の一実施形態で、樹脂成形後であって個別の半導体装置に切断する前の段階を示す平面図である。In one Embodiment of this invention, it is a top view which shows the stage after resin molding and before cut | disconnecting to an individual semiconductor device.

以下、添付図面を参照して、本発明の実施の形態について説明する。図１（ａ）〜（ｃ）は、それぞれ、本発明の一実施形態（以下、本実施形態という）に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。図２（ａ）および（ｂ）は、本実施形態の外観構成を説明する半導体装置の正面図および側面図である。   Embodiments of the present invention will be described below with reference to the accompanying drawings. 1A to 1C are a front view, a side view, and a rear view, respectively, for explaining the internal configuration of a semiconductor device according to an embodiment of the present invention (hereinafter referred to as the present embodiment). 2A and 2B are a front view and a side view of the semiconductor device for explaining the external configuration of the present embodiment.

本実施形態に係る半導体装置１０は、ＳＩＰ型樹脂封止半導体装置であり、インダクタ内蔵型３端子モジュール（インダクタ内蔵型３端子レギュレータ）である。   The semiconductor device 10 according to the present embodiment is a SIP-type resin-encapsulated semiconductor device and is a three-terminal module with a built-in inductor (a three-terminal regulator with a built-in inductor).

半導体装置１０は、リードフレームＲＭと、リードフレームＲＭの主面側ＭＦ（表面側）に電子部品として搭載された回路素子Ｄと、リードフレームＲＭの裏面側ＢＦに搭載されたインダクタ（コイル）１２と、回路素子Ｄおよびインダクタ１２を樹脂封止する樹脂体１４と、裏面側ＢＦであって樹脂体１４の外壁にビス止めされ、装置内部で発生した熱を装置外方へ放熱する放熱板１５とを備えている。従って、半導体装置１０はインダクタ１２を内蔵するパワーモジュール型の半導体装置である。   The semiconductor device 10 includes a lead frame RM, a circuit element D mounted as an electronic component on the main surface side MF (front surface side) of the lead frame RM, and an inductor (coil) 12 mounted on the back surface side BF of the lead frame RM. A resin body 14 for resin-sealing the circuit element D and the inductor 12, and a heat dissipation plate 15 which is screwed to the outer wall of the resin body 14 on the back surface BF and dissipates heat generated inside the apparatus to the outside of the apparatus. And. Therefore, the semiconductor device 10 is a power module type semiconductor device having the inductor 12 built therein.

リードフレームＲＭは、銅または銅合金などの金属製である。本実施形態では、リードフレームＲＭは、分割されて相互に非連続とされた主に３つの分割フレーム１６ｐ〜ｒからなる。すなわち、分割フレーム同士は電気的に相互に絶縁されている。   The lead frame RM is made of a metal such as copper or a copper alloy. In the present embodiment, the lead frame RM is mainly composed of three divided frames 16p to 16r that are divided and made non-continuous with each other. That is, the divided frames are electrically insulated from each other.

図１（ａ）に示すように、半導体装置１０を正面側から見て、分割フレーム１６ｐ、１６ｑは左右位置に、分割フレーム１６ｒは中央位置にそれぞれ配置されている。   As shown in FIG. 1A, when the semiconductor device 10 is viewed from the front side, the divided frames 16p and 16q are arranged at the left and right positions, and the divided frame 16r is arranged at the center position.

また、本実施形態では、回路素子Ｄとして、ＭＩＣ（モノリシック集積回路）１８と、有機基板２０ｐと、有機基板２０ｐ上に配置されたチップコンデンサ２２ｃと、リードフレームのリード端子近傍に配置されたチップコンデンサ２２ａ、２２ｂと、が搭載されている。
In the present embodiment, as the circuit element D, the MIC (monolithic integrated circuit) 18, the organic substrate 20p, the chip capacitor 22c disposed on the organic substrate 20p, and the chip disposed near the lead terminal of the lead frame. Capacitors 22a and 22b are mounted.

ＭＩＣ１８は分割フレーム１６ｒに搭載されている。チップコンデンサ２２ａは分割フレーム１６ｐ、１６ｒに跨って実装されており、チップコンデンサ２２ｂは分割フレーム１６ｑ、１６ｒに跨って実装されている。   The MIC 18 is mounted on the divided frame 16r. The chip capacitor 22a is mounted across the divided frames 16p and 16r, and the chip capacitor 22b is mounted across the divided frames 16q and 16r.

基板２０ｐは分割フレーム１６ｐに配置されている。そして、チップコンデンサ２２ｃは基板２０ｐに実装されている。   The substrate 20p is disposed on the divided frame 16p. The chip capacitor 22c is mounted on the substrate 20p.

有機基板２０ｐは分割フレーム１６ｐのタブ部１６ｐｔ（ダイパッド）に配置されている。有機基板２０ｐは熱伝導率が著しく低く断熱材として機能するので、インダクタ１２で発生した熱が有機基板２０ｐを経由してチップコンデンサ２２ｃに伝わる熱量は極めて小さい。   The organic substrate 20p is disposed on the tab portion 16pt (die pad) of the divided frame 16p. Since the organic substrate 20p has a remarkably low thermal conductivity and functions as a heat insulating material, the amount of heat transmitted from the inductor 12 to the chip capacitor 22c via the organic substrate 20p is extremely small.

有機基板２０ｐ上には、電極２２ｐｓが形成されている。チップコンデンサ２２ｃは有機基板２０ｐ上の電極２２ｐｓにはんだ接合で実装されている。有機基板２０ｐの電極２２ｐｓは一般電極（銅）で構成され、チップコンデンサ２２ｃの電極は錫（Ｓｎ）で構成される。つまり、チップコンデンサ２２ｃは錫電極２２ｃｓを裏面側に有する。   An electrode 22ps is formed on the organic substrate 20p. The chip capacitor 22c is mounted on the electrode 22ps on the organic substrate 20p by solder bonding. The electrode 22ps of the organic substrate 20p is composed of a general electrode (copper), and the electrode of the chip capacitor 22c is composed of tin (Sn). That is, the chip capacitor 22c has the tin electrode 22cs on the back surface side.

そして、図１（ｂ）および（ｃ）に示すように、インダクタ１２の実装面側の両サイド側に電気接続面１２ｐ、１２ｑが形成されており、この電気接続面１２ｐ、１２ｑがそれぞれ分割フレーム１６ｐ、１６ｑに面接触するようにインダクタ１２がリードフレームＲＭの裏面側ＢＦに実装されている。しかも、主面側ＭＦのＭＩＣ１８と裏面側ＢＦのインダクタ１２とがリードフレームＲＭを挟むように配置されている。本実施形態ではインダクタ１２は、多角柱状（例えば図１（ｃ）に示すような八角柱状）であるが、円柱状であってもよい。   As shown in FIGS. 1B and 1C, electrical connection surfaces 12p and 12q are formed on both sides of the mounting surface side of the inductor 12, and the electrical connection surfaces 12p and 12q are respectively divided frames. The inductor 12 is mounted on the back side BF of the lead frame RM so as to be in surface contact with 16p and 16q. Moreover, the MIC 18 on the main surface side MF and the inductor 12 on the back surface side BF are arranged so as to sandwich the lead frame RM. In the present embodiment, the inductor 12 has a polygonal column shape (for example, an octagonal column shape as shown in FIG. 1C), but may be a columnar shape.

また、半導体装置１０は、樹脂体１４から延び出す複数本の外部リードＥＲを有する。そして、樹脂体１４は、ＭＩＣ１８、基板２０、チップコンデンサ２２、および、分割フレーム１６の外部リード以外の部分を樹脂封止するように、モールド樹脂等で形成されている。樹脂体１４のうち半導体装置上部（外部リードＥＲの延び出し側とは反対側の部分）には、ビスが挿通可能な貫通孔１４ｈが形成されている。なお、分割フレーム１６ｐ、１６ｑの半導体装置上部は、この貫通孔１４ｈに露出しない形状、配置にされている。   Further, the semiconductor device 10 has a plurality of external leads ER extending from the resin body 14. The resin body 14 is formed of a mold resin or the like so that the portions other than the MIC 18, the substrate 20, the chip capacitor 22, and the external leads of the divided frame 16 are resin-sealed. A through hole 14h through which a screw can be inserted is formed in the upper part of the semiconductor device (the part opposite to the extending side of the external lead ER) in the resin body 14. The upper portions of the semiconductor devices of the divided frames 16p and 16q are shaped and arranged so as not to be exposed in the through holes 14h.

また、放熱板１５は、ビス係合孔１５ｈ（雌ネジ。図２（ｂ）参照）が形成され樹脂体１４の外壁に当接する平板状の放熱基板１５ｂと、放熱基板１５ｂに立設するように配列された複数本の放熱フィン１５ｆと、を有するものであり、半導体装置１０を製造する前に予め製造しておいたものである。放熱板１５の材質は、例えば、銅やアルミニウムである。   Further, the heat radiating plate 15 is provided with a plate-shaped heat radiating substrate 15b in which screw engagement holes 15h (female screws; see FIG. 2B) are formed and abutting against the outer wall of the resin body 14, and the heat radiating substrate 15b. And a plurality of heat dissipating fins 15 f arranged in the same manner, and are manufactured in advance before manufacturing the semiconductor device 10. The material of the heat sink 15 is, for example, copper or aluminum.

ここで、樹脂体１４のうちリードフレームＲＭの主面側を形成する樹脂体部分１４ｐでは、電子部品から樹脂体表面１４ｆまでの距離（樹脂体の厚み）が最も小さいのは、基板２０ｐ上に配置されたチップコンデンサ２２ｃから樹脂体表面１４ｆまでの距離（厚み）ＬＦ（例えば０．４ｍｍ）である。そして、この距離（厚み）ＬＦよりも、インダクタ１２の表面１２ｓから樹脂体裏面１４Ｂまでの距離ＬＢ（例えば０．７５ｍｍ）が大きくされている。そして、距離ＬＢは、所定距離（所定厚み）以下とされている。ここで所定距離とは、インダクタ１２で発生した熱を、リードフレームＲＭの裏面側を形成する樹脂体部分１４ｑに伝えて放熱させる上で支障のない距離（厚み）であり、インダクタ１２の発熱量、厚みなどによって決められる。   Here, in the resin body portion 14p that forms the main surface side of the lead frame RM in the resin body 14, the distance (the thickness of the resin body) from the electronic component to the resin body surface 14f is the smallest on the substrate 20p. The distance (thickness) LF (for example, 0.4 mm) from the arranged chip capacitor 22c to the resin body surface 14f. The distance LB (for example, 0.75 mm) from the front surface 12s of the inductor 12 to the resin body back surface 14B is made larger than the distance (thickness) LF. The distance LB is set to a predetermined distance (predetermined thickness) or less. Here, the predetermined distance is a distance (thickness) that does not hinder the heat generated in the inductor 12 from being transferred to the resin body portion 14q that forms the back surface side of the lead frame RM and dissipated. , Determined by thickness, etc.

そして、リードフレームＲＭの主面側を形成する樹脂体部分１４ｐには、樹脂成形する際の流動樹脂の注入方向に直交する方向（半導体装置１０の横幅方向）に沿って溝１９が形成されている。溝１９の断面は、樹脂体表面１４ｆ側が底辺となる台形状である（図２（ｂ）参照）。   Then, a groove 19 is formed in the resin body portion 14p forming the main surface side of the lead frame RM along a direction (lateral width direction of the semiconductor device 10) orthogonal to the flowing resin injection direction at the time of resin molding. Yes. The cross section of the groove 19 has a trapezoidal shape whose bottom is the resin body surface 14f side (see FIG. 2B).

（半導体装置の製造方法）
図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置１０の製造工程を説明する説明図である。以下、半導体装置１０の製造方法について、図３を参照しつつ説明する。なお、以下の製造手順は一例であり、手順を適宜入れ替えてもよい。 (Method for manufacturing semiconductor device)
3A to 3D are explanatory views for explaining the manufacturing process of the semiconductor device 10 according to the present embodiment. Hereinafter, a method for manufacturing the semiconductor device 10 will be described with reference to FIG. The following manufacturing procedure is an example, and the procedure may be appropriately changed.

半導体装置１０を製造するには、まず、所定形状の分割フレーム１６ｐ〜ｒを、薬品を使ったエッチングにより製造する（図３（ａ）参照）。なお、エッチングに代えて、パンチダイを使ったプレスカットなどで製造してもよい。   To manufacture the semiconductor device 10, first, the divided frames 16p to 16r having a predetermined shape are manufactured by etching using chemicals (see FIG. 3A). Instead of etching, it may be manufactured by press cutting using a punch die.

そして、ＭＩＣ１８を分割フレーム１６ｒの所定位置に直接に実装する。また、絶縁性の接着剤を用いて、有機基板２０ｐを分割フレーム１６ｐに固定する。そして、チップコンデンサ２２ｃを基板２０ｐにはんだ付けで実装する（図３（ｂ）参照）。   Then, the MIC 18 is directly mounted at a predetermined position of the divided frame 16r. Further, the organic substrate 20p is fixed to the divided frame 16p using an insulating adhesive. Then, the chip capacitor 22c is mounted on the substrate 20p by soldering (see FIG. 3B).

そして、ＭＩＣ１８と基板２０ｐと分割フレーム１６ｐ〜ｒとを金線（Ａｕ線）でワイヤボンディングするとともに、チップコンデンサ２２ａ、２２ｂをそれぞれリード間に跨るようにリードに直接に実装する（図３（ｃ）参照）。   Then, the MIC 18, the substrate 20p, and the divided frames 16p to 16r are wire-bonded with gold wires (Au wires), and the chip capacitors 22a and 22b are directly mounted on the leads so as to straddle the leads (FIG. 3C). )reference).

更に、分割フレーム１６の裏面側ＢＦにインダクタ１２を直接に実装する（図３（ｄ）参照）。   Further, the inductor 12 is directly mounted on the back side BF of the divided frame 16 (see FIG. 3D).

本実施形態では、チップコンデンサ２２ｃの実装以外では、銀ペーストを塗布して銀ペーストを熱硬化させることで相互位置を固定してもよいし、リフローなどのはんだ付けで固定してもよい。   In the present embodiment, except for mounting the chip capacitor 22c, the mutual position may be fixed by applying a silver paste and thermally curing the silver paste, or by soldering such as reflow.

その後、モールド樹脂などで樹脂封止することで樹脂体１４を形成する。樹脂封止する方法は、例えばトランスファーモールド方法である。   Thereafter, the resin body 14 is formed by resin sealing with a mold resin or the like. The resin sealing method is, for example, a transfer molding method.

この樹脂封止では、樹脂成形用の金型を用いる。この金型には、キャビティ内に連通する樹脂注入口Ｇ（ゲート。図１（ｂ）参照）が形成されている。本実施形態では、樹脂注入口Ｇはスリット状であり、樹脂注入口Ｇの横幅（樹脂注入口Ｇのスリット幅に直交する方向の長さ）が半導体装置１０の横幅Ｗに対応した同等の長さにされている。本実施形態では、樹脂成形する際、樹脂注入口ＧがリードフレームＲＭの裏面側に位置するようになっている。   In this resin sealing, a mold for resin molding is used. The mold is formed with a resin injection port G (gate, see FIG. 1B) communicating with the inside of the cavity. In the present embodiment, the resin injection port G has a slit shape, and the lateral width of the resin injection port G (the length in the direction orthogonal to the slit width of the resin injection port G) corresponds to the lateral width W of the semiconductor device 10. It has been. In this embodiment, when resin molding is performed, the resin injection port G is positioned on the back side of the lead frame RM.

そして、この金型のうち、リードフレームＲＭの主面側ＭＦの樹脂体部分１４ｐを成形する表面側金型内壁面ＫＦに、チップコンデンサ２２ｐよりも樹脂注入口Ｇ側の所定位置に、樹脂注入口Ｇからの樹脂注入方向に直交する方向に沿った細長状の凸部Ｔ（図１（ｂ）参照）を設ける。凸部Ｔは予め金型に一体的に形成しておいてもよいし、金型に着脱自在に取り付けられるようにしてもよい。   Of these molds, a resin injection is applied to a front side mold inner wall surface KF for molding the resin body portion 14p on the main surface side MF of the lead frame RM at a predetermined position on the resin inlet G side of the chip capacitor 22p. An elongated convex portion T (see FIG. 1B) is provided along a direction orthogonal to the direction of resin injection from the inlet G. The convex portion T may be formed integrally with the mold in advance, or may be detachably attached to the mold.

この凸部Ｔを設ける上記の所定位置は、リードフレームＲＭに電子部品（ＭＩＣ、チップコンデンサ２２ａ〜ｃなど）およびインダクタ１２が実装されてなる被封止体１１を金型内の樹脂封止用位置に配置したときに、樹脂注入口Ｇから射出された樹脂の流動方向が凸部Ｔによって変えられ、従来に比べ、リードフレームＲＭの主面側ＭＦに流入した樹脂をリードフレームＲＭの裏面側ＢＦに大量に流動する位置であり、より多くの樹脂がインダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間に注入されるような位置にされている。なお、凸部Ｔが形成されている結果、樹脂体部分１４ｐに溝１９が形成されている。   The above-mentioned predetermined position at which the convex portion T is provided is for sealing an object to be sealed 11 in which electronic components (MIC, chip capacitors 22a to 22c, etc.) and an inductor 12 are mounted on a lead frame RM in a mold. When arranged at the position, the flow direction of the resin injected from the resin injection port G is changed by the convex portion T, and the resin that has flowed into the main surface side MF of the lead frame RM is changed to the back surface side of the lead frame RM as compared with the conventional case. The position is such that a large amount of resin flows into the BF, and more resin is injected between the front surface 12s of the inductor 12 and the resin body back surface 14b. In addition, as a result of forming the convex part T, the groove | channel 19 is formed in the resin body part 14p.

従って、樹脂注入口Ｇから注入した樹脂を、リードフレームＲＭの裏面側ＢＦの樹脂体部分１４ｑを成形する裏面側金型内壁面ＫＢとインダクタ１２の表面１２ｓとの間に流入させ易くすることができ、樹脂充填を充分に良好に行うことができる。従って、インダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間を形成する樹脂体部分１４ｉには、ピンホールやエクボ（凹部）などの不具合が発生し難いので、樹脂体部分１４ｉと放熱板１５との密着性が良い。そして、樹脂体部分１４ｉの厚み、すなわち距離ＬＢは、上記の所定距離以下となっているので、インダクタ１２で発生した熱を、樹脂体部分１４ｑに伝えて放熱板１５から放熱させる上で支障のない距離とされている。従って、インダクタ１２から発生した熱を放熱板１５から良好に放熱することが確保されており、インダクタ１２で発生した熱によるＭＩＣ１８への悪影響を懸念しなくてもよい。   Therefore, the resin injected from the resin injection port G can be easily flown between the inner surface KB of the back side mold for molding the resin body portion 14q of the back side BF of the lead frame RM and the surface 12s of the inductor 12. And resin filling can be performed sufficiently satisfactorily. Accordingly, the resin body portion 14i that forms between the front surface 12s of the inductor 12 and the resin body back surface 14b is unlikely to have a defect such as a pinhole or an excavity (concave portion). Good adhesion. Since the thickness of the resin body portion 14i, that is, the distance LB is equal to or less than the predetermined distance, there is a problem in transferring the heat generated in the inductor 12 to the resin body portion 14q to dissipate the heat from the heat radiating plate 15. There is no distance. Therefore, it is ensured that the heat generated from the inductor 12 is radiated from the heat radiating plate 15 satisfactorily, and there is no need to worry about the adverse effect on the MIC 18 due to the heat generated in the inductor 12.

ここで、分割フレーム１６ｐ〜ｒを製造した際、複数組の分割フレーム１６ｐ〜ｒを配列させて製造しており、各製造工程では複数組の分割フレーム１６ｐ〜ｒに対して回路素子Ｄ、インダクタ１２の実装や基板２０の接着を行っている。このため、このようにして樹脂封止されたものは、図４に示すように、複数の半導体装置１０が１枚の板状に連なった製品群となっている。よって、この後、この製品群を切断（例えば、プレスカット）することで、放熱板１５を取り付ける前の段階の個々の半導体装置が多数得られる。   Here, when the divided frames 16p to r are manufactured, a plurality of sets of divided frames 16p to r are arranged, and in each manufacturing process, a circuit element D and an inductor are provided for the plurality of sets of divided frames 16p to r. 12 is mounted and the substrate 20 is bonded. Therefore, what is resin-sealed in this way is a product group in which a plurality of semiconductor devices 10 are connected in a single plate shape as shown in FIG. Therefore, after that, by cutting (for example, press cutting) this product group, a large number of individual semiconductor devices at a stage before the heat sink 15 is attached can be obtained.

この切断を行った後、裏面側ＢＦの樹脂体外壁に放熱板１５を当接させ、外周側に雄ネジが形成されたビスＶ（図２（ｂ）参照）を樹脂体１４の貫通孔１４ｈに挿通させ、放熱基板１５ｂのビス係合孔１５ｈにビス止め（ネジ係合）することで、半導体装置１０が得られる。   After this cutting, the heat sink 15 is brought into contact with the outer wall of the resin body on the back side BF, and a screw V (see FIG. 2B) having a male screw formed on the outer peripheral side is inserted into the through hole 14h of the resin body 14. The semiconductor device 10 can be obtained by screwing (screw engagement) into the screw engagement holes 15h of the heat dissipation board 15b.

なお、上述したように、これらの製造行程の手順は適宜入れ替えることが可能である。例えば、基板２０ｐにチップコンデンサ２２ｃを予めはんだ接合しておき、この基板２０ｐを分割フレーム１６ｐに接着剤で接着してもよい。また、切断する前に放熱板１５を樹脂体１４にビス止めし、その後に切断して多数の半導体装置１０を製造することも可能である。   Note that, as described above, the steps of these manufacturing steps can be appropriately changed. For example, the chip capacitor 22c may be soldered to the substrate 20p in advance, and the substrate 20p may be bonded to the divided frame 16p with an adhesive. It is also possible to manufacture a large number of semiconductor devices 10 by screwing the heat dissipation plate 15 to the resin body 14 before cutting, and then cutting it.

以上説明したように、本実施形態では、リードフレームＲＭを形成している分割フレーム１６ｐ〜ｒの主面側ＭＦに回路素子Ｄが搭載され、分割フレーム１６ｐ〜ｒの主面側ＭＦとは反対面側である裏面側ＢＦにインダクタ１２が搭載されており、実装可能なスペースを有効利用している。従って、回路素子Ｄとインダクタ１２とを主面側ＭＦにのみ実装する場合に比べ、リードフレームＲＭ（分割フレーム１６ｐ〜ｒ）の面積を大幅に小さくすることが可能になる。よって、厚み寸法（高さ寸法）を抑えつつ平面寸法を大幅に小さくした半導体装置１０とすることができる。   As described above, in this embodiment, the circuit element D is mounted on the main surface side MF of the divided frames 16p to r forming the lead frame RM, and is opposite to the main surface side MF of the divided frames 16p to r. The inductor 12 is mounted on the rear surface side BF which is the surface side, and the mountable space is effectively used. Therefore, the area of the lead frame RM (divided frames 16p-r) can be significantly reduced as compared with the case where the circuit element D and the inductor 12 are mounted only on the main surface side MF. Therefore, it is possible to obtain the semiconductor device 10 in which the planar dimension is significantly reduced while suppressing the thickness dimension (height dimension).

また、本実施形態では、チップコンデンサ２２ｃの裏面側（実装面側）に錫電極２２ｃｓを設け、リードフレームＲＭ上の有機基板２０ｐに形成された電極２２ｐｓに錫電極２２ｃｓをはんだ付けすることで、チップコンデンサ２２ｃを有機基板２０ｐ上にはんだ接合で実装している。従って、チップコンデンサを銀ペーストで電気接続させる従来例に比べてショートし難いので、実装工程が容易であり、製造時間を大幅に短縮することができる。また、錫電極をはんだ付けする際に、はんだに錫が含有されていても問題はなく、銀ペーストと錫電極の錫との相性の悪さという従来からの問題が解決されている。なお、はんだに鉛が含有されていてもいなくても良好にはんだ付けができる。   In the present embodiment, the tin electrode 22cs is provided on the back surface side (mounting surface side) of the chip capacitor 22c, and the tin electrode 22cs is soldered to the electrode 22ps formed on the organic substrate 20p on the lead frame RM. The chip capacitor 22c is mounted on the organic substrate 20p by solder bonding. Therefore, compared with the conventional example in which the chip capacitor is electrically connected with the silver paste, the mounting process is easy and the manufacturing time can be greatly shortened. Further, when the tin electrode is soldered, there is no problem even if tin is contained in the solder, and the conventional problem of incompatibility between the silver paste and the tin of the tin electrode is solved. In addition, soldering can be satisfactorily performed regardless of whether the solder contains lead.

また、熱伝導性が著しく低い有機基板２０ｐ上にチップコンデンサ２２ｃが配置されているので、インダクタ１２で発生した熱が有機基板２０ｐを経由してチップコンデンサ２２ｃに伝わる熱量は極めて小さい。   In addition, since the chip capacitor 22c is disposed on the organic substrate 20p having extremely low thermal conductivity, the amount of heat transmitted from the inductor 12 to the chip capacitor 22c via the organic substrate 20p is extremely small.

また、チップコンデンサ２２ａの実装位置は、外部リードＥＲの近傍であり、熱発生源となるインダクタ１２から遠くて熱影響を受け難い位置であり、しかも半導体装置外部へ放熱し易い位置に設定されている。チップコンデンサ２２ｂについても同様である。   Further, the mounting position of the chip capacitor 22a is in the vicinity of the external lead ER, is a position that is far from the inductor 12 that is a heat generation source and is not easily affected by heat, and is set at a position that easily dissipates heat to the outside of the semiconductor device. Yes. The same applies to the chip capacitor 22b.

そして、この金型には、樹脂注入口Ｇからの樹脂注入方向に直交する方向に沿って細長状の凸部Ｔ（図１（ｂ）参照）が設けられており、しかも距離ＬＢが距離ＬＦよりも大きくされている。よって、インダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間での樹脂充填性を従来に比べて大幅に良好にすることができ、この領域に充填された樹脂体部分１４ｉにピンホールやエクボ等の不具合の発生が充分に抑えられている。従って、金型内に凸部Ｔを設けるという簡易な手段により、インダクタ１２で発生した熱によるＭＩＣ１８への悪影響を懸念しなくてもよい半導体装置１０を製造できる。   The mold is provided with an elongated convex portion T (see FIG. 1B) along a direction orthogonal to the resin injection direction from the resin injection port G, and the distance LB is the distance LF. Has been bigger than. Therefore, the resin filling property between the front surface 12s of the inductor 12 and the resin body back surface 14b can be significantly improved as compared with the conventional case, and the resin body portion 14i filled in this region has a pinhole, an ex vivo or the like. The occurrence of defects is sufficiently suppressed. Therefore, the semiconductor device 10 that does not have to worry about the adverse effect on the MIC 18 due to the heat generated in the inductor 12 can be manufactured by a simple means of providing the convex portion T in the mold.

また、熱の影響を受け易いＭＩＣ１８とチップコンデンサ２２との両者を電子部品として搭載しても、このような効果が奏される。   Further, even when both the MIC 18 and the chip capacitor 22 that are easily affected by heat are mounted as electronic components, such an effect is exhibited.

また、インダクタ１２の外形が六角形以上の多角柱状（図１（ｃ）では一例として八角形状）とされており、このような面取り形状にすることで、金型内に注入した樹脂がインダクタ１２の周囲を流動し易い。なお、インダクタ１２の外形が円柱状であっても、同様に、インダクタ１２の周囲を樹脂が流動し易い。   Further, the outer shape of the inductor 12 is a hexagonal or more polygonal column shape (an octagonal shape as an example in FIG. 1C), and the resin injected into the mold is made into such a chamfered shape. Easy to flow around. Even when the outer shape of the inductor 12 is cylindrical, the resin easily flows around the inductor 12.

また、半導体装置１０は、主面側ＭＦにＭＩＣ１８を搭載し、裏面側ＢＦにインダクタ１２を搭載することにより、ネジ締め等の機械的応力に対して強い構造にされている。   Further, the semiconductor device 10 has a structure strong against mechanical stress such as screw tightening by mounting the MIC 18 on the main surface side MF and mounting the inductor 12 on the back surface side BF.

また、リードフレームＲＭが、相互に分割された複数（３つ）の分割フレーム１６からなる。従って、分割フレーム同士が絶縁されているので、ＭＩＣ１８、基板２０ｐ、チップコンデンサ２２ａ、２２ｂ、および、インダクタ１２を分割フレーム１６に直接に実装することが可能になる。従って、インダクタ１２の通電量を従来に比べて大きくすることができるので、インダクタ１２として、従来よりも容量が大きいものを用いることができる。また、回路素子Ｄやインダクタ１２から発生した熱を金属製の分割フレーム１６に直接に伝達することができるので、放熱特性の優れた半導体装置１０とすることができる。   The lead frame RM includes a plurality (three) of divided frames 16 that are divided from each other. Therefore, since the divided frames are insulated from each other, the MIC 18, the substrate 20p, the chip capacitors 22a and 22b, and the inductor 12 can be directly mounted on the divided frame 16. Therefore, since the energization amount of the inductor 12 can be increased as compared with the conventional one, the inductor 12 having a larger capacity than the conventional one can be used. In addition, since the heat generated from the circuit element D and the inductor 12 can be directly transferred to the metal divided frame 16, the semiconductor device 10 having excellent heat dissipation characteristics can be obtained.

更に、図２（ａ）から明らかなように、本実施形態では、分割フレーム１６ｐ〜ｒの形状が、中心線Ｃに対して略線対称とされている。これにより、熱応力による内部歪の発生を抑え易い構成にした半導体装置１０とすることができる。   Further, as is clear from FIG. 2A, in the present embodiment, the shapes of the divided frames 16p to 16r are substantially line symmetric with respect to the center line C. Thus, the semiconductor device 10 can be configured to easily suppress the occurrence of internal strain due to thermal stress.

また、放熱フィン１５ｆを有する放熱板１５が、リードフレームＲＭの裏面側ＢＦであって樹脂体１４の外壁に設けられており、インダクタ１２の表面（上面）からは放熱板１５とインダクタ１２との間の樹脂層を経由して放熱板１５から熱が放散され、インダクタ１２の裏面（下面）からはリードフレームＲＭの外部リード（リード端子）ＥＲから外部へ熱が放散され、インダクタ１２の両面側から効率良く熱が放散される構成になっている。これにより、半導体装置１０の装置外方への放熱特性が更に向上しており、半導体装置１０を更にハイパワーで作動させることが可能である。   Further, a heat radiating plate 15 having heat radiating fins 15 f is provided on the outer wall of the resin body 14 on the back surface BF of the lead frame RM. From the surface (upper surface) of the inductor 12, the heat radiating plate 15 and the inductor 12 are connected to each other. Heat is dissipated from the heat sink 15 via the resin layer between them, and heat is dissipated from the back surface (lower surface) of the inductor 12 to the outside from the external lead (lead terminal) ER of the lead frame RM. Therefore, heat is efficiently dissipated. Thereby, the heat dissipation characteristic of the semiconductor device 10 to the outside of the device is further improved, and the semiconductor device 10 can be operated with higher power.

なお、以上の説明では、リードフレームＲＭが分割フレーム１６ｐ〜ｒからなる例で説明したが、リードフレームＲＭを１枚の連続したものにし、表面側に回路素子Ｄを配置するとともに裏面側ＢＦにインダクタ１２を配置した半導体装置とすることも可能である。この場合、絶縁性の基板上にリードフレームＲＭを載置してリードフレームＲＭと基板裏面側とを絶縁させ、リードフレームＲＭが設けられていない基板裏面側にインダクタ１２を配置することが、短絡を防ぐ観点で好ましい。   In the above description, the example in which the lead frame RM is composed of the divided frames 16p to 16r has been described. However, the lead frame RM is a single continuous frame, the circuit element D is disposed on the front surface side, and the back surface side BF is disposed. It is also possible to provide a semiconductor device in which the inductor 12 is arranged. In this case, placing the lead frame RM on an insulating substrate to insulate the lead frame RM from the back side of the substrate and disposing the inductor 12 on the back side of the substrate where the lead frame RM is not provided is a short circuit. It is preferable from the viewpoint of preventing.

また、本実施形態では、回路素子Ｄとして、ＭＩＣ１８、基板２０およびチップコンデンサ２２を挙げたが、これら以外の他のもの（特に発熱量が多いもの）が含まれている構成であってもよい。   In the present embodiment, the MIC 18, the substrate 20, and the chip capacitor 22 are exemplified as the circuit element D. However, the circuit element D may include other elements (especially those that generate a large amount of heat). .

また、樹脂体１４を形成する際に放熱板１５を配置し、放熱基板１５ｂの当接面側（樹脂体側）の部位も併せて樹脂封止してもよい。これにより、インダクタ１２などの樹脂封止された発熱源からの熱が放熱基板１５ｂに効率良く伝わるので、放熱フィン１５ｆから高い効率で放熱することができる。また、放熱板１５を主面側ＭＦに設けてもよく、更には、主面側ＭＦ、裏面側ＢＦの両方に設けてもよい。   Moreover, when forming the resin body 14, the heat sink 15 may be arrange | positioned and the site | part of the contact surface side (resin body side) of the heat sink board 15b may also be resin-sealed together. As a result, heat from the resin-sealed heat generation source such as the inductor 12 is efficiently transmitted to the heat dissipation substrate 15b, and therefore heat can be dissipated from the heat dissipation fins 15f with high efficiency. Moreover, the heat sink 15 may be provided on the main surface side MF, and may be provided on both the main surface side MF and the back surface side BF.

また、本実施形態では、放熱板１５がネジ止めされる構成で説明したが、クリップ接合などの他の形態で放熱板１５を固定してもよい。 In the present embodiment, the heat dissipation plate 15 is screwed. However, the heat dissipation plate 15 may be fixed in another form such as clip joining.

また、回路素子Ｄに接続している外部リードＥＲを他の機器に接続させる形式は、外部リードＥＲを他の機器に差し込む挿入形式や、外部リードＥＲをクランク状に曲げておいて面実装する面実装形式など、特に限定しない。   In addition, the external lead ER connected to the circuit element D can be connected to another device in an insertion type in which the external lead ER is inserted into another device, or surface mounted by bending the external lead ER into a crank shape. There is no particular limitation such as surface mounting format.

また、樹脂体１４の主面側ＭＦの厚みを、樹脂体１４の裏面側ＢＦの厚みの１.７倍以下にすることが好ましく、これにより、樹脂体１４内に発生する熱応力を抑え易い構成にすることができる。   Moreover, it is preferable to make the thickness of the main surface side MF of the resin body 14 1.7 times or less of the thickness of the back surface side BF of the resin body 14, thereby easily suppressing the thermal stress generated in the resin body 14. Can be configured.

以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、構成部品の材質、形状、構造、配置等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   The embodiment of the present invention has been described above, but the above embodiment is an example for embodying the technical idea of the present invention, and the material, shape, structure, arrangement, etc. of the component parts are as described above. It is not something specific. The present invention can be implemented with various modifications without departing from the scope of the invention. In addition, it should be noted that the drawings are schematic and the dimensional ratios and the like are different from actual ones. Therefore, specific dimensional ratios and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

以上のように、本発明に係る半導体装置は、リードフレームのタブ部上に有機基板を配置しこの有機基板上にチップコンデンサをはんだ接合しており、しかも、リードフレームの裏面側にインダクタを搭載することでリードフレームの面積を大幅に小さくすることが可能になっているので、短時間で容易に製造可能で、厚み寸法の増大を抑えつつ平面寸法を小さくし、しかもインダクタで発生した熱によるコンデンサへの悪影響を懸念しなくてもよい半導体装置として用いるのに好適である。   As described above, in the semiconductor device according to the present invention, the organic substrate is arranged on the tab portion of the lead frame, the chip capacitor is soldered on the organic substrate, and the inductor is mounted on the back side of the lead frame. As a result, the lead frame area can be greatly reduced, so that it can be easily manufactured in a short time, and the planar dimension is reduced while suppressing the increase in thickness dimension, and also due to the heat generated in the inductor. It is suitable for use as a semiconductor device that does not have to worry about adverse effects on the capacitor.

１０ 半導体装置
１２ インダクタ
１４ 樹脂体
１４ｂ 樹脂体裏面（裏面）
２０ｐ 有機基板
２２ａ チップコンデンサ（第２コンデンサ）
２２ｂ チップコンデンサ（第２コンデンサ）
２２ｃ チップコンデンサ（コンデンサ）
２２ｃｓ 錫電極
ＥＲ 外部リード
ＲＭ リードフレーム（リードフレーム、フレーム） DESCRIPTION OF SYMBOLS 10 Semiconductor device 12 Inductor 14 Resin body 14b Resin body back surface (back surface)
20p Organic substrate 22a Chip capacitor (second capacitor)
22b Chip capacitor (second capacitor)
22c Chip capacitor (capacitor)
22cs Tin electrode ER External lead RM Lead frame (lead frame, frame)

Claims (2)

リードフレームと、
前記リードフレームの主面側に搭載された有機基板と、
前記有機基板上にはんだ接合された基板上チップコンデンサと、
前記リードフレームの裏面側に搭載されたインダクタと、
前記基板上チップコンデンサおよび前記インダクタを樹脂封止する樹脂体と、
を備えたＳＩＰ型の半導体装置であって、
前記リードフレームは、正面側から見て、中央側分割フレームと、前記中央側分割フレームの左右両側にそれぞれ位置する左側分割フレームおよび右側分割フレームとに３分割されて相互に非連続とされており、
前記左側分割フレームおよび前記右側分割フレームの一方では、前記有機基板が配置されているとともに前記有機基板上には前記基板上チップコンデンサが実装されており、
前記中央側分割フレームにはＭＩＣが搭載され、
前記左側分割フレームと前記中央側分割フレームとに跨って実装された第１チップコンデンサが設けられ、
前記右側分割フレームと前記中央側分割フレームとに跨って実装された第２チップコンデンサが設けられ、
前記インダクタの実装面の両サイド側に電気接続面が形成されており、一方のサイド側の前記電気接続面が前記左側分割フレームの裏面側に面接触で直接に実装され、他方のサイド側の前記電気接続面が前記右側分割フレームの裏面側に面接触で直接に実装されていることを特徴とする半導体装置。 A lead frame;
An organic substrate mounted on the main surface side of the lead frame;
A chip capacitor on the substrate solder-bonded to the organic substrate;
An inductor mounted on the back side of the lead frame;
A resin body for resin-sealing the substrate chip capacitor and the inductor;
A SIP type semiconductor device comprising:
When viewed from the front side, the lead frame is divided into three parts, a center side divided frame, a left side divided frame and a right side divided frame respectively located on the left and right sides of the center side divided frame, and are not continuous with each other. ,
On one of the left divided frame and the right divided frame, the organic substrate is disposed and the chip capacitor on the substrate is mounted on the organic substrate,
An MIC is mounted on the central divided frame,
A first chip capacitor mounted across the left divided frame and the central divided frame is provided;
A second chip capacitor mounted across the right divided frame and the central divided frame is provided;
Electrical connection surfaces are formed on both sides of the mounting surface of the inductor, the electrical connection surface on one side is directly mounted on the back side of the left split frame by surface contact, and the other side The semiconductor device is characterized in that the electrical connection surface is directly mounted on the back surface side of the right divided frame by surface contact . 前記基板上チップコンデンサは錫で構成される錫電極を有し、前記基板上チップコンデンサが前記有機基板にはんだ接合されていることを特徴とする請求項１記載の半導体装置。 The substrate chip capacitor has a tin electrode composed of tin, the semiconductor device according to claim 1, wherein the substrate on the chip capacitor is characterized in that it is soldered to the organic substrate.
JP2012216831A 2012-09-28 2012-09-28 Semiconductor device Active JP6065500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012216831A JP6065500B2 (en) 2012-09-28 2012-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216831A JP6065500B2 (en) 2012-09-28 2012-09-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2014072349A JP2014072349A (en) 2014-04-21
JP6065500B2 true JP6065500B2 (en) 2017-01-25

Family

ID=50747306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216831A Active JP6065500B2 (en) 2012-09-28 2012-09-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6065500B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020028278A (en) * 2018-08-24 2020-02-27 国立大学法人九州大学 Method for generating classifier for predicting event occurring in subject, and method for stratifying subject using classifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322925Y2 (en) * 1984-09-28 1991-05-20
JP2771575B2 (en) * 1989-02-09 1998-07-02 三洋電機株式会社 Hybrid integrated circuit
JPH11163250A (en) * 1997-11-29 1999-06-18 Toko Inc Composite component
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
JP2010098256A (en) * 2008-10-20 2010-04-30 Sanken Electric Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP5582040B2 (en) * 2011-01-12 2014-09-03 富士電機株式会社 Semiconductor device manufacturing method, semiconductor device, and igniter device

Also Published As

Publication number Publication date
JP2014072349A (en) 2014-04-21

Similar Documents

Publication Publication Date Title
JP4634497B2 (en) Power semiconductor module
JP4225310B2 (en) Semiconductor device
US8952520B2 (en) Power semiconductor device
US6566164B1 (en) Exposed copper strap in a semiconductor package
TW201631722A (en) Encapsulation module of power-converting circuit and manufacturing method thereof
JP2010129867A (en) Power semiconductor device
US9961798B2 (en) Package and a method of manufacturing the same
JP2007184501A (en) Resin-sealed semiconductor device with externally exposed radiators at its top, and method for fabrication thereof
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2019071412A (en) Chip package
US20090127681A1 (en) Semiconductor package and method of fabricating the same
US9666557B2 (en) Small footprint semiconductor package
US9484289B2 (en) Semiconductor device with heat spreader
US8426253B2 (en) Potted integrated circuit device with aluminum case
JP2007329163A (en) Electronic device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP6065500B2 (en) Semiconductor device
JP5737080B2 (en) Semiconductor device and manufacturing method thereof
JP6065501B2 (en) Semiconductor device
KR20150039402A (en) External connection terminal, Semiconductor Package having the External connection terminal and Method of Manufacturing the same
JP2014072347A (en) Semiconductor device manufacturing method and semiconductor device
CN106601694B (en) Stack structure and manufacturing method thereof
CN210984717U (en) Heat dissipation packaging structure
US20240021496A1 (en) Semiconductor device
CN115579346B (en) Connection structure, packaging structure and manufacturing process of power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6065500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250