JP6056156B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP6056156B2
JP6056156B2 JP2012043646A JP2012043646A JP6056156B2 JP 6056156 B2 JP6056156 B2 JP 6056156B2 JP 2012043646 A JP2012043646 A JP 2012043646A JP 2012043646 A JP2012043646 A JP 2012043646A JP 6056156 B2 JP6056156 B2 JP 6056156B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
grid
adjustment circuit
development
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012043646A
Other languages
Japanese (ja)
Other versions
JP2013182012A (en
Inventor
丸山 剛
剛 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2012043646A priority Critical patent/JP6056156B2/en
Publication of JP2013182012A publication Critical patent/JP2013182012A/en
Application granted granted Critical
Publication of JP6056156B2 publication Critical patent/JP6056156B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Developing For Electrophotography (AREA)
  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

本発明は、画像形成装置に関する。   The present invention relates to an image forming apparatus.

下記特許文献1には、チャージ電圧からグリッド電圧や現像電圧を作り出すことにより、電源トランスを削減した技術が開示されている。   Patent Document 1 below discloses a technique in which a power transformer is reduced by generating a grid voltage and a development voltage from a charge voltage.

特開平9−244481公報Japanese Patent Laid-Open No. 9-244481

グリッド電圧を調整する回路と現像電圧を調整する回路が直列接続されている場合、一方の回路で出力を調整すると、影響がもう一方の回路に及び、電圧が不安定になる。
本発明は上記のような事情に基づいて完成されたものであって、グリッド電圧を調整する回路と現像電圧を調整する回路が直列接続されている構成において、グリッド電圧と現像電圧を安定し易くする。
When the circuit for adjusting the grid voltage and the circuit for adjusting the development voltage are connected in series, adjusting the output in one circuit affects the other circuit and the voltage becomes unstable.
The present invention has been completed based on the above situation, and in a configuration in which a circuit for adjusting the grid voltage and a circuit for adjusting the development voltage are connected in series, the grid voltage and the development voltage can be easily stabilized. To do.

本明細書によって開示される画像形成装置は、感光体と、ワイヤとグリッド電極を有し、前記感光体を帯電する帯電器と、前記感光体に現像剤を供給する現像器と、前記ワイヤに印加する帯電電圧を生成する帯電電圧生成回路と、前記帯電電圧の生成後、前記グリッド電極に発生するグリッド電圧を調整するグリッド電圧調整回路と、前記帯電電圧の生成後、前記現像器に発生する現像電圧を調整する現像電圧調整回路と、を備え、前記現像電圧調整回路は、前記グリッド電極とグランド間にて、前記グリッド電圧調整回路と直列接続され、前記グリッド電圧を分圧することにより、現像電圧を発生させる構成であり、前記現像電圧調整回路と前記グリッド電圧調整回路のうち、後に制御を開始する側の調整回路の応答速度が、先に制御を開始する側の調整回路の応答速度より遅い設定である。   An image forming apparatus disclosed in this specification includes a photosensitive member, a wire and a grid electrode, and a charger that charges the photosensitive member, a developing device that supplies a developer to the photosensitive member, and the wire. A charging voltage generation circuit that generates a charging voltage to be applied; a grid voltage adjustment circuit that adjusts a grid voltage generated in the grid electrode after the generation of the charging voltage; and a generation in the developer after the generation of the charging voltage. A developing voltage adjusting circuit for adjusting a developing voltage, and the developing voltage adjusting circuit is connected in series with the grid voltage adjusting circuit between the grid electrode and the ground, and develops by dividing the grid voltage. The voltage is generated, and the response speed of the adjustment circuit on the side of the development voltage adjustment circuit and the grid voltage adjustment circuit that starts control later opens the control first. A slower setting than the response speed of the adjustment circuit on the side of.

本画像形成装置では、後に制御を開始する側の調整回路の応答速度を遅くする。そのため、先に制御を開始する側の調整回路が、後に制御を開始する調整回路側の電圧変動を吸収し易くなる。よって、調整回路の出力電圧、すなわちグリッド電圧や現像電圧が安定し易くなる。   In this image forming apparatus, the response speed of the adjustment circuit that starts control later is decreased. Therefore, the adjustment circuit on the side of starting the control first easily absorbs the voltage fluctuation on the side of the adjustment circuit starting the control later. Therefore, the output voltage of the adjustment circuit, that is, the grid voltage and the development voltage can be easily stabilized.

上記画像形成装置では、以下とすることが好ましい。
・前記現像電圧調整回路による現像電圧の制御開始タイミングを、前記グリッド電圧調整回路によるグリッド電圧の制御開始タイミングより遅くする。現像器は感光体に圧接された状態で使用されることから、感光体と現像器の電位差が小さいと、露光前の感光体に現像剤が付着する恐れがある。現像剤の付着を防止するには、感光体と現像器の電圧が目標値に安定するまで、現像器を感光体から離間させる離間機構等が必要となる。本構成では、グリッド電圧を先に制御し、現像電圧を後に制御するので、グリッド電圧が現像電圧より先に上昇する。そのため、感光体と現像器の電位差を保つことが可能となり、露光前の感光体に現像剤が付着することを抑制できる。よって、離間機構を廃止できる。
In the image forming apparatus, the following is preferable.
The development voltage control start timing by the development voltage adjustment circuit is set later than the grid voltage control start timing by the grid voltage adjustment circuit. Since the developing unit is used while being pressed against the photosensitive member, if the potential difference between the photosensitive member and the developing unit is small, the developer may adhere to the photosensitive member before exposure. In order to prevent the adhesion of the developer, a separation mechanism for separating the developing device from the photosensitive member is required until the voltage between the photosensitive member and the developing device is stabilized at a target value. In this configuration, since the grid voltage is controlled first and the development voltage is controlled later, the grid voltage rises before the development voltage. Therefore, the potential difference between the photoconductor and the developing device can be maintained, and the developer can be prevented from adhering to the photoconductor before exposure. Therefore, the separation mechanism can be eliminated.

・前記制御装置は、グリッド電圧が所定の許容範囲内に収まる安定状態になった後に、前記現像電圧調整回路による現像電圧の制御を開始する。このようにすれば、感光体が所定レベルに帯電した後、現像電圧が目標値に向かって制御されるので、感光体と現像器の電位差を確実に保つことが可能となる。そのため、感光体に対する現像剤の付着を、より確実に防止できる。 The control device starts control of the development voltage by the development voltage adjustment circuit after the grid voltage is in a stable state that falls within a predetermined allowable range. In this way, after the photosensitive member is charged to a predetermined level, the development voltage is controlled toward the target value, so that the potential difference between the photosensitive member and the developing device can be reliably maintained. For this reason, it is possible to more reliably prevent the developer from adhering to the photoreceptor.

・前記制御装置は、グリッド電圧が安定したときの前記感光体における前記帯電器との対向部が、前記感光体の回転に伴って前記現像器との対向位置を通過してから、前記現像電圧調整回路による現像電圧の制御を開始する。このようにすれば、感光体のうち所定レベルに帯電した対向部が、現像器との対向位置を通過後、現像電圧が目標値に向かって制御されるので、感光体と現像器の電位差を確実に保つことが可能となる。そのため、感光体に対する現像剤の付着を、より確実に防止できる。 The control device is configured such that when the grid voltage is stabilized, a portion of the photoconductor facing the charger passes through a position facing the developer as the photoconductor rotates, and then the developing voltage is set. Control of the development voltage by the adjustment circuit is started. In this way, the development voltage is controlled toward the target value after the opposed portion charged to a predetermined level in the photoconductor passes through the position facing the developing device, so that the potential difference between the photoconductor and the developing device is reduced. It becomes possible to keep reliably. For this reason, it is possible to more reliably prevent the developer from adhering to the photoreceptor.

本発明によれば、グリッド電圧を調整する回路と現像電圧を調整する回路が直列接続されている構成において、グリッド電圧と現像電圧が安定し易くする。   According to the present invention, in a configuration in which a circuit for adjusting the grid voltage and a circuit for adjusting the development voltage are connected in series, the grid voltage and the development voltage are easily stabilized.

本発明の実施形態1に係るプリンタの内部構成を表す概略断面図1 is a schematic cross-sectional view illustrating an internal configuration of a printer according to a first embodiment of the invention. ブラックのプロセスユニット周辺のプリンタの内部構成を示す概略断面図Schematic sectional view showing the internal configuration of the printer around the black process unit 帯電器の構造を模式的に示した図Diagram showing the structure of the charger プリンタの電気的構成を示すブロック図Block diagram showing the electrical configuration of the printer 高圧電源装置の電気的構成を示す回路図Circuit diagram showing the electrical configuration of the high-voltage power supply 現像電圧調整回路、グリッド電圧調整回路の回路図Circuit diagram of development voltage adjustment circuit and grid voltage adjustment circuit グリッド電圧の応答を示す図Diagram showing grid voltage response 印刷処理の流れを示すフローチャート図Flowchart diagram showing the flow of print processing 実施形態2に係る高圧電源装置の電気的構成を示す回路図The circuit diagram which shows the electric constitution of the high voltage power supply device which concerns on Embodiment 2. FIG. グリッド電流の制御手順を示すフローチャート図Flow chart showing the grid current control procedure 実施形態3に係る、感光ドラム、帯電器、現像ローラの配置示す図FIG. 6 is a diagram illustrating an arrangement of a photosensitive drum, a charger, and a developing roller according to the third embodiment. 印刷処理の流れを示すフローチャート図Flowchart diagram showing the flow of print processing

<実施形態1>
本発明の実施形態1を図1ないし図8によって説明する。
<Embodiment 1>
A first embodiment of the present invention will be described with reference to FIGS.

1.プリンタの全体構成
図1は、本実施形態のプリンタ1(本発明の「画像形成装置」の一例)の内部構成を表す概略断面図である。以下の説明では、各構成要素について、色毎に区別する場合は各部の符号にB(ブラック)、Y(イエロー),M(マゼンタ),C(シアン),の添え字を付し、区別しない場合は添え字を省略する。
1. Overall Configuration of Printer FIG. 1 is a schematic cross-sectional view showing the internal configuration of a printer 1 according to this embodiment (an example of an “image forming apparatus” according to the present invention). In the following description, when distinguishing each component for each color, subscripts of B (black), Y (yellow), M (magenta), and C (cyan) are added to the reference numerals of the respective parts and are not distinguished. In this case, the subscript is omitted.

プリンタ1は、給紙部3、画像形成部5、搬送機構7、定着部9、ベルトクリーニング機構20および高圧電源装置100を含む構成である。給紙部3は、プリンタ1の最下部に設けられており、シート(用紙、OHPシートなど)15を収容するトレイ17と、ピックアップローラ19とを備える。トレイ17に収容されたシート15は、ピックアップローラ19により1枚ずつ取り出され、搬送ローラ11,レジストレーションローラ12を介して搬送機構7に送られる。   The printer 1 includes a paper feeding unit 3, an image forming unit 5, a transport mechanism 7, a fixing unit 9, a belt cleaning mechanism 20, and a high voltage power supply device 100. The paper feed unit 3 is provided at the lowermost part of the printer 1 and includes a tray 17 that accommodates sheets (paper, OHP sheets, and the like) 15 and a pickup roller 19. The sheets 15 accommodated in the tray 17 are taken out one by one by a pickup roller 19 and are sent to the transport mechanism 7 via the transport roller 11 and the registration roller 12.

搬送機構7は、シート15を搬送するものであり、プリンタ1内において給紙部3の上側に設置されている。搬送機構7は、駆動ローラ31、従動ローラ32、およびベルト34を含み、ベルト34は、駆動ローラ31と従動ローラ32との間に架け渡されている。駆動ローラ31が回動すると、ベルト34は、感光ドラム41B、41Y、41M、41Cと対向する側の表面が、図1中の右方向から左方向へ移動する。これにより、レジストレーションローラ12から送られてきたシート15が、画像形成部5下へと搬送される。   The transport mechanism 7 transports the sheet 15 and is installed in the printer 1 above the paper feed unit 3. The transport mechanism 7 includes a driving roller 31, a driven roller 32, and a belt 34, and the belt 34 is bridged between the driving roller 31 and the driven roller 32. When the drive roller 31 rotates, the surface of the belt 34 facing the photosensitive drums 41B, 41Y, 41M, and 41C moves from the right direction to the left direction in FIG. As a result, the sheet 15 sent from the registration roller 12 is conveyed below the image forming unit 5.

また、ベルト34には、4つの感光ドラム41B、41Y、41M、41Cに対応して、4つの転写ローラ33B、33Y、33M、33Cが設けられている。各転写ローラ33は、ベルト34を間に挟みつつ各感光ドラム41B、41Y、41M、41Cに対して向かい合う位置に配置されている。   The belt 34 is provided with four transfer rollers 33B, 33Y, 33M, and 33C corresponding to the four photosensitive drums 41B, 41Y, 41M, and 41C. Each transfer roller 33 is disposed at a position facing each of the photosensitive drums 41B, 41Y, 41M, and 41C with the belt 34 interposed therebetween.

画像形成部5は4個のプロセスユニット40B、40Y、40M、40Cおよび4個の露光装置49B、49Y、49M、49Cを含む。各プロセスユニット40B、40Y、40M、40Cは、シート15の搬送方向(図1の左右方向)に一列状に配置されている。   The image forming unit 5 includes four process units 40B, 40Y, 40M, and 40C and four exposure apparatuses 49B, 49Y, 49M, and 49C. The process units 40B, 40Y, 40M, and 40C are arranged in a line in the conveyance direction of the sheet 15 (the left-right direction in FIG. 1).

各プロセスユニット40は同一構造であり、各色の感光ドラム(本発明の「感光体」の一例)41B、41Y、41M、41C、現像剤である各色のトナー(例えば正帯電性の非磁性1成分トナー)を収容するトナーケース43、現像ローラ(本発明の「現像器」の一例)45及び帯電器50B、50Y、50M、50Cを含む構造となっている。   Each process unit 40 has the same structure, and each color photosensitive drum (an example of the “photoreceptor” in the present invention) 41B, 41Y, 41M, 41C, and each color toner as a developer (for example, a positively charged non-magnetic single component) The structure includes a toner case 43 containing toner, a developing roller (an example of the “developing device” of the present invention) 45, and chargers 50 </ b> B, 50 </ b> Y, 50 </ b> M, and 50 </ b> C.

各感光ドラム41B、41Y、41M、41Cは、例えばアルミニウム製の基材上に、正帯電性の感光層が形成されたものであり、アルミニウム製の基材がプリンタ1のグラウンドに接地されている。   Each of the photosensitive drums 41 </ b> B, 41 </ b> Y, 41 </ b> M, and 41 </ b> C has a positively chargeable photosensitive layer formed on an aluminum substrate, for example, and the aluminum substrate is grounded to the ground of the printer 1. .

現像ローラ45は、トナーケース43の下部にて供給ローラ46と対向配置されており、両間をトナーが通過するときに回転に伴う摩擦によりトナーを正極性に摩擦帯電させ、均一な薄層として感光ドラム41B、41Y、41M、41C上へ供給する機能を果たす。   The developing roller 45 is disposed below the toner case 43 so as to face the supply roller 46, and when the toner passes between the two, the toner is triboelectrically charged by friction caused by rotation to form a uniform thin layer. It fulfills the function of supplying the photosensitive drums 41B, 41Y, 41M and 41C.

各帯電器50B、50Y、50M、50Cは、スコロトロン型の帯電器であり、図2、図3に示すように、シールドケース51、ワイヤ53及び金属製のグリッド電極55を有する。シールドケース51は、感光ドラム41の回転軸方向に長い角筒型をしている。シールドケース51のうち、感光ドラム41との対向面は放電口52として開口している。   Each of the chargers 50B, 50Y, 50M, and 50C is a scorotron charger, and includes a shield case 51, wires 53, and a metal grid electrode 55 as shown in FIGS. The shield case 51 has a rectangular tube shape that is long in the direction of the rotation axis of the photosensitive drum 41. In the shield case 51, the surface facing the photosensitive drum 41 is opened as a discharge port 52.

ワイヤ53は例えばタングステン線からなる。ワイヤ53は、シールドケース51内において回転軸方向(図3の左右方向)に張り渡されており、後述する帯電電圧生成回路200により高電圧が印加される。ワイヤ53は高電圧の印加により、シールドケース51内においてコロナ放電を生じさせる。そして、コロナ放電により生じたイオンが放電口52から感光ドラム41側に放電電流として流れることで、感光ドラム41の表面を一様に正極性に帯電させる。   The wire 53 is made of, for example, a tungsten wire. The wire 53 is stretched in the direction of the rotation axis (left and right in FIG. 3) in the shield case 51, and a high voltage is applied by a charging voltage generation circuit 200 described later. The wire 53 causes corona discharge in the shield case 51 by applying a high voltage. Then, ions generated by corona discharge flow from the discharge port 52 to the photosensitive drum 41 as a discharge current, so that the surface of the photosensitive drum 41 is uniformly charged to a positive polarity.

そして、シールドケース51の放電口52には、スリットや透孔を有する板状のグリッド電極55が取り付けられている。このグリッド電極55に電圧を加え、その加えた電圧を制御することで、感光ドラム41の帯電電圧を制御することが可能となっている。   A plate-like grid electrode 55 having slits and through holes is attached to the discharge port 52 of the shield case 51. By applying a voltage to the grid electrode 55 and controlling the applied voltage, the charging voltage of the photosensitive drum 41 can be controlled.

また、帯電器50B、50Y、50M、50Cにはワイヤクリーナ57が設けられている。ワイヤクリーナ57はワイヤ53に沿って摺動自在な構成となっている。このワイヤクリーナ57を、オペレータがワイヤ53に沿って往復させることで、ワイヤ53の汚れを落とすことが出来る。   The chargers 50B, 50Y, 50M, and 50C are provided with a wire cleaner 57. The wire cleaner 57 is slidable along the wire 53. The wire 53 can be removed by the operator reciprocating the wire cleaner 57 along the wire 53.

各露光装置49B、49Y、49M、49Cは、例えば、感光ドラム41B、41Y、41M、41Cの回転軸方向に沿って一列状に並んだ複数の発光素子(例えばLEDやレーザ光源)を有し、外部より入力される画像データに応じて発光することにより、各感光ドラム41B、41Y、41M、41Cの表面に静電潜像を形成する機能を果たす。   Each exposure device 49B, 49Y, 49M, 49C has, for example, a plurality of light emitting elements (for example, LEDs and laser light sources) arranged in a line along the rotation axis direction of the photosensitive drums 41B, 41Y, 41M, 41C. By emitting light in accordance with image data input from the outside, it functions to form an electrostatic latent image on the surface of each photosensitive drum 41B, 41Y, 41M, 41C.

上記のように構成されたレーザプリンタ1による一連の画像形成処理について簡単に説明すると、プリンタ1は印刷データDを受信すると(図4参照)、印刷処理を開始する。これにより、各感光ドラム41B、41Y、41M、41Cの表面は、その回転に伴って、各帯電器50B、50Y、50M、50Cにより一様に正帯電される。そして、各露光装置49から各感光ドラム41B、41Y、41M、41Cに向けてレーザ光がそれぞれ照射される。これにより、各感光ドラム41B、41Y、41M、41Cの表面には、印刷データに応じた所定の静電潜像が形成、すなわち一様に正帯電された感光ドラム41B、41Y、41M、41Cの表面のうち、レーザ光が照射された部分は電位が下がる。   A series of image forming processes by the laser printer 1 configured as described above will be briefly described. When the printer 1 receives the print data D (see FIG. 4), the printer 1 starts the printing process. As a result, the surfaces of the photosensitive drums 41B, 41Y, 41M, and 41C are uniformly positively charged by the chargers 50B, 50Y, 50M, and 50C as they rotate. Then, laser light is irradiated from each exposure device 49 toward each photosensitive drum 41B, 41Y, 41M, and 41C. As a result, a predetermined electrostatic latent image corresponding to the print data is formed on the surface of each photosensitive drum 41B, 41Y, 41M, 41C, that is, the positively charged photosensitive drums 41B, 41Y, 41M, 41C. Of the surface, the potential of the portion irradiated with the laser light decreases.

次いで、現像ローラ45の回転により、現像ローラ45上に担持されかつ正帯電されているトナーが、各感光ドラム41B、41Y、41M、41Cの表面上に形成される静電潜像に供給される。これにより、各感光ドラム41B、41Y、41M、41Cの静電潜像は、可視像化され、感光ドラム41B、41Y、41M、41Cの表面には、反転現像によるトナー像が担持される。   Next, the rotation of the developing roller 45 causes the toner carried on the developing roller 45 and positively charged to be supplied to the electrostatic latent images formed on the surfaces of the photosensitive drums 41B, 41Y, 41M, and 41C. . As a result, the electrostatic latent images on the photosensitive drums 41B, 41Y, 41M, and 41C are visualized, and toner images by reversal development are carried on the surfaces of the photosensitive drums 41B, 41Y, 41M, and 41C.

また、上記したトナー像を形成するための処理と並行して、シート15を搬送する処理が行われる。すなわち、ピックアップローラ19の回動により、トレイ17からシート15が一枚ずつ用紙搬送経路Yへと送り出される。用紙搬送経路Yに送り出されたシート15は、搬送ローラ11、ベルト34により、転写位置(感光ドラム41と転写ローラ33とが接触する点)に運ばれる。   Further, in parallel with the processing for forming the toner image described above, processing for conveying the sheet 15 is performed. That is, as the pickup roller 19 rotates, the sheets 15 are sent one by one from the tray 17 to the paper transport path Y. The sheet 15 sent to the paper transport path Y is transported to a transfer position (a point where the photosensitive drum 41 and the transfer roller 33 are in contact) by the transport roller 11 and the belt 34.

すると、この転写位置を通るときに、各転写ローラ33に印加される転写バイアスによって、各感光ドラム41の表面上に担持された各色のトナー像(現像剤像)がシート15の表面に順次、重畳転写される。かくして、シート15上には、カラーのトナー像(現像剤像)が形成される。その後、ベルト34の後方に設けられた定着部9を通過するときに、転写されたトナー像(現像剤像)は熱定着され、シート15は排紙トレイ60上に排紙される。   Then, when passing through this transfer position, each color toner image (developer image) carried on the surface of each photosensitive drum 41 is sequentially applied to the surface of the sheet 15 by the transfer bias applied to each transfer roller 33. Superimposed transfer. Thus, a color toner image (developer image) is formed on the sheet 15. Thereafter, when the toner image passes through the fixing unit 9 provided behind the belt 34, the transferred toner image (developer image) is thermally fixed, and the sheet 15 is discharged onto the discharge tray 60.

2.高圧電源装置100の構成
高圧電源装置100は、図5に示すように、帯電電圧生成回路200、グリッド電圧調整回路250B、250Y、250M、250C(総称して250)、現像電圧調整回路270B、270Y、270M、270C(総称して270)、及び制御装置110を備えている。尚、以下の説明において各チャンネルCHとは、各帯電器50B、50Y、50M、50Cを指すものとし、この例では帯電器50BをCH1、帯電器50YをCH2、帯電器50MをCH3、帯電器50CをCH4とする。
2. Configuration of High Voltage Power Supply Device 100 As shown in FIG. 5, the high voltage power supply device 100 includes a charging voltage generation circuit 200, grid voltage adjustment circuits 250B, 250Y, 250M, and 250C (collectively 250), and development voltage adjustment circuits 270B and 270Y. 270M, 270C (generally 270), and the control device 110. In the following description, each channel CH refers to each charger 50B, 50Y, 50M, 50C. In this example, the charger 50B is CH1, the charger 50Y is CH2, the charger 50M is CH3, and the charger. Let 50C be CH4.

帯電電圧生成回路200は、DC24Vの入力電圧から6kV〜8kV程度の高電圧を生成して、各帯電器50に印加する機能を果たすものである。本実施形態では、帯電電圧生成回路200に自励式のフライバックコンバータ(RCC)を用いており、帯電電圧生成回路200は、PWM信号平滑回路210と、トランス201と、トランス201の二次側に設けられた平滑回路203と、トランス201の一次側に設けられたトランジスタTr1とを備えてなる。   The charging voltage generation circuit 200 performs a function of generating a high voltage of about 6 kV to 8 kV from an input voltage of DC 24 V and applying it to each charger 50. In this embodiment, a self-excited flyback converter (RCC) is used for the charging voltage generation circuit 200, and the charging voltage generation circuit 200 is provided on the secondary side of the PWM signal smoothing circuit 210, the transformer 201, and the transformer 201. A smoothing circuit 203 provided and a transistor Tr1 provided on the primary side of the transformer 201 are provided.

PWM信号平滑回路210は、抵抗とコンデンサから構成された積分回路である。PWM信号平滑回路210は、制御装置110のPWMポートP0から出力されるPWM信号S0を平滑し、平滑した信号を、ドライブ用トランジスタTr2を介してトランジスタTr1のベースに出力するものである。ドライブ用トランジスタTr2は、いわゆるエミッタフォロアタイプであり、ベースに入力した信号をエミッタ側から出力する構成となっている。   The PWM signal smoothing circuit 210 is an integrating circuit composed of a resistor and a capacitor. The PWM signal smoothing circuit 210 smoothes the PWM signal S0 output from the PWM port P0 of the control device 110, and outputs the smoothed signal to the base of the transistor Tr1 via the drive transistor Tr2. The drive transistor Tr2 is a so-called emitter follower type, and is configured to output a signal input to the base from the emitter side.

トランジスタTr1は、トランス201をスイッチングするものであり、エミッタをグランドに接続し、コレクタをトランス201の一次側の巻き線に接続している。そして、ベースには、トランス201の一次コイルの副巻線(帰還コイル)205、ドライブ用トランジスタTr2を介してPWM信号平滑回路210が接続されている。   The transistor Tr1 switches the transformer 201. The emitter is connected to the ground, and the collector is connected to the primary winding of the transformer 201. A PWM signal smoothing circuit 210 is connected to the base via a secondary winding (feedback coil) 205 of the primary coil of the transformer 201 and a drive transistor Tr2.

帯電電圧生成回路200の出力ラインLoには、各チャンネルCH1〜CH4の帯電器50B、50Y、50M、50Cのワイヤ53が共通接続されている。これにより、帯電電圧生成回路200の出力電圧Voが各チャンネルの帯電器50B、50Y、50M、50Cのワイヤ53に印加される構成となっている。   To the output line Lo of the charging voltage generation circuit 200, the wires 53 of the chargers 50B, 50Y, 50M, and 50C of the channels CH1 to CH4 are commonly connected. As a result, the output voltage Vo of the charging voltage generation circuit 200 is applied to the wires 53 of the chargers 50B, 50Y, 50M, and 50C of each channel.

グリッド電圧調整回路250は可変抵抗回路から構成され、各チャンネルCH1〜CH4ごとに設けられている。同様、現像電圧調整回路270は可変抵抗回路から構成され、各チャンネルCH1〜CH4ごとに設けられている。   The grid voltage adjustment circuit 250 includes a variable resistance circuit, and is provided for each of the channels CH1 to CH4. Similarly, the development voltage adjustment circuit 270 is composed of a variable resistance circuit and is provided for each of the channels CH1 to CH4.

各チャンネルCHのグリッド電圧調整回路250と現像電圧調整回路270は、グリッド電極55とグランド間にて、直列接続されている。具体的には、現像電圧調整回路270が下段側(グランド側)に設けられ、グリッド電圧調整回路250が上段側(グリッド電極55側)に設けられている。そして、グリッド電圧調整回路250と現像電圧調整回路270の共通接続点から出力ラインが引き出されており、各出力ラインの先に現像ローラ45がそれぞれ接続されている。   The grid voltage adjustment circuit 250 and the development voltage adjustment circuit 270 of each channel CH are connected in series between the grid electrode 55 and the ground. Specifically, the development voltage adjustment circuit 270 is provided on the lower side (ground side), and the grid voltage adjustment circuit 250 is provided on the upper side (grid electrode 55 side). An output line is drawn from a common connection point between the grid voltage adjustment circuit 250 and the development voltage adjustment circuit 270, and the developing roller 45 is connected to the end of each output line.

また、各現像電圧調整回路270と制御装置110との間は、信号線で接続されていて、制御装置110から各現像電圧調整回路270に制御信号(後述するPWM信号)S2が出力される構成となっている。現像電圧調整回路270は、制御信号S2の入力に応答して、抵抗値を可変させることで、各現像ローラ45に印加する現像電圧Vdを調整する機能を果たす。   In addition, each development voltage adjustment circuit 270 and the control device 110 are connected by a signal line, and a control signal (a PWM signal described later) S2 is output from the control device 110 to each development voltage adjustment circuit 270. It has become. The developing voltage adjusting circuit 270 functions to adjust the developing voltage Vd applied to each developing roller 45 by changing the resistance value in response to the input of the control signal S2.

また、同様、各チャンネルCHのグリッド電圧調整回路250と制御装置110との間は、信号線で接続されていて、制御装置110から各グリッド電圧調整回路250に制御信号(後述するPWM信号)S1が出力される構成となっている。各グリッド電圧調整回路250は、制御信号S1の入力に応答して、抵抗値を可変させることで、各グリッド電極55のグリッド電圧Vgを調整する機能を果たす。   Similarly, the grid voltage adjustment circuit 250 and the control device 110 of each channel CH are connected by a signal line, and a control signal (a PWM signal described later) S1 is sent from the control device 110 to each grid voltage adjustment circuit 250. Is output. Each grid voltage adjustment circuit 250 functions to adjust the grid voltage Vg of each grid electrode 55 by changing the resistance value in response to the input of the control signal S1.

2−1.現像電圧調整回路270の説明
次に現像電圧調整回路270の具体的な構成を説明する。尚、図6には、1番目のチャンネルCH1の現像電圧調整回路270Bのみ示しているが、他チャンネルCH2〜CH4の現像電圧調整回路270Y、270M、270Cも構成は共通している。
2-1. Description of Development Voltage Adjustment Circuit 270 Next, a specific configuration of the development voltage adjustment circuit 270 will be described. 6 shows only the development voltage adjustment circuit 270B of the first channel CH1, the development voltage adjustment circuits 270Y, 270M, and 270C of the other channels CH2 to CH4 have the same configuration.

現像電圧調整回路270は、PWM信号平滑回路271と、アンプA2と、トランジスタQ2と、電圧検出回路277とを備えてなる。PWM信号平滑回路271は、抵抗とコンデンサから構成された積分回路であり、制御装置110のPWMポートP2から出力されるPWM信号S2を平滑して、アンプA2の負極性側の入力端子に出力するものである。尚、PWM信号S2は、現像電圧Vdの目標値を設定する制御信号であり、目標値に応じたPWM値を持つ。   The development voltage adjustment circuit 270 includes a PWM signal smoothing circuit 271, an amplifier A 2, a transistor Q 2, and a voltage detection circuit 277. The PWM signal smoothing circuit 271 is an integrating circuit composed of a resistor and a capacitor. The PWM signal smoothing circuit 271 smoothes the PWM signal S2 output from the PWM port P2 of the control device 110 and outputs it to the input terminal on the negative polarity side of the amplifier A2. Is. The PWM signal S2 is a control signal for setting a target value for the development voltage Vd, and has a PWM value corresponding to the target value.

電圧検出回路277は、現像電圧Vdを検出する機能を担うものであり、現像ローラ45とグランド間に設けられている。電圧検出回路277は、直列接続された2つの検出抵抗RA、RBから構成されており、検出抵抗RA、RBの中間接続点がアンプA2の正極性側の入力端子に接続されている。   The voltage detection circuit 277 has a function of detecting the development voltage Vd, and is provided between the development roller 45 and the ground. The voltage detection circuit 277 includes two detection resistors RA and RB connected in series, and an intermediate connection point between the detection resistors RA and RB is connected to an input terminal on the positive polarity side of the amplifier A2.

アンプA2は2入力の差、すなわち電圧検出回路277の検出値と現像電圧Vdの目標値の差を増幅して、トランジスタQ2に出力するものである。トランジスタQ2は、NPNトランジスタであり、エミッタをグランドし接続し、コレクタを、グリッド電圧調整回路250側のトランジスタQ1のエミッタに接続している。そして、トランジスタQ2のベースは、抵抗とコンデンサからなる平滑回路275を介して、アンプA2の出力端子に接続されている。   The amplifier A2 amplifies the difference between the two inputs, that is, the difference between the detection value of the voltage detection circuit 277 and the target value of the development voltage Vd, and outputs it to the transistor Q2. The transistor Q2 is an NPN transistor having an emitter grounded and connected, and a collector connected to the emitter of the transistor Q1 on the grid voltage adjustment circuit 250 side. The base of the transistor Q2 is connected to the output terminal of the amplifier A2 via a smoothing circuit 275 composed of a resistor and a capacitor.

トランジスタQ2は、ベース電流の大きさによってコレクタ抵抗が変化し、可変抵抗として機能する。すなわち、ベース電流を大きくすることで抵抗値が下がり、反対にベース電流を小さくすることで、抵抗値が上がる。尚、コレクタ抵抗とは、コレクタ−エミッタ間電圧をコレクタ電流で割った抵抗値である。   The transistor Q2 has a collector resistance that changes depending on the magnitude of the base current, and functions as a variable resistance. That is, increasing the base current decreases the resistance value, and conversely decreasing the base current increases the resistance value. The collector resistance is a resistance value obtained by dividing the collector-emitter voltage by the collector current.

上記の現像電圧調整回路270によれば、現像電圧Vdが目標電圧より高い場合には、アンプA2の出力がプラスになり、トランジスタQ2のベース電流が増加傾向となる。そのため、トランジスタQ2のコレクタ抵抗が小さくなり、現像電圧Vdが目標値に近づく。また、反対に、現像電圧Vdが目標電圧より低い場合には、アンプA2の出力がマイナスになり、トランジスタQ2のベース電流が減少傾向となる。そのため、トランジスタQ2のコレクタ抵抗が大きくなり、現像電圧Vdが目標値に近づく。以上のことから、現像電圧Vdを目標電圧に調整できる。   According to the development voltage adjusting circuit 270, when the development voltage Vd is higher than the target voltage, the output of the amplifier A2 becomes positive and the base current of the transistor Q2 tends to increase. For this reason, the collector resistance of the transistor Q2 becomes small, and the development voltage Vd approaches the target value. On the other hand, when the developing voltage Vd is lower than the target voltage, the output of the amplifier A2 becomes negative, and the base current of the transistor Q2 tends to decrease. For this reason, the collector resistance of the transistor Q2 increases, and the development voltage Vd approaches the target value. From the above, the development voltage Vd can be adjusted to the target voltage.

2−2.グリッド電圧調整回路250の説明
次にグリッド電圧調整回路250の具体的な構成を説明する。尚、図6には、1番目のチャンネルCH1のグリッド電圧調整回路250Bのみ示しているが、他チャンネルCH2〜CH4のグリッド電圧調整回路250Y、250M、250Cも構成は共通している。
2-2. Description of Grid Voltage Adjustment Circuit 250 Next, a specific configuration of the grid voltage adjustment circuit 250 will be described. In FIG. 6, only the grid voltage adjustment circuit 250B of the first channel CH1 is shown, but the configuration of the grid voltage adjustment circuits 250Y, 250M, and 250C of the other channels CH2 to CH4 is also common.

グリッド電圧調整回路250の構成は、PWM信号平滑回路251と、アンプA1と、フォトカプラ253と、トランジスタQ1と、電圧検出回路257とを備えてなる。PWM信号平滑回路251は、抵抗とコンデンサから構成された積分回路であり、制御装置110のPWMポートP1から出力されるPWM信号S1を平滑して、アンプA1の正極性側の入力端子に出力するものである。尚、PWM信号S1は、グリッド電圧Vgの目標値を設定する制御信号であり、目標値に応じたPWM値を持つ。   The configuration of the grid voltage adjustment circuit 250 includes a PWM signal smoothing circuit 251, an amplifier A 1, a photocoupler 253, a transistor Q 1, and a voltage detection circuit 257. The PWM signal smoothing circuit 251 is an integrating circuit composed of a resistor and a capacitor. The PWM signal smoothing circuit 251 smoothes the PWM signal S1 output from the PWM port P1 of the control device 110 and outputs it to the input terminal on the positive polarity side of the amplifier A1. Is. The PWM signal S1 is a control signal for setting a target value of the grid voltage Vg, and has a PWM value corresponding to the target value.

電圧検出回路277は、グリッド電圧Vgを検出する機能を担うものであり、グリッド電極55とグランド間に設けられている。電圧検出回路277Bは、直列接続された2つの検出抵抗RC、RDから構成されており、検出抵抗RC、RDの中間接続点がアンプA1の負極性側の入力端子に接続されている。   The voltage detection circuit 277 has a function of detecting the grid voltage Vg and is provided between the grid electrode 55 and the ground. The voltage detection circuit 277B includes two detection resistors RC and RD connected in series, and an intermediate connection point between the detection resistors RC and RD is connected to an input terminal on the negative polarity side of the amplifier A1.

アンプA1は2入力の差、すなわち電圧検出回路257の検出値と現像電圧Vdの目標値の差を増幅して、トランジスタQ1の入力段に設けられたフォトカプラ253に出力する。トランジスタQ1は、NPNトランジスタであり、エミッタをトランジスタQ2のコレクタに接続し、コレクタをグリッド電極55に接続している。そして、トランジスタQ1のベースは、フォトカプラ253、平滑回路255を介して、アンプA1の出力端子に接続されている。   The amplifier A1 amplifies the difference between the two inputs, that is, the difference between the detection value of the voltage detection circuit 257 and the target value of the developing voltage Vd, and outputs the amplified difference to the photocoupler 253 provided at the input stage of the transistor Q1. The transistor Q1 is an NPN transistor, and has an emitter connected to the collector of the transistor Q2 and a collector connected to the grid electrode 55. The base of the transistor Q1 is connected to the output terminal of the amplifier A1 via the photocoupler 253 and the smoothing circuit 255.

トランジスタQ1は、トランジスタQ2と同様、ベース電流の大きさによってコレクタ抵抗が変化し、可変抵抗として機能する。すなわち、ベース電流を大くすることで抵抗値が下がり、反対にベース電流を小さくすることで、抵抗値が上がる。   Similar to the transistor Q2, the transistor Q1 changes its collector resistance depending on the magnitude of the base current, and functions as a variable resistance. That is, increasing the base current decreases the resistance value, and conversely decreasing the base current increases the resistance value.

上記のグリッド電圧調整回路250によれば、グリッド電圧Vgが目標電圧より高い場合には、アンプA1の出力がマイナスとなる。これにより、フォトカプラ253に流れる電流が減少し、トランジスタQ1のベース電流が増加傾向となる。そのため、トランジスタQ1のコレクタ抵抗値が小さくなり、グリッド電圧Vgが目標値に近づく。また、反対に、グリッド電圧Vgが目標電圧より低い場合には、アンプA1の出力がプラスになる。これにより、フォトカプラ253に流れる電流が増加し、トランジスタQ1のベース電流が減少傾向となる。そのため、トランジスタQ1のコレクタ抵抗値が大きくなり、グリッド電圧Vgが目標値に近づく。以上のことから、グリッド電圧Vgを目標電圧に調整できる。   According to the grid voltage adjustment circuit 250 described above, when the grid voltage Vg is higher than the target voltage, the output of the amplifier A1 is negative. As a result, the current flowing through the photocoupler 253 decreases, and the base current of the transistor Q1 tends to increase. Therefore, the collector resistance value of the transistor Q1 becomes small, and the grid voltage Vg approaches the target value. Conversely, when the grid voltage Vg is lower than the target voltage, the output of the amplifier A1 becomes positive. As a result, the current flowing through the photocoupler 253 increases, and the base current of the transistor Q1 tends to decrease. Therefore, the collector resistance value of the transistor Q1 increases, and the grid voltage Vg approaches the target value. From the above, the grid voltage Vg can be adjusted to the target voltage.

尚、グリッド電圧調整回路250において、アンプA1とトランジスタQ1との間にフォトカプラ253を設けているのは、グリッド電圧調整回路250は現像電圧調整回路270に対して直列接続(別の言い方をすれば、縦段接続)されていて、回路の基準電圧が現像電圧分高いからである。   In the grid voltage adjustment circuit 250, the photocoupler 253 is provided between the amplifier A1 and the transistor Q1 because the grid voltage adjustment circuit 250 is connected in series to the development voltage adjustment circuit 270 (in other words, This is because the reference voltage of the circuit is higher by the developing voltage.

制御装置110は、PWM信号S0のPWM値によって帯電電圧生成回路200を制御する機能、各現像電圧調整回路270B、270Y、270M、270C・を介して各現像ローラ45Y、45M、45Cに印加する現像電圧Vdを制御する機能、各グリッド電圧調整回路250B、250Y、250M、250Cを介して各グリッド電極に印加されるグリッド電圧Vgを制御する機能を果たすものであり、9つのPWMポートP0〜P9を備える。   The control device 110 has a function of controlling the charging voltage generation circuit 200 according to the PWM value of the PWM signal S0, and development applied to the development rollers 45Y, 45M, and 45C via the development voltage adjustment circuits 270B, 270Y, 270M, and 270C. The function of controlling the voltage Vd and the function of controlling the grid voltage Vg applied to each grid electrode via the grid voltage adjustment circuits 250B, 250Y, 250M, and 250C are achieved, and the nine PWM ports P0 to P9 are provided. Prepare.

制御装置110はCPUを内蔵して構成すること、特定用途向け集積回路(ASIC)により構成することが可能である。制御装置110は、不揮発性の記憶部(図略)を内蔵しており、そこに、上記した各回路を制御するための各種データを記憶させている。   The control device 110 can be configured with a built-in CPU or an application specific integrated circuit (ASIC). The control device 110 incorporates a nonvolatile storage unit (not shown), and stores various data for controlling each circuit described above.

3.現像電圧調整回路270とグリッド電圧調整回路250の制御開始タイミングと応答速度
上記のようにグリッド電圧調整回路250と現像電圧調整回路270が直列接続され、
グリッド電圧Vgを分圧することにより現像電圧Vdを発生させる構成の場合、一方の調整回路250、270で出力を調整すると、影響がもう一方の調整回路250、270に及び、電圧が不安定になる。
3. Control start timing and response speed of development voltage adjustment circuit 270 and grid voltage adjustment circuit 250 As described above, grid voltage adjustment circuit 250 and development voltage adjustment circuit 270 are connected in series,
In the configuration in which the development voltage Vd is generated by dividing the grid voltage Vg, if the output is adjusted by one of the adjustment circuits 250 and 270, the influence affects the other adjustment circuit 250 and 270, and the voltage becomes unstable. .

そこで、本実施形態では、両調整回路250、270の制御開始タイミングに時間差を設けてグリッド電圧調整回路250を先に制御開始し、現像電圧調整回路270を後に制御開始すると共に、後に制御を開始する側の現像電圧調整回路270の応答速度を、先に制御を開始するグリッド電圧調整回路250の応答速度より遅く設定する。具体的には、現像電圧調整回路270側のPWM信号平滑回路271の時定数T(一例として、2ms)を、グリッド電圧調整回路250側のPWM信号平滑回路251の時定数T(一例として0.2ms)に比べて大きく設定している。尚、この場合、時定数Tは「C×R」である。また、時定数Tの比は、概ね5〜10倍程度が好ましい。   Therefore, in this embodiment, a time difference is provided in the control start timing of both the adjustment circuits 250 and 270, the grid voltage adjustment circuit 250 is started first, the development voltage adjustment circuit 270 is started later, and the control is started later. The response speed of the developing voltage adjustment circuit 270 on the side to be controlled is set slower than the response speed of the grid voltage adjustment circuit 250 that starts control first. Specifically, the time constant T (for example, 2 ms) of the PWM signal smoothing circuit 271 on the development voltage adjusting circuit 270 side is set to be the time constant T (for example, 0. 0 ms) of the PWM signal smoothing circuit 251 on the grid voltage adjusting circuit 250 side. 2 ms). In this case, the time constant T is “C × R”. The ratio of the time constant T is preferably about 5 to 10 times.

調整回路250、270の制御開始タイミングに時間差を設けるようにしておけば、少なくとも2つの調整回路間で制御を同時に開始する場合に比べて、2つの調整回路間における制御の干渉を抑えることが可能となる。また、後に制御を開始する側の調整回路の応答速度を遅くするので、先に制御を開始する側の調整回路が、後に制御を開始する調整回路側の電圧変動を吸収し易くなる。よって、調整回路250、270の出力電圧、すなわちグリッド電圧や現像電圧が安定し易くなる。   By providing a time difference between the control start timings of the adjustment circuits 250 and 270, it is possible to suppress control interference between the two adjustment circuits, compared to the case where control is simultaneously started between at least two adjustment circuits. It becomes. In addition, since the response speed of the adjustment circuit on the control start side is slowed down later, the adjustment circuit on the control start side can easily absorb voltage fluctuations on the adjustment circuit side that starts control later. Therefore, the output voltages of the adjustment circuits 250 and 270, that is, the grid voltage and the development voltage are easily stabilized.

また、現像電圧Vdの制御開始タイミングを、グリッド電圧Vgの制御開始タイミングより遅く設定することにより、次の効果が得られる。   Further, by setting the control start timing of the developing voltage Vd later than the control start timing of the grid voltage Vg, the following effects can be obtained.

現像ローラ45は感光ドラム41に圧接された状態で使用されることから、感光ドラム41と現像ローラ45の電位差が小さいと、露光前の感光ドラム41に現像剤であるトナーが付着する恐れがある。現像剤であるトナーの付着を防止するには、感光ドラム41と現像ローラ45の電圧が目標値に安定するまで、現像ローラ45を感光ドラム41から離間させる離間機構等が必要となる。本構成では、グリッド電圧を先に制御し、現像電圧を後に制御するので、グリッド電圧が現像電圧より先に上昇する。そのため、感光ドラム41と現像ローラ45の電位差を保つことが可能となり、露光前の感光ドラム41に現像剤であるトナーが付着することを抑制できる。よって、離間機構を廃止できる。   Since the developing roller 45 is used in pressure contact with the photosensitive drum 41, if the potential difference between the photosensitive drum 41 and the developing roller 45 is small, toner as a developer may adhere to the photosensitive drum 41 before exposure. . In order to prevent adhesion of toner as a developer, a separation mechanism for separating the developing roller 45 from the photosensitive drum 41 is necessary until the voltage between the photosensitive drum 41 and the developing roller 45 is stabilized at a target value. In this configuration, since the grid voltage is controlled first and the development voltage is controlled later, the grid voltage rises before the development voltage. Therefore, the potential difference between the photosensitive drum 41 and the developing roller 45 can be maintained, and it is possible to suppress the toner as the developer from adhering to the photosensitive drum 41 before exposure. Therefore, the separation mechanism can be eliminated.

また、本実施形態では、グリッド電圧Vgの安定後に、現像電圧調整回路270による現像電圧Vdの制御を開始する。このようにすれば、感光ドラム41が所定レベルに帯電した後、現像電圧Vdが目標値に向かって制御される(言い換えれば、目標値に向かって上昇する)ので、感光ドラム41と現像ローラ45の電位差を確実に保つことが可能となる。そのため、感光ドラム41に対する現像剤の付着をより確実に防止できる。   In the present embodiment, after the grid voltage Vg is stabilized, control of the development voltage Vd by the development voltage adjustment circuit 270 is started. In this way, after the photosensitive drum 41 is charged to a predetermined level, the development voltage Vd is controlled toward the target value (in other words, increases toward the target value), so the photosensitive drum 41 and the developing roller 45 are controlled. It is possible to reliably maintain the potential difference. Therefore, it is possible to more reliably prevent the developer from adhering to the photosensitive drum 41.

尚、グリッド電圧Vgが安定するとは「応答が所定の許容範囲E(一例として目標値±5%)に収まること」を意味する(図7参照)。本実施形態では、グリッド電圧Vgの制御を開始してから安定するまでの整定時間Tsが50msであることから、グリッド電圧調整回路250にPWM信号S1を出力してグリッド電圧Vgの調整を開始してから「50ms」ウエイトし、その後、現像電圧調整回路270にPWM信号S2を出力して現像電圧Vdの調整を行う。   The grid voltage Vg being stable means that the response falls within a predetermined allowable range E (target value ± 5% as an example) (see FIG. 7). In this embodiment, since the settling time Ts from the start of the control of the grid voltage Vg to the stabilization is 50 ms, the PWM signal S1 is output to the grid voltage adjustment circuit 250 to start the adjustment of the grid voltage Vg. Then, after waiting for “50 ms”, the PWM signal S2 is output to the developing voltage adjusting circuit 270 to adjust the developing voltage Vd.

尚、グリッド電圧Vgが安定するまでの整定時間Tsは、グリッド電圧調整回路250の回路定数から求めることが可能であり、その数値を用いている。尚、整定時間Tsは、回路定数から求めた数値以外にも、例えば、実験回路による実測値を用いることが可能である。   The settling time Ts until the grid voltage Vg is stabilized can be obtained from the circuit constants of the grid voltage adjustment circuit 250, and the numerical value is used. The settling time Ts can be, for example, an actually measured value by an experimental circuit other than the numerical value obtained from the circuit constant.

4.印刷処理
次に、印刷処理の制御フローについて図8を参照して説明を行う。図4に示すように、ホストコンピュータなどの上位装置から印刷データDが出力されると、その印刷データDはインターフェースIFを通じてプリンタ1にて受信される。すると、プリンタ1の全体を制御統括する主制御部80の指令によりメインモータが通電される。これにより、各感光ドラム41が回転を開始する(S10)。
4). Printing Process Next, the control flow of the printing process will be described with reference to FIG. As shown in FIG. 4, when print data D is output from a host device such as a host computer, the print data D is received by the printer 1 through the interface IF. Then, the main motor is energized by a command from the main control unit 80 that controls and controls the entire printer 1. As a result, each photosensitive drum 41 starts to rotate (S10).

その後、主制御部80から制御装置110に対して高圧電源装置100の起動指令が与えられる。制御装置110は起動指令を受けると、まず、帯電電圧生成回路200の制御を開始する。具体的には、制御装置110のPWMポートP0から出力するPWM信号S0のPWM値を固定して、帯電電圧生成回路200を制御する(S20)。これにより、帯電電圧生成回路200を介して、各チャンネルCH1〜CH4の帯電器50B、50Y、50M、50Cに対して帯電電圧(一例として7kV)が印加される。帯電電圧の印加により、図6に示す太線の経路、すなわちグリッド電極55、トランジスタQ1、トランジスタQ2の経路でグリッド電流Igがグランドに向かって流れる。   Thereafter, a start command for the high-voltage power supply device 100 is given from the main control unit 80 to the control device 110. When the control device 110 receives the activation command, the control device 110 first starts controlling the charging voltage generation circuit 200. Specifically, the PWM value of the PWM signal S0 output from the PWM port P0 of the control device 110 is fixed, and the charging voltage generation circuit 200 is controlled (S20). Accordingly, a charging voltage (7 kV as an example) is applied to the chargers 50B, 50Y, 50M, and 50C of the channels CH1 to CH4 via the charging voltage generation circuit 200. By applying the charging voltage, the grid current Ig flows toward the ground in the path of the thick line shown in FIG. 6, that is, the path of the grid electrode 55, the transistor Q1, and the transistor Q2.

尚、この時点では、各トランジスタQ1、Q2は、制御装置110によって、ベース電流が所定量流れる状態に制御されていて、低インピーダンス状態にコントロールされている。   At this time, the transistors Q1 and Q2 are controlled by the control device 110 so that a predetermined amount of base current flows, and are controlled to be in a low impedance state.

そして、帯電電圧生成回路200の制御開始から一定時間が経過し、帯電電圧生成回路200の出力電圧やグリッド電流Igが概ね安定した状態になると、制御装置110は、グリッド電圧Vgの制御を開始する。具体的には、PWMポートP1から、PWM信号S1を通じてグリッド電圧Vgの目標値(一例として750V)をグリッド電圧調整回路250に出力する(S30)。これにより、グリッド電圧調整回路250によるグリッド電圧Vgのレベル調整が行われる。すなわち、グリッド電圧Vgが目標値より小さい場合には、トランジスタQ1のベース電流を小さくて、コレクタ抵抗を大きくする。一方、グリッド電圧Vgが目標値より大きい場合には、トランジスタQ1のベース電流を大きくて、コレクタ抵抗を小さくする。そのため、グリッド電極55に印加されるグリッド電圧Vgは制御開始後上昇し、目標値に次第に収束してゆく。尚、グリッド電圧Vgの制御は、各チャンネルCH1〜CH4について個々に行われる。   Then, when a certain time elapses from the start of the control of the charging voltage generation circuit 200 and the output voltage of the charging voltage generation circuit 200 and the grid current Ig become substantially stable, the control device 110 starts to control the grid voltage Vg. . Specifically, the target value (750 V as an example) of the grid voltage Vg is output from the PWM port P1 to the grid voltage adjustment circuit 250 through the PWM signal S1 (S30). Thereby, the level adjustment of the grid voltage Vg by the grid voltage adjustment circuit 250 is performed. That is, when the grid voltage Vg is smaller than the target value, the base current of the transistor Q1 is reduced and the collector resistance is increased. On the other hand, when the grid voltage Vg is larger than the target value, the base current of the transistor Q1 is increased to reduce the collector resistance. Therefore, the grid voltage Vg applied to the grid electrode 55 increases after the start of control and gradually converges to the target value. The grid voltage Vg is controlled individually for each channel CH1 to CH4.

そして、制御装置110は、グリッド電圧Vgの制御開始時点から50msはウエイトし、50msが経過した時点で現像電圧Vdの制御を開始する(S40、S50)。   Then, the control device 110 waits for 50 ms from the start of control of the grid voltage Vg, and starts control of the development voltage Vd when 50 ms elapses (S40, S50).

具体的には、PWMポートP2から、PWM信号S2を通じて現像電圧Vdの目標値(一例として500V)を現像電圧調整回路270に出力する。これにより、現像電圧調整回路270による現像電圧Vdのレベル調整が行われる。すなわち、現像電圧Vdが目標値より小さい場合には、トランジスタQ2のベース電流を小さくて、コレクタ抵抗を大きくする。一方、現像電圧Vdが目標値より大きい場合には、トランジスタQ2のベース電流を大きくて、コレクタ抵抗を小さくする。   Specifically, the target value (500 V as an example) of the development voltage Vd is output from the PWM port P2 to the development voltage adjustment circuit 270 through the PWM signal S2. As a result, the level of the development voltage Vd is adjusted by the development voltage adjustment circuit 270. That is, when the developing voltage Vd is smaller than the target value, the base current of the transistor Q2 is decreased and the collector resistance is increased. On the other hand, when the developing voltage Vd is larger than the target value, the base current of the transistor Q2 is increased to reduce the collector resistance.

そのため、現像電圧Vdは制御開始後上昇し、目標値に次第に収束してゆく。尚、現像電圧Vdの制御は、各チャンネルCH1〜CH4について個々に行われる。   For this reason, the development voltage Vd increases after the start of control and gradually converges to the target value. The development voltage Vd is controlled individually for each channel CH1 to CH4.

その後、主制御部80による画像形成部5の制御が開始され、印刷動作が実行される。そして、印刷動作が終了すると、ベルト34や感光ドラム41のクリーニング動作が実行される(S60〜S80)。   Thereafter, control of the image forming unit 5 by the main control unit 80 is started, and a printing operation is executed. When the printing operation is completed, a cleaning operation for the belt 34 and the photosensitive drum 41 is performed (S60 to S80).

クリーニング動作の完了後、主制御部80の指令により、高圧電源装置100を停止する処理が実行され、その後、メインモータを停止する処理が実行される(S90、S100)。以上により一連の処理は終了する。   After the cleaning operation is completed, a process for stopping the high-voltage power supply device 100 is executed according to a command from the main control unit 80, and then a process for stopping the main motor is executed (S90, S100). Thus, a series of processing ends.

5.効果説明
以上説明したように、本実施形態では、後に制御を開始する側の現像電圧調整回路270の応答速度を、先に制御を開始するグリッド電圧調整回路250の応答速度より遅くする。そのため、先に制御を開始する側のグリッド電圧調整回路250が、後に制御を開始する現像電圧調整回路270側の電圧変動を吸収し易くなる。よって、調整回路250、270の出力電圧、すなわちグリッド電圧Vgや現像電圧Vdが安定し易くなる。
5. Explanation of Effects As described above, in this embodiment, the response speed of the development voltage adjustment circuit 270 on the control start side is made slower than the response speed of the grid voltage adjustment circuit 250 that starts control first. Therefore, the grid voltage adjustment circuit 250 on the side that starts control first easily absorbs the voltage fluctuation on the development voltage adjustment circuit 270 side that starts control later. Therefore, the output voltages of the adjustment circuits 250 and 270, that is, the grid voltage Vg and the development voltage Vd are easily stabilized.

<実施形態2>
次に、本発明の実施形態2を図9ないし図10によって説明する。
実施形態1では、PWM値を固定して帯電電圧生成回路200を制御する例を挙げた。実施形態2では、各チャンネルCHのグリッド電流Igをモニタして、グリッド電流Igの最小値が目標値(一例として、225μA)になるように、帯電電圧生成回路200の出力電圧を制御する。
<Embodiment 2>
Next, a second embodiment of the present invention will be described with reference to FIGS.
In the first embodiment, an example in which the PWM value is fixed and the charging voltage generation circuit 200 is controlled has been described. In the second embodiment, the grid current Ig of each channel CH is monitored, and the output voltage of the charging voltage generation circuit 200 is controlled so that the minimum value of the grid current Ig becomes a target value (225 μA as an example).

図9は、実施形態2の高圧電源装置100の回路図であり、実施形態1の高圧電源装置100に対して、電流検出抵抗REを追加している。電流検出抵抗REは、現像電圧調整回路270のトランジスタQ2のエミッタとグランド間に設けられている。電流検出抵抗REに発生する電圧は、信号線を介して、制御装置110の入力ポートIに入力される構成となっている。   FIG. 9 is a circuit diagram of the high-voltage power supply device 100 according to the second embodiment, and a current detection resistor RE is added to the high-voltage power supply device 100 according to the first embodiment. The current detection resistor RE is provided between the emitter of the transistor Q2 of the developing voltage adjustment circuit 270 and the ground. The voltage generated in the current detection resistor RE is input to the input port I of the control device 110 through the signal line.

そのため、制御装置110は、入力ポートIの電圧レベルをチェックすることで、トランジスタQ2のコレクタに流れる電流Iaをモニタできる。   Therefore, the control device 110 can monitor the current Ia flowing through the collector of the transistor Q2 by checking the voltage level of the input port I.

一方、グリッド電流Igは、トランジスタQ2のコレクタに流れる電流Iaと、検出抵抗RA、RBに流れる電流Ibと、検出抵抗RC、RDに流れる電流Icの和である。
Ig=Ia+Ib+Ic
On the other hand, the grid current Ig is the sum of the current Ia flowing through the collector of the transistor Q2, the current Ib flowing through the detection resistors RA and RB, and the current Ic flowing through the detection resistors RC and RD.
Ig = Ia + Ib + Ic

ここで、「Ib」は現像電圧Vdの目標値と検出抵抗RA、RBから求めることが可能であり、また、「Ic」はグリッド電圧Vgの目標値と検出抵抗RC、RDから求めることが可能である。そのため、検出した「Ia」に、演算で求めた「Ib」、「Ic」を加算することで、グリッド電流Igを算出することができる。   Here, “Ib” can be obtained from the target value of the development voltage Vd and the detection resistors RA and RB, and “Ic” can be obtained from the target value of the grid voltage Vg and the detection resistors RC and RD. It is. Therefore, the grid current Ig can be calculated by adding “Ib” and “Ic” obtained by calculation to the detected “Ia”.

そして、電流検出抵抗REと入力ポートIは、各チャンネルCH1〜CH4についてそれぞれ設けられていることから、制御装置110にて、入力ポートI1〜I4の電圧レベルをモニタすることで、各チャンネルCH1〜CH4のグリッド電流Igをそれぞれ検出することが出来る。   Since the current detection resistor RE and the input port I are provided for each of the channels CH1 to CH4, the control device 110 monitors the voltage level of the input ports I1 to I4, thereby allowing each of the channels CH1 to CH1. The grid current Ig of CH4 can be detected respectively.

以下、制御装置110により実行されるグリッド電流の制御フローを、図10を参照して説明する。
印刷データDの入力があると、主制御部80は、制御装置110に対して高圧電源装置100の起動指令を与えられる。すると、起動指令を受けた制御装置110は、PWM値を初期値に設定し、帯電電圧生成回路200の制御を開始する(S200)。
Hereinafter, the control flow of the grid current executed by the control device 110 will be described with reference to FIG.
When the print data D is input, the main control unit 80 is given an activation command for the high-voltage power supply device 100 to the control device 110. Then, the control device 110 that has received the start command sets the PWM value to an initial value, and starts control of the charging voltage generation circuit 200 (S200).

次に、制御装置110は、各チャンネルCH1〜CH4のグリッド電流Igを検出する処理を行う(S210)。その後、電流値が最小のチャンネルを選択する(S220)。   Next, the control apparatus 110 performs the process which detects the grid current Ig of each channel CH1-CH4 (S210). Thereafter, the channel having the smallest current value is selected (S220).

そして、グリッド電流が最小のチャンネルを選択すると、次に制御装置110は、選択したチャンネルのグリッド電流Igの大きさを判定する処理を行う。具体的には、S230にてグリッド電流Igの値が224μA以下であるか判定し、S240にてグリッド電流Igの値が226μA以上か判定する。   When the channel with the smallest grid current is selected, the control device 110 next performs a process of determining the magnitude of the grid current Ig of the selected channel. Specifically, it is determined in S230 whether the value of the grid current Ig is 224 μA or less, and in S240, it is determined whether the value of the grid current Ig is 226 μA or more.

グリッド電流Igの値が224μA以下の場合には、S230でYES判定される。この場合、S250に移行し、制御装置110は、帯電電圧生成回路200に出力するPWM値を増加させる。これにより、帯電電圧生成回路200の出力電圧Vo、すなわち各帯電器50のワイヤ53に印加される帯電電圧が増加調整される。   If the value of the grid current Ig is 224 μA or less, YES is determined in S230. In this case, the process proceeds to S250, and the control device 110 increases the PWM value output to the charging voltage generation circuit 200. Thus, the output voltage Vo of the charging voltage generation circuit 200, that is, the charging voltage applied to the wire 53 of each charger 50 is increased and adjusted.

一方、グリッド電流Igの値が226μA以上の場合には、S240でYES判定される。この場合、S260に移行し、制御装置110は、帯電電圧生成回路200に出力するPWM値を減少させる。これにより、帯電電圧生成回路200の出力電圧Vo、すなわち各帯電器50のワイヤ53に印加される帯電電圧が減少調整される。   On the other hand, when the value of the grid current Ig is 226 μA or more, YES is determined in S240. In this case, the process proceeds to S260, and the control device 110 decreases the PWM value output to the charging voltage generation circuit 200. Thereby, the output voltage Vo of the charging voltage generation circuit 200, that is, the charging voltage applied to the wire 53 of each charger 50 is adjusted to decrease.

帯電電圧の調整に続いて5msウエイトする処理が実行され、その後、高圧電源装置100を停止させるかどうか判定する処理が行われる(S270、S280)。印刷処理が終了していなければ、S280ではYES判定され、処理はS210に戻り、各チャンネルCHのグリッド電流Igを検出する処理、電流値最小のチャンネルCHを選択する処理、電流値に応じてPWM値を調整する処理が実行される。   Following the adjustment of the charging voltage, a process of waiting for 5 ms is executed, and then a process of determining whether to stop the high-voltage power supply apparatus 100 is performed (S270, S280). If the printing process is not completed, a YES determination is made in S280, and the process returns to S210 to detect the grid current Ig of each channel CH, to select the channel CH having the smallest current value, and to perform PWM according to the current value. Processing to adjust the value is executed.

このような処理が繰り返し実行されることで、グリッド電流Igの最小値が目標値に調整される。尚、グリッド電流Igの最小値が目標値である場合には、S230、S240ではいずれもNO判定されるので、PWM値の調整は実行されず、PWM信号SOのPWM値は保持される。   By repeatedly executing such processing, the minimum value of the grid current Ig is adjusted to the target value. When the minimum value of the grid current Ig is the target value, NO is determined in S230 and S240, so that the adjustment of the PWM value is not executed and the PWM value of the PWM signal SO is held.

そして、グリッド電流Igの最小値が目標値に安定した状態になると、制御装置110は、実施形態1の場合と同様に、グリッド電圧調整回路250を介してグリッド電圧Vgを目標値に調整し、グリッド電圧Vgが目標値に安定した後に、現像電圧調整回路270を介して現像電圧Vdを目標値に調整する。また、実施形態1と同様、後に制御を開始する側の現像電圧調整回路270の応答速度を、先に制御を開始するグリッド電圧調整回路250の応答速度より遅くする。そのため、先に制御を開始する側のグリッド電圧調整回路250が、後に制御を開始する現像電圧調整回路270側の電圧変動を吸収し易くなる。よって、調整回路250、270の出力電圧、すなわちグリッド電圧Vgや現像電圧Vdが安定し易くなる。   When the minimum value of the grid current Ig becomes stable at the target value, the control device 110 adjusts the grid voltage Vg to the target value via the grid voltage adjustment circuit 250 as in the case of the first embodiment. After the grid voltage Vg is stabilized at the target value, the development voltage Vd is adjusted to the target value via the development voltage adjustment circuit 270. Similarly to the first embodiment, the response speed of the developing voltage adjustment circuit 270 on the side where control is started later is made slower than the response speed of the grid voltage adjustment circuit 250 where control is started first. Therefore, the grid voltage adjustment circuit 250 on the side that starts control first easily absorbs the voltage fluctuation on the development voltage adjustment circuit 270 side that starts control later. Therefore, the output voltages of the adjustment circuits 250 and 270, that is, the grid voltage Vg and the development voltage Vd are easily stabilized.

また、実施形態2では、電流値が最小のグリッド電流Igを選択して目標値に制御するので、全4チャンネルのグリッド電流Igが、全て目標値以上になる。そのため、感光ドラム41への帯電量が、全4チャンネルとも適正なレベル以上になるので、画質を良好に保つことが可能となる。   In the second embodiment, since the grid current Ig having the smallest current value is selected and controlled to the target value, the grid currents Ig of all four channels are all equal to or higher than the target value. For this reason, the amount of charge on the photosensitive drum 41 is equal to or higher than an appropriate level for all the four channels, so that the image quality can be kept good.

<実施形態3>
次に、本発明の実施形態3を図11、図12によって説明する。
実施形態1では、高圧電源装置100の起動時に、グリッド電圧Vg、現像電圧Vdのうち、まず、グリッド電圧Vgの制御を開始した。そして、制御開始後、グリッド電圧Vgが安定するまでの時間(一例として「50ms」:図8のS40)はウエイトし、グリッド電圧Vgが安定してから、制御装置110によって現像電圧調整回路270による現像電圧Vdの制御を開始した。
<Embodiment 3>
Next, Embodiment 3 of the present invention will be described with reference to FIGS.
In the first embodiment, when the high-voltage power supply device 100 is started, control of the grid voltage Vg is started first among the grid voltage Vg and the development voltage Vd. Then, after the control is started, the time until the grid voltage Vg is stabilized (for example, “50 ms”: S40 in FIG. 8) waits, and after the grid voltage Vg is stabilized, the controller 110 causes the developing voltage adjustment circuit 270 to Control of the development voltage Vd was started.

実施形態3では、実施形態1と同様、高圧電源装置100の起動時に、グリッド電圧Vg、現像電圧Vdのうち、まず、グリッド電圧Vgの制御を開始する。そして、制御開始後、グリッド電圧Vgが安定したときの感光ドラム41における帯電器50との対向部Aが、感光ドラム41の回転に伴って現像ローラ45との対向位置Bを通過するまでの時間(一例として「500ms」:図12のS40)はウエイトし、その後、制御装置110によって現像電圧調整回路270による現像電圧Vdの制御を開始する。   In the third embodiment, as in the first embodiment, when the high-voltage power supply device 100 is started, control of the grid voltage Vg is started first among the grid voltage Vg and the development voltage Vd. Then, after the control is started, the time until the facing portion A of the photosensitive drum 41 facing the charger 50 when the grid voltage Vg becomes stable passes the facing position B facing the developing roller 45 as the photosensitive drum 41 rotates. (As an example, “500 ms”: S40 in FIG. 12) waits, and then the control of the developing voltage Vd by the developing voltage adjusting circuit 270 is started by the control device 110.

このものでは、感光ドラム41のうち所定レベルに帯電した対向部Aが現像ローラ45との対向位置Bを通過後、現像電圧Vdが目標値に向かって制御されるので、感光ドラム41と現像ローラ45の電位差を確実に保つことが可能となる。そのため、感光ドラム41に対するトナーの付着をより確実に防止できる。   In this case, the developing voltage Vd is controlled toward the target value after the facing portion A of the photosensitive drum 41 charged to a predetermined level passes through the facing position B facing the developing roller 45, so the photosensitive drum 41 and the developing roller Thus, the potential difference of 45 can be reliably maintained. Therefore, it is possible to more reliably prevent toner from adhering to the photosensitive drum 41.

<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.

(1)実施形態1〜3では画像形成装置の一例としてカラープリンタを例示したが、本実施形態の技術は、帯電器50や感光ドラム41を1組しか持たないモノクロ式のプリンタに適用できる。   (1) Although the color printer is illustrated as an example of the image forming apparatus in the first to third embodiments, the technique of the present embodiment can be applied to a monochrome printer having only one set of the charger 50 and the photosensitive drum 41.

(2)実施形態1〜3では、グリッド電圧調整回路250を先に制御開始し、現像電圧調整回路270を後に制御開始すると共に、後に制御を開始する側の現像電圧調整回路270の応答速度を、先に制御を開始するグリッド電圧調整回路250の応答速度より遅く設定した。調整回路250、270の制御の順番は逆であってもよく、現像電圧調整回路270を先に制御開始し、グリッド電圧調整回路250を後に制御開始してもよい。尚、この場合、グリッド電圧Vgや現像電圧Vdを安定させ易くするには、後に制御を開始する側のグリッド電圧調整回路250の応答速度を、先に制御を開始する現像電圧調整回路270の応答速度より遅く設定することが好ましい。また、この場合において、露光前の感光ドラム41へのトナー付着を防止するには、高圧電源装置100が立ち上がるまでの間は、感光ドラム41から現像ローラ45を離間させ、高圧電源装置100が立ち上がってから、感光ドラム41に現像ローラ45を圧接するとよい。   (2) In the first to third embodiments, control of the grid voltage adjustment circuit 250 is started first, control of the development voltage adjustment circuit 270 is started later, and the response speed of the development voltage adjustment circuit 270 on the side where control is started later is set. The response speed of the grid voltage adjustment circuit 250 that starts control first is set slower than the response speed. The control order of the adjustment circuits 250 and 270 may be reversed, and the development voltage adjustment circuit 270 may be started first and the grid voltage adjustment circuit 250 may be started later. In this case, in order to easily stabilize the grid voltage Vg and the development voltage Vd, the response speed of the grid voltage adjustment circuit 250 on the side to start control later is set to the response of the development voltage adjustment circuit 270 to start control first. It is preferable to set it slower than the speed. In this case, in order to prevent the toner from adhering to the photosensitive drum 41 before exposure, the developing roller 45 is separated from the photosensitive drum 41 until the high-voltage power supply device 100 starts up, and the high-voltage power supply device 100 starts up. Then, the developing roller 45 may be pressed against the photosensitive drum 41.

(3)実施形態1〜3では、現像電圧調整回路270の応答速度を、グリッド電圧調整回路250の応答速度より遅く設定している。具体的には、現像電圧調整回路270側のPWM信号平滑回路271の時定数Tを、グリッド電圧調整回路250側のPWM信号平滑回路251の時定数Tに比べて大きく設定した。これ以外にも、トランジスタQ1、Q2の応答に差をつけることで、現像電圧調整回路270の応答速度をグリッド電圧調整回路250の応答速度より遅く設定してもよい。   (3) In the first to third embodiments, the response speed of the development voltage adjustment circuit 270 is set slower than the response speed of the grid voltage adjustment circuit 250. Specifically, the time constant T of the PWM signal smoothing circuit 271 on the development voltage adjustment circuit 270 side is set to be larger than the time constant T of the PWM signal smoothing circuit 251 on the grid voltage adjustment circuit 250 side. In addition, the response speed of the development voltage adjustment circuit 270 may be set slower than the response speed of the grid voltage adjustment circuit 250 by making a difference in the response of the transistors Q1 and Q2.

(4)実施形態1〜3では、グリッド電圧Vg側を先に調整し、グリッド電圧Vgが安定した以降に現像電圧Vdを制御した。現像電圧Vdの制御開始は、グリッド電圧Vgの制御開始より少なくとも遅ければよく、必ずしもグリッド電圧Vgの安定を待って開始する必要はない。例えば、グリッド電圧Vgが安定する前であっても、グリッド電圧Vgが目標値に概ね近いレベル(一例として90%)に達した時点で開始するようにしてもよい。   (4) In the first to third embodiments, the grid voltage Vg side is adjusted first, and the development voltage Vd is controlled after the grid voltage Vg is stabilized. The start of control of the development voltage Vd may be at least later than the start of control of the grid voltage Vg, and does not necessarily have to be started after the grid voltage Vg has stabilized. For example, it may be started when the grid voltage Vg reaches a level that is substantially close to the target value (90% as an example) even before the grid voltage Vg is stabilized.

(5)実施形態1〜3では、グリッド電圧調整回路250の回路定数から整定時間Tsを計算で求め、グリッド電圧Vgの制御開始から整定時間Tsが経過した以降は、グリッド電圧Vgは安定しているとみなした。グリッド電圧Vgが安定しているかどうかの判断は、グリッド電圧Vgの実測値に基づいて行うようにしてもよい。すなわち、グリッド電圧Vgを検出する回路を別途設けて、所定の許容範囲Eに、グリッド電圧Vgの実測値が収まった時に、安定と判断してもよい。   (5) In the first to third embodiments, the settling time Ts is calculated from the circuit constants of the grid voltage adjustment circuit 250, and after the settling time Ts has elapsed from the start of control of the grid voltage Vg, the grid voltage Vg is stable. Considered to be. The determination as to whether the grid voltage Vg is stable may be made based on the actual measurement value of the grid voltage Vg. That is, a circuit for detecting the grid voltage Vg may be provided separately, and when the measured value of the grid voltage Vg falls within a predetermined allowable range E, it may be determined that the circuit is stable.

1…プリンタ
41B、41Y、41M、41C(総称して41)…感光ドラム(本発明の「感光体」の一例)
50B、50Y、50M、50C(総称して50)…スコロトロン帯電器
45B、45Y、45M、45C(総称して45)…現像ローラ(本発明の「現像器」の一例)
53…ワイヤ
55…グリッド電極
80…主制御部
100…高圧電源装置
110…制御装置
200…帯電電圧生成回路
250B、250Y、250M、250C(総称して250)…グリッド電圧調整回路
270B、270Y、270M、270C(総称して270)…現像電圧調整回路
Q1、Q2…トランジスタ
DESCRIPTION OF SYMBOLS 1 ... Printer 41B, 41Y, 41M, 41C (generally 41) ... Photosensitive drum (an example of "photoconductor" of the present invention)
50B, 50Y, 50M, 50C (generally 50) ... Scorotron charger 45B, 45Y, 45M, 45C (generally 45) ... developing roller (an example of the "developer" of the present invention)
53 ... Wire 55 ... Grid electrode 80 ... Main control unit 100 ... High voltage power supply device 110 ... Control device 200 ... Charge voltage generation circuit 250B, 250Y, 250M, 250C (collectively 250) ... Grid voltage adjustment circuit 270B, 270Y, 270M 270C (collectively 270)... Development voltage adjustment circuit Q1, Q2... Transistor

Claims (7)

感光体と、
ワイヤとグリッド電極を有し、前記感光体を帯電する帯電器と、
前記感光体に現像剤を供給する現像器と、
前記ワイヤに印加する帯電電圧を生成する帯電電圧生成回路と、
前記帯電電圧の生成後、前記グリッド電極に発生するグリッド電圧を調整するグリッド電圧調整回路と、
前記帯電電圧の生成後、前記現像器に発生する現像電圧を調整する現像電圧調整回路と、
前記グリッド電圧の目標値に応じた第1制御信号を前記グリッド電圧調整回路に出力し、前記現像電圧の目標値に応じた第2制御信号を前記現像電圧調整回路に出力する制御装置と、を備え、
前記現像電圧調整回路は、前記グリッド電極とグランド間にて、前記グリッド電圧調整回路と直列接続され、前記グリッド電圧を分圧することにより、現像電圧を発生させる構成であり、
前記グリッド電圧調整回路は、前記制御装置から出力された前記第1制御信号に応じて、第1の応答速度で前記グリッド電圧を調整する回路であり、
前記現像電圧調整回路は、前記制御装置から出力された前記第2制御信号に応じて、前記第1の応答速度とは異なる第2の応答速度で前記現像電圧を調整する回路であり、
前記現像電圧調整回路と前記グリッド電圧調整回路のうち、後に制御を開始する側の調整回路の、前記制御装置から入力される制御信号に対する前記第1の応答速度と前記第2の応答速度の一方の応答速度が、先に制御を開始する側の調整回路の、前記制御装置から入力される制御信号に対する前記第1の応答速度と前記第2の応答速度の他方の応答速度より遅い設定である画像形成装置。
A photoreceptor,
A charger having a wire and a grid electrode to charge the photoreceptor;
A developer for supplying a developer to the photoreceptor;
A charging voltage generation circuit for generating a charging voltage to be applied to the wire;
A grid voltage adjusting circuit for adjusting a grid voltage generated in the grid electrode after the generation of the charging voltage;
A developing voltage adjusting circuit for adjusting a developing voltage generated in the developing unit after the generation of the charging voltage;
A control device that outputs a first control signal according to a target value of the grid voltage to the grid voltage adjustment circuit and outputs a second control signal according to the target value of the development voltage to the development voltage adjustment circuit; Prepared,
The development voltage adjustment circuit is connected in series with the grid voltage adjustment circuit between the grid electrode and ground, and is configured to generate a development voltage by dividing the grid voltage,
The grid voltage adjustment circuit is a circuit that adjusts the grid voltage at a first response speed in accordance with the first control signal output from the control device;
The development voltage adjustment circuit is a circuit that adjusts the development voltage at a second response speed different from the first response speed according to the second control signal output from the control device;
The developing voltage adjustment circuit and of the grid voltage adjustment circuit, one side of the adjustment circuit starts controlling, the first response speed to the control signal input from the control unit and the second response speed after the response speed, on the side of the adjusting circuit to start earlier control, the control device is at a slower setting than the other response speed of the said first response speed second response speed to the control signal input from the Image forming apparatus.
前記制御装置は、前記現像電圧調整回路による前記現像電圧の制御開始タイミングを、前記グリッド電圧調整回路による前記グリッド電圧の制御開始タイミングより遅くする請求項1に記載の画像形成装置。   The image forming apparatus according to claim 1, wherein the control device delays a control start timing of the development voltage by the development voltage adjustment circuit from a control start timing of the grid voltage by the grid voltage adjustment circuit. 前記制御装置は、前記グリッド電圧の検出値と目標値との差が所定値以下になった後に、前記現像電圧調整回路による現像電圧の制御を開始する請求項2に記載の画像形成装置。   The image forming apparatus according to claim 2, wherein the control device starts control of the developing voltage by the developing voltage adjusting circuit after a difference between the detected value of the grid voltage and a target value becomes equal to or less than a predetermined value. 前記制御装置は、グリッド電圧が安定したときの前記感光体における前記帯電器との対向部が、前記感光体の回転に伴って前記現像器との対向位置を通過してから、前記現像電圧調整回路による現像電圧の制御を開始する請求項3に記載の画像形成装置。   The control device adjusts the developing voltage after a portion of the photosensitive member facing the charger when the grid voltage is stable passes a position facing the developing device as the photosensitive member rotates. The image forming apparatus according to claim 3, wherein control of the developing voltage by the circuit is started. 前記制御装置は、前記第2制御信号を出力するタイミングを、前記第1制御信号を出力するタイミングより遅くする請求項1に記載の画像形成装置。 The image forming apparatus according to claim 1, wherein the control device delays a timing at which the second control signal is output from a timing at which the first control signal is output. 感光体と、
ワイヤとグリッド電極を有し、前記感光体を帯電する帯電器と、
前記感光体に現像剤を供給する現像器と、
前記ワイヤに印加する帯電電圧を生成する帯電電圧生成回路と、
前記帯電電圧の生成後、前記グリッド電極に発生するグリッド電圧を調整するグリッド電圧調整回路と、
前記帯電電圧の生成後、前記現像器に発生する現像電圧を調整する現像電圧調整回路と、
前記グリッド電圧の目標値に応じた第1制御信号を前記グリッド電圧調整回路に出力し、前記現像電圧の目標値に応じた第2制御信号を前記現像電圧調整回路に出力する制御装置と、を備え、
前記現像電圧調整回路は、前記グリッド電極とグランド間にて、前記グリッド電圧調整回路と直列接続され、前記グリッド電圧を分圧することにより、現像電圧を発生させる構成であり、
前記グリッド電圧調整回路は、
前記制御装置から出力された前記第1制御信号を平滑する第1平滑回路と、
前記グリッド電圧を検出する第1検出回路と、
前記第1検出回路により検出された前記グリッド電圧の検出値と前記第1平滑回路の出力値とを比較する第1比較器と、
前記グリッド電極に接続されると共に前記第1比較器の出力値に応じて抵抗値が変化する第1可変抵抗体と、を有し、
前記現像電圧調整回路は、
前記制御装置から出力された前記第2制御信号を平滑する第2平滑回路と、
前記現像電圧を検出する第2検出回路と、
前記第2検出回路により検出された前記現像電圧の検出値と前記第2平滑回路の出力値とを比較する第2比較器と、
前記現像器に接続されると共に前記第2比較器の出力値に応じて抵抗値が変化する第2可変抵抗体と、を有し、
前記現像電圧調整回路と前記グリッド電圧調整回路のうち、後に制御を開始する側の調整回路に設けられた、前記第1平滑回路と前記第2平滑回路の一方の平滑回路の時定数が、先に制御を開始する側の調整回路に設けられた、前記第1平滑回路と前記第2平滑回路の他方の平滑回路の時定数よりも大きい設定である画像形成装置。
A photoreceptor,
A charger having a wire and a grid electrode to charge the photoreceptor;
A developer for supplying a developer to the photoreceptor;
A charging voltage generation circuit for generating a charging voltage to be applied to the wire;
A grid voltage adjusting circuit for adjusting a grid voltage generated in the grid electrode after the generation of the charging voltage;
A developing voltage adjusting circuit for adjusting a developing voltage generated in the developing unit after the generation of the charging voltage;
A control device that outputs a first control signal according to a target value of the grid voltage to the grid voltage adjustment circuit and outputs a second control signal according to the target value of the development voltage to the development voltage adjustment circuit; Prepared,
The development voltage adjustment circuit is connected in series with the grid voltage adjustment circuit between the grid electrode and ground, and is configured to generate a development voltage by dividing the grid voltage,
The grid voltage adjustment circuit includes:
A first smoothing circuit for smoothing the first control signal output from the control device;
A first detection circuit for detecting the grid voltage;
A first comparator that compares a detection value of the grid voltage detected by the first detection circuit with an output value of the first smoothing circuit;
A first variable resistor connected to the grid electrode and having a resistance value that changes in accordance with an output value of the first comparator;
The development voltage adjusting circuit is
A second smoothing circuit for smoothing the second control signal output from the control device;
A second detection circuit for detecting the development voltage;
A second comparator that compares the detected value of the development voltage detected by the second detection circuit with the output value of the second smoothing circuit;
A second variable resistor connected to the developing unit and having a resistance value that changes in accordance with an output value of the second comparator;
Of the development voltage adjustment circuit and the grid voltage adjustment circuit, the time constant of one smoothing circuit of the first smoothing circuit and the second smoothing circuit provided in the adjustment circuit on the control start side later is An image forming apparatus having a setting larger than the time constant of the other smoothing circuit of the first smoothing circuit and the second smoothing circuit, provided in the adjustment circuit on the control start side.
感光体と、
ワイヤとグリッド電極を有し、前記感光体を帯電する帯電器と、
前記感光体に現像剤を供給する現像器と、
前記ワイヤに印加する帯電電圧を生成する帯電電圧生成回路と、
前記帯電電圧の生成後、前記グリッド電極に発生するグリッド電圧を調整するグリッド電圧調整回路と、
前記帯電電圧の生成後、前記現像器に発生する現像電圧を調整する現像電圧調整回路と、
前記グリッド電圧の目標値に応じた第1制御信号を前記グリッド電圧調整回路に出力し、前記現像電圧の目標値に応じた第2制御信号を前記現像電圧調整回路に出力する制御装置と、を備え、
前記現像電圧調整回路は、前記グリッド電極とグランド間にて、前記グリッド電圧調整回路と直列接続され、前記グリッド電圧を分圧することにより、現像電圧を発生させる構成であり、
前記グリッド電圧調整回路は、
前記制御装置から出力された前記第1制御信号を平滑する第1平滑回路と、
前記グリッド電圧を検出する第1検出回路と、
前記第1検出回路により検出された前記グリッド電圧の検出値と前記第1平滑回路の出力値とを比較する第1比較器と、
前記グリッド電極と前記第1比較器との間に配置され、前記第1比較器の出力値に応じて抵抗値が変化する第1可変抵抗体と、を有し、
前記現像電圧調整回路は、
前記制御装置から出力された前記第2制御信号を平滑する第2平滑回路と、
前記現像電圧を検出する第2検出回路と、
前記第2検出回路により検出された前記現像電圧の検出値と前記第2平滑回路の出力値とを比較する第2比較器と、
前記現像器と前記第2比較器との間に配置され、前記第2比較器の出力値に応じて抵抗値が変化する第2可変抵抗体と、を有し、
前記現像電圧調整回路と前記グリッド電圧調整回路のうち、後に制御を開始する側の調整回路に設けられた、前記第1可変抵抗体と前記第2可変抵抗体の一方の可変抵抗体の抵抗値の変化速度が、先に制御を開始する側の調整回路に設けられた、前記第1可変抵抗体と前記第2可変抵抗体の他方の可変抵抗体の抵抗値の変化速度よりも遅い設定である画像形成装置。
A photoreceptor,
A charger having a wire and a grid electrode to charge the photoreceptor;
A developer for supplying a developer to the photoreceptor;
A charging voltage generation circuit for generating a charging voltage to be applied to the wire;
A grid voltage adjusting circuit for adjusting a grid voltage generated in the grid electrode after the generation of the charging voltage;
A developing voltage adjusting circuit for adjusting a developing voltage generated in the developing unit after the generation of the charging voltage;
A control device that outputs a first control signal according to a target value of the grid voltage to the grid voltage adjustment circuit and outputs a second control signal according to the target value of the development voltage to the development voltage adjustment circuit; Prepared,
The development voltage adjustment circuit is connected in series with the grid voltage adjustment circuit between the grid electrode and ground, and is configured to generate a development voltage by dividing the grid voltage,
The grid voltage adjustment circuit includes:
A first smoothing circuit for smoothing the first control signal output from the control device;
A first detection circuit for detecting the grid voltage;
A first comparator that compares a detection value of the grid voltage detected by the first detection circuit with an output value of the first smoothing circuit;
A first variable resistor disposed between the grid electrode and the first comparator and having a resistance value that varies according to an output value of the first comparator;
The development voltage adjusting circuit is
A second smoothing circuit for smoothing the second control signal output from the control device;
A second detection circuit for detecting the development voltage;
A second comparator that compares the detected value of the development voltage detected by the second detection circuit with the output value of the second smoothing circuit;
A second variable resistor disposed between the developing unit and the second comparator, the resistance value of which varies according to the output value of the second comparator;
The resistance value of one of the first variable resistor and the second variable resistor provided in the adjustment circuit on the control start side of the development voltage adjustment circuit and the grid voltage adjustment circuit. Is set to be slower than the change rate of the resistance value of the other variable resistor of the first variable resistor and the second variable resistor provided in the adjustment circuit on the control start side. An image forming apparatus.
JP2012043646A 2012-02-29 2012-02-29 Image forming apparatus Active JP6056156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012043646A JP6056156B2 (en) 2012-02-29 2012-02-29 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012043646A JP6056156B2 (en) 2012-02-29 2012-02-29 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2013182012A JP2013182012A (en) 2013-09-12
JP6056156B2 true JP6056156B2 (en) 2017-01-11

Family

ID=49272721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012043646A Active JP6056156B2 (en) 2012-02-29 2012-02-29 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP6056156B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379856B2 (en) * 2014-08-25 2018-08-29 ブラザー工業株式会社 Image forming apparatus, control method, and program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0347564U (en) * 1989-09-19 1991-05-02
JPH09230675A (en) * 1996-02-26 1997-09-05 Brother Ind Ltd High voltage control device of image forming device
JP5093221B2 (en) * 2009-12-28 2012-12-12 ブラザー工業株式会社 Multi-output power supply device and image forming apparatus provided with the power supply device

Also Published As

Publication number Publication date
JP2013182012A (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5862203B2 (en) Image forming apparatus
JP4702462B2 (en) Power supply control apparatus and method for image forming apparatus
JP5333865B2 (en) Image forming apparatus
JP5382462B2 (en) Image forming apparatus
JP2016177278A (en) Image forming apparatus and image forming method
EP2423757B1 (en) Image forming apparatus and method for controlling charger
JP5533461B2 (en) Image forming apparatus
JP2010197969A (en) Image-forming apparatus
JP6015015B2 (en) Image forming apparatus
JP6056156B2 (en) Image forming apparatus
JP5903933B2 (en) Image forming apparatus
JP5974478B2 (en) Image forming apparatus
JP6060818B2 (en) Image forming apparatus
JP6613695B2 (en) Image forming apparatus and control method thereof
JP2019012232A (en) Image forming apparatus
JP6060819B2 (en) Image forming apparatus
JP6188336B2 (en) Power supply device and image forming apparatus
JP2015176008A (en) Developing device and image forming apparatus including the same
JP6116506B2 (en) Developing device and image forming apparatus having the same
JP2023143467A (en) Image forming apparatus
JP6531727B2 (en) Image forming device
JP2010060663A (en) Image forming apparatus
JP6379856B2 (en) Image forming apparatus, control method, and program
JP2024003620A (en) Image forming apparatus
JP2023148180A (en) Image forming apparatus

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20140408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150