JP6052089B2 - Hybrid computer system - Google Patents
Hybrid computer system Download PDFInfo
- Publication number
- JP6052089B2 JP6052089B2 JP2013151297A JP2013151297A JP6052089B2 JP 6052089 B2 JP6052089 B2 JP 6052089B2 JP 2013151297 A JP2013151297 A JP 2013151297A JP 2013151297 A JP2013151297 A JP 2013151297A JP 6052089 B2 JP6052089 B2 JP 6052089B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- pci
- computers
- ntbridge
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、複合型コンピュータシステムに関する。 The present invention relates to a hybrid computer system.
PCI(Peripheral Component Interconnect)バスは、パーソナルコンピュータ、ワークステーション、サーバ、オフィスコンピュータ等の拡張カードを増設するための標準バスとして広く採用されている。 The PCI (Peripheral Component Interconnect) bus is widely adopted as a standard bus for adding expansion cards such as personal computers, workstations, servers, and office computers.
PCIバスは、当初32ビットや64ビットのパラレルインタフェースとして登場したが、高速化の要求に従い、PCI−Expressへと発展している。 The PCI bus originally appeared as a 32-bit or 64-bit parallel interface, but has evolved into PCI-Express in response to a demand for higher speed.
PCIバスでは、1つのホストコントローラを頂点とし、PCI−PCIブリッジにて階層間を繋ぐ階層構造をとる。PCI−PCIブリッジでは通常、2つ以上のポートを有しているが、ホストコントローラ側のポートをUpstreamport(上流ポート)、ホストコントローラと反対側のポートをDownstreamport(下流ポート)という。また、各エンドポイントは各々領域を持っており、1つのPCI空間内に各々の領域を割り当てられている。 The PCI bus has a hierarchical structure in which one host controller is at the top and the layers are connected by a PCI-PCI bridge. The PCI-PCI bridge usually has two or more ports, but the host controller side port is called Upstream (upstream port), and the port opposite to the host controller is called Downstream port (downstream port). Each endpoint has an area, and each area is assigned within one PCI space.
ホストコントローラは起動の初期化時に、各エンドポイントの領域を、PCI空間内に割り当てる。この初期化時のPCI空間割り当て作業をPCIコンフィグレーション(PCI Configuration)という。また、各エンドポイントの割り当てを行うためのアクセスを、コンフィグレーションアクセスという。コンフィグレーションアクセスを行うのは、ホストコントローラのみである。 The host controller allocates the area of each endpoint in the PCI space at the start initialization. The PCI space allocation work at the time of initialization is referred to as PCI configuration. Access for assigning each endpoint is called configuration access. Only the host controller performs configuration access.
PCI−PCIブリッジは、通常のアクセス(メモリまたはIOアクセス)であれば、上流ポートから下流ポート、下流ポートから上流ポートのいずれの方向でも通すが、コンフィグレーションアクセスの場合、上流ポートから下流ポートの方向しか通さない。 In the case of normal access (memory or IO access), the PCI-PCI bridge passes in any direction from the upstream port to the downstream port and from the downstream port to the upstream port. Pass only the direction.
このようにPCI−PCIブリッジは1つのホストコントローラを頂点とするため、通常は、2つのホストコントローラが1つのPCI空間を共有することはできない。 As described above, since the PCI-PCI bridge has one host controller as the apex, normally two host controllers cannot share one PCI space.
しかし、PCI−PCI非透過型ブリッジ(Non−Transparent Bridge:以下、NTBridgeと称する)を使用すれば、PCI空間を2つに分離し、2つのホストコントローラにてそれぞれのPCI空間を管理できる。 However, if a PCI-PCI non-transparent bridge (Non-Transparent Bridge: hereinafter referred to as NTBridge) is used, the PCI space can be separated into two and each PCI space can be managed by two host controllers.
図5に、NTBを使用したシステム構成の一例を示す。また、図6に、図5の構成における各PCI空間の割り当てを示す。 FIG. 5 shows an example of a system configuration using NTB. FIG. 6 shows allocation of each PCI space in the configuration of FIG.
PCI空間1には、CPU1、ホストコントローラ1及びシステムメモリ1が設けられ、階層構造の下にエンドポイントが設けられる。
In the
また、PCI空間2には、CPU2、ホストコントローラ2及びシステムメモリ2が設けられ、階層構造の下にエンドポイントが設けられる。PCI空間1とPCI空間2はNTBridgeで接続される。すなわち、PCI空間1のホストコントローラ1とNT BridgeはNTBridgeのポート1で接続され、PCI空間2のホストコントローラ2とNTBridgeはポート2で接続される。
The
通常のアクセス(メモリ又はIOアクセス)であれば、NTBridgeを通して、相互のエンドポイントに対してアクセスすることができる。他方、NTBridgeは、コンフィグレーションアクセスは通さない。すなわち、PCI空間1側のポートは、ホストコントローラ1がコンフィグレーションを行い、PCI空間2側のポートは、ホストコントローラ2がコンフィグレーションを行う必要がある。
With normal access (memory or IO access), each endpoint can be accessed through NTBridge. On the other hand, NTBridge does not allow configuration access. That is, the
図5に示すような、NTBridgeを使用した従来のシステムであれば、電源が共通であるため、PCI空間1とPCI空間2の2つの空間には、電源1から同時に電源が供給されるので、PCI空間1及びPCI空間2のPCIコンフィグレーションが進行される際に、全てのPCIデバイスには既に電源が供給されている状態であるため、特に問題は生じない。
In the case of a conventional system using NTBridge as shown in FIG. 5, since the power source is common, power is simultaneously supplied from the
ところで、高速シリアル転送であるPCI−Expressは、ケーブルで外部に延ばすことが可能であり、この仕様はPCI−SIGの「PCI Express External Cabling Specification」にて規格化されている。 By the way, PCI Express, which is high-speed serial transfer, can be extended to the outside by a cable, and this specification is standardized by PCI-SIG “PCI Express External Cabling Specification”.
このPCI−Express Cabling技術を使用すると、PCI−Expressインタフェース自体は多くのパソコンやサーバ等のコンピュータが標準的に持っているインタフェースであるため、特別なコントローラを使用することなく、外部デバイスとの間の高速転送を比較的安価に実現できる。他方、コンピュータは、それぞれが独立したPCI空間を持っているので、2つ以上のパソコンやサーバをPCI−Expressで接続するためには、NTBridgeが必要になる。 When this PCI-Express cabling technology is used, the PCI-Express interface itself is an interface that many computers such as personal computers and servers have as a standard, so there is no need to use a special controller. Can be realized at a relatively low cost. On the other hand, since each computer has an independent PCI space, NTBridge is required in order to connect two or more personal computers or servers by PCI-Express.
図7に、2つのコンピュータをNTBridgeを介して接続する場合の構成を示す。コンピュータ1とコンピュータ2とが、コンピュータ1に実装されるNTBridge1を介してPCI−Expressケーブル102で接続される。この場合に重要となるのは、電源の投入順序である。
FIG. 7 shows a configuration when two computers are connected via NTBridge. The
図7のシステムにおいては、NTBridge1を実装するコンピュータ1の電源1を先に投入し、NTBridge1に電源が供給され、NTBridge自体の内部初期化が済んだ後に、コンピュータ2の電源を投入する必要がある。
In the system of FIG. 7, it is necessary to turn on the
仮に、コンピュータ2の電源を先に投入してしまうと、PCI空間2のPCIコンフィグレーションが開始された時には、まだコンピュータ1側に実装されるNTBridge1には電源供給されておらず、NTBridge1−外部ポート(External port)を検出することができないため、PCI空間2のNTBridge−外部ポートのPCIコンフィグレーションを行うことができない。このため、コンピュータ1とコンピュータ2の間で、NTBridge1を経由したPCIアクセスを行うことができない。
If the power of the
接続されるコンピュータが2台ではなくそれ以上となると、投入順序の問題はより困難となる。 When there are more than two computers connected, the problem of the order of entry becomes more difficult.
例えば、図8(a)、(b)に示すように4台のコンピュータ1,2,3,4を接続する場合、コンピュータ1→コンピュータ2→コンピュータ3→コンピュータ4の順に電源を投入する必要がある。
For example, as shown in FIGS. 8A and 8B, when four
このように、NTBridgeを使用したPCI−Expressでの接続は、電源投入順序が厳格で分かり難いため、ユーザの手で電源投入を1台ずつ行う場合に、間違いを生じやすい問題があった。 As described above, in connection with PCI Express using NTBridge, the power-on sequence is strict and difficult to understand. Therefore, when the power is turned on one by one by the user, there is a problem that an error is likely to occur.
本発明の目的は、NTBridgeを使用して複数台のコンピュータをPCI−Expressで接続してなるコンピュータシステムにおいて、電源投入操作を容易化して正常起動を容易化することにある。 An object of the present invention is to facilitate normal startup by facilitating power-on operation in a computer system in which a plurality of computers are connected by PCI-Express using NTBridge.
請求項1に記載の発明は、複数のコンピュータと、前記複数のコンピュータのいずれか一つのコンピュータに集約して実装され、前記いずれか一つのコンピュータに電源が投入されるとその全てに電源が供給される複数のPCI−PCI非透過型ブリッジとを備え、前記複数のコンピュータのうち、前記いずれか一つのコンピュータ以外の他のコンピュータは、前記複数のPCI−PCI非透過型ブリッジを用いて前記いずれか一つのコンピュータにPCI−Expressケーブルで接続される複合型コンピュータシステムである。
The invention according to
請求項2に記載の発明は、前記複数のPCI−PCI非透過型ブリッジは、前記いずれか一つのコンピュータに接続された拡張機器に集約して実装される請求項1に記載の複合型コンピュータシステムである。
The invention according to
請求項3に記載の発明は、前記複数のコンピュータのうち、前記いずれか一つのコンピュータは、電源が投入された後に、未だ電源投入されていない他のコンピュータの電源を投入するための制御信号を他のコンピュータに送信する請求項1,2のいずれかに記載の複合型コンピュータシステムである。
According to a third aspect of the present invention, any one of the plurality of computers receives a control signal for powering on another computer that has not been powered on after the power is turned on. The composite computer system according to
請求項4に記載の発明は、前記複数のコンピュータのうち、前記他のコンピュータは、前記いずれか一つのコンピュータの電源が投入される前に自身の電源が投入された場合であって前記いずれか一つのコンピュータのPCI−PCI非透過型ブリッジが検出されないときに、前記いずれか一つのコンピュータの電源が投入された後に自身の電源を遮断して再投入する請求項1,2のいずれかに記載の複合型コンピュータシステムである。
The invention according to
請求項1に記載の発明によれば、複数のコンピュータのうちの一つのコンピュータの電源を最初に投入することで、システムが正常に起動される。 According to the first aspect of the present invention, the system is normally activated by first turning on the power of one of the plurality of computers.
請求項2に記載の発明によれば、複数のコンピュータのうちの一つのコンピュータの実装スロット数に制限があっても、これに制限されることなく複数のPCI−PCI非透過型ブリッジを集約し得る。 According to the second aspect of the present invention, even if the number of mounting slots of one of the plurality of computers is limited, the plurality of PCI-PCI non-transparent bridges are aggregated without being limited thereto. obtain.
請求項3に記載の発明によれば、複数のコンピュータのうちの一つのコンピュータの電源が投入されることで、他のコンピュータの電源も自動的に投入され、電源投入操作が容易化される。 According to the third aspect of the present invention, when one of the plurality of computers is turned on, the other computers are also automatically turned on to facilitate the power-on operation.
請求項4に記載の発明によれば、たとえ最初に電源投入すべきコンピュータを間違えたとしても、自動的に訂正あるいは修復され、システムが正常に起動される。 According to the fourth aspect of the present invention, even if the computer to be powered on first is mistaken, it is automatically corrected or repaired, and the system is started normally.
以下、図面に基づき本発明の実施形態について説明する。本実施形態において、バス接続回路として用いられるPCI−PCI非透過型ブリッジをNTBridgeと称する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the present embodiment, a PCI-PCI non-transparent bridge used as a bus connection circuit is referred to as NTBridge.
なお、一般に、バスブリッジとして、独立した2つのPCIバスを接続するPCI−PCIバスブリッジが知られており、PCIバスブリッジには、透過型のバスブリッジと非透過型のバスブリッジがある。透過型のPCI−PCIバスブリッジにおいて、プライマリバスとセカンダリバスのアドレスは、同一のメモリ空間上に存在する。 In general, a PCI-PCI bus bridge that connects two independent PCI buses is known as a bus bridge, and there are a transparent bus bridge and a non-transparent bus bridge. In the transparent PCI-PCI bus bridge, the addresses of the primary bus and the secondary bus exist in the same memory space.
他方、非透過型のPCI−PCIバスブリッジにおいて、プライマリバスとセカンダリバスのアドレスは、異なるメモリ空間上に存在する。そして、非透過型のPCI−PCIバスブリッジにおいては、アドレス変換を行うことにより、プライマリバスからのトランザクションをセカンダリバスに伝達する。本実施形態では、このような非透過型のPCI−PCIバスブリッジを意味するものとして、「PCI−PCI非透過型ブリッジ」あるいは「NTBridge」と称する。 On the other hand, in the non-transparent PCI-PCI bus bridge, the addresses of the primary bus and the secondary bus exist in different memory spaces. In the non-transparent PCI-PCI bus bridge, a transaction from the primary bus is transmitted to the secondary bus by performing address conversion. In the present embodiment, such a non-transparent PCI-PCI bus bridge is referred to as “PCI-PCI non-transparent bridge” or “NTBridge”.
2つのコンピュータ1,2がNTBridgeで接続される場合、コンピュータ1におけるPCI空間と、コンピュータ2におけるPCI空間を2つに分離し、それぞれのコンピュータ1,2に設けられたホストコントローラにてそれぞれのPCI空間を管理することができる。そして、図6あるいは図7に示すように、通常のアクセス、つまりメモリアクセスやIOアクセスであれば、NTBridgeを通じて、相互のエンドポイントに対してアクセスすることができる。コンピュータ1にCPU1、ホストコントローラ1、システムメモリ1、エンドポイントグラフィックコントローラ、エンドポイントRAIDコントローラが設けられ、コンピュータ2にCPU2、ホストコントローラ2、システムメモリ2、エンドポイントイーサネット(登録商標)コントローラ、エンドポイントUSBコントローラ、エンドポイントオーディオコントローラ、エンドポイントSMBusコントローラが設けられている場合、ホストコントローラ1は、自身のPCI空間内にあるグラフィックコントローラ、RAIDコントローラにアクセスできるのはもちろんのこと、コンピュータ2のPCI空間内にあるシステムメモリ2、イーサネットコントローラ、USBコントローラにもアクセスできる。また、ホストコントローラ2は、自身のPCI空間内にあるイーサネットコントローラ、USBコントローラ、オーディオコントローラ、SMBusコントローラにアクセスできるのはもちろんのこと、コンピュータ1のPCI空間内にあるシステムメモリ1、グラフィックコントローラ、RAIDコントローラにもアクセスすることができる。
When the two
但し、NTBridgeは、コンフィグレーションアクセスを通すことはない。コンピュータ1のPCI空間側のポートはホストコントローラ1がコンフィグレーションを行い、コンピュータ2のPCI空間側のポートはホストコントローラ2がコンフィグレーションを行う必要がある。従って、NTBridgeがコンピュータ1に実装されている場合、コンピュータ2がコンピュータ1のシステムメモリ1、グラフィックコントローラ、RAIDコントローラにアクセスするためには、まず、コンピュータ1の電源が投入され、コンピュータ1に実装されたNTBridgeに電源が供給されて、NTBridgeのポートがコンフィグレーションされている必要がある。本実施形態は、この点を考慮して、NTBridgeが実装されたコンピュータの電源を先に投入することを容易化し得るシステム構成としたものである。
However, NTBridge does not pass configuration access. The
図1に、本実施形態における複合型コンピュータシステム1の構成ブロック図を示す。複数のコンピュータ1,2,3,4が互いにPCI−Expressで接続されて構成されるシステムである。ここで、PCI−Expressは、PCI−SIGによって策定されたパソコン向けシリアル転送インタフェースを意味し、PCIeと表記される場合もある。PCI−Expressは、送信と受信を分離した全二重方式であり、データ転送方式はネットワークでのパケット送受信で行われる。このため、PCI−Expressのアーキテクチャはレイヤ構造をしている。レイヤ構造は、トランザクションレイヤ、データリンクレイヤ、物理レイヤの3層構造である。送信を例に取ると、CPUや他デバイスから発行されたリクエストは、トランザクションレイヤで上位のソフトウェア層に対してPCIと互換性のある機能を提供するパケットを付加され、データリンクレイヤに渡される。トランザクションレイヤは、メモリ空間、IO空間、コンフィグレーション空間、メッセージ空間の4個のアドレス空間をサポートする。メモリ空間、IO空間、コンフィグレーション空間はPCIバス互換の空間である。メッセージ空間は、割り込みや電源制御の通知等に使用される。データリンクレイヤは、接続されている相手側デバイス間との送受信の制御を担っており、パケットにシーケンス番号やCRCを付加して物理レイヤに渡す。物理レイヤはシリアル転送を受け持つ部分で、パケットをシリアルデータとして送出する。
FIG. 1 shows a configuration block diagram of a
図1に示すシステムと図8に示すシステムを対比すると、図8に示すシステムでは、NTBridgeは複数のコンピュータに分散して設けられているが、図1のシステムでは、コンピュータ1にNTBridgeが集約して設けられる。すなわち、コンピュータ1に、NTBridge10,12,14が実装される。コンピュータ2は、PCI−Expressケーブル102でコンピュータ1のNTBridge10に接続される。コンピュータ3は、PCI−Expresケーブル103でコンピュータ1のNTBridge12に接続される。コンピュータ4は、PCI−Expressケーブル104でコンピュータ1のNTBridge14に接続される。
When the system shown in FIG. 1 is compared with the system shown in FIG. 8, in the system shown in FIG. 8, NTBridge is distributed among a plurality of computers. However, in the system shown in FIG. Provided. That is,
NTBridgeを介してコンピュータを接続する場合、既述したようにNTBridgeを実装するコンピュータの電源を先に投入する必要があるところ、図1のシステムではコンピュータ1にNTBridge10,12,14を集約していて1つの電源エリア、つまりコンピュータ1の電源エリアに集結しているため、コンピュータ1の電源を投入することで、NTBridge10,12,14の全てに同時に電源が供給される。そして、これらのNTBridge10,12,14自身の内部初期化が終了し、NTBridge10の外部ポート、NTBridge12の外部ポート、NTBridge14の外部ポートがそれぞれ検出されるので、コンピュータ2,3,4の電源を任意の順次で投入すればよいことになる。
When connecting a computer via NTBridge, it is necessary to first turn on the power of the computer on which NTBridge is mounted as described above. In the system of FIG. 1,
図2に、他の実施形態における複合型コンピュータシステム1の構成ブロック図を示す。図1のシステムでは1台のコンピュータ1にNTBridge10,12,14を集約して実装しているが、複数のNTBridgeを1つのコンピュータ、より特定的には1つの電源エリアに集結しようとしても、コンピュータ本体のPCI−Express実装スロット数に制限される場合があり得る。
FIG. 2 shows a configuration block diagram of a
そこで、このようにスロット数に制限がある場合には、図2に示すように、PCI−Extention Box16を使用してPCI−Express実装スロット数を拡張し、必要な数のNTBridgeを実装すればよい。
Therefore, when the number of slots is limited as described above, as shown in FIG. 2, the number of PCI-Express mounting slots may be expanded using the PCI-
図2において、コンピュータ1にはPCI−Extention Box16が接続され、PCI Extention Box16にはNTBridge10,12,14が実装される。PCI−Extention Box16はコンピュータ1から電源供給を受け、コンピュータ1の電源が投入されると、同時にPCI−Extention Box16のNTBridge10,12,14にも電源が供給される。コンピュータ2は、PCI−Expressケーブル102でNTBridge10に接続される。コンピュータ3は、PCI−Expressケーブル103でNTBridge12に接続される。コンピュータ4は、PCI−Expressケーブル104でNTBridge14に接続される。
In FIG. 2, a PCI-
この構成においても、コンピュータ1の電源を投入することで、NTBridge10,12,14の全てに同時に電源が供給される。そして、これらのNTBridge10,12,14自身の内部初期化が終了し、NTBridge10の外部ポート、NTBridge12の外部ポート、NTBridge14の外部ポートがそれぞれ検出されるので、コンピュータ2,3,4の電源を任意の順次で投入すればよい。
Also in this configuration, when the
図1及び図2のシステムでは、1台のコンピュータにNTBridgeを集約し、まず、NTBridgeが集約して実装されているコンピュータの電源を投入し、NTBridgeに電源が投入されて内部初期化が終了し、NTBridgeの外部ポートへのコンフィグレーションアクセスが受け付けられるようになった段階で、当該コンピュータに接続された他のコンピュータの電源を投入する構成であるが、ユーザ自身で他のコンピュータの電源を投入するのではなく、他のコンピュータの電源を自動投入する構成としてもよい。 In the system shown in FIGS. 1 and 2, NTBridge is consolidated on one computer. First, the computer on which NTBridge is aggregated and mounted is turned on, and NTBridge is turned on to complete internal initialization. When the configuration access to the external port of NTBridge is accepted, the other computer connected to the computer is turned on, but the user turns on the other computer. Instead of this, a configuration may be adopted in which the power of another computer is automatically turned on.
図3に、この場合のシステム構成を示す。コンピュータ1にNTBridge10が実装され、コンピュータ1のNTBridge10にコンピュータ2が接続される構成である。もちろん、図1あるいは図2に示すように、さらに他のコンピュータ3,4がコンピュータ1に接続される構成であってもよい。
FIG. 3 shows a system configuration in this case. An
ユーザがコンピュータ1の電源を投入すると、NTBridge10に電源が供給され、NTBridgeの内部初期化が終了して外部ポートへのコンフィグレーションアクセスが受け付けられるようになった場合、コンピュータ1のCPUは、PCI−ExpressケーブルにWAKE#信号を割り当てて、PCI−Express規格のWAKE信号をコンピュータ2に送信する。コンピュータ2のCPUは、このWAKE信号を受信することで自身の電源を投入する。これにより、ユーザはコンピュータ2の電源を投入しなくても、コンピュータ1の電源のみを投入すればよいことになる。
When the user turns on the power of the
他方、コンピュータ2によっては、WAKEに対応していない場合もあり得る。この場合には、Powerスイッチをコンピュータ1とコンピュータ2で共有とする構成が好適である。あるいは、コンピュータ1とコンピュータ2をPCI−Expressケーブルで接続するとともに、イーサネット28でも接続し、イーサネット28におけるWAKEonLANのMagicPacketを使用してコンピュータ2の電源を自動投入してもよい。
On the other hand, some
なお、図1〜図3の構成では、まずコンピュータ1の電源を投入し、次いで、コンピュータ1に接続された他のコンピュータの電源を手動あるいは自動で投入する場合について説明したが、ユーザによってはまずコンピュータ1以外のコンピュータの電源を誤って投入してしまう場合もあり得る。この場合に備えて、何等かの手段を備えておくことも好適である。
In the configuration of FIGS. 1 to 3, a case has been described in which the
図4に、他の実施形態におけるシステム構成を示す。図1と同様に、コンピュータ1に、NTBridge10,12,14が集約され、コンピュータ2は、PCI−Expressケーブル102でNTBridge10に接続され、コンピュータ3は、PCI−Expressケーブル103でNTBridge12に接続され、コンピュータ4は、PCI−Expressケーブル104でNTBridge14に接続される。
FIG. 4 shows a system configuration in another embodiment. As in FIG. 1,
他方、コンピュータ1のLANポート20、コンピュータ2のLANポート22、コンピュータ3のLANポート24、及びコンピュータ4のLANポート26はイーサネット28にそれぞれ接続される。
On the other hand, the
正しい手順は、まずコンピュータ1の電源を投入し、次いでコンピュータ2,3,4(コンピュータ2,3,4の投入順序は任意)であるが、ユーザが誤ってまずコンピュータ2の電源を投入し、その後にコンピュータ1の電源を投入し、次いでコンピュータ3,4の電源を投入した場合を想定する。
The correct procedure is to first turn on the
この場合、コンピュータ1とコンピュータ3とコンピュータ4は正しい順序で電源が投入されているので問題ないが、コンピュータ1とコンピュータ2は電源投入順序が間違っており、コンピュータ2のPCIコンフィグレーションが開始された時には、未だコンピュータ1に実装されたNTBridge10に電源が供給されておらず、外部ポートを検出することができないので、PCIコンフィグレーションを行うことができない。要するに、コンピュータ2からはコンピュータ1のNTBridge10が見えない状態となっている。
In this case, there is no problem because the
そこで、全てのコンピュータ1,2,3,4がイーサネット28で接続されていることを利用して、コンピュータ2のCPUは、コンピュータ1が起動されているにもかかわらず、コンピュータ1のNTBridge(NTポート)が検出されていない場合、自身の電源を一旦オフしたした後に再度投入する。これにより、コンピュータ2もコンピュータ1の電源投入後に電源投入された状態となり、NTBridge10が見える状態でPCIコンフィグレーションが行われる。
Therefore, using all the
コンピュータ3あるいはコンピュータ4をコンピュータ1の前に電源投入した場合も同様であり、全てのコンピュータの電源が投入された後に、コンピュータ3,4の電源を自動的に再投入すればよい。
The same applies to the case where the
このように、本実施形態では、NTBridgeを1つの電源エリアに集約することで、複数台のコンピュータがPCI−Expressで接続されるコンピュータシステムにおいて電源投入の手順が容易化される。 As described above, in this embodiment, the NTBridge is concentrated in one power supply area, thereby facilitating the power-on procedure in a computer system in which a plurality of computers are connected by PCI-Express.
また、NTBridgeが集約されたコンピュータに接続された他のコンピュータの電源投入を自動化することで、電源投入の手順がさらに容易化される。なお、NTBridgeが集約されたコンピュータに接続されたコンピュータの電源を最初に投入しない限り、このような電源の自動投入は実行されることがないので、ユーザは他のコンピュータの電源が自動投入されたことをもって、正しい手順で特定のコンピュータの電源を投入したことを認識することもできる。 Further, by automating the power-on of other computers connected to the computer on which NTBridge is consolidated, the power-on procedure is further facilitated. It should be noted that unless the computer connected to the NTBridge consolidated computer is first turned on, such automatic power-on is not executed, so the user automatically turned on the other computer. Thus, it is possible to recognize that the power of a specific computer has been turned on in the correct procedure.
さらに、電源投入の手順が間違いであるときに、コンピュータの電源を自動的に再投入することで、電源投入の手順がさらに容易化及び確実化され、ユーザの利便性が向上する。 Further, when the power-on procedure is incorrect, the computer is automatically turned on again, thereby further facilitating and ensuring the power-on procedure and improving user convenience.
以上、本発明の実施形態について説明したが、本発明はこれに限定されず種々の変形が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various deformation | transformation is possible.
例えば、図4の構成において、ユーザが誤ってコンピュータ1の前にコンピュータ2の電源を投入すると、コンピュータ2は自動的に電源を再投入するが、この際に、コンピュータ2の画面等に、電源投入の順序が誤っている旨、及び電源を再投入する旨のメッセージを表示した上で再投入するのが好適である。
For example, in the configuration of FIG. 4, if the user accidentally turns on the
また、図3の構成と図4の構成を組み合わせてもよい。すなわち、図4の構成において、まず、コンピュータ1の電源が投入された場合、コンピュータ1のCPUは、PCI−ExpressケーブルにWAKE#信号を割り当て、WAKEを使用してコンピュータ2,3,4の電源を自動的に投入する。他方、まずコンピュータ1以外のコンピュータ、例えばコンピュータ2の電源が投入され、次いでコンピュータ1の電源が投入された場合、コンピュータ1は、WAKEを使用してコンピュータ3,4の電源を自動的に投入し、コンピュータ2については電源をオフした後に電源を再投入する。これにより、コンピュータ2,3,4については、結局、全て電源が自動投入されることになり、正しい順序で電源が投入されることになる。
Moreover, you may combine the structure of FIG. 3 and the structure of FIG. That is, in the configuration of FIG. 4, when the power of the
1 複合型コンピュータシステム、10,12,14 PCI−PCI非透過型ブリッジ(NTBridge)、16 PCI Extention BOX、20,22,24,26 LANポート、28 イーサネット、102,103,104 PCI−Expressケーブル。
DESCRIPTION OF
Claims (4)
前記複数のコンピュータのいずれか一つのコンピュータに集約して実装され、前記いずれか一つのコンピュータに電源が投入されるとその全てに電源が供給される複数のPCI−PCI非透過型ブリッジと、
を備え、前記複数のコンピュータのうち、前記いずれか一つのコンピュータ以外の他のコンピュータは、前記複数のPCI−PCI非透過型ブリッジを用いて前記いずれか一つのコンピュータにPCI−Expressケーブルで接続される複合型コンピュータシステム。 Multiple computers,
A plurality of PCI-PCI non-transparent bridges, which are integrated and mounted on any one of the plurality of computers, and all of the computers are supplied with power when the power is turned on;
Among the plurality of computers, computers other than the one computer are connected to the one computer by a PCI-Express cable using the plurality of PCI-PCI non-transparent bridges. A compound computer system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151297A JP6052089B2 (en) | 2013-07-22 | 2013-07-22 | Hybrid computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151297A JP6052089B2 (en) | 2013-07-22 | 2013-07-22 | Hybrid computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015022607A JP2015022607A (en) | 2015-02-02 |
JP6052089B2 true JP6052089B2 (en) | 2016-12-27 |
Family
ID=52486977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151297A Expired - Fee Related JP6052089B2 (en) | 2013-07-22 | 2013-07-22 | Hybrid computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6052089B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113609044A (en) * | 2021-06-25 | 2021-11-05 | 天津津航计算技术研究所 | Multi-interface adapter card implementation system with double PCIE interfaces |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7934033B2 (en) * | 2008-03-25 | 2011-04-26 | Aprius, Inc. | PCI-express function proxy |
US8244951B2 (en) * | 2008-09-25 | 2012-08-14 | Intel Corporation | Method and apparatus to facilitate system to system protocol exchange in back to back non-transparent bridges |
JP5347753B2 (en) * | 2009-06-24 | 2013-11-20 | ソニー株式会社 | Power supply unit, processing system, and control method |
US8463934B2 (en) * | 2009-11-05 | 2013-06-11 | Rj Intellectual Properties, Llc | Unified system area network and switch |
US8583957B2 (en) * | 2010-07-27 | 2013-11-12 | National Instruments Corporation | Clock distribution in a distributed system with multiple clock domains over a switched fabric |
US8412863B2 (en) * | 2010-10-19 | 2013-04-02 | Hitachi, Ltd. | Storage apparatus and virtual port migration method for storage apparatus |
-
2013
- 2013-07-22 JP JP2013151297A patent/JP6052089B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015022607A (en) | 2015-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10210120B2 (en) | Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch | |
US8346997B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create redundant configurations | |
US8683110B2 (en) | I/O system and I/O control method | |
US7934033B2 (en) | PCI-express function proxy | |
US8407367B2 (en) | Unified connector architecture | |
TWI556174B (en) | System and method for assigning virtual functions and management host thereof | |
US9223734B2 (en) | Switch with synthetic device capability | |
US8225005B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect | |
TWI557570B (en) | Memory mapping method and memory mapping system | |
KR102007368B1 (en) | PCI express switch and computer system using the same | |
JP2011517497A (en) | System and method for converting PCIE SR-IOV function to appear as legacy function | |
US8949499B2 (en) | Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch | |
JP6094575B2 (en) | I / O device sharing system and I / O device sharing method | |
EP3716084A1 (en) | Apparatus and method for sharing a flash device among multiple masters of a computing platform | |
JP2014002545A (en) | Data transfer device, and data transfer method | |
JP6155500B2 (en) | Relay device | |
JP6052089B2 (en) | Hybrid computer system | |
US10585842B2 (en) | Computer system for virtualizing I/O device and method of operating the same and hub device | |
WO2018125433A1 (en) | Method, apparatus and system for handling non-posted memory write transactions in a fabric | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
TWI417728B (en) | Serial peripheral interface communication circuit | |
TW202011216A (en) | Server system and method for managing two baseboard management controllers | |
JP2013196593A (en) | Data processing apparatus, data processing method and program | |
WO2023112646A1 (en) | Information processing device, and method for controlling information processing device | |
WO2016175837A1 (en) | Configuration of a peripheral component interconnect express link |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6052089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |