JP6044297B2 - Test equipment - Google Patents
Test equipment Download PDFInfo
- Publication number
- JP6044297B2 JP6044297B2 JP2012255413A JP2012255413A JP6044297B2 JP 6044297 B2 JP6044297 B2 JP 6044297B2 JP 2012255413 A JP2012255413 A JP 2012255413A JP 2012255413 A JP2012255413 A JP 2012255413A JP 6044297 B2 JP6044297 B2 JP 6044297B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- under test
- device under
- module
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本件は、試験装置に関する。 This case relates to a test apparatus.
複数の被試験装置を試験する試験装置が開発されている。被試験装置が多電源化されていることから、1つの被試験装置を試験する際に複数の電源(DPS:Device Power Supply)が当該被試験装置に接続される。試験の際にいずれかの電源に異常が生じた場合、当該異常が生じた電源が遮断されるとともに、同じ被試験装置に接続されている他の電源も遮断されることが好ましい。 Test devices for testing a plurality of devices under test have been developed. Since the device under test is multi-powered, when testing one device under test, a plurality of power supplies (DPS: Device Power Supply) are connected to the device under test. When an abnormality occurs in any of the power supplies during the test, it is preferable that the power supply in which the abnormality occurs is shut off and other power supplies connected to the same device under test are also shut off.
特許文献1は、複数の電源を個別に出力可能な電源出力手段を開示している。特許文献2は、有効信号に基づいて識別情報をコネクタの所定端子に出力する技術を開示している。特許文献3は、マスクオア回路を開示している。
特許文献2,3の技術では、いずれかの電源に異常が生じた場合に、同一の被試験装置に接続される電源が遮断されるわけではない。特許文献1の技術では、構成が複雑化するおそれがある。
In the techniques of
本件は上記課題に鑑みなされたものであり、簡易な構成で、同一の被試験装置に接続される電源を遮断することができる試験装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a test apparatus capable of shutting off a power source connected to the same device under test with a simple configuration.
明細書開示の試験装置は、同一の被試験装置に電力供給する複数の電源ユニットであって、自身の電源ユニットに異常が生じた際にエラー信号を出力する出力回路と、前記出力回路と配線によって接続され前記エラー信号を受信した場合に前記自身の電源ユニットの電力供給を遮断する遮断回路と、を備える複数の電源ユニットと、前記複数の電源ユニット間で前記出力回路と前記遮断回路とを接続する配線を互いに接続する配線と、を備え、前記出力回路と前記遮断回路とを接続する配線を互いに接続する配線は、着脱可能なモジュールに備わる配線である。 The test apparatus disclosed in the specification includes a plurality of power supply units that supply power to the same device under test, an output circuit that outputs an error signal when an abnormality occurs in the power supply unit, and the output circuit and wiring A plurality of power supply units, and a power supply unit that cuts off the power supply of the power supply unit when the error signal is received, and the output circuit and the power supply circuit between the power supply units. The wiring that connects the wirings that connect the output circuit and the cutoff circuit to each other is a wiring that is provided in a detachable module .
明細書開示の試験装置によれば、簡易な構成で、同一の被試験装置に接続される電源を遮断することができる。 According to the test apparatus disclosed in the specification, the power supply connected to the same device under test can be cut off with a simple configuration.
図1は、実施の形態に係る試験装置100の外観図である。図2は、試験装置100のブロック図である。図1および図2を参照しつつ、試験装置100の概略について説明する。試験装置100は、試験機10、アダプタ20、プローバ30、電源拡張ユニット40などを備える。
FIG. 1 is an external view of a
試験機10は、被試験装置(DUT:Device Under Test)の試験を行う装置であり、入出力装置11、電源12、デジタル入出力装置13、制御部14などを備える。アダプタ20は、試験機10とプローバ30と電源拡張ユニット40との間のインタフェースとして機能する装置であり、インタフェース21、スイッチ22などを備える。プローバ30は、複数の電源を用いて試験される被試験装置を少なくとも1つ含む複数の被試験装置を格納する装置である。被試験装置は、特に限定されるものではないが、一例として半導体ウェハ上に設けられた複数の半導体装置である。電源拡張ユニット40は、電源チャネル数を拡張する装置であり、電源拡張モジュール41、システム電源42、制御部43、モジュール接続部44などを備える。
The
入出力装置11は、制御部14の指示に従って複数の被試験装置との間で信号を入出力することによって同時測定試験を行うための装置である。同時測定試験とは、複数の被試験装置に対して順に試験を行うのではなく、複数の被試験装置に対して並行して試験を行うことである。被試験装置から入出力装置11に送信される信号には、被試験装置の出力信号などが含まれる。
The input /
電源12は、制御部14の指示に従って被試験装置に電力を供給するための電力供給装置である。電源12は、例えば8〜32チャネル程度の電力供給ポートを備える。電源12の各電力供給ポートは、アダプタ20のインタフェース21を介して、個別に電源拡張モジュール41に電気的に接続されている。
The
デジタル入出力装置13は、制御部14の指示に従って電源拡張ユニット40の制御部43との間で信号を入出力するための装置である。制御部14は、中央演算処理装置(CPU:Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)などを備える。制御部14は、入出力装置11、電源12およびデジタル入出力装置13の動作を制御する。
The digital input /
インタフェース21は、電源12と電源拡張モジュール41との間、デジタル入出力装置13と制御部43との間、電源拡張モジュール41とスイッチ22との間のインタフェースである。スイッチ22は、制御部14の指示に従って、電源拡張モジュール41内の各電源ユニットと被試験装置との電気的接続の組み合わせを選択するためのスイッチである。
The
電源拡張モジュール41は、システム電源42が出力する電力を用いて動作し、必要数の拡張回路を備え、電源12のチャネルを上記必要数に拡張する。例えば、電源拡張モジュール41は、電源12のチャネルを100チャネル以上に拡張し、各チャネルに対応して電源ユニットを備え、電源ユニットに対応して電力供給ポートを備える。すなわち、電源拡張モジュール41は、見かけ上の電源数を上記必要数に増加させる。電源拡張モジュール41の各電力供給ポートは、インタフェース21を介して、被試験装置に電気的に接続される。
The power
制御部43は、中央演算処理装置、RAM、ROMなどを備える。制御部43は、電源拡張モジュール41およびシステム電源42の状態を監視する。例えば、制御部43は、電源拡張モジュール41およびシステム電源42からアラームが通知されたか否かを監視する。また、制御部43は、電源拡張モジュール41およびシステム電源42の動作を制御する。モジュール接続部44は、後述する組み合わせモジュール45を着脱可能なコネクタである。
The
次に、試験装置100を用いた試験の概略について説明する。図3は、電源拡張モジュール41の各電源ユニットと被試験装置との電気的接続について説明するためのブロック図である。被試験装置DUT1および被試験装置DUT2は、複数の電源を用いて動作する多電源装置である。すなわち、被試験装置DUT1,DUT2は、複数の電源端子を備える。図3の例では、被試験装置DUT1には、4つの電源ユニットDPS1〜DPS4から電力が供給され、被試験装置DUT2には、4つの電源ユニットDPS5〜DPS8から電力が供給される。
Next, an outline of a test using the
ここで、被試験装置DUT1に電気的に接続されている電源ユニットDPS2に異常が生じた場合について検討する。なお、電源ユニットの異常とは、電力供給が停止した場合、電力供給量が下限を下回った場合、電力供給量が上限を上回った場合、過電流が流れた場合、過電圧が印加された場合などのように、電気的出力に異常が生じた場合のことである。電源ユニットDPS2に異常が生じた場合、電源ユニットDPS2の遮断とともに、被試験装置DUT1に電力供給している他の電源ユニットDPS1,DPS3,DPS4が遮断されないと、被試験装置DUT1が損傷するおそれがある。したがって、被試験装置DUT1に電気的に接続されている電源ユニットDPS1〜DPS4が遮断されることが好ましい。一方で、電源ユニットDPS5〜DPS8に異常が生じていなければ、被試験装置DUT2の試験を停止する必要はない。以上のことから、電源ユニットDPS5〜DPS8については遮断せず、電源ユニットDPS1〜DPS4を選択的に遮断することが好ましい。 Here, a case where an abnormality occurs in the power supply unit DPS2 electrically connected to the device under test DUT1 will be considered. Note that power supply unit abnormalities include when power supply stops, when the power supply amount falls below the lower limit, when the power supply amount exceeds the upper limit, when an overcurrent flows, when an overvoltage is applied, etc. This is the case when an abnormality occurs in the electrical output. If an abnormality occurs in the power supply unit DPS2, the device under test DUT1 may be damaged unless the power supply unit DPS2 is shut off and the other power supply units DPS1, DPS3, DPS4 that supply power to the device under test DUT1 are not shut off. is there. Therefore, it is preferable that the power supply units DPS1 to DPS4 electrically connected to the device under test DUT1 are shut off. On the other hand, if no abnormality has occurred in the power supply units DPS5 to DPS8, it is not necessary to stop the test of the device under test DUT2. From the above, it is preferable that the power supply units DPS1 to DPS4 are selectively cut off without blocking the power supply units DPS5 to DPS8.
したがって、被試験装置に対する電源の組み合わせを認識した上で、各組み合わせの中におけるいずれかの電源ユニットに異常が生じた場合に、当該組み合わせ内の電源ユニットが選択的に遮断されることが好ましい。そこで、比較例1としてソフトウェア処理による電源制御について説明する。図4は、試験機10に常駐プログラムを追加した例を説明するための図である。
Therefore, it is preferable that the power supply unit in the combination is selectively cut off when an abnormality occurs in any of the power supply units in each combination after recognizing the combination of the power supplies for the devices under test. Therefore, power control by software processing will be described as Comparative Example 1. FIG. 4 is a diagram for explaining an example in which a resident program is added to the
図4を参照して、拡張電源モジュールがn個の電源ユニットDPS1〜DPSnを備えているとする。試験機は、ソフトウェア処理によって、各電源ユニットの異常を監視する。電源ユニットDPS1に異常が生じた場合、電源ユニットDPS1に異常が生じた旨のアラームが試験機に通知される。この場合、試験機は、ソフトウェア処理によって、異常が生じた電源ユニットDPS1と同一の被試験装置に電力供給している電源ユニットを判別し、拡張電源モジュールに対して、当該電源ユニットの遮断を指示する。それにより、拡張電源モジュールは、同一の被試験装置に電力供給している電源ユニットを選択的に遮断する。以上の過程により、拡張電源モジュールは、異常が生じた電源ユニットと同じ被試験装置に電気的に接続されている電源ユニットを遮断することができる。このように、ソフトウェア処理により、選択的に電源ユニットを遮断することができる。 Referring to FIG. 4, it is assumed that the extended power supply module includes n power supply units DPS1 to DPSn. The testing machine monitors the abnormality of each power supply unit by software processing. When an abnormality occurs in the power supply unit DPS1, an alarm indicating that an abnormality has occurred in the power supply unit DPS1 is notified to the testing machine. In this case, the testing machine determines a power supply unit that supplies power to the same device under test as the power supply unit DPS1 in which an abnormality has occurred by software processing, and instructs the extension power supply module to shut off the power supply unit. To do. Thereby, the extended power supply module selectively cuts off the power supply unit that supplies power to the same device under test. Through the above process, the extended power supply module can shut off the power supply unit that is electrically connected to the same device under test as the power supply unit in which an abnormality has occurred. In this way, the power supply unit can be selectively shut off by software processing.
しかしながら、ソフトウェア処理では、試験機のCPU負荷が増大してしまう。CPU負荷が増大すると、試験処理能力に影響が生じる。また、必要電源数が異なる複数種類の被試験装置に対応するために、複数種類のプログラムを開発する必要がある。また、ソフトウェア処理では処理の実行に際して遅延が生じるため、迅速に電源ユニットを遮断することが困難である。 However, the software processing increases the CPU load on the testing machine. As CPU load increases, test throughput is affected. Also, it is necessary to develop a plurality of types of programs in order to cope with a plurality of types of devices under test having different numbers of power supplies. In addition, in software processing, a delay occurs during execution of the processing, so that it is difficult to quickly shut down the power supply unit.
次に、比較例2として、回路および配線を用いた電源制御について説明する。回路および配線を用いた電源制御では、各電源ユニットに異常が生じた場合のアラームをグループごとにOR判断し、OR判断の結果に応じてアラーム対象のグループ内電源を停止させる。この場合、アラーム通知用および動作停止制御用の2本の配線を電源ごとに設ける必要がある。例えば、電源ユニットDPS1および電源ユニットDPS2を連携して同じ被試験装置に電気的に接続される同一グループとして用いる場合、電源ユニットDPS1に異常が生じると電源ユニットDPS2を遮断する必要がある。一方で、電源ユニットDPS2に異常が生じると電源ユニットDPS1を遮断する必要がある。この場合、電源ユニットDPS1から電源ユニットDPS2に信号送信する配線と、電源ユニットDPS2から電源ユニットDPS1に信号送信する配線とが個別に必要となる。同一グループ内の電源数が多くなると、当該配線の数は膨大になる。 Next, as Comparative Example 2, power control using a circuit and wiring will be described. In power control using a circuit and wiring, an alarm is determined for each group when an abnormality occurs in each power supply unit, and the power supply in the alarm target group is stopped according to the result of the OR determination. In this case, it is necessary to provide two wires for alarm notification and operation stop control for each power source. For example, when the power supply unit DPS1 and the power supply unit DPS2 are used as the same group that is electrically connected to the same device under test, the power supply unit DPS2 needs to be shut off if an abnormality occurs in the power supply unit DPS1. On the other hand, when an abnormality occurs in the power supply unit DPS2, it is necessary to shut off the power supply unit DPS1. In this case, wiring for transmitting signals from the power supply unit DPS1 to the power supply unit DPS2 and wiring for transmitting signals from the power supply unit DPS2 to the power supply unit DPS1 are separately required. As the number of power supplies in the same group increases, the number of wirings increases.
これに対して、本実施の形態においては、簡易な構成で、同一の被試験装置に接続される電源を遮断することができる構成を開示する。図5は、電源拡張モジュール41内の回路構成を説明するためのブロック図である。図5を参照して、電源拡張モジュール41は、図2の電源12のチャネル数を拡張することによって、n個の電源ユニットDPS1〜DPSnを備えている。電源ユニットDPS1〜DPSnのそれぞれに自己切断回路46が設けられている。自己切断回路46は、自身が備わる電源ユニットに異常が生じた場合に、当該電源ユニットと被試験装置との電気的接続を遮断する回路である。自己切断回路46の末端はモジュール接続部44の端子まで引き延ばされている。すなわち、モジュール接続部44には、各自己切断回路46に対応してn個の端子DPS1〜端子DPSnが設けられている。各端子DPS1〜DPSnを組み合わせて短絡させることによって、各自己切断回路46をハードワイヤ接続させることができる。
On the other hand, in the present embodiment, a configuration capable of shutting off power supplies connected to the same device under test is disclosed with a simple configuration. FIG. 5 is a block diagram for explaining a circuit configuration in the power
また、モジュール接続部44にはID識別用の複数の端子が設けられるとともに、接地端子GNDが設けられている。本実施形態においては、ID識別用の端子として、8個の端子ID00〜端子ID07が設けられている。これらの端子ID00〜端子ID07を組み合わせて接地することによって、複数種類の情報を実現することができる。具体的には、各ID端子の非接地を「0」の情報とし、接地を「1」の情報とし、ID端子00の情報を第1桁、ID端子01の情報を第2桁などとすることによって、8ビットの情報を実現することができる。
The
なお、図5では図示していないが、電源ユニットDPS1〜DPSnは、それぞれ、配線を介してインタフェース21に電気的に接続されている。さらに、当該配線は、インタフェース21および図2のスイッチ22を介して、プローバ30のプローブ31に電気的に接続されている。各プローブ31は、プローブカード32と接触している。プローブカード32は、各被試験装置に電気的に接続されている。プローブカード32は、各プローブ31と被試験装置の端子との間のインタフェースである。
Although not shown in FIG. 5, the power supply units DPS1 to DPSn are each electrically connected to the
図6は、組み合わせモジュール45について説明するための図である。図6を参照して、モジュール接続部44には、複数種類の組み合わせモジュール45を着脱することができる。図6の例では、異なる電源組み合わせを実現するための組み合わせモジュール45a〜45dが図示されており、組み合わせモジュール45aがモジュール接続部44に接続されている。
FIG. 6 is a diagram for explaining the
各組み合わせモジュール45a〜45dには、ID端子00〜ID端子07を組み合わせて接地するための配線が設けられている。例えば、組み合わせモジュール45aは、ID端子00と接地端子GNDとを電気的に接続する配線を備えている。この場合、2進数の「00000001」の情報が得られる。この情報を10進数に変換することによって、ID番号01が得られる。組み合わせモジュール45aは、ID番号01の電源組み合わせに対応する配線を備えている。例えば、組み合わせモジュール45aは、端子DPS1と端子DPS2とを電気的に接続する配線、端子DPS3と端子DPS4とを電気的に接続する配線、端子DPS5と端子DPS6とを電気的に接続する配線などを備える。
Each
また、組み合わせモジュール45bでは、ID端子01と接地端子GNDとを電気的に接続する配線を備えている。この場合、2進数の「00000010」の情報が得られる。この情報を10進数に変換することによって、ID番号02が得られる。組み合わせモジュール45bは、ID番号02の電源組み合わせに対応する配線を備えている。例えば、組み合わせモジュール45bは、端子DPS1と端子DPS2と端子DPS3とを電気的に接続する配線、端子DPS4と端子DPS5と端子DPS6とを電気的に接続する配線などを備える。
In addition, the
図2の制御部43は、モジュール接続部44に組み合わせモジュール45aが接続されている場合には、組み合わせモジュール45aからID番号01を読み取る。制御部43は、図2の制御部14に当該ID番号を送信する。制御部14は、ID番号に対応した電源組み合わせをテーブルなどに記憶しており、受け取ったID番号に対応した電源組み合わせが実現されるようにスイッチ22を制御する。図7は、制御部14内に格納されているテーブルの一例である。図6の例では、スイッチ22は、電源ユニットDPS1,DPS2を被試験装置DUT1に電気的に接続し、電源ユニットDPS3,DPS4を被試験装置DUT2に電気的に接続し、電源ユニットDPS5,DPS6を被試験装置DUT3に電気的に接続する。
The
このように、複数種類の組み合わせモジュール45から所望の組み合わせモジュールを選択してモジュール接続部44に接続することによって、所望の電源組み合わせを実現することができる。また、所望の電源組み合わせに対応して、電源ユニットDPS1〜DPSnの自己切断回路46を共通の配線で接続することができる。なお、組み合わせモジュール45がモジュール接続部44に接続されていない場合は、プルアップによって全ての桁が「1」であるとしてもよい。
In this way, by selecting a desired combination module from a plurality of types of
図8は、組み合わせモジュール45aをモジュール接続部44に接続した場合の配線接続について説明するための詳細図である。図8では、電源ユニットDPS1および電源ユニットDPS2について説明する。図8を参照して、各自己切断回路46は、アラーム送信部47、オープンコレクタ48、出力バッファ49、電源制御部50などを備えている。
FIG. 8 is a detailed diagram for explaining the wiring connection when the
アラーム送信部47は、電源ユニットに異常が生じた場合にアラーム信号を送信する装置であり、オープンコレクタ48のベースに接続されている。オープンコレクタ48のコレクタは、配線を介して出力バッファ49と接続されるとともに、組み合わせモジュール45aを介して他の電源ユニットの出力バッファ49に接続されている。なお、オープンコレクタ48と出力バッファ49との間には、プルアップ抵抗を介してプルアップ用の電源が接続されている。
The
電源ユニットが正常であれば、アラーム送信部47はアラーム信号を送信しない。この場合、オープンコレクタ48のベース−エミッタ間に電流が流れない。電源ユニットに異常が生じた場合には、アラーム送信部47はアラーム信号を送信する。この場合、オープンコレクタ48のベース−エミッタ間に電流が流れる。それにより、オープンコレクタ48は、エラー信号としてLow(例えばグラウンド)信号をドライブする。すなわち、アラーム送信部47およびオープンコレクタ48は、自身の電源ユニットに異常が生じた際にエラー信号を出力する出力回路として機能する。
If the power supply unit is normal, the
出力バッファ49は、電源制御部50に接続されており、エラー信号を受信した場合に、電源オフ信号を電源制御部50に送信する。電源制御部50は、電源ユニットの電力供給を制御する装置であり、電源オフ信号を受け取った場合に電源ユニットと被試験装置との間の電気的接続を遮断する。すなわち、出力バッファ49および電源制御部50は、エラー信号を受信した場合に自身の電源ユニットの電力供給を遮断する遮断回路として機能する。
The
組み合わせモジュール45aをモジュール接続部44に接続することによって、電源ユニットDPS1のオープンコレクタ48のコレクタと電源ユニットDPS2のオープンコレクタ48のコレクタとが接続される。すなわち、複数の電源ユニットの出力回路と遮断回路とを接続する配線が、組み合わせモジュール45aを経由する共通の配線によって接続されている。
By connecting the
それにより、いずれかのオープンコレクタ48からエラー信号が出力されると、上記共通の配線で接続された全ての出力バッファ49にエラー信号が入力される。その結果、共通の配線で接続された全ての電源ユニットと被試験装置との間の電気的接続が遮断される。このように、各自己切断回路46が組み合わせモジュール45aを介して電気的に接続されることによって、ワイヤードOR回路が構成される。
Thus, when an error signal is output from any of the
図9は、電源ユニットDPS1に異常が生じた場合の動作について説明するための図である。図9の例では、組み合わせモジュール45aがモジュール接続部44に接続されている。図9を参照して、電源ユニットDPS1に異常が生じると、電源ユニットDPS1のオープンコレクタ48からエラー信号が出力される。それにより、電源ユニットDPS1および電源ユニットDPS2の出力バッファ49にエラー信号が入力される。その結果、電源ユニットDPS1,DPS2と被試験装置DUT1との間の電気的接続が遮断される。なお、電源ユニットDPS1以外では異常が生じていないため、電源ユニットDPS3〜DPSnにおいてはエラー信号が入出力されない。それにより、被試験装置DUT1以外の被試験装置については試験が継続される。
FIG. 9 is a diagram for describing an operation when an abnormality occurs in power supply unit DPS1. In the example of FIG. 9, the
図10は、試験装置100の動作フローの一例である。図10を参照して、モジュール接続部44に組み合わせモジュール45が接続されると、制御部43は組み合わせモジュール45からID番号を読み込む(ステップS1)。次に、制御部43は、ステップS1で読み込んだID番号を制御部14に送信する(ステップS2)。
FIG. 10 is an example of an operation flow of the
制御部14は、制御部43からID番号を受け取る(ステップS11)。次に、制御部14は、ステップS11で受け取ったID番号をチェックする(ステップS12)。ステップS12においては、制御部14は、制御部43から受け取ったID番号が、設定されているID番号のいずれかであれば、「OK」と判定する。一方、制御部14は、制御部43から受け取ったID番号が、設定されているID番号のいずれでもなければ、「NG」と判定する。ステップS12で「OK」と判定されれば、制御部14は、スイッチ22を用いて、ID番号に対応した電源組み合わせを実現し、被試験装置の試験を開始する(ステップS13)。
The
ステップS12で「NG」と判定された場合、制御部14は、全てのID端子が非接地であるか否かを判定する(ステップS14)。例えば、制御部14は、ID番号の全ての桁が「1」であるか否かを判定する。ステップS14で「Yes」と判定された場合、制御部14は、組み合わせモジュール45が接続されていないと判断し(ステップS15)、試験を行わない。ステップS14で「No」と判定された場合、試験機10は、組み合わせモジュール45の配線に不具合があると判断し(ステップS16)、試験を行わない。
When it is determined as “NG” in step S12, the
ステップS2の実行後、電源拡張ユニット40内では、各電源ユニットにおいて、アラーム送信部47は、電源ユニットに異常が発生したか否かを判定する(ステップS3)。ステップS3で「No」と判定されれば、ステップS3が再度実行される。ステップS3で「Yes」と判定された場合、アラーム送信部47からアラーム信号が送信されることによって、オープンコレクタ48からエラー信号が出力される(ステップS4)。次に、他の電源ユニットの自己切断回路46は、エラー信号が入力されたか否かを判断する(ステップS5)。ステップS5で「No」と判断された場合、ステップS3から再度実行される。ステップS5で「Yes」と判断された場合、エラー信号が入力された自己切断回路46は、自身が備わる電源ユニットと被試験装置との間の電気的接続を遮断する。
After execution of step S2, in the power
本実施形態によれば、複数の被試験装置を試験する際に、いずれかの電源ユニットに異常が生じると、同一の被試験装置に接続されている電源ユニットの電力供給が遮断される。それにより、当該被試験装置の損傷を抑制することができる。また、電源ユニットの自己切断回路をワイヤードOR接続するだけでよいため、ソフトウェア処理での電源組み合わせの認識を要しない。そのため、試験機10の処理負荷増大が抑制され、電源遮断時の遅延が抑制され、プログラム開発を要しない。さらに、各電源ユニット間でエラー信号通知用の配線と動作停止を指示する信号通知用の配線とを別に設ける必要がない。それにより、配線が簡略化される。このように、本実施形態によれば、簡易な構成で、同一の被試験装置に接続される電源を遮断することができる。なお、上記実施形態では、オープンコレクタなどを用いた回路について説明しているが、それに限られない。ハイインピーダンス出力+プルアップ(=High)とLow出力が可能な出力回路と、エラー信号の受信により電源ユニットを遮断する遮断回路とを接続する配線が、複数の電源ユニット間で配線を介して共通に接続されていればよい。
According to the present embodiment, when an abnormality occurs in any of the power supply units when testing a plurality of devices under test, the power supply of the power supply units connected to the same device under test is cut off. Thereby, damage to the device under test can be suppressed. In addition, since it is only necessary to connect the power supply unit self-cutting circuit by wired OR connection, it is not necessary to recognize the power supply combination by software processing. Therefore, an increase in the processing load of the
また、組み合わせモジュール45を交換するだけで、種々の組み合わせを実現することができる。また、組み合わせモジュール45にID番号に係る情報を持たせることによって、スイッチ22の組み合わせと電源組み合わせとを整合させることができる。なお、組み合わせモジュールの代用として、組み合わせスイッチなどを用いてもよい。この場合、組み合わせモジュールを着脱する手間を省くことができる。
Also, various combinations can be realized by simply replacing the
以上、本件の実施形態について詳述したが、本件は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形・変更が可能である。 The embodiment of the present invention has been described in detail above. However, the present invention is not limited to the specific embodiment, and various modifications and changes can be made within the scope of the gist described in the claims. .
10 試験機
14 制御部
20 アダプタ
21 インタフェース
22 スイッチ
30 プローバ
40 電源拡張ユニット
41 電源拡張モジュール
42 システム電源
43 制御部
44 モジュール接続部
45 組み合わせモジュール
46 自己切断回路
47 アラーム送信部
48 オープンコレクタ
49 出力バッファ
50 電源制御部
100 試験装置
DESCRIPTION OF
Claims (3)
前記複数の電源ユニット間で、前記出力回路と前記遮断回路とを接続する配線を互いに接続する配線と、を備え、
前記出力回路と前記遮断回路とを接続する配線を互いに接続する配線は、着脱可能なモジュールに備わる配線であることを特徴とする試験装置。 A plurality of power supply units that supply power to the same device under test, an output circuit that outputs an error signal when an abnormality occurs in its own power supply unit, and is connected to the output circuit by wiring to receive the error signal A plurality of power supply units comprising a cutoff circuit that cuts off the power supply of the power supply unit of itself when
Between the plurality of power supply units, the wiring for connecting the output circuit and the cutoff circuit to each other, and wiring ,
The test apparatus according to claim 1, wherein the wiring for connecting the output circuit and the cutoff circuit to each other is a wiring provided in a detachable module .
前記試験装置は、前記ID番号に対応する接続を組み合わせるスイッチを備えることを特徴とする請求項1記載の試験装置。 The module has information related to an ID number that identifies a combination of connections between a plurality of power supply units and a plurality of devices under test, and is connected to the same device under test corresponding to the ID numbers. Connect each shutoff circuit of the power supply unit to the output circuit of another power supply unit connected to the same device under test,
The test apparatus according to claim 1 , further comprising a switch that combines connections corresponding to the ID numbers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012255413A JP6044297B2 (en) | 2012-11-21 | 2012-11-21 | Test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012255413A JP6044297B2 (en) | 2012-11-21 | 2012-11-21 | Test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014102200A JP2014102200A (en) | 2014-06-05 |
JP6044297B2 true JP6044297B2 (en) | 2016-12-14 |
Family
ID=51024813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012255413A Expired - Fee Related JP6044297B2 (en) | 2012-11-21 | 2012-11-21 | Test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6044297B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6347282U (en) * | 1986-09-10 | 1988-03-30 | ||
JPH03239976A (en) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | Applied voltage selecting system for burn-in test |
JPH05191918A (en) * | 1992-01-09 | 1993-07-30 | Fujitsu Ltd | Control method for power failure disconnection |
JPH0627186A (en) * | 1992-07-06 | 1994-02-04 | Matsushita Electric Ind Co Ltd | Method and device for evaluating semiconductor transistor characteristics |
JPH1164456A (en) * | 1997-08-20 | 1999-03-05 | Advantest Corp | Semiconductor test device |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
JP2008151693A (en) * | 2006-12-19 | 2008-07-03 | Yokogawa Electric Corp | Semiconductor testing device |
-
2012
- 2012-11-21 JP JP2012255413A patent/JP6044297B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014102200A (en) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10585141B2 (en) | Pin connection testing system for connector, and method thereof | |
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
KR20100105499A (en) | Method, apparatus and system of parallel ic test | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
KR20140112135A (en) | Semiconductor Device on DIB and Test System | |
JP2010263531A (en) | A/d conversion circuit and test method | |
WO2006019082A1 (en) | Test device, configuration method, and device interface | |
KR20170038050A (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
TW201928381A (en) | Pin connection testing system for connector and method thereof | |
US6731125B2 (en) | Multi-channel semiconductor test system | |
JP6044297B2 (en) | Test equipment | |
CN109765480B (en) | Testing device and testing equipment | |
US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
US7688087B2 (en) | Test apparatus | |
KR20140078170A (en) | JTAG interface board | |
CN103605099A (en) | Interface converting detection device and interface detection method | |
US6459290B1 (en) | Test apparatus of integrated circuit | |
WO2006064551A1 (en) | Test apparatus | |
US20050030056A1 (en) | Apparatus for measuring VS parameters in a wafer burn-in system | |
JP7312073B2 (en) | Semiconductor integrated circuit device | |
CN110118921B (en) | Integrated circuit input end testing device and integrated circuit | |
JP2009210484A (en) | Terminal connection state monitoring circuit such as integrated circuit | |
CN110824330A (en) | Semiconductor integrated circuit test system and semiconductor integrated circuit test device thereof | |
KR101068568B1 (en) | Testing interface board for semiconductor device | |
US9702936B2 (en) | Smart handler resource distribution system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6044297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |