JP6035641B2 - コンピュータシステム内の構成要素のネットワーク経由での書き込みトランザクション用帯域幅の制限 - Google Patents
コンピュータシステム内の構成要素のネットワーク経由での書き込みトランザクション用帯域幅の制限 Download PDFInfo
- Publication number
- JP6035641B2 JP6035641B2 JP2015526569A JP2015526569A JP6035641B2 JP 6035641 B2 JP6035641 B2 JP 6035641B2 JP 2015526569 A JP2015526569 A JP 2015526569A JP 2015526569 A JP2015526569 A JP 2015526569A JP 6035641 B2 JP6035641 B2 JP 6035641B2
- Authority
- JP
- Japan
- Prior art keywords
- write transaction
- write
- network
- transaction
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 4
- 235000008694 Humulus lupulus Nutrition 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
現代のコンピュータシステムは、典型的には、プロセッサ及びメモリを含むマザーボードを、様々なインターフェースを介してマザーボードに接続された1組の周辺構成要素と共に含む。例えば、シリアルATA(SATA)インターフェースが、記憶装置(例えば、ハードディスクドライブ、光学ドライブ、ソリッドステートドライブ、ハイブリッドハードドライブなど)とマザーボードとの間でのデータ転送をしやすくし得る一方で、PCI Express(PCIe)バスは、マザーボードといくつかの統合及び/又はアドオン周辺構成要素との間での通信を可能にし得る。
図面において、類似の参照数字が同じ図要素を指す。
Claims (16)
- コンピュータシステム内の構成要素のネットワークを使いやすくするための、コンピュータにより実行される方法であって、
前記ネットワーク上の構成要素に、前記構成要素から前記ネットワークへの未処理書き込みトランザクションを制限する書き込みトランザクション制限を設けることと、
前記構成要素からの書き込みトランザクションの完了を検出すると、前記書き込みトランザクションの完了通知を提供することであって、前記完了通知は前記構成要素による前記書き込みトランザクション制限内での追加書き込みトランザクションの送信を可能にする、完了通知を提供することと、
を含み、
前記書き込みトランザクションの前記完了通知を提供することが、
前記構成要素と関連付けられた情報を用いて前記書き込みトランザクションから前記完了通知を生成することと、
前記完了通知を前記構成要素に送信することと、
を伴う方法。 - 前記構成要素に前記書き込みトランザクション制限を設けることが、
負荷分散技法を用いて前記書き込みトランザクション制限を決定することと、
前記書き込みトランザクション制限を前記構成要素に送信することと、
を伴う、請求項1に記載のコンピュータにより実行される方法。 - 前記情報が、
構成要素識別情報と、
ペイロードサイズと、
書き込みトランザクション制限識別情報と、
のうちの少なくとも1つを含む、請求項1に記載のコンピュータにより実行される方法。 - 前記構成要素が、ディスクコントローラと、入出力(I/O)機器と、プロセッサとのうちの少なくとも1つである、請求項1に記載のコンピュータにより実行される方法。
- 前記書き込みトランザクション制限が、
未処理書き込みトランザクションの最大数と、
前記未処理書き込みトランザクションに対するメモリ制限と、
のうちの少なくとも1つを指定する、請求項1に記載のコンピュータにより実行される方法。 - 前記ネットワークがPCI Express(PCIe)ネットワークである、請求項1に記載のコンピュータにより実行される方法。
- コンピュータシステムにおける構成要素のネットワークを経由した書き込みトランザクションの送信を管理するためのコンピュータにより実行される方法であって、
前記ネットワーク上の構成要素のために、前記構成要素から前記ネットワークへの未処理書き込みトランザクションを制限する書き込みトランザクション制限を取得することと、
前記構成要素から前記ネットワークへの書き込みトランザクションを検出すると、
前記書き込みトランザクション制限を前記構成要素の1組の未処理書き込みトランザクションと比較することと、
前記書き込みトランザクションが前記1組の未処理書き込みトランザクションに前記書き込みトランザクション制限を超えさせる場合、前記ネットワーク経由での前記書き込みトランザクションの送信を制限することと、
前記書き込みトランザクションが前記1組の未処理書き込みトランザクションに前記書き込みトランザクション制限を超えさせない場合、前記書き込みトランザクションを前記ネットワーク経由で送信することと、
前記書き込みトランザクションを前記ネットワーク経由で送信する前に、前記構成要素と関連付けられた情報であって、後続の完了通知の受信を可能にする当該情報を前記書き込みトランザクションに追加することと、
を含む方法。 - 前記書き込みトランザクションを前記1組の未処理書き込みトランザクションに追加することと、
を含む、請求項7に記載のコンピュータにより実行される方法。 - 前記書き込みトランザクションの完了通知を受信すると、前記1組の未処理書き込みトランザクションから前記書き込みトランザクションを削除することを更に含み、前記完了通知は前記構成要素による前記書き込みトランザクション制限内での追加書き込みトランザクションの送信を可能にする、請求項8に記載のコンピュータにより実行される方法。
- 前記情報が、
構成要素識別情報と、
ペイロードサイズと、
書き込みトランザクション制限識別情報と、
のうちの少なくとも1つを含む、請求項7に記載のコンピュータにより実行される方法。 - 前記書き込みトランザクション制限が、
前記コンピュータシステム内のプロセッサと、
前記ネットワーク内のスイッチと、
のうちの少なくとも1つから取得される、請求項7に記載のコンピュータにより実行される方法。 - コンピュータシステムにおける構成要素のネットワークを使いやすくするためのシステムであって、
前記ネットワーク上の構成要素に、前記構成要素から前記ネットワークへの未処理書き込みトランザクションを制限する書き込みトランザクション制限を設けるように構成された帯域幅割り当て装置と、
トランザクション管理装置であって、前記構成要素から前記ネットワークへの書き込みトランザクションを検出すると、
前記書き込みトランザクション制限を前記構成要素の1組の未処理書き込みトランザクションと比較し、
前記書き込みトランザクションが前記1組の未処理書き込みトランザクションに前記書き込みトランザクション制限を超えさせる場合、前記ネットワーク経由での前記書き込みトランザクションの送信を制限し、
前記書き込みトランザクションが前記1組の未処理書き込みトランザクションに前記書き込みトランザクション制限を超えさせない場合、前記トランザクション管理装置が、
前記書き込みトランザクションを前記ネットワーク経由で送信し、
前記書き込みトランザクションを前記1組の未処理書き込みトランザクションに追加し、
前記帯域幅割り当て装置が、前記書き込みトランザクションの完了を検出すると、前記書き込みトランザクションの完了通知を提供する、
ように構成されている、トランザクション管理装置と、
を備え、
前記書き込みトランザクションの前記完了通知を提供することが、
前記構成要素と関連付けられた情報を用いて前記書き込みトランザクションから前記完了通知を生成することと、
前記トランザクション管理装置によって受信される前記完了通知を前記構成要素に送信することとを伴うシステム。 - 前記完了通知は、前記構成要素による前記書き込みトランザクション制限内での追加書き込みトランザクションの送信を可能にし、
前記トランザクション管理装置が、前記完了通知を受信すると、前記1組の未処理書き込みトランザクションから前記書き込みトランザクションを削除する、ように更に構成されている、請求項12に記載のシステム。 - 前記トランザクション管理装置が、
前記書き込みトランザクションを前記ネットワーク経由で送信する前に、前記情報を前記書き込みトランザクションに追加するように更に構成されている、請求項12に記載のシステム。 - 前記構成要素に前記書き込みトランザクション制限を設けることが、
負荷分散技法を用いて前記書き込みトランザクション制限を決定することと、
前記トランザクション管理装置によって受信される前記書き込みトランザクション制限を前記構成要素に送信することと、
を伴う、請求項12に記載のシステム。 - 前記帯域幅割り当て装置が、
プロセッサと、
前記ネットワーク内のスイッチと、のうちの少なくとも1つによって提供される、請求項12に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/597,750 | 2012-08-29 | ||
US13/597,750 US9111039B2 (en) | 2012-08-29 | 2012-08-29 | Limiting bandwidth for write transactions across networks of components in computer systems |
PCT/US2013/052663 WO2014035584A1 (en) | 2012-08-29 | 2013-07-30 | Limiting bandwidth for write transactions across networks of components in computer systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015531920A JP2015531920A (ja) | 2015-11-05 |
JP6035641B2 true JP6035641B2 (ja) | 2016-11-30 |
Family
ID=49029169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015526569A Active JP6035641B2 (ja) | 2012-08-29 | 2013-07-30 | コンピュータシステム内の構成要素のネットワーク経由での書き込みトランザクション用帯域幅の制限 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9111039B2 (ja) |
JP (1) | JP6035641B2 (ja) |
CN (1) | CN104583994B (ja) |
WO (1) | WO2014035584A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11593281B2 (en) * | 2019-05-08 | 2023-02-28 | Hewlett Packard Enterprise Development Lp | Device supporting ordered and unordered transaction classes |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5732286A (en) * | 1995-08-10 | 1998-03-24 | Cirrus Logic, Inc. | FIFO based receive packet throttle for receiving long strings of short data packets |
US5948081A (en) * | 1997-12-22 | 1999-09-07 | Compaq Computer Corporation | System for flushing queued memory write request corresponding to a queued read request and all prior write requests with counter indicating requests to be flushed |
US6490644B1 (en) * | 2000-03-08 | 2002-12-03 | International Business Machines Corporation | Limiting write data fracturing in PCI bus systems |
US6877049B1 (en) * | 2002-05-30 | 2005-04-05 | Finisar Corporation | Integrated FIFO memory management control system using a credit value |
US7162550B2 (en) * | 2003-07-21 | 2007-01-09 | Intel Corporation | Method, system, and program for managing requests to an Input/Output device |
US7404017B2 (en) * | 2004-01-16 | 2008-07-22 | International Business Machines Corporation | Method for managing data flow through a processing system |
US7817659B2 (en) * | 2004-03-26 | 2010-10-19 | Foundry Networks, Llc | Method and apparatus for aggregating input data streams |
US7315912B2 (en) * | 2004-04-01 | 2008-01-01 | Nvidia Corporation | Deadlock avoidance in a bus fabric |
US7676603B2 (en) * | 2004-04-20 | 2010-03-09 | Intel Corporation | Write combining protocol between processors and chipsets |
US7353301B2 (en) * | 2004-10-29 | 2008-04-01 | Intel Corporation | Methodology and apparatus for implementing write combining |
JP5010314B2 (ja) * | 2007-03-16 | 2012-08-29 | 日本電気株式会社 | 情報処理装置、情報処理方法、及びプログラム |
US7660925B2 (en) * | 2007-04-17 | 2010-02-09 | International Business Machines Corporation | Balancing PCI-express bandwidth |
US8042115B2 (en) | 2007-08-16 | 2011-10-18 | International Business Machines Corporation | Method and system for balancing component load in an input/output stack of an operating system |
JP5176764B2 (ja) * | 2008-08-04 | 2013-04-03 | 株式会社リコー | データ通信システム、画像処理システム、及びデータ通信方法 |
US8352685B2 (en) * | 2010-08-20 | 2013-01-08 | Apple Inc. | Combining write buffer with dynamically adjustable flush metrics |
JP2012064090A (ja) * | 2010-09-17 | 2012-03-29 | Renesas Electronics Corp | 情報処理装置、情報処理システムおよび情報処理システムの通信方法 |
JP5417305B2 (ja) * | 2010-11-25 | 2014-02-12 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置 |
US8649286B2 (en) * | 2011-01-18 | 2014-02-11 | Apple Inc. | Quality of service (QoS)-related fabric control |
US9081504B2 (en) * | 2011-12-29 | 2015-07-14 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Write bandwidth management for flash devices |
-
2012
- 2012-08-29 US US13/597,750 patent/US9111039B2/en active Active
-
2013
- 2013-07-30 WO PCT/US2013/052663 patent/WO2014035584A1/en active Application Filing
- 2013-07-30 JP JP2015526569A patent/JP6035641B2/ja active Active
- 2013-07-30 CN CN201380043647.6A patent/CN104583994B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9111039B2 (en) | 2015-08-18 |
CN104583994B (zh) | 2017-06-06 |
US20140068131A1 (en) | 2014-03-06 |
JP2015531920A (ja) | 2015-11-05 |
CN104583994A (zh) | 2015-04-29 |
WO2014035584A1 (en) | 2014-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10896086B2 (en) | Maximizing use of storage in a data replication environment | |
US7660925B2 (en) | Balancing PCI-express bandwidth | |
US7290066B2 (en) | Methods and structure for improved transfer rate performance in a SAS wide port environment | |
US7653773B2 (en) | Dynamically balancing bus bandwidth | |
US10678437B2 (en) | Method and device for managing input/output (I/O) of storage device | |
KR20200078382A (ko) | 개시자 모드를 갖는 솔리드-스테이트 드라이브 | |
US9361257B2 (en) | Mechanism for facilitating customization of multipurpose interconnect agents at computing devices | |
US10474620B2 (en) | System and method for improving peripheral component interface express bus performance in an information handling system | |
CN104346240A (zh) | 用于在迁移操作期间利用多个存储器池的方法和装置 | |
US11863469B2 (en) | Utilizing coherently attached interfaces in a network stack framework | |
US11010295B2 (en) | Asynchronous update of metadata tracks in response to a cache hit generated via an i/o operation over a bus interface | |
US10664376B2 (en) | Hierarchical process group management | |
US10579416B2 (en) | Thread interrupt offload re-prioritization | |
CN104932996A (zh) | 用于控制链路接口的未使用硬件的功率消耗的方法、装置和系统 | |
US10223310B2 (en) | Multi-source flow management using elastic FIFO structures | |
US10241922B2 (en) | Processor and method | |
US11347512B1 (en) | Substitution through protocol to protocol translation | |
JP6035641B2 (ja) | コンピュータシステム内の構成要素のネットワーク経由での書き込みトランザクション用帯域幅の制限 | |
WO2017113895A1 (zh) | 一种创建虚拟机的方法及装置 | |
US9094321B2 (en) | Energy management for communication network elements | |
US20130144977A1 (en) | Shared-bandwidth multiple target remote copy | |
US10713103B2 (en) | Lightweight application programming interface (API) creation and management | |
US10860334B2 (en) | System and method for centralized boot storage in an access switch shared by multiple servers | |
US20230273824A1 (en) | Establishing coherent message analysis across distributed locations | |
US10331576B2 (en) | Deadlock avoidance in a multi-processor computer system with extended cache line locking |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6035641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |