JP6032118B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP6032118B2 JP6032118B2 JP2013094791A JP2013094791A JP6032118B2 JP 6032118 B2 JP6032118 B2 JP 6032118B2 JP 2013094791 A JP2013094791 A JP 2013094791A JP 2013094791 A JP2013094791 A JP 2013094791A JP 6032118 B2 JP6032118 B2 JP 6032118B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- time interval
- source driver
- switch
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 15
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 15
- 102100021133 Nuclear protein 1 Human genes 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
Description
本発明は、表示装置に関する。 The present invention relates to a display device.
ダイナミック点灯制御方式の表示装置では、共通ラインへの電圧印加期間中に駆動ラインから電流を引き込むことにより、発光素子を点灯させる。ただし、駆動ラインから電流を引き込んでいない場合であっても、共通ラインから駆動ライン（寄生容量）へ電流がリークすると、発光素子は誤って点灯してしまう。そこで、従来、駆動ラインから電流を引き込んでいない期間内に駆動ライン上の寄生容量を充電する表示装置が提案された（非特許文献１参照）。 In the display device of the dynamic lighting control system, the light emitting element is turned on by drawing a current from the drive line during a voltage application period to the common line. However, even when current is not drawn from the drive line, if the current leaks from the common line to the drive line (parasitic capacitance), the light emitting element is erroneously turned on. In view of this, a display device that charges a parasitic capacitance on a drive line during a period in which no current is drawn from the drive line has been proposed (see Non-Patent Document 1).
しかしながら、上記従来の表示装置では、駆動ライン上の寄生容量の充電が共通ラインへの電圧印加期間が始まるまでに必ず完了するように設計されていなかった。このため、上記従来の表示装置では、共通ラインへの電圧印加期間が始まっているにもかかわらず駆動ラインを介して電流を引き込めない場合があった。 However, the conventional display device has not been designed so that the charging of the parasitic capacitance on the drive line is necessarily completed before the voltage application period to the common line starts. For this reason, in the conventional display device, current may not be drawn through the drive line even though the voltage application period to the common line has started.
そこで、本発明は、駆動ライン上の寄生容量の充電が共通ラインへの電圧印加期間が始まるまでに必ず完了するように設計された表示装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a display device designed so that the charging of the parasitic capacitance on the drive line is always completed before the voltage application period to the common line starts.
本発明は、上記課題を次の手段により解決する。 The present invention solves the above problems by the following means.
本発明は、複数の発光素子と、前記複数の発光素子に接続された複数の共通ラインおよび複数の駆動ラインと、タイミング信号を出力するソースドライバと、前記ソースドライバから出力されるタイミング信号に基づいて開閉し前記複数の共通ラインを所定の時間間隔をおいて時分割で電圧供給部に接続する複数の第１スイッチ部と、前記複数の駆動ラインを電圧供給部に接続する複数の第２スイッチ部と、を備えた表示装置であって、前記複数の第２スイッチ部は、前記ソースドライバから出力されるタイミング信号に基づいて開閉し、前記所定の時間間隔内において前記複数の駆動ラインを電圧供給部に接続することを特徴とする表示装置である。 The present invention is based on a plurality of light emitting elements, a plurality of common lines and a plurality of drive lines connected to the plurality of light emitting elements, a source driver that outputs a timing signal, and a timing signal output from the source driver. And a plurality of first switches connecting the plurality of common lines to the voltage supply unit in a time-division manner with a predetermined time interval, and a plurality of second switches connecting the plurality of drive lines to the voltage supply unit. And the plurality of second switch sections open and close based on a timing signal output from the source driver, and voltage the plurality of drive lines within the predetermined time interval. The display device is connected to a supply unit.
以下に、添付した図面を参照しつつ、本発明を実施するための形態について説明する。 EMBODIMENT OF THE INVENTION Below, the form for implementing this invention is demonstrated, referring attached drawing.
［第１実施形態］
図１は、本発明の第１実施形態に係る表示装置の概略回路図であり、図２は、本発明の第１実施形態に係るタイミングチャートである。
[First Embodiment]
FIG. 1 is a schematic circuit diagram of a display device according to the first embodiment of the present invention, and FIG. 2 is a timing chart according to the first embodiment of the present invention.
図１、２に示すように、本発明の第１実施形態に係る表示装置は、複数の発光素子（ＬＥＤ１〜４）と、複数の発光素子（ＬＥＤ１〜４）に接続された複数の共通ライン（ＣＯＭ１、ＣＯＭ２）および複数の駆動ライン（Ｓ１、Ｓ２）と、タイミング信号を出力するソースドライバと、ソースドライバから出力されるタイミング信号に基づいて開閉し複数の共通ライン（ＣＯＭ１、ＣＯＭ２）を所定の時間間隔Ｘをおいて時分割で電圧供給部に接続する複数の第１スイッチ部（ＳＷ１１、ＳＷ１２）と、複数の駆動ライン（Ｓ１、Ｓ２）を電圧供給部に接続する複数の第２スイッチ部（ＳＷ２１、ＳＷ２２）と、を備えた表示装置であって、複数の第２スイッチ部（ＳＷ２１、ＳＷ２２）は、ソースドライバから出力されるタイミング信号に基づいて開閉し、所定の時間間隔Ｘ内において複数の駆動ライン（Ｓ１、Ｓ２）を電圧供給部に接続する表示装置である。以下、順に説明する。 As shown in FIGS. 1 and 2, the display device according to the first embodiment of the present invention includes a plurality of light emitting elements (LED1 to 4) and a plurality of common lines connected to the plurality of light emitting elements (LED1 to 4). (COM1, COM2) and a plurality of drive lines (S1, S2), a source driver that outputs a timing signal, and a plurality of common lines (COM1, COM2) that are opened and closed based on a timing signal output from the source driver. A plurality of first switches (SW11, SW12) connected to the voltage supply unit in a time-division manner with a time interval X and a plurality of second switches connecting the plurality of drive lines (S1, S2) to the voltage supply unit Unit (SW21, SW22), and a plurality of second switch units (SW21, SW22) are connected to a timing signal output from the source driver. Zui opened and closed, is a display device for connecting a plurality of drive line (S1, S2) to the voltage supply unit in a predetermined time interval X. Hereinafter, it demonstrates in order.
（複数の発光素子：ＬＥＤ１〜４）
複数の発光素子には、図１に示すように、例えば発光ダイオード（ＬＥＤ１〜４）を用いる。複数の発光素子（ＬＥＤ１〜４）は、複数の共通ライン（ＣＯＭ１、ＣＯＭ２）と複数の駆動ライン（Ｓ１、Ｓ２）とに接続される。
(Multiple light emitting elements:
As the plurality of light emitting elements, for example, light emitting diodes (
（共通ライン、駆動ライン：ＣＯＭ１、ＣＯＭ２、Ｓ１、Ｓ２）
共通ライン（ＣＯＭ１、ＣＯＭ２）や駆動ライン（Ｓ１、Ｓ２）には、例えば銅箔を用いる。
(Common line, drive line: COM1, COM2, S1, S2)
For example, copper foil is used for the common lines (COM1, COM2) and the drive lines (S1, S2).
（ソースドライバ）
ソースドライバには、例えばＩＣチップを用いる。ソースドライバは、複数の第１スイッチ部（ＳＷ１１、ＳＷ１２）にタイミング信号をそれぞれ出力する。
(Source driver)
For example, an IC chip is used as the source driver. The source driver outputs a timing signal to each of the plurality of first switch units (SW11, SW12).
（第１スイッチ部：ＳＷ１１、ＳＷ１２）
第１スイッチ部（ＳＷ１１、ＳＷ１２）には、例えばゲート電圧がＬレベルとなる期間（Ｌ期間）で閉じるｐチャネル型のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）を用いる。複数の第１スイッチ部（ＳＷ１１、ＳＷ１２）は、ソースドライバから出力されるタイミング信号に基づいて開閉し、複数の共通ライン（ＣＯＭ１、ＣＯＭ２）を所定の時間間隔Ｘをおいて時分割で電圧供給部に接続する。これにより、複数の共通ライン（ＣＯＭ１、ＣＯＭ２）に電圧が順次印加される。なお、図２中の「ＣＭ１」及び「ＣＭ２」は、第１スイッチ部（ＳＷ１１、ＳＷ１２）の入力信号（例：ＦＥＴのゲート信号）を示す。
(First switch part: SW11, SW12)
For the first switch unit (SW11, SW12), for example, a p-channel FET (Field Effect Transistor) that is closed in a period during which the gate voltage is at the L level (L period) is used. The plurality of first switch units (SW11, SW12) open and close based on the timing signal output from the source driver, and supply the voltages to the plurality of common lines (COM1, COM2) at a predetermined time interval X in a time-sharing manner. Connect to the part. Thereby, voltages are sequentially applied to the plurality of common lines (COM1, COM2). Note that “CM1” and “CM2” in FIG. 2 indicate input signals (eg, FET gate signals) of the first switch unit (SW11, SW12).
（第２スイッチ部：ＳＷ２１、ＳＷ２２）
第２スイッチ部（ＳＷ２１、ＳＷ２２）には、例えばゲート電圧がＬレベルとなる期間（Ｌ期間）で閉じるｐチャネル型のＦＥＴを用いる。複数の第２スイッチ部（ＳＷ２１、ＳＷ２２）は、ソースドライバから出力されるタイミング信号が入力されたＮＡＮＤ回路の出力信号で開閉し、所定の時間間隔Ｘ内において複数の駆動ライン（Ｓ１、Ｓ２）を電圧供給部に接続する。これにより、複数の駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）が充電される。なお、図２中の「ＣＨＡＲＧＥ」は、第２スイッチ部（ＳＷ２１、ＳＷ２２）の入力信号（例：ＦＥＴのゲート信号）を示す。
(Second switch part: SW21, SW22)
For the second switch unit (SW21, SW22), for example, a p-channel FET that closes in a period (L period) in which the gate voltage becomes L level is used. The plurality of second switch sections (SW21, SW22) are opened and closed by the output signal of the NAND circuit to which the timing signal output from the source driver is input, and the plurality of drive lines (S1, S2) within a predetermined time interval X. To the voltage supply. Thereby, the parasitic capacitances (C1, C2) on the plurality of drive lines (S1, S2) are charged. Note that “CHARGE” in FIG. 2 indicates an input signal (eg, gate signal of FET) of the second switch unit (SW21, SW22).
（シンクドライバ）
シンクドライバには、例えばＩＣチップを用いる。シンクドライバは、駆動ライン（Ｓ１、Ｓ２）の全部または一部から電流を引き込む。これにより、電圧が印加されている共通ラインに接続されている発光素子のうち、電流が引き込まれた駆動ラインに接続されている発光素子が点灯する。
(Sink driver)
For example, an IC chip is used as the sink driver. The sink driver draws current from all or part of the drive lines (S1, S2). Thereby, among the light emitting elements connected to the common line to which the voltage is applied, the light emitting elements connected to the drive line into which the current is drawn are turned on.
以上のとおり、本発明の第１実施形態に係る表示装置では、駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）がソースドライバから出力されるタイミング信号に基づいて充電される。このため、駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）の充電は、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間が始まるまでに必ず完了する。したがって、本発明の第１実施形態によれば、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間の始まりから終わりまでを駆動ライン（Ｓ１、Ｓ２）から電流を引き込むことができる期間として活用することが可能となるため、点灯時間を細かく設定して発光素子の明るさを微細に変えることにより、表示装置に豊かな表現力を持った表示を行わせることができる。 As described above, in the display device according to the first embodiment of the present invention, the parasitic capacitances (C1, C2) on the drive lines (S1, S2) are charged based on the timing signal output from the source driver. For this reason, the charging of the parasitic capacitances (C1, C2) on the drive lines (S1, S2) is always completed before the voltage application period to the common lines (COM1, COM2) starts. Therefore, according to the first embodiment of the present invention, the period from the beginning to the end of the voltage application period to the common lines (COM1, COM2) is utilized as a period during which current can be drawn from the drive lines (S1, S2). Therefore, by setting the lighting time finely and changing the brightness of the light emitting element finely, the display device can display with rich expressive power.
なお、第２スイッチ部（ＳＷ２１、ＳＷ２２）を上記ＦＥＴなどの素子により構成する場合は、第２スイッチ部（ＳＷ２１、ＳＷ２２）がタイミング信号から数ナノ秒程度遅れて開閉することがある。したがって、この場合、複数の駆動ライン（Ｓ１、Ｓ２）は、電圧供給部に、所定の時間間隔Ｘの始まりから数ナノ秒程度遅れて接続され、所定の時間間隔Ｘの終わりから数ナノ秒程度遅れて接続解除される。よって、数ナノ秒程度のスケールで考えると、駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）を充電する充電期間（の終わり）は、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間（の始まり）に対して数ナノ秒程度重なることとなる。 When the second switch unit (SW21, SW22) is configured by an element such as the FET, the second switch unit (SW21, SW22) may open and close with a delay of several nanoseconds from the timing signal. Therefore, in this case, the plurality of drive lines (S1, S2) are connected to the voltage supply unit with a delay of about several nanoseconds from the beginning of the predetermined time interval X, and about several nanoseconds from the end of the predetermined time interval X. Disconnected after a delay. Therefore, when considered on the scale of several nanoseconds, the charging period (the end) of charging the parasitic capacitances (C1, C2) on the drive lines (S1, S2) is applied to the common lines (COM1, COM2). It will overlap for a few nanoseconds with respect to the period.
しかしながら、この程度の重なりは、本発明の第１実施形態に係る表示装置において特段の悪影響を及ぼさず誤差の範囲であるため、本発明の第１実施形態では、この程度の誤差がある場合であっても、所定の時間間隔Ｘ内において複数の駆動ライン（Ｓ１、Ｓ２）が電圧供給部に接続されているものと考える。 However, since this level of overlap does not have a particular adverse effect on the display device according to the first embodiment of the present invention and is in the error range, the first embodiment of the present invention has such an error. Even in such a case, it is considered that a plurality of drive lines (S1, S2) are connected to the voltage supply unit within the predetermined time interval X.
［第２実施形態］
図３は、本発明の第２実施形態に係る表示装置の概略回路図であり、図４は、本発明の第２実施形態に係るタイミングチャートである。
[Second Embodiment]
FIG. 3 is a schematic circuit diagram of a display device according to the second embodiment of the present invention, and FIG. 4 is a timing chart according to the second embodiment of the present invention.
図３に示すように、本発明の第２実施形態に係る表示装置は、スイッチ制御部を備える点で、本発明の第１実施形態に係る表示装置と相違する。 As shown in FIG. 3, the display device according to the second embodiment of the present invention is different from the display device according to the first embodiment of the present invention in that it includes a switch control unit.
図４に示すように、本発明の第２実施形態に係る表示装置では、スイッチ制御部が、ソースドライバから出力されたタイミング信号が入力されたＮＡＮＤ回路の出力信号を用いて、所定の時間間隔Ｘよりスイッチが閉じる期間が短くなる信号（例：第２スイッチ部に上記したｐチャネル型のＦＥＴを用いる場合は、第２スイッチ部が「Ｌ期間＝Ｘ-Ｙ」となるように動作する信号）を生成し、第２スイッチ部（ＳＷ２１、ＳＷ２２）に出力する。 As shown in FIG. 4, in the display device according to the second embodiment of the present invention, the switch control unit uses the output signal of the NAND circuit to which the timing signal output from the source driver is input, at a predetermined time interval. A signal for shortening the switch closing period from X (e.g., when the above-described p-channel FET is used for the second switch unit, the signal for operating the second switch unit to be “L period = XY”) ) And output to the second switch unit (SW21, SW22).
本発明の第２実施形態に係る表示装置によれば、複数の第２スイッチ部（ＳＷ２１、ＳＷ２２）が所定の時間間隔Ｘの終わりより時間間隔Ｙだけ早く開くため、駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）を充電する充電期間（の終わり）は、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間（の始まり）に対して数ナノ秒程度ですらも重ならないようになり、両期間の間に時間間隔Ｙが確保される。 According to the display device according to the second embodiment of the present invention, the plurality of second switch units (SW21, SW22) are opened earlier by the time interval Y than the end of the predetermined time interval X, so that the drive lines (S1, S2) The charging period (the end) of charging the upper parasitic capacitances (C1, C2) should not overlap even a few nanoseconds with respect to the voltage application period (beginning) to the common lines (COM1, COM2). Thus, the time interval Y is ensured between both periods.
したがって、本発明の第２実施形態によれば、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間の始まりから終わりまでを駆動ライン（Ｓ１、Ｓ２）から電流を引き込むことができる期間としてより活用することが可能となるため、点灯時間をより細かく設定して発光素子の明るさをより微細に変えることにより、表示装置により豊かな表現力を持った表示を行わせることができる。 Therefore, according to the second embodiment of the present invention, the period from the beginning to the end of the voltage application period to the common lines (COM1, COM2) is more utilized as a period during which current can be drawn from the drive lines (S1, S2). Therefore, by setting the lighting time more finely and changing the brightness of the light emitting element more finely, the display device can display with rich expressive power.
なお、本発明の第２実施形態において、スイッチ制御部には、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を用いることができる。 In the second embodiment of the present invention, for example, an FPGA (Field Programmable Gate Array) can be used as the switch control unit.
［第３実施形態］
図５は、本発明の第３実施形態に係る表示装置の概略回路図であり、図６は、本発明の第３実施形態に係るタイミングチャートである。
[Third Embodiment]
FIG. 5 is a schematic circuit diagram of a display device according to the third embodiment of the present invention, and FIG. 6 is a timing chart according to the third embodiment of the present invention.
図５に示すように、本発明の第３実施形態に係る表示装置は、スイッチ制御部がＮＯＴ回路とカウンターＩＣとＯＲ回路とを有する点で、本発明の第２実施形態に係る表示装置と相違する。 As shown in FIG. 5, the display device according to the third embodiment of the present invention is different from the display device according to the second embodiment of the present invention in that the switch control unit includes a NOT circuit, a counter IC, and an OR circuit. Is different.
図６に示すように、本発明の第３実施形態に係る表示装置では、スイッチ制御部が、ソースドライバから出力されたタイミング信号が入力されたＮＡＮＤ回路の出力信号を用いて、所定の時間間隔Ｘよりスイッチが閉じる期間が短くなる信号（例：第２スイッチ部に上記したｐチャネル型のＦＥＴを用いる場合は、第２スイッチ部が「Ｌ期間＝Ｘ-Ｙ-Ｚ」となるように動作する信号）を生成し、第２スイッチ部（ＳＷ２１、ＳＷ２２）に出力する。 As shown in FIG. 6, in the display device according to the third embodiment of the present invention, the switch control unit uses the output signal of the NAND circuit to which the timing signal output from the source driver is input, at a predetermined time interval. A signal that shortens the closing period of the switch from X (e.g., when the above-described p-channel FET is used for the second switch section, the second switch section operates so that “L period = XYZ”) To be output to the second switch unit (SW21, SW22).
本発明の第３実施形態に係る表示装置によれば、複数の第２スイッチ部（ＳＷ２１、ＳＷ２２）が、所定の時間間隔Ｘの始まりから時間間隔Ｚだけ遅れて閉じるとともに、所定の時間間隔Ｘの終わりより時間間隔Ｙだけ早く開くため、駆動ライン（Ｓ１、Ｓ２）上の寄生容量（Ｃ１、Ｃ２）を充電する充電期間（の終わり）は、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間（の始まり）に対して数ナノ秒程度ですらも重ならないようになり、両期間の間に時間間隔Ｙが確保される。 According to the display device according to the third embodiment of the present invention, the plurality of second switch units (SW21, SW22) are closed with a delay of the time interval Z from the start of the predetermined time interval X, and the predetermined time interval X The charging period for charging the parasitic capacitances (C1, C2) on the drive lines (S1, S2) is the voltage application period to the common lines (COM1, COM2). Even in the case of a few nanoseconds with respect to (beginning), the time interval Y is secured between both periods.
したがって、本発明の第３実施形態によれば、共通ライン（ＣＯＭ１、ＣＯＭ２）への電圧印加期間の始まりから終わりまでを駆動ライン（Ｓ１、Ｓ２）から電流を引き込むことができる期間としてより活用することが可能となるため、点灯時間をより細かく設定して発光素子の明るさをより微細に変えることにより、表示装置により豊かな表現力を持った表示を行わせることができる。 Therefore, according to the third embodiment of the present invention, the period from the beginning to the end of the voltage application period to the common lines (COM1, COM2) is more utilized as a period during which current can be drawn from the drive lines (S1, S2). Therefore, by setting the lighting time more finely and changing the brightness of the light emitting element more finely, the display device can display with rich expressive power.
なお、ソースドライバから出力されるタイミング信号に基づいて開閉する形態には、ソースドライバから出力されるタイミング信号が入力されたＮＡＮＤ回路の出力信号で開閉する形態や、ソースドライバから出力されるタイミング信号が入力されたＮＡＮＤ回路の出力信号を用いて生成された信号で開閉する形態のほか、ソースドライバから出力されるタイミング信号それ自体で開閉する形態や、ソースドライバから出力されるタイミング信号を用いて生成された信号で開閉する形態などの、タイミング信号に起因して開閉する様々な形態が含まれる。 Note that the form of opening and closing based on the timing signal output from the source driver includes the form of opening and closing with the output signal of the NAND circuit to which the timing signal output from the source driver is input, and the timing signal output from the source driver. In addition to the form that opens and closes with the signal generated using the output signal of the NAND circuit to which is input, the form that opens and closes with the timing signal output from the source driver itself, and the timing signal that is output from the source driver Various forms that open and close due to timing signals are included, such as forms that open and close with the generated signal.
以上、本発明の実施形態について説明したが、これらの説明は、本発明の一例に関するものであり、本発明は、これらの説明によって何ら限定されるものではない。一例を挙げると、例えば、共通ラインや駆動ラインの本数、発光素子の個数、第１スイッチ部や第２スイッチ部の個数などは、本発明を何ら限定するものではない。また、図１、３、５では、共通ラインと駆動ラインとが別々の電圧供給部に接続される形態を示したが、共通ラインと駆動ラインとは、同一の電圧供給部に接続されてもよい。 As mentioned above, although embodiment of this invention was described, these description is related with an example of this invention, and this invention is not limited at all by these description. For example, the number of common lines and drive lines, the number of light emitting elements, the number of first switch portions and second switch portions, and the like do not limit the present invention. 1, 3, and 5 show a mode in which the common line and the drive line are connected to different voltage supply units, the common line and the drive line may be connected to the same voltage supply unit. Good.
ＣＯＭ１、２ 共通ライン
Ｓ１、２ 駆動ライン
ＬＥＤ１〜４ 発光素子
ＳＷ１１、１２ 第１スイッチ部
ＳＷ２１、２２ 第２スイッチ部
ＣＭ１、２ 第１スイッチ部の入力信号
ＣＨＡＲＧＥ 第２スイッチ部の入力信号
Ｃ１、２ 駆動ライン上の寄生容量
Ｘ 時間間隔
Ｙ 時間間隔
Ｚ 時間間隔
COM1, 2 Common line S1, Drive line LED1-4 Light emitting elements SW11, 12 First switch unit SW21, 22 Second switch unit CM1, 2 Input signal CHARGE of the first switch unit CHARGE Input signal C1, 2 of the second switch unit Parasitic capacitance on drive line X Time interval Y Time interval Z Time interval
Claims (2)
前記複数の第２スイッチ部は、前記ソースドライバから出力されるタイミング信号に基づいて開閉し、前記所定の時間間隔内において前記複数の駆動ラインを電圧供給部に接続することを特徴とする表示装置。 A plurality of light emitting elements, a plurality of common lines and a plurality of drive lines connected to the plurality of light emitting elements, a source driver for outputting a timing signal, and opening and closing based on a timing signal output from the source driver A plurality of first switch sections for connecting a plurality of common lines to the voltage supply section in a time-division manner at a predetermined time interval; and a plurality of second switch sections for connecting the plurality of drive lines to the voltage supply section. A display device comprising:
The plurality of second switch sections open and close based on a timing signal output from the source driver, and connect the plurality of drive lines to a voltage supply section within the predetermined time interval. .
The display device according to claim 1, wherein the plurality of second switch units are opened earlier than an end of the predetermined time interval.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013094791A JP6032118B2 (en) | 2013-04-26 | 2013-04-26 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013094791A JP6032118B2 (en) | 2013-04-26 | 2013-04-26 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014215565A JP2014215565A (en) | 2014-11-17 |
| JP6032118B2 true JP6032118B2 (en) | 2016-11-24 |
Family
ID=51941333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013094791A Active JP6032118B2 (en) | 2013-04-26 | 2013-04-26 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6032118B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2993475B2 (en) * | 1997-09-16 | 1999-12-20 | 日本電気株式会社 | Driving method of organic thin film EL display device |
| JP3341735B2 (en) * | 1999-10-05 | 2002-11-05 | 日本電気株式会社 | Driving device for organic thin film EL display device and driving method thereof |
| JP2007025122A (en) * | 2005-07-14 | 2007-02-01 | Oki Electric Ind Co Ltd | Display device |
| US7714811B2 (en) * | 2005-09-12 | 2010-05-11 | Lg Electronics Inc. | Light-emitting device and method of driving the same |
-
2013
- 2013-04-26 JP JP2013094791A patent/JP6032118B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014215565A (en) | 2014-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106935192B (en) | Pixel circuit and its driving method, display device | |
| KR102212423B1 (en) | Driver circuit and display comprising the same | |
| JP2012160708A5 (en) | Method of driving storage element, and storage element | |
| JP2007179041A5 (en) | ||
| JP2016129394A5 (en) | ||
| ATE513365T1 (en) | METHOD AND SYSTEM FOR A SIGNAL DRIVER WITH CAPACITY FEEDBACK | |
| DE602005002777D1 (en) | Light-emitting display device | |
| GB2548047A8 (en) | Shift register, level-transmission gate drive circuit, and display panel | |
| JP2014064453A5 (en) | Semiconductor device and electronic equipment | |
| JP2015129903A5 (en) | Semiconductor device | |
| JP2012070364A5 (en) | ||
| JP2015518625A5 (en) | ||
| KR102244075B1 (en) | Apparatus for scan driving and display apparatus using thereof | |
| JP2008276188A5 (en) | ||
| JP2009175716A5 (en) | ||
| TW200643880A (en) | LCD panel driving method and device thereof | |
| JP2016115386A5 (en) | Semiconductor device | |
| JP2007179042A5 (en) | ||
| JP2016116220A5 (en) | ||
| JP2015132817A5 (en) | ||
| JP2016110100A5 (en) | Semiconductor device | |
| TW201614665A (en) | Display panel and bi-directional shift register circuit | |
| WO2011077253A3 (en) | Start-up supply | |
| JP2012257208A5 (en) | ||
| JP2014003598A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6032118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |