JP5962593B2 - Current detector - Google Patents

Current detector Download PDF

Info

Publication number
JP5962593B2
JP5962593B2 JP2013120819A JP2013120819A JP5962593B2 JP 5962593 B2 JP5962593 B2 JP 5962593B2 JP 2013120819 A JP2013120819 A JP 2013120819A JP 2013120819 A JP2013120819 A JP 2013120819A JP 5962593 B2 JP5962593 B2 JP 5962593B2
Authority
JP
Japan
Prior art keywords
current
voltage
resistor
circuit
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013120819A
Other languages
Japanese (ja)
Other versions
JP2014239332A (en
Inventor
悠介 景井
悠介 景井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013120819A priority Critical patent/JP5962593B2/en
Publication of JP2014239332A publication Critical patent/JP2014239332A/en
Application granted granted Critical
Publication of JP5962593B2 publication Critical patent/JP5962593B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、線路電流の変化に応じた信号値を出力する電流検出装置に関する。   The present invention relates to a current detection device that outputs a signal value corresponding to a change in line current.

近年、車載等の電力線通信分野において、負荷に電力を供給する電力線に、信号値に応じて変化する信号電流を流し、受信側で電力線の電流変化を捉えて信号値を再生する通信手段が採用されている。例えば、電子制御装置からセンサに対し電源線を通して電源を供給し、同じ電源線を通してセンサから電子制御装置に対しセンサ信号のA/D変換値を送信する構成が考えられる。電力線には、信号電流の他に負荷電流が常に流れている。このため、電力線に流れる信号電流の変化を検出し、デジタルデータに変換する回路が必要になる。   In recent years, in the power line communication field such as in-vehicle, communication means has been adopted in which a signal current that changes according to the signal value is sent to the power line that supplies power to the load, and the signal value is regenerated by capturing the current change of the power line on the receiving side. Has been. For example, a configuration is conceivable in which power is supplied from an electronic control device to a sensor through a power supply line, and an A / D conversion value of a sensor signal is transmitted from the sensor to the electronic control device through the same power supply line. In addition to the signal current, a load current always flows through the power line. For this reason, a circuit for detecting a change in the signal current flowing through the power line and converting it into digital data is required.

特許文献1に記載された電流検出装置は、負荷電流が流れる線路上に設けられた検出抵抗と、この検出抵抗に流れる電流を電圧に変換する電流電圧変換回路と、変換電圧と参照電圧とを比較してデジタルデータに変換する電圧比較回路(A/D変換器)とを備えている。   The current detection device described in Patent Document 1 includes a detection resistor provided on a line through which a load current flows, a current-voltage conversion circuit that converts the current flowing through the detection resistor into a voltage, a conversion voltage, and a reference voltage. And a voltage comparison circuit (A / D converter) for comparing and converting into digital data.

米国特許第8237449B2号明細書US Pat. No. 8,237,449B2

上記構成では、検出抵抗に負荷電流が流れることにより損失が発生するので、抵抗値を微小な値に設定する必要がある。その結果、各回路に存在する微小な誤差も信号値の検出精度に大きく影響し、通信エラーを引き起こすことが懸念される。一般に、半導体回路では、製造時に抵抗やトランジスタのペア性にばらつきが生じるため、上述した電流電圧変換回路を構成する増幅器にオフセット電圧が発生し、変換電圧に誤差が発生してしまう。また、電圧比較回路にもオフセット電圧が存在するので、検出誤差がさらに大きくなる虞がある。   In the above configuration, since a loss occurs when a load current flows through the detection resistor, it is necessary to set the resistance value to a very small value. As a result, there is a concern that a minute error existing in each circuit greatly affects the detection accuracy of the signal value and causes a communication error. In general, in a semiconductor circuit, resistance and transistor pair characteristics vary during manufacturing. Therefore, an offset voltage is generated in the amplifier constituting the current-voltage conversion circuit described above, and an error occurs in the conversion voltage. In addition, since an offset voltage exists in the voltage comparison circuit, there is a possibility that the detection error further increases.

本発明は上記事情に鑑みてなされたもので、その目的は、電流電圧変換回路で発生する誤差と電圧比較回路で発生する誤差の影響を排除して高精度に信号値を検出可能な電流検出装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide current detection capable of detecting a signal value with high accuracy by eliminating the influence of errors generated in a current-voltage conversion circuit and errors generated in a voltage comparison circuit. To provide an apparatus.

請求項1に記載した電流検出装置は、線路に流れる電流の変化量と電流しきい値との大小関係に基づいて、線路に流れる電流の変化に応じた信号値を出力する。電流検出装置は、電流電圧変換回路、しきい値加算回路、電圧比較回路および制御回路を備えている。電流電圧変換回路は、線路に設けられた検出抵抗、基準抵抗および増幅回路を備えている。増幅回路は、検出抵抗の両端電圧を入力とする負帰還増幅により、基準抵抗に線路電流に応じた電流を流す。   The current detection device according to claim 1 outputs a signal value corresponding to a change in the current flowing through the line, based on a magnitude relationship between the amount of change in the current flowing through the line and the current threshold value. The current detection device includes a current-voltage conversion circuit, a threshold addition circuit, a voltage comparison circuit, and a control circuit. The current-voltage conversion circuit includes a detection resistor, a reference resistor, and an amplifier circuit provided on the line. The amplifier circuit causes a current corresponding to the line current to flow through the reference resistor by negative feedback amplification using the voltage across the detection resistor as an input.

しきい値加算回路は、電流しきい値に応じたしきい値設定電流を出力する定電流回路と、定電流回路から基準抵抗に至る経路に設けられた加算スイッチを備えている。電圧比較回路は、コンデンサ、基準抵抗の電圧とコンデンサの電圧とを比較する比較器、および比較器の出力端子からコンデンサが接続された入力端子への負帰還経路を形成する帰還スイッチを備えている。   The threshold value adding circuit includes a constant current circuit that outputs a threshold setting current corresponding to the current threshold value, and an addition switch provided in a path from the constant current circuit to the reference resistor. The voltage comparison circuit includes a capacitor, a comparator that compares the voltage of the reference resistor with the voltage of the capacitor, and a feedback switch that forms a negative feedback path from the output terminal of the comparator to the input terminal to which the capacitor is connected. .

制御回路は、コンデンサにしきい値電圧を設定するしきい値設定期間と、線路電流に応じて基準抵抗に生成される電圧としきい値電圧とを比較して信号値を生成する信号値検出期間とを実行する。   The control circuit includes a threshold setting period for setting a threshold voltage on the capacitor, a signal value detection period for generating a signal value by comparing the threshold voltage with a voltage generated at the reference resistor according to the line current Execute.

制御回路は、しきい値設定期間において、加算スイッチと帰還スイッチをオンする。このとき、基準抵抗に、線路電流に応じた電流、電流しきい値に応じたしきい値設定電流、および電流電圧変換回路で発生する誤差電流が流れる。コンデンサには、線路電流としきい値設定電流を合わせた電流に応じたしきい値電圧が設定される。このしきい値電圧には、電流電圧変換回路で発生する誤差(例えばオフセット電流に応じた電圧)および電圧比較回路で発生する誤差(例えばオフセット電圧)も含まれている。   The control circuit turns on the addition switch and the feedback switch during the threshold setting period. At this time, a current corresponding to the line current, a threshold setting current corresponding to the current threshold, and an error current generated in the current-voltage conversion circuit flow through the reference resistor. The capacitor is set with a threshold voltage corresponding to the current obtained by combining the line current and the threshold setting current. This threshold voltage includes an error (for example, a voltage corresponding to an offset current) generated in the current-voltage conversion circuit and an error (for example, an offset voltage) generated in the voltage comparison circuit.

制御回路は、信号値検出期間において、加算スイッチと帰還スイッチをオフする。このとき、基準抵抗の電圧としきい値電圧との比較が行われ、線路電流が電流しきい値以上変化したか否かに基づいて信号値が生成される。しきい値電圧には上述した誤差が含まれているので、比較動作において、電流電圧変換回路で発生する誤差と電圧比較回路で発生する誤差がキャンセルされる。従って、これらの誤差の影響を受けることなく、高精度に信号値を検出できる。   The control circuit turns off the addition switch and the feedback switch during the signal value detection period. At this time, the voltage of the reference resistor is compared with the threshold voltage, and a signal value is generated based on whether or not the line current has changed by more than the current threshold. Since the above-mentioned error is included in the threshold voltage, the error generated in the current-voltage conversion circuit and the error generated in the voltage comparison circuit are canceled in the comparison operation. Therefore, the signal value can be detected with high accuracy without being affected by these errors.

請求項2記載の電流検出装置は、互いに異なる大きさを持つ複数の電流しきい値に対応してそれぞれしきい値加算回路および電圧比較回路を備えている。制御回路は、しきい値設定期間において、複数の電流しきい値の中から順次1つの電流しきい値を選択し、当該選択した電流しきい値に対応するしきい値加算回路の加算スイッチと電圧比較回路の帰還スイッチをオンする。これにより、当該選択した電流しきい値に対応する電圧比較回路のコンデンサに、当該選択した電流しきい値に対応したしきい値電圧が設定される。   According to a second aspect of the present invention, a threshold value adding circuit and a voltage comparing circuit are provided for each of a plurality of current threshold values having different sizes. The control circuit sequentially selects one current threshold value from the plurality of current threshold values during the threshold setting period, and adds an addition switch of the threshold value addition circuit corresponding to the selected current threshold value. Turn on the feedback switch of the voltage comparison circuit. As a result, the threshold voltage corresponding to the selected current threshold is set in the capacitor of the voltage comparison circuit corresponding to the selected current threshold.

制御回路は、信号値検出期間において、加算スイッチと帰還スイッチを全てオフする。これにより、線路電流に応じて基準抵抗に生成される電圧と、互いに異なる大きさを持つしきい値電圧との比較が並行して行われ、信号値が生成される。複数の電流しきい値を用いるので、2値に限らず3値、4値、…など多値レベルを持つ信号値を生成できる。   The control circuit turns off all the addition switches and feedback switches during the signal value detection period. As a result, the voltage generated in the reference resistor in accordance with the line current and the threshold voltages having different magnitudes are compared in parallel to generate a signal value. Since a plurality of current threshold values are used, a signal value having a multi-value level such as ternary, quaternary,.

請求項3記載の手段によれば、基準抵抗の一端が接地電位とされている。増幅回路は、増幅器と、検出抵抗の高電位側端子と増幅器の非反転入力端子との間に接続された第1抵抗と、検出抵抗の低電位側端子と増幅器の反転入力端子との間に接続された第2抵抗と、増幅器の非反転入力端子と基準抵抗の他端との間に接続され、増幅器の出力電圧を制御電圧とするトランジスタとを備えている。この構成によれば、負帰還増幅により、線路電流を(検出抵抗の抵抗値)/(第1抵抗の抵抗値)倍した電流が基準抵抗に流れる。   According to the third aspect of the present invention, one end of the reference resistor is set to the ground potential. The amplifier circuit includes an amplifier, a first resistor connected between the high potential side terminal of the detection resistor and the non-inverting input terminal of the amplifier, and between the low potential side terminal of the detection resistor and the inverting input terminal of the amplifier. A second resistor is connected, and a transistor is connected between the non-inverting input terminal of the amplifier and the other end of the reference resistor, and uses the output voltage of the amplifier as a control voltage. According to this configuration, a current obtained by multiplying the line current by (resistance value of the detection resistor) / (resistance value of the first resistor) flows through the reference resistor by negative feedback amplification.

請求項4記載の手段によれば、基準抵抗の一端が接地電位とされている。増幅回路は、増幅器と、制御端子が共通に接続された第1、第2トランジスタと、第1、第2トランジスタに線路電流よりも小さいバイアス電流が流れるようにバイアス電圧を与えるバイアス回路と、検出抵抗の高電位側端子と第1トランジスタとの間および検出抵抗の低電位側端子と第2トランジスタとの間にそれぞれ設けられた第1、第2抵抗と、第1トランジスタと接地電位との間および第2トランジスタと接地電位との間にそれぞれ設けられた第3、第4抵抗と、第1抵抗の非線路側端子と基準抵抗の他端との間に接続され、増幅器の出力電圧を制御電圧とする第3トランジスタとを備えている。第1、第2抵抗の抵抗値は互いに等しく、第3、第4抵抗の抵抗値も互いに等しい。第3、第4抵抗の非接地側端子は、それぞれ増幅器の非反転入力端子、反転入力端子に接続されている。   According to the fourth aspect of the present invention, one end of the reference resistor is set to the ground potential. The amplifier circuit includes an amplifier, first and second transistors having a common control terminal, a bias circuit that applies a bias voltage so that a bias current smaller than the line current flows through the first and second transistors, and a detection circuit Between the first and second resistors provided between the high potential side terminal of the resistor and the first transistor and between the low potential side terminal of the detection resistor and the second transistor, respectively, and between the first transistor and the ground potential The third and fourth resistors provided between the second transistor and the ground potential are connected between the non-line side terminal of the first resistor and the other end of the reference resistor to control the output voltage of the amplifier. A third transistor serving as a voltage. The resistance values of the first and second resistors are equal to each other, and the resistance values of the third and fourth resistors are also equal to each other. The non-ground side terminals of the third and fourth resistors are connected to the non-inverting input terminal and the inverting input terminal of the amplifier, respectively.

この構成によれば、負帰還増幅により、第1、第2トランジスタの第1、第2抵抗側の通電端子(例えばソース)の電圧が互いに等しくなる。従って、線路電流を(検出抵抗の抵抗値)/(第1抵抗の抵抗値)倍した電流が基準抵抗に流れる。   According to this configuration, the voltages at the current-carrying terminals (for example, sources) on the first and second resistance sides of the first and second transistors are equalized by negative feedback amplification. Therefore, a current obtained by multiplying the line current by (resistance value of the detection resistor) / (resistance value of the first resistor) flows through the reference resistor.

請求項5記載の手段によれば、第1、第2、第3トランジスタは線路の電圧に応じた耐圧を有し、増幅器は第3、第4抵抗の電圧に応じた耐圧を有している。これにより、増幅器の耐圧を、線路の電圧よりも下げることができる。増幅器の耐圧を下げることにより、増幅器を構成する素子の特性ばらつきが小さくなるので、電流電圧変換回路で発生する誤差を低減することができる。   According to the means of claim 5, the first, second and third transistors have a withstand voltage corresponding to the voltage of the line, and the amplifier has a withstand voltage according to the voltages of the third and fourth resistors. . Thereby, the withstand voltage of the amplifier can be made lower than the voltage of the line. By reducing the withstand voltage of the amplifier, the characteristic variation of the elements constituting the amplifier is reduced, so that errors generated in the current-voltage conversion circuit can be reduced.

請求項6記載の手段によれば、第1、第2トランジスタはカスコード接続とされている。この場合、例えば第3、第4抵抗側に配置されるトランジスタの耐圧を高く設定し、第1、第2抵抗側に配置されるトランジスタの耐圧を低く設定すればよい。これより、第1、第2トランジスタの特性ばらつきが小さくなるので、電流電圧変換回路で発生する誤差を低減することができる。   According to a sixth aspect of the present invention, the first and second transistors are in cascode connection. In this case, for example, the breakdown voltage of the transistors arranged on the third and fourth resistance sides may be set high, and the breakdown voltage of the transistors arranged on the first and second resistance sides may be set low. As a result, variations in the characteristics of the first and second transistors are reduced, and errors generated in the current-voltage conversion circuit can be reduced.

第1の実施形態を示す電流検出部の構成図Configuration diagram of a current detection unit showing the first embodiment エアバッグ装置の概略的な電気的構成を示すブロック図Block diagram showing a schematic electrical configuration of the airbag device 電源線に信号電流が流れるときの電流波形図Current waveform diagram when signal current flows through power line 信号値を受信するときの波形図Waveform diagram when receiving signal values 第2の実施形態を示す図1相当図FIG. 1 equivalent diagram showing the second embodiment 図4相当図4 equivalent diagram 第3の実施形態を示す図1相当図FIG. 1 equivalent view showing the third embodiment 第4の実施形態を示す図1相当図FIG. 1 equivalent view showing the fourth embodiment

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
第1の実施形態について図1から図4を参照しながら説明する。図2に示すように、車両用のエアバッグ装置11は、エアバッグECU12(以下、ECU12と称す)、センサモジュール13およびエアバッグ14から構成されている。ステアリングやインスツルメントパネルに装着されたエアバッグ14は、車両が前面衝突した時に展開して乗員を保護し、運転席側ドアまたは助手席側ドアに装着されたエアバッグ14は、車両が側面衝突した時に展開して乗員を保護する。
In each embodiment, substantially the same parts are denoted by the same reference numerals and description thereof is omitted.
(First embodiment)
A first embodiment will be described with reference to FIGS. As shown in FIG. 2, the vehicle airbag device 11 includes an airbag ECU 12 (hereinafter referred to as ECU 12), a sensor module 13, and an airbag 14. The airbag 14 attached to the steering and instrument panel is deployed when the vehicle collides front to protect the occupant, and the airbag 14 attached to the driver side door or the passenger side door Deploy to protect passengers in the event of a collision.

エアバッグの展開制御を行うECU12は、電源線15、16(線路に相当)を通してセンサモジュール13に電源を供給するとともに、その電源線15、16を介してセンサモジュール13と通信を行う。すなわち、センサモジュール13は、検出したセンサ信号のデジタルデータに応じて電源線15、16に流す電流を変化させる。ECU12は、電源線15、16に流れる電流の変化量と後述する電流しきい値との大小関係に基づいて、電源線15、16に流れる電流の変化に応じた2値(0,1)の信号値を順次受信し、センサ信号のデジタルデータを構築する。   The ECU 12 that controls the deployment of the airbag supplies power to the sensor module 13 through power lines 15 and 16 (corresponding to tracks) and communicates with the sensor module 13 through the power lines 15 and 16. That is, the sensor module 13 changes the current that flows through the power supply lines 15 and 16 according to the detected digital data of the sensor signal. The ECU 12 has a binary (0, 1) value corresponding to the change in the current flowing in the power supply lines 15 and 16 based on the magnitude relationship between the amount of change in the current flowing in the power supply lines 15 and 16 and a current threshold value described later. The signal value is sequentially received, and the digital data of the sensor signal is constructed.

ECU12において、電源線15、16間には例えば20Vの電圧値を持つ直流電源17が接続されている。高電位側の電源線15には検出抵抗Rsが設けられている。検出抵抗Rsの抵抗値が高いほど検出抵抗Rsの電圧振幅は大きくなるが、検出抵抗Rsにはセンサモジュール13に供給する負荷電流が流れるので損失も大きくなる。そこで、検出抵抗Rsは、通信エラーに対するマージン等を確保した上で、極力小さい抵抗値に設定されている。受信部18と検出抵抗Rsとで構成される電流検出部19については後述する。ECU12は、図示しないマイクロコンピュータ、点火装置などを備えており、受信したセンサ信号のデジタルデータに基づいて衝突の検出およびエアバッグ14の展開制御を行う。   In the ECU 12, a DC power supply 17 having a voltage value of 20 V, for example, is connected between the power supply lines 15 and 16. A detection resistor Rs is provided on the power supply line 15 on the high potential side. The higher the resistance value of the detection resistor Rs, the larger the voltage amplitude of the detection resistor Rs. However, since the load current supplied to the sensor module 13 flows through the detection resistor Rs, the loss also increases. Therefore, the detection resistance Rs is set to a resistance value as small as possible while ensuring a margin for a communication error. The current detection unit 19 including the reception unit 18 and the detection resistor Rs will be described later. The ECU 12 includes a microcomputer, an ignition device, and the like (not shown), and performs collision detection and airbag 14 deployment control based on the received digital data of the sensor signal.

センサモジュール13において、電源回路20は、電源線15、16間の電圧を降圧して制御電圧を生成する。センサ部21は、例えば加速度に応じて容量値が変化する容量式のセンサ素子を備えており、C−V変換して得られるセンサ信号をサンプルホールドして出力する。A/D変換器22は、このセンサ信号を所定長のビット列からなるデジタルデータに変換する。   In the sensor module 13, the power supply circuit 20 reduces the voltage between the power supply lines 15 and 16 to generate a control voltage. The sensor unit 21 includes a capacitive sensor element whose capacitance value changes according to acceleration, for example, and samples and holds a sensor signal obtained by CV conversion and outputs the sensor signal. The A / D converter 22 converts this sensor signal into digital data composed of a bit string of a predetermined length.

電源線15、16間には制御端子付きの定電流回路24が接続されている。ゲートアレイなどから構成される電流変換部23は、デジタルデータの各ビット値に対応して、定電流回路24の出力をオンオフ制御する。定電流回路24は、例えばビット値が0のときに電流出力を停止し、ビット値が1のときに一定値を持つ信号電流を出力する。   A constant current circuit 24 with a control terminal is connected between the power supply lines 15 and 16. The current conversion unit 23 configured by a gate array or the like controls on / off of the output of the constant current circuit 24 corresponding to each bit value of the digital data. The constant current circuit 24 stops the current output when the bit value is 0, for example, and outputs a signal current having a constant value when the bit value is 1.

電源線15に流れる線路電流Iinの波形は、例えば図3に示すようになる。電源線15には、センサモジュール13が消費する一定の負荷電流(例えば8mA)が継続して流れており、それに重畳してデジタルデータのビット値(信号値)に応じた信号電流(例えば24mA)が流れる。図3に示す波形例では、通信フレームが10ビットで構成されており、その前にスタートビットが付加されている。ECU12からセンサモジュール13への通電(電力供給)が停止すると、電源線15に流れる電流Iinはゼロになる。   The waveform of the line current Iin flowing through the power supply line 15 is, for example, as shown in FIG. A constant load current (for example, 8 mA) consumed by the sensor module 13 continues to flow through the power line 15, and a signal current (for example, 24 mA) corresponding to the bit value (signal value) of the digital data is superimposed on the power line 15. Flows. In the waveform example shown in FIG. 3, the communication frame is composed of 10 bits, and a start bit is added before the communication frame. When energization (power supply) from the ECU 12 to the sensor module 13 is stopped, the current Iin flowing through the power supply line 15 becomes zero.

ECU12の電流検出部19は、図1に示すように電流電圧変換回路25、しきい値加算回路26、電圧比較回路27および制御回路28から構成されている。電流電圧変換回路25は、電源線15に設けられた検出抵抗Rs、基準抵抗Raおよび増幅回路29を備えている。増幅回路29は、検出抵抗Rsの両端電圧を入力して負帰還増幅することにより、電流Iinに応じた電流Iaを基準抵抗Raに流す。基準抵抗Raの一端は、電源線16に接続されて接地電位とされている。   As shown in FIG. 1, the current detection unit 19 of the ECU 12 includes a current-voltage conversion circuit 25, a threshold addition circuit 26, a voltage comparison circuit 27, and a control circuit 28. The current-voltage conversion circuit 25 includes a detection resistor Rs, a reference resistor Ra, and an amplifier circuit 29 provided on the power supply line 15. The amplifying circuit 29 inputs a voltage across the detection resistor Rs and amplifies it by negative feedback, thereby causing a current Ia corresponding to the current Iin to flow through the reference resistor Ra. One end of the reference resistor Ra is connected to the power supply line 16 and has a ground potential.

増幅回路29は、オペアンプ30、Nチャネル型のMOSトランジスタMa、第1抵抗R1および第2抵抗R2を備えている。抵抗R1は、検出抵抗Rsの高電位側端子(直流電源17側)とオペアンプ30の非反転入力端子との間に接続されている。抵抗R2は、検出抵抗Rsの低電位側端子(センサモジュール13側)とオペアンプ30の反転入力端子との間に接続されている。トランジスタMaのドレイン・ソース間は、オペアンプ30の非反転入力端子と基準抵抗Raとの間に接続されており、トランジスタMaはオペアンプ30の出力電圧をゲート電圧(制御電圧)として動作する。   The amplifier circuit 29 includes an operational amplifier 30, an N-channel MOS transistor Ma, a first resistor R1, and a second resistor R2. The resistor R1 is connected between the high potential side terminal (DC power supply 17 side) of the detection resistor Rs and the non-inverting input terminal of the operational amplifier 30. The resistor R2 is connected between the low potential side terminal (sensor module 13 side) of the detection resistor Rs and the inverting input terminal of the operational amplifier 30. The drain and source of the transistor Ma are connected between the non-inverting input terminal of the operational amplifier 30 and the reference resistor Ra, and the transistor Ma operates using the output voltage of the operational amplifier 30 as a gate voltage (control voltage).

しきい値加算回路26は、制御電圧VDDを供給する制御電源線31と電流電圧変換回路25の出力ノードNaとの間に直列に接続された定電流回路32と加算スイッチ33とから構成されている。定電流回路32は、後述するように電流しきい値Idetectに応じたしきい値設定電流Idetect/nを出力する。加算スイッチ33は、信号φ1がHレベルのときにオンする。   The threshold value adding circuit 26 includes a constant current circuit 32 and an addition switch 33 connected in series between a control power supply line 31 for supplying a control voltage VDD and an output node Na of the current / voltage conversion circuit 25. Yes. The constant current circuit 32 outputs a threshold setting current Idetect / n corresponding to the current threshold Idetect as will be described later. Addition switch 33 is turned on when signal φ1 is at the H level.

電圧比較回路27は、コンデンサC1、コンパレータ34、帰還スイッチ35および出力スイッチ36を備えている。コンデンサC1の一端は、電源線16に接続されて接地電位とされている。コンパレータ34は、基準抵抗Raの電圧VaとコンデンサC1の電圧Vc(後述するしきい値電圧Vth)とを比較する。帰還スイッチ35は、コンパレータ34の出力端子と反転入力端子との間に接続されており、信号φ1がHレベルのときオンして負帰還経路を形成する。このとき、電圧比較回路27はサンプルホールド回路として動作する。   The voltage comparison circuit 27 includes a capacitor C1, a comparator 34, a feedback switch 35, and an output switch 36. One end of the capacitor C1 is connected to the power supply line 16 and has a ground potential. The comparator 34 compares the voltage Va of the reference resistor Ra and a voltage Vc (a threshold voltage Vth described later) of the capacitor C1. The feedback switch 35 is connected between the output terminal and the inverting input terminal of the comparator 34, and is turned on when the signal φ1 is at the H level to form a negative feedback path. At this time, the voltage comparison circuit 27 operates as a sample hold circuit.

出力スイッチ36は、出力端子37にH/Lの2値レベル以外の中間レベルを持つ電圧が出力されるのを防ぐために設けられている。出力スイッチ36は、信号φ2がHレベルのときにオンする。制御回路28は、上述した信号φ1、φ2を生成して出力する。この制御回路28は、ECU12に搭載されたマイクロコンピュータにより構成してもよい。   The output switch 36 is provided to prevent the output terminal 37 from outputting a voltage having an intermediate level other than the H / L binary level. The output switch 36 is turned on when the signal φ2 is at the H level. The control circuit 28 generates and outputs the signals φ1 and φ2 described above. The control circuit 28 may be constituted by a microcomputer mounted on the ECU 12.

次に、図4も参照しながら本実施形態の作用について説明する。ECU12の電流電圧変換回路25は、オペアンプ30の負帰還増幅作用により、検出抵抗Rsに流れる電流Iinに応じた(1)式で示す電流Iaを基準抵抗Raに流す。オフセット電流Ioffsetは、オペアンプ30のオフセット電圧により発生する誤差電流成分である。
Ia=Iin×(Rs/R1)+Ioffset …(1)
Next, the operation of this embodiment will be described with reference to FIG. The current-voltage conversion circuit 25 of the ECU 12 causes the current Ia expressed by the expression (1) corresponding to the current Iin flowing through the detection resistor Rs to flow through the reference resistor Ra due to the negative feedback amplification action of the operational amplifier 30. The offset current Ioffset is an error current component generated by the offset voltage of the operational amplifier 30.
Ia = Iin × (Rs / R1) + Ioffset (1)

(2)式のように定義すると、基準抵抗Raの電圧Vaは(3)式のようになる。
Rs/R1=1/n …(2)
Va=Ra×(Iin/n)+Ra×Ioffset …(3)
When defined as in the equation (2), the voltage Va of the reference resistor Ra is as in the equation (3).
Rs / R1 = 1 / n (2)
Va = Ra × (Iin / n) + Ra × Ioffset (3)

センサモジュール13は、ECU12から電源線15、16を通して負荷電流の供給を受けるとともに、センサ信号のデジタルデータの各ビット値に応じて電源線15、16に流す電流を変化させて信号値を送信する。この信号値を受信するため、ECU12の制御回路28は、センサモジュール13から信号値が送信されていないしきい値設定期間においてコンデンサC1にしきい値電圧Vthを設定し、信号値が送信されている信号値検出期間において検出抵抗Rsに流れる電流Iinの変化を検出する。   The sensor module 13 receives a load current from the ECU 12 through the power supply lines 15 and 16, and transmits a signal value by changing a current flowing through the power supply lines 15 and 16 according to each bit value of the digital data of the sensor signal. . In order to receive this signal value, the control circuit 28 of the ECU 12 sets the threshold voltage Vth in the capacitor C1 during the threshold setting period in which the signal value is not transmitted from the sensor module 13, and the signal in which the signal value is transmitted. A change in the current Iin flowing through the detection resistor Rs is detected during the value detection period.

制御回路28は、しきい値設定期間において信号φ1をHレベル、信号φ2をLレベルにし、加算スイッチ33と帰還スイッチ35をオン、出力スイッチ36をオフする。ここで、信号値のレベル(H/L)が変化したと判定するときの電流Iinの変化量を電流しきい値Idetectとする。電源線15に流れるノイズ電流に対するマージンを最大化するため、電流しきい値Idetectは、定電流回路24が出力する信号電流の1/2に設定することが好ましい。   The control circuit 28 sets the signal φ1 to the H level and the signal φ2 to the L level during the threshold setting period, turns on the addition switch 33 and the feedback switch 35, and turns off the output switch 36. Here, the amount of change in the current Iin when it is determined that the level (H / L) of the signal value has changed is defined as a current threshold Idetect. In order to maximize the margin for the noise current flowing in the power supply line 15, the current threshold Idetect is preferably set to ½ of the signal current output from the constant current circuit 24.

定電流回路32は、電流しきい値Idetectを1/n倍したしきい値設定電流Idetect/nを出力する。このとき、基準抵抗Raの電圧Vaは(4)式のようになる。
Va=Ra×(Iin+Idetect)/n+Ra×Ioffset …(4)
The constant current circuit 32 outputs a threshold setting current Idetect / n obtained by multiplying the current threshold Idetect by 1 / n. At this time, the voltage Va of the reference resistor Ra is as shown in Equation (4).
Va = Ra × (Iin + Idetect) / n + Ra × Ioffset (4)

しきい値設定期間では、電圧比較回路27は、サンプルホールド回路として動作する。コンパレータ34もオフセット電圧Voffsetを持つ。このとき、コンデンサC1に充電されるしきい値電圧Vthは(5)式のようになる。(5)式の第1項は、電源線15に流れる電流Iinに電流しきい値Idetectを加えた電流に応じた電圧である。第2項と第3項は、電流電圧変換回路25と電圧比較回路27で不可避的に発生するオフセット誤差による電圧である。
Vth=Ra×(Iin+Idetect)/n+Ra×Ioffset+Voffset …(5)
In the threshold setting period, the voltage comparison circuit 27 operates as a sample hold circuit. The comparator 34 also has an offset voltage Voffset. At this time, the threshold voltage Vth charged in the capacitor C1 is expressed by the equation (5). The first term of the equation (5) is a voltage corresponding to the current obtained by adding the current threshold Idetect to the current Iin flowing through the power supply line 15. The second term and the third term are voltages due to an offset error that inevitably occurs in the current-voltage conversion circuit 25 and the voltage comparison circuit 27.
Vth = Ra × (Iin + Idetect) / n + Ra × Ioffset + Voffset (5)

制御回路28は、信号値検出期間において信号φ1をLレベル、信号φ2をHレベルにし、加算スイッチ33と帰還スイッチ35をオフ、出力スイッチ36をオンする。電圧比較回路27は、(3)式で示す基準抵抗Raの電圧Vaと、(5)式で示すしきい値電圧Vthとを比較して信号値を出力する。   In the signal value detection period, the control circuit 28 sets the signal φ1 to the L level and the signal φ2 to the H level, turns off the addition switch 33 and the feedback switch 35, and turns on the output switch 36. The voltage comparison circuit 27 compares the voltage Va of the reference resistor Ra shown by the equation (3) with the threshold voltage Vth shown by the equation (5) and outputs a signal value.

検出抵抗Rsに流れる電流Iinが、しきい値設定期間に流れていた電流値(信号値0に対応する電流値)に等しいとき、電圧Vaは(3)式のようになる。この電圧Vaは、(5)式で示すしきい値電圧Vthより低いので、コンパレータ34が出力する信号値はLレベルとなる。   When the current Iin flowing through the detection resistor Rs is equal to the current value (current value corresponding to the signal value 0) flowing during the threshold setting period, the voltage Va is expressed by the following equation (3). Since the voltage Va is lower than the threshold voltage Vth shown by the equation (5), the signal value output from the comparator 34 is L level.

信号値が0から1に遷移すると、検出抵抗Rsに流れる電流Iinは、しきい値設定期間に流れていた電流値から信号電流だけ増加する。その途中において、電流Iinがしきい値設定期間に流れていた電流値から電流しきい値Idetectだけ増えると、電圧Vaは(4)式で示す値になる。このとき、電圧Vaとしきい値電圧Vthは何れもRa×Ioffsetの項を持つので、電流電圧変換回路25に生じるオフセット電流Ioffsetによる誤差がキャンセルされる。また、しきい値電圧VthはVoffsetの項を持つので、コンパレータ34のオフセット電圧Voffsetによる誤差もキャンセルされる。その結果、コンパレータ34が出力する信号値がLレベルからHレベルに遷移する。その後、電流Iinが減少するときも同様となる。   When the signal value transitions from 0 to 1, the current Iin flowing through the detection resistor Rs increases by the signal current from the current value flowing during the threshold setting period. In the middle of this, when the current Iin is increased by the current threshold Idetect from the current value flowing during the threshold setting period, the voltage Va becomes a value represented by the equation (4). At this time, since both the voltage Va and the threshold voltage Vth have the term Ra × Ioffset, the error due to the offset current Ioffset generated in the current-voltage conversion circuit 25 is cancelled. Further, since the threshold voltage Vth has a term of Voffset, an error due to the offset voltage Voffset of the comparator 34 is also cancelled. As a result, the signal value output from the comparator 34 changes from the L level to the H level. Thereafter, the same applies when the current Iin decreases.

以上説明したように、本実施形態の電流検出部19は、しきい値設定期間において、電流Iinに応じた電流が流れる基準抵抗Raに、電流しきい値Idetectに応じたしきい値設定電流Idetect/nを流す。このときの基準抵抗Raの電圧Vaには、基準抵抗Raに常時流れるオフセット電流Ioffsetが含まれる。さらに、電流検出部19は、この電圧Vaを入力として電圧比較回路27をサンプルホールド回路として動作させる。その結果、コンデンサC1には、電流電圧変換回路25のオフセット電流Ioffsetおよび電圧比較回路27のオフセット電圧Voffsetを含むしきい値電圧Vthが設定される。   As described above, the current detection unit 19 of the present embodiment has the threshold setting current Idetect corresponding to the current threshold Idetect to the reference resistor Ra through which the current corresponding to the current Iin flows during the threshold setting period. / N flow. The voltage Va of the reference resistor Ra at this time includes an offset current Ioffset that always flows through the reference resistor Ra. Further, the current detection unit 19 receives the voltage Va and operates the voltage comparison circuit 27 as a sample hold circuit. As a result, the threshold voltage Vth including the offset current Ioffset of the current-voltage conversion circuit 25 and the offset voltage Voffset of the voltage comparison circuit 27 is set in the capacitor C1.

このようにしてしきい値電圧Vthを設定すれば、信号値検出期間における比較動作において、電流電圧変換回路25および電圧比較回路27で生じるオフセット誤差をキャンセルすることができる。従って、電流検出部19は、電流Iinが実際に電流しきい値Idetectだけ変化した時に、信号値が変化したことを高精度に検出することができる。これにより、上述したオフセット誤差の影響を受けて電流しきい値がずれることによる通信エラーの発生を防止できる。   By setting the threshold voltage Vth in this way, it is possible to cancel the offset error generated in the current-voltage conversion circuit 25 and the voltage comparison circuit 27 in the comparison operation during the signal value detection period. Therefore, the current detector 19 can detect with high accuracy that the signal value has changed when the current Iin actually changes by the current threshold Idetect. Thereby, it is possible to prevent the occurrence of a communication error due to the shift of the current threshold value due to the influence of the offset error described above.

電流しきい値Idetectを信号電流の1/2の値に正確に設定できるので、ノイズ電流に対するマージンを最大化できる。その結果、上述した誤差の影響を受ける従来構成に比べ、検出抵抗Rsの抵抗値を下げることができ、検出抵抗Rsで生じる損失を低減できる。なお、信号値(H/L)に対しノイズ電流が偏って流れるような事情がある場合には、マージンの低下を防止するため、電流しきい値Idetectを信号電流の1/2からずらして設定してもよい。   Since the current threshold value Idetect can be accurately set to ½ of the signal current, the margin for noise current can be maximized. As a result, the resistance value of the detection resistor Rs can be lowered and the loss generated in the detection resistor Rs can be reduced as compared with the conventional configuration that is affected by the error described above. When there is a situation in which the noise current flows in a biased manner with respect to the signal value (H / L), the current threshold Idetect is set to be shifted from 1/2 of the signal current in order to prevent the margin from decreasing. May be.

(第2の実施形態)
第2の実施形態について図5および図6を参照しながら説明する。電流検出部41は、電源線15に流れる電流Iinの変化に応じた3値(0,1,2)の信号値を受信し、その信号値をビット値B0、B1の組み合わせで出力する。すなわち、信号値0は(B1,B0)=(0,0)、信号値1は(B1,B0)=(0,1)、信号値2は(B1,B0)=(1,1)である。
(Second Embodiment)
A second embodiment will be described with reference to FIGS. 5 and 6. The current detection unit 41 receives a ternary (0, 1, 2) signal value corresponding to a change in the current Iin flowing through the power supply line 15, and outputs the signal value as a combination of the bit values B0 and B1. That is, the signal value 0 is (B1, B0) = (0, 0), the signal value 1 is (B1, B0) = (0, 1), and the signal value 2 is (B1, B0) = (1, 1). is there.

電流Iinから3値の信号値を検出するため、電流検出部41は、電流電圧変換回路25と制御回路28の他に、2組のしきい値加算回路26A、26Bと2組の電圧比較回路27A、27Bを備えている。しきい値加算回路26A、26Bおよび電圧比較回路27A、27Bの構成は、それぞれ既述したしきい値加算回路26および電圧比較回路27と同じである。なお、これら2組の回路内の構成要素を区別するため、符号にaとbのサフィックスを付している。   In order to detect a ternary signal value from the current Iin, the current detection unit 41 includes two sets of threshold addition circuits 26A and 26B and two sets of voltage comparison circuits in addition to the current-voltage conversion circuit 25 and the control circuit 28. 27A and 27B are provided. The configurations of the threshold addition circuits 26A and 26B and the voltage comparison circuits 27A and 27B are the same as those of the threshold addition circuit 26 and the voltage comparison circuit 27 described above, respectively. In addition, in order to distinguish the components in these two sets of circuits, suffixes a and b are added to the reference numerals.

加算スイッチ33aと帰還スイッチ35aは、信号φ3がHレベルのときオンする。加算スイッチ33bは、信号φ4がHレベルのときオンする。帰還スイッチ35bは、信号φ1がHレベルのときオンする。出力スイッチ36a、36bは、信号φ2がHレベルのときにオンする。   The addition switch 33a and the feedback switch 35a are turned on when the signal φ3 is at the H level. Addition switch 33b is turned on when signal φ4 is at the H level. The feedback switch 35b is turned on when the signal φ1 is at the H level. The output switches 36a and 36b are turned on when the signal φ2 is at the H level.

信号値0の場合、電源線15には負荷電流だけが流れる。信号値が1、2の場合、電源線15には負荷電流に信号電流が重畳して流れる。信号値が2のときの信号電流は、信号値が1のときの信号電流よりも大きい。本実施形態においても、ノイズ電流に対するマージンを最大化するため、信号値が1のときの信号電流の1/2を電流しきい値Idetect1とし、信号値が1のときの信号電流と信号値が2のときの信号電流との中央値を電流しきい値Idetect2としている。定電流回路32a、32bは、それぞれしきい値設定電流Idetect1/n、Idetect2/nを出力する。   When the signal value is 0, only the load current flows through the power supply line 15. When the signal value is 1 or 2, the signal current is superimposed on the load current through the power line 15. The signal current when the signal value is 2 is larger than the signal current when the signal value is 1. Also in this embodiment, in order to maximize the margin for the noise current, 1/2 of the signal current when the signal value is 1 is set as the current threshold Idetect1, and the signal current and the signal value when the signal value is 1 are The median of the signal current at 2 is the current threshold Idetect2. The constant current circuits 32a and 32b output threshold setting currents Idetect1 / n and Idetect2 / n, respectively.

制御回路28は、しきい値設定期間において信号φ2をLレベルにし、出力スイッチ36a、36bをオフする。上述したように、出力端子37a、37bにH/Lの2値レベル以外の中間レベルを持つ電圧が出力されるのを防ぐためである。制御回路28は、しきい値設定期間の前半において信号φ1、φ3をHレベル、信号φ4をLレベルにし、加算スイッチ33aと帰還スイッチ35a、35bだけをオンする。これにより、コンデンサC1a、C1bに、(5)式のIdetectをIdetect1に置き替えたしきい値電圧Vth1が設定される。   The control circuit 28 sets the signal φ2 to the L level during the threshold setting period and turns off the output switches 36a and 36b. As described above, this is to prevent a voltage having an intermediate level other than the binary level of H / L from being output to the output terminals 37a and 37b. In the first half of the threshold setting period, the control circuit 28 sets the signals φ1 and φ3 to the H level and the signal φ4 to the L level, and turns on only the addition switch 33a and the feedback switches 35a and 35b. As a result, the threshold voltage Vth1 obtained by replacing Idetect in the equation (5) with Idetect1 is set in the capacitors C1a and C1b.

制御回路28は、しきい値設定期間の後半において信号φ1、φ4をHレベル、信号φ3をLレベルにし、加算スイッチ33bと帰還スイッチ35bだけをオンする。これにより、コンデンサC1bに、(5)式のIdetectをIdetect2に置き替えたしきい値電圧Vth2が設定される。コンデンサC1aは、しきい値電圧Vth1を保持する。帰還スイッチ35bについて、信号φ4がHレベルのときにオンするように変更してもよい。   In the latter half of the threshold setting period, the control circuit 28 sets the signals φ1 and φ4 to the H level and the signal φ3 to the L level, and turns on only the addition switch 33b and the feedback switch 35b. As a result, the threshold voltage Vth2 is set in the capacitor C1b by replacing Idetect in the equation (5) with Idetect2. Capacitor C1a holds threshold voltage Vth1. The feedback switch 35b may be changed to turn on when the signal φ4 is at the H level.

続いて、制御回路28は、信号値検出期間において信号φ1、φ3、φ4をLレベル、信号φ2をHレベルにし、加算スイッチ33a、33bと帰還スイッチ35a、35bをオフ、出力スイッチ36a、36bをオンする。その結果、電圧比較回路27Aは、(3)式で示す基準抵抗Raの電圧Vaと、しきい値電圧Vth1とを比較してビット値B0を出力する。電圧比較回路27Bは、(3)式で示す基準抵抗Raの電圧Vaと、しきい値電圧Vth2とを比較してビット値B1を出力する。本実施形態によれば、第1の実施形態と同様の効果を維持しながら、3値のレベルを持つ信号値を受信することができる。   Subsequently, in the signal value detection period, the control circuit 28 sets the signals φ1, φ3, and φ4 to the L level and the signal φ2 to the H level, turns off the addition switches 33a and 33b and the feedback switches 35a and 35b, and sets the output switches 36a and 36b. Turn on. As a result, the voltage comparison circuit 27A compares the voltage Va of the reference resistor Ra shown by the equation (3) with the threshold voltage Vth1, and outputs a bit value B0. The voltage comparison circuit 27B compares the voltage Va of the reference resistor Ra shown by the equation (3) with the threshold voltage Vth2 and outputs a bit value B1. According to the present embodiment, it is possible to receive signal values having three levels while maintaining the same effect as in the first embodiment.

(第3の実施形態)
第3の実施形態について図7を参照しながら説明する。電流検出部51は、図1に示した電流検出部19において、電流電圧変換回路25を電流電圧変換回路52に置き替えたものである。電流電圧変換回路25と電流電圧変換回路52とは、増幅回路の構成が異なる。
(Third embodiment)
A third embodiment will be described with reference to FIG. The current detection unit 51 is obtained by replacing the current-voltage conversion circuit 25 with a current-voltage conversion circuit 52 in the current detection unit 19 shown in FIG. The current-voltage conversion circuit 25 and the current-voltage conversion circuit 52 are different in the configuration of the amplifier circuit.

電流電圧変換回路52の増幅回路53は、オペアンプ30、バイアス回路54、ゲート(制御端子)が共通に接続されたPチャネル型のMOSトランジスタM1、M2、Nチャネル型のMOSトランジスタMa、および第1抵抗R1から第4抵抗R4により構成されている。トランジスタM1からM3は、それぞれ第1から第3トランジスタに相当する。   The amplifying circuit 53 of the current-voltage conversion circuit 52 includes an operational amplifier 30, a bias circuit 54, P-channel MOS transistors M1 and M2, gates (control terminals) connected in common, an N-channel MOS transistor Ma, and a first The resistor R1 to the fourth resistor R4 are configured. Transistors M1 to M3 correspond to first to third transistors, respectively.

抵抗R1は、検出抵抗Rsの高電位側端子(直流電源17側)とトランジスタM1のソースとの間に接続されている。抵抗R2は、検出抵抗Rsの低電位側端子(センサモジュール13側)とトランジスタM2のソースとの間に接続されている。抵抗R3、R4は、それぞれトランジスタM1、M2のドレインと電源線16との間に接続されている。抵抗R1、R2の抵抗値は互いに等しく、抵抗R3、R4の抵抗値も互いに等しい。   The resistor R1 is connected between the high potential side terminal (DC power supply 17 side) of the detection resistor Rs and the source of the transistor M1. The resistor R2 is connected between the low potential side terminal (sensor module 13 side) of the detection resistor Rs and the source of the transistor M2. The resistors R3 and R4 are connected between the drains of the transistors M1 and M2 and the power supply line 16, respectively. The resistance values of the resistors R1 and R2 are equal to each other, and the resistance values of the resistors R3 and R4 are also equal to each other.

抵抗R3、R4の非接地側端子(トランジスタM1、M2のドレイン)は、それぞれオペアンプ30の非反転入力端子、反転入力端子に接続されている。トランジスタMaのドレイン・ソース間は、トランジスタM1のソースと基準抵抗Raとの間に接続されており、トランジスタMaはオペアンプ30の出力電圧をゲート電圧(制御電圧)として動作する。   The non-ground side terminals (the drains of the transistors M1 and M2) of the resistors R3 and R4 are connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier 30, respectively. The drain and source of the transistor Ma are connected between the source of the transistor M1 and the reference resistor Ra, and the transistor Ma operates using the output voltage of the operational amplifier 30 as the gate voltage (control voltage).

バイアス回路54は、トランジスタにM1、M2に電流Iinよりも十分に小さいバイアス電流が流れるように、トランジスタM1、M2にゲート電圧を与える。Pチャネル型のMOSトランジスタMbのゲートは、そのドレインおよびトランジスタM1、M2のゲートと共通に接続されている。電源線15とトランジスタMbのソースとの間には抵抗Rbが接続されており、トランジスタMbのドレインと電源線16との間には定電流回路55が接続されている。抵抗Rbの抵抗値は抵抗R1、R2の抵抗値と等しいが、異なっていてもよい。   The bias circuit 54 applies a gate voltage to the transistors M1 and M2 so that a bias current sufficiently smaller than the current Iin flows through the transistors M1 and M2. The gate of the P-channel MOS transistor Mb is connected in common with the drain and the gates of the transistors M1 and M2. A resistor Rb is connected between the power supply line 15 and the source of the transistor Mb, and a constant current circuit 55 is connected between the drain of the transistor Mb and the power supply line 16. The resistance value of the resistor Rb is equal to the resistance values of the resistors R1 and R2, but may be different.

次に、電流電圧変換回路52の作用および効果を説明する。オペアンプ30による負帰還増幅により、抵抗R3、R4の電圧値は、オペアンプ30のオフセット電圧分を除いて等しく制御され、トランジスタM1、M2に流れる電流も等しくなる。トランジスタM1、M2は、同一特性を持つように半導体基板に形成されているので、ゲート電位とドレイン電位が等しく且つドレイン電流も等しい条件下では、トランジスタM1、M2のソース電位も一致する。   Next, the operation and effect of the current-voltage conversion circuit 52 will be described. Due to the negative feedback amplification by the operational amplifier 30, the voltage values of the resistors R3 and R4 are controlled to be equal except for the offset voltage of the operational amplifier 30, and the currents flowing through the transistors M1 and M2 are also equal. Since the transistors M1 and M2 are formed on the semiconductor substrate so as to have the same characteristics, the source potentials of the transistors M1 and M2 also coincide with each other under the condition that the gate potential is equal to the drain potential and the drain current is also equal.

この場合、電流電圧変換回路52において、電源線15、16間の電圧の大部分をトランジスタM1、M2、Ma、Mbが負担するように設計する。すなわち、トランジスタM1、M2、Ma、Mbを電源電圧に応じた耐圧を持つ素子で構成し、オペアンプ30を電源電圧に比べ低い耐圧を持つ回路で構成する。これにより、オペアンプ30のオフセット電圧は、第1の実施形態よりも小さくなる。その結果、基準抵抗Raに(1)式で示す電流Iaが流れるときのオフセット電流Ioffsetが非常に小さくなる。   In this case, the current-voltage conversion circuit 52 is designed so that most of the voltage between the power supply lines 15 and 16 is borne by the transistors M1, M2, Ma, and Mb. That is, the transistors M1, M2, Ma, and Mb are configured by elements having a withstand voltage corresponding to the power supply voltage, and the operational amplifier 30 is configured by a circuit having a withstand voltage lower than the power supply voltage. Thereby, the offset voltage of the operational amplifier 30 becomes smaller than that in the first embodiment. As a result, the offset current Ioffset when the current Ia shown by the equation (1) flows through the reference resistor Ra becomes very small.

しきい値設定期間および信号値検出期間におけるしきい値加算回路26および電圧比較回路27の動作は、図4を参照しながら説明した第1の実施形態と同様であるため省略する。本実施形態によれば、第1の実施形態と同様の効果が得られる他、電流電圧変換回路52のオフセット誤差自体を低減できるので、電流Iinの変化に基づいて一層高精度に信号値を得ることができる。   The operations of the threshold addition circuit 26 and the voltage comparison circuit 27 in the threshold setting period and the signal value detection period are the same as those in the first embodiment described with reference to FIG. According to the present embodiment, the same effect as in the first embodiment can be obtained, and the offset error itself of the current-voltage conversion circuit 52 can be reduced, so that a signal value can be obtained with higher accuracy based on the change in the current Iin. be able to.

(第4の実施形態)
図8に示す電流検出部61は、図7に示した電流検出部51のトランジスタM1、M2に変更を加えたものである。電流電圧変換回路62の増幅回路63は、トランジスタM1に替えてカスコード接続されたトランジスタM11、M12を備えており、トランジスタM2に替えてカスコード接続されたトランジスタM21、M22を備えている。
(Fourth embodiment)
The current detector 61 shown in FIG. 8 is obtained by changing the transistors M1 and M2 of the current detector 51 shown in FIG. The amplifier circuit 63 of the current-voltage conversion circuit 62 includes transistors M11 and M12 connected in cascode instead of the transistor M1, and includes transistors M21 and M22 connected in cascode instead of the transistor M2.

バイアス回路64は、トランジスタM11、M21のゲートにバイアス電圧Vb1を与え、トランジスタM12、M22のゲートにバイアス電圧Vb2を与える。ここで、トランジスタM12、M22のドレイン・ソース間電圧がトランジスタM11、M21のドレイン・ソース間電圧よりも高くなるように、バイアス電圧Vb1、Vb2が設定されている。   The bias circuit 64 applies a bias voltage Vb1 to the gates of the transistors M11 and M21, and applies a bias voltage Vb2 to the gates of the transistors M12 and M22. Here, the bias voltages Vb1 and Vb2 are set so that the drain-source voltages of the transistors M12 and M22 are higher than the drain-source voltages of the transistors M11 and M21.

第3の実施形態と同様の作用により、トランジスタM11、M21のソース電位は等しくなる。本実施形態では、上述したようなドレイン・ソース間電圧の設定により、トランジスタM11、M21をより低耐圧の素子で構成することができる。その結果、トランジスタM11、M21の特性差が一層小さくなり、トランジスタM11、M21のソース電位がより精度よく一致する。従って、電流電圧変換回路62に流れるオフセット電流Ioffsetが一層小さくなり、電流Iinの変化に基づいて一層高精度に信号値を得ることができる。   Due to the same action as in the third embodiment, the source potentials of the transistors M11 and M21 become equal. In the present embodiment, the transistors M11 and M21 can be configured with lower breakdown voltage elements by setting the drain-source voltage as described above. As a result, the characteristic difference between the transistors M11 and M21 is further reduced, and the source potentials of the transistors M11 and M21 are more accurately matched. Therefore, the offset current Ioffset flowing through the current-voltage conversion circuit 62 is further reduced, and a signal value can be obtained with higher accuracy based on the change in the current Iin.

(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
(Other embodiments)
As mentioned above, although preferred embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and expansion | extension can be performed within the range which does not deviate from the summary of invention.

第2の実施形態において3値の信号値を受信する構成を説明したが、しきい値加算回路26と電圧比較回路27の数を増やすことにより、4値以上の多値レベルを持つ信号値も受信できる。第2の実施形態および4値以上の変形例は、第3、第4の実施形態に対しても適用できる。   In the second embodiment, the configuration of receiving ternary signal values has been described. However, by increasing the number of threshold addition circuits 26 and voltage comparison circuits 27, signal values having multilevel levels of four or more levels can be obtained. Can receive. The second embodiment and the modification with four or more values can be applied to the third and fourth embodiments.

上述した電流検出部19、41、51、61は、ECU12とセンサモジュール13とを組み合わせたエアバッグ装置11への適用に限られない。しきい値設定期間と信号値検出期間とからなる各周期における電源線15、16に流れる負荷電流の変化が、信号電流の変化よりも小さいシステムであれば適用できる。
しきい値加算回路は、負の電流を加算する構成すなわち正の電流を減算する構成も含まれる。この構成は、定電流回路24が負の電流を出力する構成の場合に適用できる。
The current detection units 19, 41, 51, 61 described above are not limited to being applied to the airbag device 11 in which the ECU 12 and the sensor module 13 are combined. The present invention can be applied to any system in which the change in the load current flowing through the power supply lines 15 and 16 in each cycle including the threshold setting period and the signal value detection period is smaller than the change in the signal current.
The threshold addition circuit includes a configuration for adding a negative current, that is, a configuration for subtracting a positive current. This configuration can be applied to the case where the constant current circuit 24 outputs a negative current.

図面中、15、16は電源線(線路)、19、41、51、61は電流検出部(電流検出装置)、25、52、62は電流電圧変換回路、26、26A、26Bはしきい値加算回路、27、27A、27Bは電圧比較回路、28は制御回路、29、53、63は増幅回路、30はオペアンプ(増幅器)、32、32a、32bは定電流回路、33、33a、33bは加算スイッチ、34、34a、34bはコンパレータ(比較器)、35、35a、35bは帰還スイッチ、54、64はバイアス回路、Rsは検出抵抗、Raは基準抵抗、R1、R2、R3、R4は第1、第2、第3、第4抵抗、C1はコンデンサ、M1、M11、M12は第1トランジスタ、M2、M21、M22は第2トランジスタ、Maは第3トランジスタである。   In the drawings, 15 and 16 are power lines (lines), 19, 41, 51 and 61 are current detection units (current detection devices), 25, 52 and 62 are current-voltage conversion circuits, and 26, 26A and 26B are threshold values. 27, 27A and 27B are voltage comparison circuits, 28 is a control circuit, 29, 53 and 63 are amplifier circuits, 30 is an operational amplifier (amplifier), 32, 32a and 32b are constant current circuits, 33, 33a and 33b are Addition switch, 34, 34a and 34b are comparators, 35, 35a and 35b are feedback switches, 54 and 64 are bias circuits, Rs is a detection resistor, Ra is a reference resistor, R1, R2, R3 and R4 are first switches Reference numerals 1, 2, 3, 4, C 1 are capacitors, M 1, M 11, M 12 are first transistors, M 2, M 21, M 22 are second transistors, and Ma is a third transistor.

Claims (6)

線路(15,16)に流れる電流の変化量と電流しきい値との大小関係に基づいて、前記線路に流れる電流の変化に応じた信号値を出力する電流検出装置(19,41,51,61)であって、
前記線路に設けられた検出抵抗(Rs)、基準抵抗(Ra)、および前記検出抵抗の両端電圧を入力とする負帰還増幅により前記基準抵抗に前記線路電流に応じた電流を流す増幅回路(29,53,63)を備えた電流電圧変換回路(25,52,62)と、
前記電流しきい値に応じたしきい値設定電流を出力する定電流回路(32,32a,32b)および前記定電流回路から前記基準抵抗に至る経路に設けられた加算スイッチ(33,33a,33b)を備えたしきい値加算回路(26,26A,26B)と、
コンデンサ(C1)、前記基準抵抗の電圧と前記コンデンサの電圧とを比較する比較器(34,34a,34b)、および前記比較器の出力端子から前記コンデンサが接続された入力端子への負帰還経路を形成する帰還スイッチ(35,35a,35b)を備えた電圧比較回路(27,27A,27B)と、
しきい値設定期間において、前記加算スイッチと前記帰還スイッチをオンすることにより、前記コンデンサに、前記線路電流に前記電流しきい値を加えた電流に応じたしきい値電圧を設定し、信号値検出期間において、前記加算スイッチと前記帰還スイッチをオフすることにより、前記線路電流に応じて前記基準抵抗に生成される電圧と前記しきい値電圧とを比較して前記信号値を生成する制御回路(28)とを備えていることを特徴とする電流検出装置。
Based on the magnitude relationship between the amount of change in the current flowing through the line (15, 16) and the current threshold value, the current detection device (19, 41, 51, 61)
An amplifying circuit (29) for causing a current corresponding to the line current to flow through the reference resistor by negative feedback amplification using a detection resistor (Rs), a reference resistor (Ra), and a voltage across the detection resistor provided in the line as inputs. , 53, 63), a current-voltage conversion circuit (25, 52, 62),
A constant current circuit (32, 32a, 32b) for outputting a threshold setting current corresponding to the current threshold, and an addition switch (33, 33a, 33b) provided in a path from the constant current circuit to the reference resistance ) Including a threshold value adding circuit (26, 26A, 26B),
A capacitor (C1), a comparator (34, 34a, 34b) for comparing the voltage of the reference resistor and the voltage of the capacitor, and a negative feedback path from the output terminal of the comparator to the input terminal to which the capacitor is connected A voltage comparison circuit (27, 27A, 27B) comprising feedback switches (35, 35a, 35b) forming
In the threshold setting period, by turning on the addition switch and the feedback switch, a threshold voltage corresponding to a current obtained by adding the current threshold to the line current is set in the capacitor, and a signal value In the detection period, by turning off the addition switch and the feedback switch, the control circuit generates the signal value by comparing the threshold voltage with the voltage generated in the reference resistor according to the line current (28). A current detection device comprising:
互いに異なる大きさを持つ複数の電流しきい値に対応してそれぞれ前記しきい値加算回路(26A,26B)および前記電圧比較回路(27A,27B)を備え、
前記制御回路は、前記しきい値設定期間において、前記複数の電流しきい値の中から順次1つの電流しきい値を選択し、当該選択した電流しきい値に対応する前記しきい値加算回路の加算スイッチと前記電圧比較回路の帰還スイッチをオンすることにより、当該選択した電流しきい値に対応する前記電圧比較回路のコンデンサに当該選択した電流しきい値に対応したしきい値電圧を設定し、前記信号値検出期間において、前記加算スイッチと前記帰還スイッチを全てオフすることにより、前記線路電流に応じて前記基準抵抗に生成される電圧と互いに異なる大きさを持つ前記しきい値電圧とを比較して前記信号値を生成することを特徴とする請求項1記載の電流検出装置。
The threshold value adding circuit (26A, 26B) and the voltage comparing circuit (27A, 27B) are provided corresponding to a plurality of current threshold values having different sizes, respectively.
The control circuit sequentially selects one current threshold value from the plurality of current threshold values during the threshold setting period, and the threshold value adding circuit corresponding to the selected current threshold value By turning on the addition switch and the feedback switch of the voltage comparison circuit, the threshold voltage corresponding to the selected current threshold is set in the capacitor of the voltage comparison circuit corresponding to the selected current threshold In the signal value detection period, by turning off all of the addition switch and the feedback switch, the threshold voltage having a magnitude different from the voltage generated in the reference resistor according to the line current The current detection device according to claim 1, wherein the signal value is generated by comparing the signal values.
前記基準抵抗の一端が接地電位とされており、
前記増幅回路(29)は、
増幅器(30)と、
前記検出抵抗の高電位側端子と前記増幅器の非反転入力端子との間に接続された第1抵抗(R1)と、
前記検出抵抗の低電位側端子と前記増幅器の反転入力端子との間に接続された第2抵抗(R2)と、
前記増幅器の非反転入力端子と前記基準抵抗の他端との間に接続され、前記増幅器の出力電圧を制御電圧とするトランジスタ(Ma)とを備えていることを特徴とする請求項1または2記載の電流検出装置。
One end of the reference resistor is a ground potential,
The amplifier circuit (29)
An amplifier (30);
A first resistor (R1) connected between a high potential side terminal of the detection resistor and a non-inverting input terminal of the amplifier;
A second resistor (R2) connected between a low potential side terminal of the detection resistor and an inverting input terminal of the amplifier;
3. A transistor (Ma) connected between a non-inverting input terminal of the amplifier and the other end of the reference resistor and having an output voltage of the amplifier as a control voltage. The current detection device described.
前記基準抵抗の一端が接地電位とされており、
前記増幅回路(53、63)は、
増幅器(30)と、
制御端子が共通に接続された第1、第2トランジスタ(M1,M2)と、
前記第1、第2トランジスタに前記線路電流よりも小さいバイアス電流が流れるようにバイアス電圧を与えるバイアス回路(54,64)と、
前記検出抵抗の高電位側端子と前記第1トランジスタとの間および前記検出抵抗の低電位側端子と前記第2トランジスタとの間にそれぞれ設けられ、互いに等しい抵抗値を持つ第1抵抗(R1)および第2抵抗(R2)と、
前記第1トランジスタと前記接地電位との間および前記第2トランジスタと前記接地電位との間にそれぞれ設けられ、互いに等しい抵抗値を持つ第3抵抗(R3)および第4抵抗(R4)と、
前記第1抵抗の非線路側端子と前記基準抵抗の他端との間に接続され、前記増幅器の出力電圧を制御電圧とする第3トランジスタ(Ma)とを備え、
前記第3、第4抵抗の非接地側端子がそれぞれ前記増幅器の非反転入力端子、反転入力端子に接続されていることを特徴とする請求項1または2記載の電流検出装置。
One end of the reference resistor is a ground potential,
The amplifier circuit (53, 63)
An amplifier (30);
First and second transistors (M1, M2) having control terminals connected in common;
A bias circuit (54, 64) for applying a bias voltage so that a bias current smaller than the line current flows to the first and second transistors;
A first resistor (R1) provided between the high potential side terminal of the detection resistor and the first transistor and between the low potential side terminal of the detection resistor and the second transistor, and having the same resistance value. And a second resistor (R2),
A third resistor (R3) and a fourth resistor (R4) provided between the first transistor and the ground potential and between the second transistor and the ground potential, respectively, and having the same resistance value;
A third transistor (Ma) connected between the non-line side terminal of the first resistor and the other end of the reference resistor and having an output voltage of the amplifier as a control voltage;
3. The current detection device according to claim 1, wherein the non-ground side terminals of the third and fourth resistors are connected to a non-inverting input terminal and an inverting input terminal of the amplifier, respectively.
前記第1、第2、第3トランジスタは前記線路の電圧に応じた耐圧を有し、前記増幅器は前記第3、第4抵抗の電圧に応じた耐圧を有していることを特徴とする請求項4記載の電流検出装置。   The first, second, and third transistors have a withstand voltage according to the voltage of the line, and the amplifier has a withstand voltage according to the voltages of the third and fourth resistors. Item 5. The current detection device according to Item 4. 前記第1、第2トランジスタはカスコード接続とされていることを特徴とする請求項4または5記載の電流検出装置。   6. The current detection device according to claim 4, wherein the first and second transistors are cascode-connected.
JP2013120819A 2013-06-07 2013-06-07 Current detector Active JP5962593B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013120819A JP5962593B2 (en) 2013-06-07 2013-06-07 Current detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013120819A JP5962593B2 (en) 2013-06-07 2013-06-07 Current detector

Publications (2)

Publication Number Publication Date
JP2014239332A JP2014239332A (en) 2014-12-18
JP5962593B2 true JP5962593B2 (en) 2016-08-03

Family

ID=52136170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013120819A Active JP5962593B2 (en) 2013-06-07 2013-06-07 Current detector

Country Status (1)

Country Link
JP (1) JP5962593B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105510674A (en) * 2015-11-30 2016-04-20 上海仪电科学仪器股份有限公司 Microcurrent measuring circuit
JP6969884B2 (en) * 2017-04-03 2021-11-24 新日本無線株式会社 Current detection amplifier
JP6971048B2 (en) * 2017-04-05 2021-11-24 新日本無線株式会社 Current sense circuit
CN109818586A (en) * 2019-01-30 2019-05-28 烽火通信科技股份有限公司 A kind of current signal amplifier circuit, current signal detection circuit and detection method
CN114167112A (en) * 2021-12-16 2022-03-11 青岛东软载波智能电子有限公司 High-precision wide-range low-differential-voltage current measuring circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310048B2 (en) * 2005-05-04 2007-12-18 Power Integrations, Inc. Method and apparatus for sensing a current in a circuit
WO2010038480A1 (en) * 2008-10-02 2010-04-08 ホーチキ株式会社 Transmission input circuit
US8237449B2 (en) * 2010-05-27 2012-08-07 Standard Microsystems Corporation Bi-directional high side current sense measurement
US8779777B2 (en) * 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor

Also Published As

Publication number Publication date
JP2014239332A (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP5962593B2 (en) Current detector
EP3531559B1 (en) Current detection circuit, semiconductor device and semiconductor system
JP4770894B2 (en) Voltage detector
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
JP4725441B2 (en) Differential amplifier
US7728632B1 (en) Integrated circuit comparators having improved input resolution and methods of operating same
JP4979344B2 (en) Signal detection circuit
US9590560B2 (en) Summing amplifier and method thereof
US9438262B1 (en) Method for testing differential analog-to-digital converter and system therefor
US20080012604A1 (en) Low-voltage detection circuit
KR100825769B1 (en) On-chip reference current and voltage generating circuits
US11567522B2 (en) Voltage reference buffer circuit
JP2006067556A (en) Reference voltage fluctuation compensating circuit and comparator
US7199620B2 (en) Signal detecting circuit
US7804436B2 (en) Current mode analog-to-digital converter
US8179194B2 (en) System and method for a reference generator
US7342443B2 (en) Operational amplifier
US20070170946A1 (en) Pilot signal detection circuit and semiconductor integrated circuit equipping the circuit
JP5024259B2 (en) Sensor device and sensor device self-diagnosis method
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US9893688B1 (en) Offset calibration circuit and method for an amplifier circuit
JP2008072234A (en) Driver circuit
US7332958B2 (en) Analog-differential-circuit test device
US8754673B1 (en) Adaptive reference voltage generators that support high speed signal detection
US9754638B1 (en) Sense amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160613

R151 Written notification of patent or utility model registration

Ref document number: 5962593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250