JP5958904B2 - Multi-step inverter - Google Patents

Multi-step inverter Download PDF

Info

Publication number
JP5958904B2
JP5958904B2 JP2012194032A JP2012194032A JP5958904B2 JP 5958904 B2 JP5958904 B2 JP 5958904B2 JP 2012194032 A JP2012194032 A JP 2012194032A JP 2012194032 A JP2012194032 A JP 2012194032A JP 5958904 B2 JP5958904 B2 JP 5958904B2
Authority
JP
Japan
Prior art keywords
voltage
phase
inverter
transformer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012194032A
Other languages
Japanese (ja)
Other versions
JP2014050298A (en
Inventor
重男 枡川
重男 枡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Denki University
Original Assignee
Tokyo Denki University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Denki University filed Critical Tokyo Denki University
Priority to JP2012194032A priority Critical patent/JP5958904B2/en
Publication of JP2014050298A publication Critical patent/JP2014050298A/en
Application granted granted Critical
Publication of JP5958904B2 publication Critical patent/JP5958904B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、三相24ステップインバータのようなマルチステップインバータに関する。   The present invention relates to a multi-step inverter such as a three-phase 24 step inverter.

従来、マルチステップインバータとして、非特許文献1に開示された三相電圧形24ステップインバータが知られている。この従来のマルチステップインバータでは、1周期24ステップ波形とするのに、各三相変圧器の巻線を工夫して各相のユニットの出力電圧に位相差を持たせなくてはならず、スター・デルタ結線の三相変圧器を設けていた。   Conventionally, a three-phase voltage type 24-step inverter disclosed in Non-Patent Document 1 is known as a multi-step inverter. In this conventional multi-step inverter, in order to obtain a 24-step waveform for one cycle, the winding of each three-phase transformer must be devised to give a phase difference to the output voltage of each phase unit.・ A three-phase transformer with a delta connection was installed.

しかしながら、このような従来のマルチステップインバータでは、その三相出力側に三相変圧器を設けて負荷電流を流すようにしているので、巻線が大型化し、ひいてはインバータシステム全体が大型化する問題点があった。   However, in such a conventional multi-step inverter, a three-phase transformer is provided on the three-phase output side so that the load current flows, so that the winding becomes larger and the entire inverter system becomes larger. There was a point.

特に、航空機に搭載してエンジンの回転で発電機を回転させ、その交流電源を電力変換して所定電圧の三相交流電力を取り出すような用途に用いる場合、マルチステップインバータの小型化が強く求められていた。例えば、数10kVaから100kVaの電力を取り出す従来のマルチステップインバータの場合、6個のスイッチング素子からなる主インバータの出力電流のピーク値は、通常の1.5倍の大きな電流が流れるが、スター・デルタ結線の三相変圧器には、通常の負荷電流が流れる。そのため、各相コイルには、この負荷電流に耐える大きな巻線を必要とするため、ひいては、マルチステップインバータの全体を大型化してしまう問題点があった。   In particular, when used in applications such as mounting on an aircraft, rotating the generator with the rotation of the engine, and converting the AC power to convert three-phase AC power of a predetermined voltage, miniaturization of the multi-step inverter is strongly demanded. It was done. For example, in the case of a conventional multi-step inverter that extracts electric power of several tens of kPa to 100 kPa, the peak current of the output current of the main inverter composed of six switching elements flows 1.5 times as large as the normal current. A normal load current flows through a delta-connected three-phase transformer. For this reason, each phase coil requires a large winding that can withstand this load current, and as a result, the entire multi-step inverter is enlarged.

特開2009−171807号公報JP 2009-171807 A

枡川・飯田、「高調波注入方式三相電圧形24ステップインバータ」、平成20年、電気学会全国大会論文、No.4−080Sasakawa and Iida, “Harmonic Injection Three-Phase Voltage-Type 24-Step Inverter”, 2008, IEEJ National Conference Paper, No. 4-080

本発明は、上記従来技術の課題に鑑みてなされたもので、インバータ回路の出力側に大型のスター・デルタ結線の三相変圧器を必要とせず、ひいては小型化が図れるマルチステップインバータを提供することを目的とする。   The present invention has been made in view of the above-described problems of the prior art, and provides a multi-step inverter that does not require a large star-delta connection three-phase transformer on the output side of the inverter circuit and can be reduced in size. For the purpose.

本発明は、異なる4電圧の定電圧源の最高電圧点と最低電圧点とに、直流電圧を三相電圧に変換する主インバータの直流側を接続し、前記主インバータの各相交流出力端に、三相単巻変圧器の各相出力を接続し、前記三相単巻変圧器の中性点に単相変圧器の二次巻線を接続し、前記4電圧の定電圧源の最高電圧点、最低電圧点、第2位電圧点と第4位電圧点にNPCインバータの入力側を接続し、さらに前記4電圧の定電圧源の電圧中位点は前記単相変圧器の2次巻線を介して前記三相単巻変圧器の中性点に接続し、前記単相変圧器の一次巻線を前記4電圧の定電圧源の電圧中位点と前記NPCインバータの出力との間に接続し、前記NPCインバータの出力電圧を前記三相単巻変圧器の中性点に注入するようにしたマルチステップインバータを特徴とする。   In the present invention, the DC side of a main inverter that converts a DC voltage into a three-phase voltage is connected to the highest voltage point and the lowest voltage point of four different constant voltage sources, and each phase AC output terminal of the main inverter is connected. , Connect each phase output of the three-phase autotransformer, connect the secondary winding of the single-phase transformer to the neutral point of the three-phase autotransformer, the highest voltage of the constant voltage source of the four voltages The input side of the NPC inverter is connected to the point, the lowest voltage point, the second voltage point, and the fourth voltage point, and the voltage middle point of the four voltage constant voltage source is the secondary winding of the single-phase transformer. And connect the neutral winding of the three-phase autotransformer via a wire between the voltage midpoint of the four voltage constant voltage source and the output of the NPC inverter. And a multi-step inverter that injects the output voltage of the NPC inverter into the neutral point of the three-phase auto-transformer. The features.

上記発明において、前記異なる4電圧の定電圧源は、直流電圧源を2組の電圧に分割する4つのコンデンサと、前記2組の電圧を調整するチョッパにて構成することができる。   In the above invention, the different four voltage constant voltage sources can be constituted by four capacitors that divide the DC voltage source into two sets of voltages and a chopper that adjusts the two sets of voltages.

本発明によれば、三相主インバータ、NPCインバータ、異なる4電圧の定電圧源、三相単巻変圧器と単相変圧器から構成され、主インバータの出力側にスター・デルタ結線の三相変圧器を必要としないため、巻線が複雑で容量が大型化する三相変圧器に起因するインバータ装置全体の大型化を避けることができ、小型のマルチステップインバータを提供することができる。   According to the present invention, it is composed of a three-phase main inverter, an NPC inverter, four different voltage constant voltage sources, a three-phase auto-transformer and a single-phase transformer, and a three-phase star-delta connection on the output side of the main inverter. Since a transformer is not required, it is possible to avoid an increase in the size of the entire inverter device due to a three-phase transformer having a complicated winding and a large capacity, and a small multi-step inverter can be provided.

また本発明によれば、4電圧の定電圧源を4つの分圧コンデンサとチョッパにより構成することにより、直流電圧源の電圧を安定して4電圧に分割してその電圧を維持することができ、マルチステップインバータの出力波形をも安定したものとすることができる。   In addition, according to the present invention, by configuring the four voltage constant voltage source with four voltage dividing capacitors and a chopper, the voltage of the DC voltage source can be stably divided into four voltages and maintained. The output waveform of the multi-step inverter can be stabilized.

本発明の第1の実施の形態の24ステップインバータの回路図。The circuit diagram of the 24 step inverter of the 1st Embodiment of this invention. 上記実施の形態の24ステップインバータのスイッチング素子のパルスパターン、U相出力端電圧vUN、単相変圧器の二次巻線電圧v、出力相電圧vUOの波形図。The wave form diagram of the pulse pattern of the switching element of the 24 step inverter of the said embodiment, U phase output terminal voltage vUN , the secondary winding voltage va of a single phase transformer, and output phase voltage vUO . 上記実施の形態の24ステップインバータのシミュレーション結果におけるU相出力端電圧vUN、単相変圧器の二次巻線電圧v、出力相電圧vUOの波形図。The wave form diagram of U phase output terminal voltage vUN in the simulation result of the 24 step inverter of the said embodiment, the secondary winding voltage va of a single phase transformer, and output phase voltage vUO . 上記実施の形態の24ステップインバータの直流電圧源の回路図。The circuit diagram of the DC voltage source of the 24 step inverter of the said embodiment. 本発明の第2の実施の形態の24ステップインバータの回路図。The circuit diagram of the 24 step inverter of the 2nd Embodiment of this invention. 上記実施の形態におけるチョッパの動作状態(1)の電流の流れ方の説明図。Explanatory drawing of how the electric current flows in the operation state (1) of the chopper in the said embodiment. 上記実施の形態におけるチョッパの動作状態(2)の電流の流れ方の説明図。Explanatory drawing of how the electric current flows in the operation state (2) of the chopper in the said embodiment. 従来例と第2の実施の形態のシミュレーション結果の出力波形図。The output waveform figure of the simulation result of a prior art example and 2nd Embodiment.

以下、本発明の実施の形態を図に基づいて詳説する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[第1の実施の形態]
図1〜図5を用いて、本発明の第1の実施の形態として三相電圧形24ステップインバータについて説明する。本実施の形態の24ステップインバータは、6レベル出力の三相主インバータの出力端にジグザグ結線の三相単巻変圧器を設け、4レベルの高調波を注入することで、出力電圧を24ステップ波形にすることを特徴とする。
[First Embodiment]
A three-phase voltage type 24-step inverter will be described as a first embodiment of the present invention with reference to FIGS. The 24-step inverter of this embodiment is provided with a zigzag-connected three-phase single-turn transformer at the output end of a six-level output three-phase main inverter, and injects four-level harmonics, thereby increasing the output voltage to 24 steps. It is characterized by a waveform.

図1に示すように、本実施の形態の24ステップインバータは、直流電圧源E、スイッチング素子S〜Sからなる主インバータINV−Mと破線部の補助回路AUXからなる。 As shown in FIG. 1, the 24-step inverter of the present embodiment includes a DC voltage source E d , a main inverter INV-M including switching elements S 1 to S 6, and an auxiliary circuit AUX in a broken line portion.

主インバータINV−Mは、U相の上下のスイッチング素子S、S、V相のスイッチング素子S、S、W相のスイッチング素子S、Sを備えており、後述するように各相のスイッチング素子のオン・オフ動作の組み合わせにより6レベルの電圧を出力する。 The main inverter INV-M includes U-phase upper and lower switching elements S 1 and S 4 , V-phase switching elements S 2 and S 5 , and W-phase switching elements S 3 and S 6, as will be described later. Six levels of voltage are output by a combination of on / off operations of the switching elements of each phase.

補助回路AUXは、ジグザグ結線の三相単巻変圧器でなる出力変圧器T、直流電圧源Eを2組の電圧E、Eに分割する直流電圧分割回路E、そして、スイッチング素子S〜S12、ダイオードD、DからなるNPCインバータINV−HF、さらに単相変圧器でなる補助変圧器Tから構成されている。また、2組の直流電圧E、Eの接続点Nと出力変圧器Tの中性点Oとは、補助変圧器Tの二次巻線を介して結ばれている。図中、kは補助変圧器Tの巻数比であり、以下の説明では一次巻線と二次巻線の巻数をN、Nとし、k=N/Nと定義する。 The auxiliary circuit AUX includes an output transformer T composed of a three-phase single-turn transformer with zigzag connection, a DC voltage dividing circuit E s that divides a DC voltage source E d into two sets of voltages E 1 and E 2 , and a switching element S 7 to S 12, the diode D 1, consisting of D 2 NPC inverters INV-HF, and an auxiliary transformer T a further comprising a single-phase transformer. Further, the neutral point O of the two pairs of DC voltages E 1, E 2 of the connecting point N and the output transformer T, are connected via the secondary winding of the auxiliary transformer T a. In the figure, k is the turns ratio of the auxiliary transformer T a, in the following description the number of turns of the primary winding and the secondary winding and N 1, N 2, is defined as k = N 2 / N 1.

図4は、直流電圧源Eの詳しい回路例を示したものであり、エンジンにて駆動される発電機により発電される交流電源Aを、一次巻線Wと互いに絶縁された3つの二次巻線W21、W22、W23で構成される変圧器Tにて降圧され、それぞれ全波整流器RE、RE、REにて整流され、さらにDC−DCコンバータD−CON、D−CON、D−CONに通してそれぞれ電圧E、2E、Eの安定した直流に変換して直流電圧分割回路Eの(1)端子、(2)端子、(3)端子それぞれに供給される。尚、直流電圧源Eについては、この回路構成に限定されるものではない。 Figure 4 is shows a detailed circuit example of the DC voltage source E d, the AC power source A which is generated by the generator driven by an engine, three mutually insulated with the primary winding W 1 of the two is stepped down by winding W 21, W 22, W 23 in configured transformer T b, are respectively rectified by full wave rectifier RE 1, RE 2, RE 3 , further DC-DC converter D-CON 1 , D-CON 2, D- CON respective voltages E 2 through 3, 2E 1, the E 2 stable into a DC DC voltage dividing circuit E s (1) terminal, (2) terminal, (3 ) Is supplied to each terminal. Note that the DC voltage source E d, but is not limited to this circuit configuration.

NPCインバータINV−HFは、ゲート制御回路G−CNTによりスイッチング素子S〜S12をオン・オフ動作させ、そのオン・オフ動作の組み合わせにより、各相4レベルの電圧を、補助変圧器Tを通じて出力変圧器Tの中性点に出力し、その点の電圧を変動させる。このNPCインバータINV−HFは、補助変圧器Tの二次巻線電圧vが出力相電圧の3倍周波数で左右対称のk、kの電圧からなる凸形波形となるように制御される。 The NPC inverter INV-HF causes the switching elements S 7 to S 12 to be turned on / off by the gate control circuit G-CNT, and the voltage of the four levels for each phase is supplied to the auxiliary transformer T a by a combination of the on / off operations. To the neutral point of the output transformer T, and the voltage at that point is changed. The NPC inverter INV-HF, the auxiliary transformer T a of the secondary winding voltage v a is k 1 E d symmetric three times the frequency of the output phase voltage, and convex waveform consisting of the voltage of the k 2 E d It is controlled to become.

次に、本実施の形態の24ステップインバータの動作について説明する。図2(a)は主インバータIVN−Mのスイッチング素子S〜S、NPCインバータINV−HFのスイッチング素子S〜S12のパルスパターン、同図(b)は主インバータINV−Mの出力端電圧vUN、同図(c)は補助変圧器Tの二次巻線電圧v、同図(d)は主インバータINV−Mの最終出力相電圧vUOを示す。尚、スイッチング素子S〜S12はゲート制御回路G−CNTにより駆動制御され、図示のパルスパターンで動作する。同時に、図2ではU相に関連する各部の波形を示しているが、V相、W相についてはそれぞれ120°ずつ位相をずらせた同様の波形が得られる。 Next, the operation of the 24-step inverter of the present embodiment will be described. 2A shows a pulse pattern of switching elements S 1 to S 6 of the main inverter IVN-M and switching elements S 7 to S 12 of the NPC inverter INV-HF, and FIG. 2B shows an output of the main inverter INV-M. The end voltage v UN , (c) shows the secondary winding voltage v a of the auxiliary transformer T a , and (d) shows the final output phase voltage v UO of the main inverter INV-M. Note that the switching elements S 1 to S 12 are driven and controlled by the gate control circuit G-CNT and operate with the illustrated pulse pattern. At the same time, FIG. 2 shows the waveform of each part related to the U phase, but the V waveform and the W phase are obtained by shifting the phase by 120 °.

通常の電圧形インバータのスイッチング素子は180°期間導通するが、本方式では主インバータINV−Mのスッチング素子S〜Sを120°期間導通させる。これにより、U相のスイッチング素子S、Sのオン期間A、Bにおける出力端電圧vUNは次式(1)となる。

Figure 0005958904
Although the switching element of a normal voltage source inverter conducts for 180 ° period, in this method, the switching elements S 1 to S 6 of the main inverter INV-M are conducted for 120 ° period. Accordingly, the output terminal voltage v UN in the on periods A and B of the U-phase switching elements S 1 and S 4 is expressed by the following equation (1).
Figure 0005958904

スイッチング素子S、SがオフとなるC、D、E、Fの期間では、相電圧vVO、vWOは次式(2)で与えられる。

Figure 0005958904
In the periods C, D, E, and F in which the switching elements S 1 and S 4 are turned off, the phase voltages v VO and v WO are given by the following formula (2).
Figure 0005958904

また、出力変圧器Tの巻線電圧の総和は次式(3)のようになる。

Figure 0005958904
The total winding voltage of the output transformer T is expressed by the following equation (3).
Figure 0005958904

出力相電圧vUOは上両式(2)、(3)より、

Figure 0005958904
The output phase voltage v UO is obtained from the above equations (2) and (3).
Figure 0005958904

になる。従って、U相のスイッチング素子S、Sがオフとなる期間の出力端電圧vUNは、回路構成と上式より、次式(5)で与えられる。

Figure 0005958904
become. Therefore, the output terminal voltage v UN during the period when the U-phase switching elements S 1 and S 4 are off is given by the following equation (5) from the circuit configuration and the above equation.
Figure 0005958904

一方、補助回路AUXのスイッチング素子S〜S12は、補助変圧器Taの二次巻線電圧vが出力相電圧の3倍周波数で左右対称のk、kの電圧からなる凸形波形となるように制御される。スイッチング素子S〜S12のオン・オフにより、二次巻線電圧vは次の値をとる。

Figure 0005958904
On the other hand, the auxiliary circuit switching element S 7 to S 12 of the AUX, the auxiliary transformer Ta of the secondary winding voltage v a is 3 times symmetric in frequency k 1 E d of the output phase voltage, k 2 voltage E d It is controlled to have a convex waveform consisting of By turning on and off the switching element S 7 to S 12, the secondary winding voltage v a take the following values.
Figure 0005958904

ここで、k、kは電圧比であり、k/k=E/E、k/k=1/2である。 Here, k 1 and k 2 are voltage ratios, and k 1 / k = E 1 / E d and k 2 / k = 1/2.

図1の回路構成より、出力相電圧vUOは以下の式(7)のようになる。

Figure 0005958904
From the circuit configuration of FIG. 1, the output phase voltage v UO is expressed by the following equation (7).
Figure 0005958904

その結果、上式(7)に(1)、(5)、(6)式を代入すると、U相の出力相電圧vUOは図2(d)に示すように、1周期24ステップからなる階段波形に改善される。また、V相出力電圧vVO及びW相出力電圧vWOはU相出力電圧vUOを120°ずつ遅らせた波形となる。 As a result, when the equations (1), (5), and (6) are substituted into the above equation (7), the U-phase output phase voltage v UO is composed of 24 steps in one cycle as shown in FIG. The staircase waveform is improved. Further, the V-phase output voltage v VO and the W-phase output voltage v WO have waveforms obtained by delaying the U-phase output voltage v UO by 120 °.

尚、主インバータINV−Mの各相の24ステップ電圧の出力は、フィルターを通して滑らかなサイン波形にならして交流電源として取り出される。   Note that the output of the 24-step voltage of each phase of the main inverter INV-M is extracted as an AC power source through a filter in a smooth sine waveform.

上記構成の第1の実施の形態の24ステップインバータについて、シミュレーション計算を行った結果について説明する。本方式の波形改善効果は、補助変圧器Taの二次巻線電圧vをどのような凸形の電圧波形にするか、また、vを形作るk、kに依存する。そこで、次式で定義する出力相電圧の総合ひずみ率μを最小とする場合を本方式の最適値にすると、k=0.040、k=0.115となる。

Figure 0005958904
The result of having performed simulation calculation about the 24 step inverter of 1st Embodiment of the said structure is demonstrated. Waveform improving effect of the present method, either to any convex voltage waveform of the secondary winding voltage v a of the auxiliary transformer Ta, also depends on the k 1, k 2 for forming a v a. Therefore, when the total distortion rate μ of the output phase voltage defined by the following expression is minimized, k 1 = 0.040 and k 2 = 0.115 are obtained as the optimum values of this method.
Figure 0005958904

ここで、VUO、VUO1は出力相電圧vUOの全実効値及び基本波実効値である。 Here, V UO and V UO1 are the total effective value and the fundamental effective value of the output phase voltage v UO .

最適値における総合ひずみ率μは8.3%になる。従来の24ステップ方式のひずみ率7.5%に比べて0.8%ほど増加しているが、ほぼ24ステップ相当の波形改善効果といえる。さらに、総合ひずみ率μの最小値におけるk、E、Eは次式(9)のようになる。

Figure 0005958904
The total distortion rate μ at the optimum value is 8.3%. Although the distortion rate is increased by about 0.8% compared to the conventional 24-step method with a distortion rate of 7.5%, it can be said that the waveform improvement effect is substantially equivalent to 24 steps. Further, k, E 1 , E 2 at the minimum value of the total distortion rate μ are expressed by the following equation (9).
Figure 0005958904

図3はE=200V、抵抗負荷5ΩにおけるU相のシミュレーション波形を示す。U相の出力端電圧vUNは図式解析と同様に、6レベルの階段波形となり、補助変圧器Taの二次巻線電圧vは出力相電圧の3倍周波数からなる凸形電圧波形になっている。また、出力相電圧vUOは補助回路AUXの働きにより一周期24ステップ波形に改善されている。 FIG. 3 shows a U-phase simulation waveform at E d = 200 V and a resistive load of 5Ω. Output voltage of the U-phase v UN as with diagrammatically analysis becomes a 6-level step waveform, the secondary winding voltage v a of the auxiliary transformer Ta is a convex-shaped voltage waveform composed of 3 times the frequency of the output phase voltage ing. The output phase voltage v UO is improved to a 24-step waveform for one cycle by the function of the auxiliary circuit AUX.

以上のように、本実施の形態の24ステップインバータによれば、従来の大型化の原因となっていたスター・デルタ結線の三相変圧器に代えて三相単巻変圧器を出力変圧器に採用することにより小型化が図れ、例えば、航空機に搭載する交流電源装置のように軽量化を必要とする分野での利用に適したものとなれる。   As described above, according to the 24-step inverter of the present embodiment, a three-phase single-turn transformer is used as an output transformer in place of the three-phase transformer of the star delta connection that has been the cause of the conventional increase in size. By adopting it, it is possible to reduce the size, and for example, it is suitable for use in a field that requires weight reduction, such as an AC power supply device mounted on an aircraft.

[第2の実施の形態]
図5〜図8を用いて、本発明の第2の実施の形態の24ステップインバータについて説明する。第2の実施の形態は、第1の実施の形態に対して、直流電圧源Eの直流電圧分割回路Eを、チョッパCHと電圧分割コンデンサC〜Cで構成したことを特徴とする。その他の構成については、第1の実施の形態と同様であり、そのため、第1の実施の形態と共通する回路要素については共通する符号を用いて説明する。
[Second Embodiment]
The 24-step inverter according to the second embodiment of the present invention will be described with reference to FIGS. Second embodiment, the feature that the first embodiment, DC voltage dividing circuit E s of the DC voltage source E d, was composed of the chopper CH and the voltage dividing capacitor C 1 -C 4 To do. Other configurations are the same as those of the first embodiment, and therefore circuit elements common to the first embodiment will be described using common reference numerals.

図5に示す第2の実施の形態の24ステップインバータは、直流電圧E、スイッチング素子S〜Sからなる主インバータINV−M、破線部の補助回路AUXからなる。補助回路AUXはジグザグ結線の出力変圧器T、及び4つの電圧分割用のコンデンサC〜C、スイッチング素子S〜S12、ダイオードD、D、補助変圧器TからなるNPCインバータINV−HFと、スイッチング素子Sa1、Sa2、リアクトルLa1、La2、ダイオードDからなるチョッパCHで構成される。また、コンデンサの接続中点Nと出力変圧器Tの中性点Oは、単相変圧器Tの二次巻線を介して結ばれている。増加したチョッパCHのスイッチング素子Sa1、Sa2のスイッチング制御の必要のため、ゲート制御回路G−CNTはスイッチング素子S〜S12それぞれをオン・オフ制御すると共に、これらチョッパCHのスイッチング素子Sa1、Sa2のオン・オフ制御も行う。 The 24-step inverter of the second embodiment shown in FIG. 5 includes a DC voltage E d , a main inverter INV-M including switching elements S 1 to S 6, and an auxiliary circuit AUX in a broken line portion. The auxiliary circuit AUX is an NPC inverter comprising a zigzag output transformer T, four voltage dividing capacitors C 1 to C 4 , switching elements S 7 to S 12 , diodes D 1 and D 2 , and an auxiliary transformer Ta. It is composed of an INV-HF, a chopper CH including switching elements S a1 and S a2 , reactors L a1 and L a2 , and a diode Da . Further, the neutral point O of the connection point N to the output transformer T of the capacitor is connected through a secondary winding of the single-phase transformer T a. Due to the need for switching control of the increased switching elements S a1 and S a2 of the chopper CH, the gate control circuit G-CNT 2 controls on / off of the switching elements S 1 to S 12 , and the switching elements of the chopper CH On / off control of S a1 and S a2 is also performed.

本方式でも主インバータINV−Mのスイッチング素子S〜Sを三相電流形インバータと同様な120°期間導通させる。一方、補助回路AUXのスイッチング素子S〜S12は、単相変圧器Tの二次巻線電圧vが出力相電圧の3倍周波数で、電圧振幅がk、kとなる左右対称な凸形電圧波形となるように制御する。 Also in this method, the switching elements S 1 to S 6 of the main inverter INV-M are made conductive for the same 120 ° period as the three-phase current source inverter. On the other hand, the switching element S 7 to S 12 of the auxiliary circuit AUX is three times the frequency of the secondary winding voltage v a is the output phase voltage of the single-phase transformer T a, the voltage amplitude k 1 E d, k 2 E Control is performed so as to obtain a symmetrical convex voltage waveform that becomes d .

図6、図7にチョッパCHの動作を示す。図6に矢印Iで示すように、スイッチング素子Sa1、Sa2がオンすると、電流IはC−Sa1−La1、C−La2−Sa2と流れ、それぞれのコンデンサC、Cの電荷をリアクトルLa1、La2を通して放出する。図7に矢印Iで示すように、スイッチング素子Sa1、Sa2をオフすると、リアクトルLa1、La2に蓄えられたエネルギーIがダイオードDを通してコンデンサC、Cを充電する。以上の動作を繰り返し、スイッチング素子Sa1、Sa2のオン時間を調整することにより、コンデンサ電圧を所望の所定の電圧に保つ。 6 and 7 show the operation of the chopper CH. As indicated by an arrow I 1 in FIG. 6, when the switching elements S a1 and S a2 are turned on, the current I 1 flows through C 1 −S a1 −L a1 and C 4 −L a2 −S a2, and the respective capacitors C 1 , C 4 charges are discharged through the reactors L a1 and L a2 . As shown by the arrow I 2 in FIG. 7, when off the switching element S a1, S a2, energy I 2 stored in the reactor L a1, L a2 to charge capacitor C 2, C 3 through the diode D a. The capacitor voltage is kept at a desired predetermined voltage by repeating the above operation and adjusting the on-time of the switching elements S a1 and S a2 .

図8に直流電圧源E=450V、力率80%におけるシミュレーション結果を示す。チョッパCHがない場合、E、Eの電圧を適切な値に保つことができない。出力相電圧vUOは、同図(a)のようにひずんだ電圧波形となる。一方、本実施の形態のようにチョッパCHを設けることにより、E、Eの電圧が適切に保たれ、出力相電圧vUOは、同図(b)のように、1周期24ステップからなる電圧波形となることが確認できた。 FIG. 8 shows a simulation result when the DC voltage source E d = 450 V and the power factor is 80%. When there is no chopper CH, the voltages of E 1 and E 2 cannot be maintained at appropriate values. The output phase voltage v UO has a distorted voltage waveform as shown in FIG. On the other hand, by providing the chopper CH as in the present embodiment, the voltages of E 1 and E 2 are appropriately maintained, and the output phase voltage v UO is from 24 steps in one cycle as shown in FIG. It was confirmed that the voltage waveform was as follows.

〜S12、Sa、Saスイッチング素子
、E 電圧
〜C、C コンデンサ
、D、D ダイオード
INV−M 主インバータ
AUX 補助回路
T 出力変圧器
補助変圧器
変圧器
G−CNT、G−CNT ゲート制御回路
直流電圧源
Es 電圧分割回路
N 電圧中位点
IVN−HF NPCインバータ
CH チョッパ
RE、RE、RE 全波整流器
D−CON、D−CON、D−CON DC−DCコンバータ
S 1 ~S 12, Sa 1, Sa 2 switching elements E 1, E 2 voltage C 1 ~C 4, C d capacitor D 1, D 2, D a diode INV-M main inverter AUX auxiliary circuit T output transformer T a auxiliary transformer T b transformer G-CNT, G-CNT 2 gate control circuit E d DC voltage source Es voltage dividing circuit N voltage middle point IVN-HF NPC inverter CH chopper RE 1, RE 2, RE 3 full wave Rectifier D-CON 1 , D-CON 2 , D-CON 3 DC-DC converter

Claims (2)

異なる4電圧の定電圧源の最高電圧点と最低電圧点とに、直流電圧を三相電圧に変換する主インバータの直流側を接続し、
前記主インバータの各相交流出力端に、三相単巻変圧器の各相出力を接続し、
前記三相単巻変圧器の中性点に単相変圧器の二次巻線側を接続し、
前記4電圧の定電圧源の最高電圧点、最低電圧点、第2位電圧点、第4位電圧点にNPCインバータの入力側を接続し、
前記4電圧の定電圧源の電圧中位の第3電圧点を、前記単相変圧器の2次巻線を介して前記三相単巻変圧器の中性点に接続し、
前記単相変圧器の一次巻線を前記4電圧の定電圧源の電圧中位点と前記NPCインバータの出力との間に接続し、
前記NPCインバータの出力電圧を前記三相単巻変圧器の中性点に注入するようにしたことを特徴とするマルチステップインバータ。
Connect the DC side of the main inverter that converts DC voltage to three-phase voltage to the highest voltage point and the lowest voltage point of different four voltage constant voltage sources,
Connect each phase output of the three-phase auto-transformer to each phase AC output terminal of the main inverter,
Connect the secondary winding side of the single-phase transformer to the neutral point of the three-phase single-turn transformer,
The input side of the NPC inverter is connected to the highest voltage point, lowest voltage point, second voltage point, and fourth voltage point of the four voltage constant voltage source,
A third voltage point in the middle of the voltage of the four-voltage constant voltage source is connected to a neutral point of the three-phase autotransformer via a secondary winding of the single-phase transformer;
A primary winding of the single-phase transformer is connected between a voltage midpoint of the four voltage constant voltage source and an output of the NPC inverter;
A multi-step inverter characterized in that the output voltage of the NPC inverter is injected into a neutral point of the three-phase auto-transformer.
前記異なる4電圧の定電圧源は、直流電圧源を2組の電圧に分割する4つのコンデンサと、前記2組の電圧を調整するチョッパにて構成したことを特徴とする請求項1に記載のマルチステップインバータ。   2. The different four voltage constant voltage sources are configured by four capacitors that divide a DC voltage source into two sets of voltages and a chopper that adjusts the two sets of voltages. Multi-step inverter.
JP2012194032A 2012-09-04 2012-09-04 Multi-step inverter Expired - Fee Related JP5958904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012194032A JP5958904B2 (en) 2012-09-04 2012-09-04 Multi-step inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194032A JP5958904B2 (en) 2012-09-04 2012-09-04 Multi-step inverter

Publications (2)

Publication Number Publication Date
JP2014050298A JP2014050298A (en) 2014-03-17
JP5958904B2 true JP5958904B2 (en) 2016-08-02

Family

ID=50609432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194032A Expired - Fee Related JP5958904B2 (en) 2012-09-04 2012-09-04 Multi-step inverter

Country Status (1)

Country Link
JP (1) JP5958904B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI110040B (en) * 1998-10-07 2002-11-15 Abb Industry Oy Vaihtosuuntaajajärjestely
JP5072097B2 (en) * 2008-01-21 2012-11-14 学校法人東京電機大学 Three-phase voltage type inverter system

Also Published As

Publication number Publication date
JP2014050298A (en) 2014-03-17

Similar Documents

Publication Publication Date Title
US8270191B2 (en) Power generation system, power converter system, and methods of converting power
Chen et al. Modified interleaved current sensorless control for three-level boost PFC converter with considering voltage imbalance and zero-crossing current distortion
EP2270971A1 (en) Three-stage multilevel DC to AC converter
US20130301327A1 (en) System and method of parallel converter current sharing
JP2013504295A (en) Electrical energy conversion circuit device
KR100911122B1 (en) Enhanced power converting device converting multiple dc electric power source to ac
US9614457B2 (en) Modular thyristor-based rectifier circuits
EP2724441A1 (en) Wind power converter
CN110945770A (en) DC coupling electric converter
JP2016046955A (en) Electric power conversion device
Adithya Study of multilevel sinusoidal PWM methods for cascaded h-bridge multilevel inverters
KR20110135126A (en) Rush current prevention apparatus for cascade multi level high voltage inverter
Rahman et al. Low noise inverter for poly phase microgrid system
Lai et al. Parallel-operated single-stage flyback-type single-phase solar micro-inverter
US9438132B2 (en) Multilevel AC/DC power converting method and converter device thereof
Deepak et al. A novel multilevel inverter topology based on multi-winding multi-tapped transformers for improved wave shape requirements
JP5958904B2 (en) Multi-step inverter
JP2007082317A (en) Power system
JP6065375B2 (en) Power converter and grid interconnection system using the same
US9236811B2 (en) Multiphase transformer rectifier unit
Abdollahi A novel delta/hexagon-connected transformer-based 72-pulse AC-DC converter for power quality improvement
JP2005080414A (en) Power conversion device and power conditioner using same
Bintz et al. Parallel-serial-rectifier for power-to-hydrogen applications
Malek et al. An 18-pulse uncontrolled star rectifier for input line current harmonic reduction
Kim et al. Output current balancing method for three-phase interleaved LLC resonant converter employing Y-connected rectifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160613

R150 Certificate of patent or registration of utility model

Ref document number: 5958904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees