JP5937826B2 - Wireless module - Google Patents

Wireless module Download PDF

Info

Publication number
JP5937826B2
JP5937826B2 JP2012005636A JP2012005636A JP5937826B2 JP 5937826 B2 JP5937826 B2 JP 5937826B2 JP 2012005636 A JP2012005636 A JP 2012005636A JP 2012005636 A JP2012005636 A JP 2012005636A JP 5937826 B2 JP5937826 B2 JP 5937826B2
Authority
JP
Japan
Prior art keywords
line
pad
wireless module
substrate
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012005636A
Other languages
Japanese (ja)
Other versions
JP2013145977A (en
Inventor
政宏 柳
政宏 柳
龍史 澁谷
龍史 澁谷
達也 梯
達也 梯
倉島 茂美
茂美 倉島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2012005636A priority Critical patent/JP5937826B2/en
Publication of JP2013145977A publication Critical patent/JP2013145977A/en
Application granted granted Critical
Publication of JP5937826B2 publication Critical patent/JP5937826B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)
  • Details Of Aerials (AREA)

Description

本発明は、無線モジュールに関する。   The present invention relates to a wireless module.

従来より、一端に短絡点と複数の調整点を含む第1の伝送線路と、前記第1の伝送線路と一部またはすべてが平行に配置され、前記第1の伝送線路の短絡点とは反対側に短絡点と複数の調整点を含む第2の伝送線路により構成され、第1の伝送線路の短絡点と第2の伝送線路の短絡点が接続され、第1と第2の伝送線路の相対する調整点の接続により整合される整合回路を有する回路があった(例えば、特許文献1参照)。   Conventionally, a first transmission line including a short-circuit point and a plurality of adjustment points at one end, and a part or all of the first transmission line are arranged in parallel, opposite to the short-circuit point of the first transmission line. A second transmission line including a short-circuit point and a plurality of adjustment points on the side, the short-circuit point of the first transmission line and the short-circuit point of the second transmission line are connected, and the first and second transmission lines There has been a circuit having a matching circuit that is matched by connection of opposing adjustment points (see, for example, Patent Document 1).

特開平10−224119号公報Japanese Patent Laid-Open No. 10-224119

ところで、従来の回路は、第2の伝送線路の短絡点とは反対側の端部がオープンスタブになるため、高周波の信号を伝送する際に、信号が劣化するという問題があった。   By the way, the conventional circuit has a problem that the end of the second transmission line opposite to the short-circuit point is an open stub, so that the signal deteriorates when transmitting a high-frequency signal.

そこで、本発明は、信号の劣化を抑制した無線モジュールを提供することを目的とする。   Accordingly, an object of the present invention is to provide a wireless module in which signal degradation is suppressed.

本発明の一局面の無線モジュールは、基板と、アンテナと、前記基板の一方の面に形成されるとともに、一端側が前記アンテナに接続され、前記アンテナとインピーダンス整合された特性インピーダンスを有する線路と、前記線路の他端側に接続されるアンプと、前記基板の前記一方の面に前記線路の長手方向に沿って形成されるとともに、接地電位に保持されるパッドとを含前記パッドは、前記線路の長手方向に沿って複数形成される

A wireless module of one aspect of the present invention includes a substrate, an antenna, a line having a characteristic impedance that is formed on one surface of the substrate, has one end connected to the antenna, and impedance-matched to the antenna, an amplifier connected to the other end of the line is formed along the longitudinal direction of the line on the one surface of the substrate, viewed contains a pad which is held at ground potential, said pad, A plurality of lines are formed along the longitudinal direction of the line .

信号の劣化を抑制した無線モジュールを提供できるという特有の効果が得られる。   A unique effect that a wireless module in which signal degradation is suppressed can be provided.

実施の形態の無線モジュールを示す斜視図である。It is a perspective view which shows the wireless module of embodiment. 無線モジュール100を示す図である。1 is a diagram illustrating a wireless module 100. FIG. 実施の形態の無線モジュール100の等価回路を示す図である。It is a figure which shows the equivalent circuit of the radio | wireless module 100 of embodiment. 実施の形態の無線モジュール100についてシミュレーションで得たスミスチャートを示す図である。It is a figure which shows the Smith chart obtained by simulation about the wireless module 100 of embodiment. 実施の形態の無線モジュール100についてシミュレーションで得たスミスチャートを示す図である。It is a figure which shows the Smith chart obtained by simulation about the wireless module 100 of embodiment. 実施の形態の無線モジュール100の等価回路を示す図である。It is a figure which shows the equivalent circuit of the radio | wireless module 100 of embodiment. 実施の形態の無線モジュール100のS21パラメータの特性を示す図である。It is a figure which shows the characteristic of S21 parameter of the radio | wireless module 100 of embodiment. 実施の形態の無線モジュール100のS21パラメータの特性を示す図である。It is a figure which shows the characteristic of S21 parameter of the radio | wireless module 100 of embodiment. 実施の形態の無線モジュール100のS21パラメータの特性を示す図である。It is a figure which shows the characteristic of S21 parameter of the radio | wireless module 100 of embodiment. 実施の形態の第1変形例の無線モジュール100Aを示す平面図である。It is a top view which shows the radio | wireless module 100A of the 1st modification of embodiment. 実施の形態の第1変形例の無線モジュール100Bを示す平面図である。It is a top view which shows the radio | wireless module 100B of the 1st modification of embodiment.

以下、本発明の無線モジュールを適用した実施の形態について説明する。   Embodiments to which the wireless module of the present invention is applied will be described below.

<実施の形態>
図1は、実施の形態の無線モジュールを示す斜視図である。ここでは、図1に示すように直交座標系としてXYZ座標系を定義する。
<Embodiment>
FIG. 1 is a perspective view illustrating a wireless module according to an embodiment. Here, an XYZ coordinate system is defined as an orthogonal coordinate system as shown in FIG.

実施の形態の無線モジュール100は、基板101、線路102、パッド103A〜103E、グランドパターン104、アンテナ105、レジスト106、PA(Power Amplifier)107、キャパシタ108、及び抵抗チップ109を含む。   The wireless module 100 according to the embodiment includes a substrate 101, a line 102, pads 103A to 103E, a ground pattern 104, an antenna 105, a resist 106, a PA (Power Amplifier) 107, a capacitor 108, and a resistor chip 109.

基板101は、例えば、ガラス布基材にエポキシ樹脂を含浸させたFR−4(Flame Retardant Type 4)規格の基板を用いることができる。基板101は、例えば、ガラス布基材の代わりに、炭素繊維等のフィラーを含んでもよく、また、ガラス布基材を含まずにエポキシ樹脂だけで形成されてもよい。また、基板101は、テフロン(登録商標)ガラス製の基板、又は、ポリイミド樹脂等で形成されるフレキシブル基板であってもよい。   As the substrate 101, for example, a FR-4 (Flame Retardant Type 4) standard substrate in which a glass cloth base material is impregnated with an epoxy resin can be used. For example, the substrate 101 may include a filler such as carbon fiber instead of the glass cloth base material, or may be formed of only an epoxy resin without including the glass cloth base material. The substrate 101 may be a Teflon (registered trademark) glass substrate or a flexible substrate formed of polyimide resin or the like.

線路102は、基板101の一方の面(図1中の上面)に形成されている。線路102は、例えば、基板101の一方の面に形成される銅箔をパターニングすることによって形成される。   The line 102 is formed on one surface of the substrate 101 (the upper surface in FIG. 1). The line 102 is formed, for example, by patterning a copper foil formed on one surface of the substrate 101.

線路102は、基板101の他方の面(図1中の下面)の一面にグランドパターンが形成されることにより、マイクロストリップ線路を構築する。線路102の一端102Aから他端102Bの長さ(長手方向(X軸方向)の長さ)は、無線モジュール100の使用波長の実効長(λe)の半分(λe/2)以下の長さに設定される線路102の長さをλe/2に設定する理由については後述する。   The line 102 forms a microstrip line by forming a ground pattern on one surface of the other surface (the lower surface in FIG. 1) of the substrate 101. The length (length in the longitudinal direction (X-axis direction)) from one end 102A to the other end 102B of the line 102 is equal to or shorter than the half (λe / 2) of the effective length (λe) of the used wavelength of the wireless module 100. The reason for setting the length of the line 102 to be set to λe / 2 will be described later.

線路102の一端102AにはPA107が接続され、線路102の他端102Bにはキャパシタ108を介して、アンテナ105が接続される。   A PA 107 is connected to one end 102 A of the line 102, and an antenna 105 is connected to the other end 102 B of the line 102 via a capacitor 108.

パッド103A〜103Eは、線路102の長手方向に沿って、線路102の脇に等間隔で形成されている。パッド103A〜103Eは、図示しないビアによってグランドパターン104に接続されており、接地電位に保持される。   The pads 103A to 103E are formed at equal intervals on the side of the line 102 along the longitudinal direction of the line 102. The pads 103A to 103E are connected to the ground pattern 104 by vias (not shown) and are held at the ground potential.

パッド103A〜103Eは、例えば、基板101の一方の面に形成される銅箔をパターニングすることによって形成される。パッド103A〜103Eは、基板101の一方の面の全面に形成又は貼付した銅箔をパターニングすることにより、線路102と同時に形成すればよい。   The pads 103A to 103E are formed by patterning a copper foil formed on one surface of the substrate 101, for example. The pads 103 </ b> A to 103 </ b> E may be formed simultaneously with the line 102 by patterning a copper foil formed or pasted on the entire surface of one surface of the substrate 101.

グランドパターン104は、基板101の他方の面の全面に、例えば、銅箔を形成又は貼付することによって形成される。   The ground pattern 104 is formed by, for example, forming or sticking a copper foil on the entire other surface of the substrate 101.

アンテナ105は、基板101の一方の面のX軸正方向側の端部に形成される。図1に示すアンテナ105は、T字型のモノポールアンテナであるが、アンテナ105の形状は、無線モジュール100としての通信が可能であれば、どのような形状であってもよく、ダイポールアンテナや逆F型のアンテナであってもよい。   The antenna 105 is formed at the end on the X axis positive direction side of one surface of the substrate 101. The antenna 105 illustrated in FIG. 1 is a T-shaped monopole antenna. However, the antenna 105 may have any shape as long as communication as the wireless module 100 is possible. An inverted F-type antenna may be used.

アンテナ105は、例えば、基板101の一方の面に形成される銅箔をパターニングすることによって形成される。アンテナ105は、基板101の一方の面の全面に形成又は貼付した銅箔をパターニングすることにより、線路102及びパッド103A〜103Eと同時に形成すればよい。   The antenna 105 is formed, for example, by patterning a copper foil formed on one surface of the substrate 101. The antenna 105 may be formed at the same time as the line 102 and the pads 103A to 103E by patterning a copper foil formed or pasted on the entire surface of one surface of the substrate 101.

レジスト106は、基板101の一方の面の一面に、線路102、パッド103A〜103E、及びアンテナ105の上から形成される。レジスト106は、例えば、ポリアミド製又はポリイミド製の膜を用いることができる。   The resist 106 is formed on one surface of the substrate 101 from above the line 102, the pads 103 </ b> A to 103 </ b> E, and the antenna 105. As the resist 106, for example, a film made of polyamide or polyimide can be used.

レジスト106には、線路102の上に、X軸に沿って等間隔に形成される開口部111〜115と、パッド103A〜103Eの上にそれぞれ形成される開口部121〜125と、キャパシタ108を線路102の他端102Bとアンテナ105との間に接続するための開口部131とが形成されている。   The resist 106 includes openings 111 to 115 formed on the line 102 at equal intervals along the X axis, openings 121 to 125 formed on the pads 103A to 103E, respectively, and a capacitor 108. An opening 131 for connection between the other end 102 </ b> B of the line 102 and the antenna 105 is formed.

開口部111〜115と、開口部121〜125とは、それぞれ、X軸方向における位置が一致するように形成されている。また、パッド103A〜103Eは、それぞれ、開口部121〜125から露出するように位置決めがされている。   The openings 111 to 115 and the openings 121 to 125 are formed so that the positions in the X-axis direction coincide with each other. Further, the pads 103A to 103E are positioned so as to be exposed from the openings 121 to 125, respectively.

なお、図1には図示しないが、レジスト106には、線路102の一端102Aと、PA107とを接続するための開口部も形成されている。   Although not shown in FIG. 1, the resist 106 is also formed with an opening for connecting one end 102 </ b> A of the line 102 and the PA 107.

PA107は、図示しないフィルタ及びRF(Radio Frequency)回路が接続され、RF回路から出力される送信信号がフィルタを介して入力される。PA107に入力される送信信号は、線路102及びキャパシタ108を経て、アンテナ105に伝送され、アンテナ105から放射される。   The PA 107 is connected to a filter (not shown) and an RF (Radio Frequency) circuit, and a transmission signal output from the RF circuit is input through the filter. A transmission signal input to the PA 107 is transmitted to the antenna 105 through the line 102 and the capacitor 108 and radiated from the antenna 105.

キャパシタ108は、線路102の他端102Bと、アンテナ105のT字型の基部105Aとの間に接続されており、直流成分を遮断するために設けられている。   The capacitor 108 is connected between the other end 102 </ b> B of the line 102 and the T-shaped base 105 </ b> A of the antenna 105, and is provided to block a direct current component.

抵抗チップ109は、線路102の開口部111から露出する部分と、パッド103Aとを接続している。抵抗チップ109は、例えば、線路102の開口部から露出する部分と、パッド103Aとの上にクリーム半田を塗布し、クリーム半田をリフローすることにより、線路102の開口部111から露出する部分と、パッド103Aとに接続される。   The resistor chip 109 connects the portion exposed from the opening 111 of the line 102 and the pad 103A. The resistor chip 109 includes, for example, a portion exposed from the opening of the line 102, a portion exposed from the opening 111 of the line 102 by applying cream solder on the pad 103A and reflowing the cream solder, Connected to the pad 103A.

抵抗チップ109は、例えば、抵抗値が0Ωのものを用いることができる。また、抵抗チップ109の代わりに、リアクタンス素子として、インダクタンス成分を有する素子、又は、キャパシタンス成分を有する素子を接続してもよい。   For example, a resistor chip 109 having a resistance value of 0Ω can be used. Further, instead of the resistor chip 109, an element having an inductance component or an element having a capacitance component may be connected as a reactance element.

抵抗チップ109は、線路102の特性インピーダンスを調整するために、線路102の開口部111から露出する部分と、パッド103Aとに接続されている。   The resistor chip 109 is connected to a portion exposed from the opening 111 of the line 102 and the pad 103A in order to adjust the characteristic impedance of the line 102.

抵抗チップ109は、線路102の開口部112から露出する部分とパッド103Bとの間に接続してもよく、線路102の開口部113から露出する部分とパッド103Cとの間、線路102の開口部114から露出する部分とパッド103Dとの間、又は、線路102の開口部115から露出する部分とパッド103Eとの間に接続してもよい。   The resistor chip 109 may be connected between the portion exposed from the opening 112 of the line 102 and the pad 103B, and between the portion exposed from the opening 113 of the line 102 and the pad 103C, the opening of the line 102. It may be connected between the portion exposed from 114 and the pad 103D, or between the portion exposed from the opening 115 of the line 102 and the pad 103E.

すなわち、抵抗チップ109は、X軸方向において、5つの場所に接続することができ、複数の抵抗チップ109を5つのうちの複数の箇所に接続してもよい。   That is, the resistor chip 109 can be connected to five locations in the X-axis direction, and a plurality of resistor chips 109 may be connected to a plurality of five locations.

アンテナ105は、例えば、インピーダンスが50Ωであり、線路102は、送信信号の伝送総損失を低減するために、アンテナ105とインピーダンス整合がとれた特性インピーダンスが50Ωに設定されている。   The antenna 105 has an impedance of 50Ω, for example, and the line 102 is set to have a characteristic impedance of 50Ω that is impedance matched with the antenna 105 in order to reduce the total transmission loss of the transmission signal.

一方、PA107のインピーダンスは、例えば、10Ω又は20Ω程度である。   On the other hand, the impedance of the PA 107 is, for example, about 10Ω or 20Ω.

従って、アンテナ105とPA107との間ではインピーダンス整合を取るのが困難である。   Therefore, it is difficult to achieve impedance matching between the antenna 105 and the PA 107.

このため、実施の形態の無線モジュール100では、線路102に沿って接地電位に保持されるパッド103A〜103Eを設け、線路102とパッド103A〜103Eを抵抗チップ109で接続することにより、線路102の特性インピーダンスを調整し、PA107とアンテナ105との間のインピーダンスの整合性を向上させる。   For this reason, in the wireless module 100 of the embodiment, the pads 103A to 103E that are held at the ground potential are provided along the line 102, and the line 102 and the pads 103A to 103E are connected by the resistor chip 109. The characteristic impedance is adjusted to improve the impedance matching between the PA 107 and the antenna 105.

図2は、無線モジュール100を示す図であり、図2(A)では、レジスト106、PA107、キャパシタ108、及び抵抗チップ109を取り外した状態を示す。図2(B)は、図2(A)に示す無線モジュール100の下面側を示す。   FIG. 2 is a diagram illustrating the wireless module 100, and FIG. 2A illustrates a state in which the resist 106, the PA 107, the capacitor 108, and the resistor chip 109 are removed. FIG. 2B illustrates a lower surface side of the wireless module 100 illustrated in FIG.

図2(A)に示すように、線路102に沿って、パッド103A〜103Eが形成されている。また、線路102の他端102Bの近傍には、アンテナ105の基部105Aが位置している。図2(A)に示す状態は、基板101の一方の面に形成又は貼付された銅箔をパターニングして、線路102、パッド103A〜103E、及びアンテナ105を形成した状態に相当する。   As shown in FIG. 2A, pads 103 </ b> A to 103 </ b> E are formed along the line 102. In addition, a base portion 105A of the antenna 105 is located in the vicinity of the other end 102B of the line 102. The state illustrated in FIG. 2A corresponds to a state in which the copper foil formed or attached to one surface of the substrate 101 is patterned to form the line 102, the pads 103A to 103E, and the antenna 105.

また、図2(B)に示すように、基板101の他方の面には、一面にグランドパターン104が形成される。   As shown in FIG. 2B, a ground pattern 104 is formed on the other surface of the substrate 101.

図3は、実施の形態の無線モジュール100の等価回路を示す図である。   FIG. 3 is a diagram illustrating an equivalent circuit of the wireless module 100 according to the embodiment.

図3では、線路102のうち、レジスト106の開口部111〜115で露出する部分をタップ141〜145として示す。   In FIG. 3, portions of the line 102 exposed at the openings 111 to 115 of the resist 106 are shown as taps 141 to 145.

また、PA107の入力ポートを符号151で示し、アンテナ105の基部105A(図1及び図2参照)に対応する入力ポートを符号152で示す。   Further, the input port of the PA 107 is denoted by reference numeral 151, and the input port corresponding to the base portion 105 </ b> A (see FIGS. 1 and 2) of the antenna 105 is denoted by reference numeral 152.

図3では、パッド103Aとタップ141が実線で示す抵抗チップ109によって接続されているが、これは、図1に示す状態と同一である。抵抗チップ109は、破線で示すように、パッド103Bとタップ142、パッド103Cとタップ143、パッド103Dとタップ144、又は、パッド103Eとタップ145との間に接続してもよい。   In FIG. 3, the pad 103A and the tap 141 are connected by the resistor chip 109 indicated by a solid line, but this is the same as the state shown in FIG. The resistor chip 109 may be connected between the pad 103B and the tap 142, the pad 103C and the tap 143, the pad 103D and the tap 144, or the pad 103E and the tap 145, as indicated by a broken line.

次に、無線モジュール100の使用周波数を2.45GHzとして行ったシミュレーション結果について説明する。2.45GHzでの実効波長は、約60mmであるため、線路102の一端102Aから他端102Bまでの長さを30mmとした。   Next, a simulation result performed with the use frequency of the wireless module 100 set to 2.45 GHz will be described. Since the effective wavelength at 2.45 GHz is about 60 mm, the length from one end 102A of the line 102 to the other end 102B is set to 30 mm.

また、一端102Aからタップ141までの長さを5mm、タップ141〜145のそれぞれの間の長さを5mm、タップ145から他端102Bまでの長さを5mmとした。   The length from the one end 102A to the tap 141 was 5 mm, the length between each of the taps 141 to 145 was 5 mm, and the length from the tap 145 to the other end 102B was 5 mm.

図4及び図5は、実施の形態の無線モジュール100についてシミュレーションで得たスミスチャートを示す図である。   4 and 5 are diagrams illustrating Smith charts obtained by simulation for the wireless module 100 of the embodiment.

スミスチャートは、図3に示す入力ポート151に50Ωの抵抗を接続した状態で、周波数を2GHzから3GHzに変化させて、入力ポート151及び152でS11パラメータを測定することによって得た。   The Smith chart was obtained by measuring the S11 parameter at the input ports 151 and 152 while changing the frequency from 2 GHz to 3 GHz with a 50Ω resistor connected to the input port 151 shown in FIG.

図4(A)に示すスミスチャートは、パッド103A〜103Eとタップ141〜145のいずれにも抵抗チップ109を接続しない状態で得た特性である。図4(B)に示すスミスチャートは、パッド103Aとタップ141の間に抵抗チップ109を接続した状態で得た特性である。図4(C)に示すスミスチャートは、パッド103Bとタップ142の間に抵抗チップ109を接続した状態で得た特性である。   The Smith chart shown in FIG. 4A is a characteristic obtained in a state where the resistor chip 109 is not connected to any of the pads 103A to 103E and the taps 141 to 145. The Smith chart shown in FIG. 4B shows characteristics obtained in a state where the resistor chip 109 is connected between the pad 103 </ b> A and the tap 141. The Smith chart shown in FIG. 4C shows characteristics obtained in a state where the resistor chip 109 is connected between the pad 103B and the tap 142. FIG.

また、図5(A)に示すスミスチャートは、パッド103Cとタップ143の間に抵抗チップ109を接続した状態で得た特性である。図5(B)に示すスミスチャートは、パッド103C及び103Dとタップ143及び144の間にそれぞれ抵抗チップ109を接続した状態で得た特性である。図5(C)に示すスミスチャートは、パッド103Dとタップ144の間に抵抗チップ109を接続した状態で得た特性である。図5(D)に示すスミスチャートは、パッド103Eとタップ145の間に抵抗チップ109を接続した状態で得た特性である。   Further, the Smith chart shown in FIG. 5A shows characteristics obtained in a state where the resistor chip 109 is connected between the pad 103C and the tap 143. The Smith chart shown in FIG. 5B shows characteristics obtained in a state where the resistor chip 109 is connected between the pads 103C and 103D and the taps 143 and 144, respectively. The Smith chart shown in FIG. 5C shows characteristics obtained in a state where the resistor chip 109 is connected between the pad 103D and the tap 144. The Smith chart shown in FIG. 5D shows characteristics obtained in a state where the resistor chip 109 is connected between the pad 103E and the tap 145.

このように、パッド103A〜103Eとタップ141〜145のどこに抵抗チップ109を接続するかにより、スミスチャートが変化することが分かった。   Thus, it has been found that the Smith chart changes depending on where the resistor chip 109 is connected to the pads 103A to 103E and the taps 141 to 145.

図4及び図5のうち、図4(B)、図4(C)、図5(A)、図5(C)、及び図5(D)は、パッド103A〜103Eとタップ141〜145とに順番に抵抗チップ109を接続した結果を示しており、線路102の2GHz〜3GHzのインピーダンスを50Ωを中心に一周(360度)させることができることが分かる。   4 and 5, FIGS. 4B, 4 </ b> C, 5 </ b> A, 5 </ b> C, and 5 </ b> D are pads 103 </ b> A to 103 </ b> E and taps 141 to 145. The results of connecting the resistor chips 109 in order are shown, and it can be seen that the 2 GHz to 3 GHz impedance of the line 102 can be made to make one round (360 degrees) around 50Ω.

従って、これらの図より、線路102に抵抗チップ109を接続する位置を調整することにより、線路102の2GHz〜3GHzのインピーダンスを50Ωを中心に一周(360度)させることができることが分かる。   Therefore, it can be seen from these figures that the impedance of 2 GHz to 3 GHz of the line 102 can be made to make one turn (360 degrees) around 50Ω by adjusting the position where the resistor chip 109 is connected to the line 102.

このため、線路102にアンテナ105とPA107を接続しても、最適なインピーダンスが得られる位置に抵抗チップ109を接続を接続すれば、線路102の特性インピーダンスを最適化することができる。   For this reason, even if the antenna 105 and the PA 107 are connected to the line 102, the characteristic impedance of the line 102 can be optimized by connecting the resistor chip 109 to a position where an optimum impedance is obtained.

ここで、図4及び図5のスミスチャートは、線路102の長さを使用波長の実効長(λe)の半分(λe/2)に設定して得たものである。   Here, the Smith charts of FIGS. 4 and 5 are obtained by setting the length of the line 102 to half (λe / 2) of the effective length (λe) of the used wavelength.

従って、線路102にアンテナ105とPA107を接続した状態で、線路102のインピーダンスを調整するには、線路102の長さは使用波長の実効長(λe)の半分(λe/2)の長さで足りる。すなわち、線路102の長さは、使用波長の実効長(λe)の半分(λe/2)以下の長さであればよい。   Accordingly, in order to adjust the impedance of the line 102 in a state where the antenna 105 and the PA 107 are connected to the line 102, the length of the line 102 is half the effective length (λe) of the used wavelength (λe / 2). It ’s enough. That is, the length of the line 102 may be a length that is equal to or less than half (λe / 2) of the effective length (λe) of the used wavelength.

次に、実施の形態の無線モジュール100について、シミュレーションで得たS21パラメータについて説明する。   Next, the S21 parameter obtained by the simulation for the wireless module 100 of the embodiment will be described.

図6は、実施の形態の無線モジュール100の等価回路を示す図である。   FIG. 6 is a diagram illustrating an equivalent circuit of the wireless module 100 according to the embodiment.

図6では、図3と同様に、線路102のうち、レジスト106の開口部111〜115で露出する部分をタップ141〜145として示す。また、PA107の入力ポートを符号151で示し、アンテナ105の基部105A(図1及び図2参照)に対応する入力ポートを符号152で示す。   In FIG. 6, as in FIG. 3, portions of the line 102 exposed at the openings 111 to 115 of the resist 106 are shown as taps 141 to 145. Further, the input port of the PA 107 is denoted by reference numeral 151, and the input port corresponding to the base portion 105 </ b> A (see FIGS. 1 and 2) of the antenna 105 is denoted by reference numeral 152.

S21パラメータは、ポート151にXΩの抵抗を接続するとともに、ポート152に50Ωの抵抗を接続した状態で測定した。XΩとしては、10Ω又は50Ωを用いる。また、50Ωの抵抗はアンテナ105に相当する。   The S21 parameter was measured with an XΩ resistor connected to the port 151 and a 50Ω resistor connected to the port 152. As XΩ, 10Ω or 50Ω is used. A resistance of 50Ω corresponds to the antenna 105.

なお、基板101はFR−4規格の厚さ0.5mmのものを用い、線路102の幅を1mmに設定し、特性インピーダンスを50Ωに設定した。この状態で、抵抗チップ109の有無、及び、抵抗チップ109を接続する位置によるS21パラメータの違いをシミュレーションで求めた。   In addition, the board | substrate 101 used the thickness of 0.5 mm of FR-4 specification, the width | variety of the track | line 102 was set to 1 mm, and the characteristic impedance was set to 50 (ohm). In this state, the difference in S21 parameter depending on the presence / absence of the resistor chip 109 and the position where the resistor chip 109 is connected was obtained by simulation.

図7乃至図9は、実施の形態の無線モジュール100のS21パラメータの特性を示す図である。   7 to 9 are diagrams illustrating characteristics of the S21 parameter of the wireless module 100 according to the embodiment.

図7は、X=10Ωで抵抗チップ109をパッド103Eとタップ145の間に接続した場合と、X=50Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合と、X=10Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合とで得た結果である。   In FIG. 7, when X = 10Ω and the resistor chip 109 is connected between the pad 103E and the tap 145, and when X = 50Ω, the resistor chip 109 is connected between the pads 103A to 103E and the taps 141 to 145. This is the result obtained when the resistor chip 109 is not connected between the pads 103A to 103E and the taps 141 to 145 with X = 10Ω.

これらのうち、X=10Ωで抵抗チップ109をパッド103Eとタップ145の間に接続した場合は、パッド103Aとタップ141を抵抗チップ109で接続し、かつ、抵抗チップ109で線路102のインピーダンスを調整した場合である。   Of these, when X = 10Ω and the resistor chip 109 is connected between the pad 103E and the tap 145, the pad 103A and the tap 141 are connected by the resistor chip 109, and the impedance of the line 102 is adjusted by the resistor chip 109. This is the case.

また、X=50Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合は、線路102とポート151側との特性インピーダンスが整合している状態である。また、X=10Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合は、線路102に抵抗値が10ΩのPA107を接続した場合である。   When X = 50Ω and the resistor chip 109 is not connected between the pads 103A to 103E and the taps 141 to 145, the characteristic impedances of the line 102 and the port 151 are matched. Further, when X = 10Ω and the resistor chip 109 is not connected between the pads 103A to 103E and the taps 141 to 145, the PA 107 having a resistance value of 10Ω is connected to the line 102.

図8は、X=10Ωで抵抗チップ109をパッド103Cとタップ143の間に接続した場合と、X=50Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合と、X=10Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合とで得た結果である。   In FIG. 8, when X = 10Ω and the resistor chip 109 is connected between the pad 103C and the tap 143, and when X = 50Ω, the resistor chip 109 is connected between the pads 103A to 103E and the taps 141 to 145. This is the result obtained when the resistor chip 109 is not connected between the pads 103A to 103E and the taps 141 to 145 with X = 10Ω.

X=10Ωで抵抗チップ109をパッド103Cとタップ143の間に接続した場合は、パッド103Cとタップ143を抵抗チップ109で接続し、かつ、抵抗チップ109で線路102のインピーダンスを調整した場合である。   When X = 10Ω and the resistor chip 109 is connected between the pad 103C and the tap 143, the pad 103C and the tap 143 are connected by the resistor chip 109 and the impedance of the line 102 is adjusted by the resistor chip 109. .

なお、残り2つの場合については、図7と同様である。   The remaining two cases are the same as in FIG.

図9は、X=10Ωで抵抗チップ109をパッド103Aとタップ141の間に接続した場合と、X=50Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合と、X=10Ωで抵抗チップ109をパッド103A〜103Eとタップ141〜145とのいずれの間にも接続しない場合とで得た結果である。   FIG. 9 shows a case where the resistor chip 109 is connected between the pad 103A and the tap 141 with X = 10Ω, and the resistor chip 109 is connected between the pads 103A to 103E and the taps 141 to 145 with X = 50Ω. This is the result obtained when the resistor chip 109 is not connected between the pads 103A to 103E and the taps 141 to 145 with X = 10Ω.

X=10Ωで抵抗チップ109をパッド103Aとタップ141の間に接続した場合は、パッド103Aとタップ141を抵抗チップ109で接続し、かつ、抵抗チップ109で線路102のインピーダンスを調整した場合である。   When the resistance chip 109 is connected between the pad 103A and the tap 141 with X = 10Ω, the pad 103A and the tap 141 are connected with the resistance chip 109 and the impedance of the line 102 is adjusted with the resistance chip 109. .

なお、残り2つの場合については、図7と同様である。   The remaining two cases are the same as in FIG.

図7に示すように、X=10Ωで抵抗チップ109の有無でS21パラメータを比較すると、約2.25GHzから約2.6GHzの間で、抵抗チップ109を接続した場合のS21パラメータの値が抵抗チップ109を接続しない場合のS21パラメータの値を上回ることが分かった。抵抗チップ109を接続した場合のS21パラメータの値は、約2.45GHzで最大となり、X=50Ωの場合に近い値が得られた。   As shown in FIG. 7, when the S21 parameter is compared with X = 10Ω and the presence or absence of the resistor chip 109, the value of the S21 parameter when the resistor chip 109 is connected is about 2.25 GHz to about 2.6 GHz. It was found that it exceeded the value of the S21 parameter when the chip 109 was not connected. When the resistor chip 109 is connected, the value of the S21 parameter is maximum at about 2.45 GHz, and a value close to the case of X = 50Ω is obtained.

また、図8及び図9では、X=10Ωで抵抗チップ109を接続した場合に、S21パラメータの値が変化することは確認できるが、X=10Ωで抵抗チップ109を接続しない場合を上回ることはなかった。   8 and 9, it can be confirmed that the value of the S21 parameter changes when the resistor chip 109 is connected at X = 10Ω, but it exceeds that when the resistor chip 109 is not connected at X = 10Ω. There wasn't.

以上のように、X=10Ωの場合に、抵抗チップ109を接続する場所を選択することにより、S21パラメータの値を改善でき、線路102で信号を伝送する際の信号の劣化を低減できることが分かった。   As described above, in the case of X = 10Ω, it can be seen that the value of the S21 parameter can be improved by selecting the location where the resistor chip 109 is connected, and the deterioration of the signal when the signal is transmitted through the line 102 can be reduced. It was.

そして、図6に示す等価回路で抵抗チップ109を接続する場合には、図7に示すS21パラメータが最良であったことから、抵抗チップ109をパッド103Eとタップ145との間に接続する場合に、線路102の特性インピーダンスが最適化されることが分かった。   When the resistor chip 109 is connected in the equivalent circuit shown in FIG. 6, the S21 parameter shown in FIG. 7 is the best, so that the resistor chip 109 is connected between the pad 103E and the tap 145. It has been found that the characteristic impedance of the line 102 is optimized.

以上より、例えば、無線LAN(Local Area Network)用に2.45GHzの周波数を用いて通信する場合には、図6に示す等価回路で抵抗チップ109を接続する場合に、抵抗チップ109をパッド103Eとタップ145との間に接続すれば線路102の特性インピーダンスが最適化されることが分かった。   As described above, for example, when communication is performed using a frequency of 2.45 GHz for a wireless local area network (LAN), the resistor chip 109 is connected to the pad 103E when the resistor chip 109 is connected with the equivalent circuit illustrated in FIG. It has been found that the characteristic impedance of the line 102 can be optimized by connecting between the line and the tap 145.

図10は、実施の形態の第1変形例の無線モジュール100Aを示す平面図である。図10では、レジスト106を省略してある。   FIG. 10 is a plan view showing a wireless module 100A according to a first modification of the embodiment. In FIG. 10, the resist 106 is omitted.

無線モジュール100Aは、基板101の一方の面に、グランドパターン200A、200Bを含む。グランドパターン200A、200Bは、線路102の両脇に形成されており、線路102とコプレーナ線路を構築する。グランドパターン200A、200Bは、線路102と等しいX軸方向の寸法を有する。   The wireless module 100A includes ground patterns 200A and 200B on one surface of the substrate 101. The ground patterns 200A and 200B are formed on both sides of the line 102, and construct a coplanar line with the line 102. The ground patterns 200 </ b> A and 200 </ b> B have the same dimension in the X-axis direction as the line 102.

PA107(図1参照)は、線路102の一端102Aと、グランドパターン200Aのうち一端102Aの近傍に位置する部分202とに接続される。   The PA 107 (see FIG. 1) is connected to one end 102A of the line 102 and a portion 202 located near the one end 102A in the ground pattern 200A.

また、キャパシタ108(図1参照)は、線路102の他端102Bと、アンテナ105の基部105Aとに接続される。   The capacitor 108 (see FIG. 1) is connected to the other end 102B of the line 102 and the base portion 105A of the antenna 105.

このような無線モジュール100Aでは、図1に示す無線モジュール100と同様に、基板101の他方の面に、グランドパターン104が形成されていてもよい。基板101の他方の面にグランドパターン104を形成する場合には、例えば、基板101を貫通するビアでグランドパターン104と200を接続すればよい。   In such a wireless module 100A, the ground pattern 104 may be formed on the other surface of the substrate 101, similarly to the wireless module 100 shown in FIG. When forming the ground pattern 104 on the other surface of the substrate 101, for example, the ground patterns 104 and 200 may be connected by vias penetrating the substrate 101.

グランドパターン200A、200Bに加えて、グランドパターン104を形成する場合は、線路102はグランドパターン104とマイクロストリップ線路を構築するため、グランドパターン200A、200Bの間のY軸方向の間隔は、線路102のY軸方向の幅をWとすると、5Wに設定される。   When the ground pattern 104 is formed in addition to the ground patterns 200A and 200B, the line 102 constructs the ground pattern 104 and the microstrip line, and therefore the distance in the Y-axis direction between the ground patterns 200A and 200B is If the width in the Y-axis direction is W, 5 W is set.

図11は、実施の形態の第1変形例の無線モジュール100Bを示す平面図である。図10では、レジスト106を省略してある。   FIG. 11 is a plan view showing a wireless module 100B according to a first modification of the embodiment. In FIG. 10, the resist 106 is omitted.

図11に示す無線モジュール100Bは、図2(A)と同様に、レジスト106、PA107、キャパシタ108、及び抵抗チップ109を接続していない状態を示す。   A wireless module 100B illustrated in FIG. 11 illustrates a state in which the resist 106, the PA 107, the capacitor 108, and the resistor chip 109 are not connected, as in FIG.

無線モジュール100Bは、図2(A)に示す無線モジュール100のパッド103A〜103Eの代わりに、パッド303を含む。   The wireless module 100B includes a pad 303 instead of the pads 103A to 103E of the wireless module 100 illustrated in FIG.

パッド303は、図2(A)に示すパッド103A〜103Eを一つに接続した形状を有する。パッド303は、ビア304A〜304Eによって基板101の他方の面に形成されるグランドパターン104に接続され、接地電位に保持されている。   The pad 303 has a shape in which the pads 103A to 103E shown in FIG. The pad 303 is connected to the ground pattern 104 formed on the other surface of the substrate 101 by vias 304A to 304E, and is held at the ground potential.

このようなパッド303の任意の位置に抵抗チップ109を接続すれば、図2に示す無線モジュール100と同様に、線路102にPA107とアンテナ105を接続しても、線路102の特性インピーダンスを最適化することができる。   If the resistor chip 109 is connected to an arbitrary position of the pad 303, the characteristic impedance of the line 102 is optimized even if the PA 107 and the antenna 105 are connected to the line 102, as in the wireless module 100 shown in FIG. can do.

なお、パッド303をグランドパターン104と接続するビア304A〜304Eは、例えば、図2に示すパッド103A〜103Eの中心位置となる場所に形成すればよい。   Note that the vias 304A to 304E that connect the pad 303 to the ground pattern 104 may be formed at, for example, the center positions of the pads 103A to 103E shown in FIG.

このように、パッド303はX軸方向に連続して形成されているが、X軸方向の一端303Aから他端303Bにかけて複数のビア304A〜304Eが形成されているので、一端303Aから他端303Bまでのどこに抵抗チップ109を接続しても、オープンスタブが形成されることは殆ど無く、高周波の信号の劣化を抑制することができる。   As described above, the pad 303 is formed continuously in the X-axis direction, but since a plurality of vias 304A to 304E are formed from one end 303A to the other end 303B in the X-axis direction, the one end 303A to the other end 303B are formed. No matter where the resistor chip 109 is connected, an open stub is hardly formed, and deterioration of a high frequency signal can be suppressed.

以上、本発明の例示的な実施の形態の無線モジュールについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。   The wireless module of the exemplary embodiment of the present invention has been described above, but the present invention is not limited to the specifically disclosed embodiment, and does not depart from the scope of the claims. Various modifications and changes are possible.

100、100A、100B 無線モジュール
101 基板
102 線路
103A〜103E パッド
104、200A、200B グランドパターン
105 アンテナ
106 レジスト
107 PA
108 キャパシタ
109 抵抗チップ
111〜115 開口部
121〜125 開口部
131 開口部
100, 100A, 100B Wireless module 101 Substrate 102 Line 103A-103E Pad 104, 200A, 200B Ground pattern 105 Antenna 106 Resist 107 PA
108 Capacitor 109 Resistor Chip 111-115 Opening 121-125 Opening 131 Opening

Claims (7)

基板と、
アンテナと、
前記基板の一方の面に形成されるとともに、一端側が前記アンテナに接続され、前記アンテナとインピーダンス整合された特性インピーダンスを有する線路と、
前記線路の他端側に接続されるアンプと、
前記基板の前記一方の面に前記線路の長手方向に沿って形成されるとともに、接地電位に保持されるパッドと
を含
前記パッドは、前記線路の長手方向に沿って複数形成される、無線モジュール。
A substrate,
An antenna,
A line having a characteristic impedance that is formed on one surface of the substrate and has one end connected to the antenna and impedance-matched to the antenna;
An amplifier connected to the other end of the line;
Is formed along the longitudinal direction of the line on the one surface of the substrate, viewed contains a pad which is held at ground potential,
A plurality of the pads are formed along the longitudinal direction of the line .
前記基板の一方の面に形成されるレジスト層をさらに含み、
前記レジスト層の前記パッドの上部には第1開口部が形成されるとともに、前記線路のうちの前記パッドに対応する位置の上部には第2開口部が形成される、請求項記載の無線モジュール。
A resist layer formed on one surface of the substrate;
Together formed the first opening above the pad of the resist layer, wherein an upper portion of the position corresponding to the pad second opening of the line is formed, according to claim 1, wherein the radio module.
前記パッドと前記線路とを接続する抵抗又はリアクタンス素子をさらに含む、請求項1又は2記載の無線モジュール。 Further comprising, according to claim 1 or 2 radio module according to the resistance or reactance element connecting the said pad line. 前記基板の他方の面に形成されるグランドパターンをさらに含み、
前記線路は前記グランドパターンとマイクロストリップ線路を構築する、請求項1乃至のいずれか一項記載の無線モジュール。
A ground pattern formed on the other surface of the substrate;
The line is to build the ground pattern and the microstrip line, a wireless module of any one of claims 1 to 3.
前記パッドは前記基板の前記一方の面に形成されるグランドパターンの一部であり、
前記線路は、前記グランドパターンとコプレーナ線路を構築する、請求項1乃至のいずれか一項記載の無線モジュール。
The pad is a part of a ground pattern formed on the one surface of the substrate;
The line is to build the ground pattern and the coplanar line, wireless module of any one of claims 1 to 4.
前記線路と前記アンテナとの間にキャパシタが直列に挿入される、請求項1乃至のいずれか一項記載の無線モジュール。 Radio module which capacitors are inserted in series, according to any one of claims 1 to 5 between the line and the antenna. 前記線路の長手方向の長さは、使用波長の実効長の1/2以下の長さである、請求項1乃至のいずれか一項記載の無線モジュール。 The wireless module according to any one of claims 1 to 6 , wherein a length of the line in a longitudinal direction is not more than a half of an effective length of a used wavelength.
JP2012005636A 2012-01-13 2012-01-13 Wireless module Expired - Fee Related JP5937826B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012005636A JP5937826B2 (en) 2012-01-13 2012-01-13 Wireless module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005636A JP5937826B2 (en) 2012-01-13 2012-01-13 Wireless module

Publications (2)

Publication Number Publication Date
JP2013145977A JP2013145977A (en) 2013-07-25
JP5937826B2 true JP5937826B2 (en) 2016-06-22

Family

ID=49041566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005636A Expired - Fee Related JP5937826B2 (en) 2012-01-13 2012-01-13 Wireless module

Country Status (1)

Country Link
JP (1) JP5937826B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114843783B (en) * 2022-07-06 2022-10-25 展讯通信(上海)有限公司 Antenna module, antenna device and terminal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450072B2 (en) * 2006-03-28 2008-11-11 Qualcomm Incorporated Modified inverted-F antenna for wireless communication
JP2009105782A (en) * 2007-10-25 2009-05-14 Brother Ind Ltd Circuit board and telephone apparatus
WO2011103327A1 (en) * 2010-02-17 2011-08-25 Rftelligent, Inc. Field-confined printed circuit board-printed antenna for radio frequency front end integrated circuits

Also Published As

Publication number Publication date
JP2013145977A (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5153866B2 (en) Power distributor
US8253029B2 (en) Filter circuit element and electronic circuit device
US7053837B2 (en) Multi-layered multi-band antenna
JP5943169B2 (en) Transmission line member
TWI630760B (en) Split ring resonator (srr) antenna
TWI462387B (en) Sandwich structure for directional coupler
EP2862229B1 (en) Balun
US9118096B2 (en) Wearable antenna having a microstrip feed line disposed on a flexible fabric and including periodic apertures in a ground plane
US9105983B2 (en) Method for producing an antenna, operating in a given frequency band, from a dual-band antenna
JP5937826B2 (en) Wireless module
JP4283820B2 (en) Electronic equipment
US11245170B2 (en) Multilayer board and electronic device
WO2015042974A1 (en) Broadband phase shifter and broadband beam-forming network
WO2014157031A1 (en) High-frequency transmission line and electronic device
JP2016144139A (en) Laminated waveguide, radio communication module and radio communication system
JP4965880B2 (en) Antenna device
JP2008288596A (en) Improvement of offset footprint of connector on printed circuit board
US10234493B2 (en) Wireless module, electronic module, and measuring method
US8054230B2 (en) Multi-band antenna
CN206259486U (en) Broadband terminal antenna
KR102608722B1 (en) Transmission line structure
WO2021192125A1 (en) High frequency filter
JP6878172B2 (en) Wireless intercom device
JP6386944B2 (en) Conductive pattern antenna
JP4134487B2 (en) Chip antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160513

R150 Certificate of patent or registration of utility model

Ref document number: 5937826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees