JP5937808B2 - Touch panel control circuit, control method, touch panel input device using them, and electronic device - Google Patents

Touch panel control circuit, control method, touch panel input device using them, and electronic device Download PDF

Info

Publication number
JP5937808B2
JP5937808B2 JP2011250512A JP2011250512A JP5937808B2 JP 5937808 B2 JP5937808 B2 JP 5937808B2 JP 2011250512 A JP2011250512 A JP 2011250512A JP 2011250512 A JP2011250512 A JP 2011250512A JP 5937808 B2 JP5937808 B2 JP 5937808B2
Authority
JP
Japan
Prior art keywords
terminal
detection
flick input
detection signal
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011250512A
Other languages
Japanese (ja)
Other versions
JP2013105413A (en
Inventor
雄二 嶋田
雄二 嶋田
茂秀 矢野
茂秀 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011250512A priority Critical patent/JP5937808B2/en
Publication of JP2013105413A publication Critical patent/JP2013105413A/en
Application granted granted Critical
Publication of JP5937808B2 publication Critical patent/JP5937808B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Description

本発明は、抵抗膜方式タッチパネルに関する。   The present invention relates to a resistive film type touch panel.

近年のコンピュータや携帯電話端末、PDA(Personal Digital Assistant)などの電子機器は、指で接触することによって電子機器を操作するための入力装置を備えるものが主流となっている。こうした入力装置として、抵抗膜式(抵抗式ともいう)のタッチパネル(タッチセンサ)などが知られている(特許文献1)。   2. Description of the Related Art In recent years, electronic devices such as computers, mobile phone terminals, and PDAs (Personal Digital Assistants) are mainly provided with an input device for operating electronic devices by touching with a finger. As such an input device, a resistance film type (also called resistance type) touch panel (touch sensor) is known (Patent Document 1).

特開2009−48233号公報JP 2009-48233 A

タッチパネルに対する入力操作として、「フリック入力」と呼ばれる操作がある。フリック入力とは、ユーザの指がパネルのある一点からある方向に向けて素早くスライドする動作である。フリック入力は、ウェブブラウザにおけるページのスライド、電子書籍におけるページめくり、あるいは文字入力に利用される。   There is an operation called “flick input” as an input operation on the touch panel. Flick input is an operation in which a user's finger slides quickly from a certain point on the panel in a certain direction. Flick input is used for page slide in a web browser, page turning in an electronic book, or character input.

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、抵抗膜方式タッチパネルにおいて、フリック入力を検出可能な制御回路の提供にある。   The present invention has been made in such a situation, and one of exemplary purposes of an embodiment thereof is to provide a control circuit capable of detecting a flick input in a resistive touch panel.

本発明のある態様は、タッチパネルの制御回路に関する。タッチパネルは、第1、第2、第3、第4端子と、第1方向に延びる一辺が第1端子と接続され、それと対向する辺が第2端子と接続される第1抵抗膜と、第1抵抗膜とギャップを隔てて配置され、第1方向と垂直な第2方向に延びる一辺が第3端子と接続され、それと対向する辺が第4端子と接続される第2抵抗膜と、を有する。制御回路は、第1端子から第4端子の状態にもとづき、ユーザが接触した座標を検出する座標検出部と、第1端子および第2端子のひとつである第1検出端子と接続され、第1検出端子の容量を検出する第1容量検出回路と、第1検出端子の容量の時間波形にもとづき、第2方向に対するフリック入力の有無を判定するフリック入力判定部と、を備える。   One embodiment of the present invention relates to a control circuit for a touch panel. The touch panel includes first, second, third, and fourth terminals, a first resistance film in which one side extending in the first direction is connected to the first terminal, and a side opposite to the first resistor is connected to the second terminal, A second resistive film disposed with a gap between the first resistive film and extending in a second direction perpendicular to the first direction and connected to the third terminal, and an opposite side connected to the fourth terminal; Have. The control circuit is connected to a coordinate detection unit that detects coordinates touched by a user based on a state from the first terminal to the fourth terminal, and a first detection terminal that is one of the first terminal and the second terminal, and A first capacitance detection circuit that detects a capacitance of the detection terminal; and a flick input determination unit that determines the presence or absence of a flick input in the second direction based on a time waveform of the capacitance of the first detection terminal.

抵抗式タッチパネルに対してフリック入力を行うと、ある検出端子から見たパネルの容量があるパターンに従って変化する。この態様によれば、容量の時間波形にもとづいて、フリック入力を検出できる。   When flick input is performed on the resistance touch panel, the capacitance of the panel viewed from a certain detection terminal changes according to a certain pattern. According to this aspect, the flick input can be detected based on the time waveform of the capacity.

フリック入力判定部は、第1検出端子の容量の時間波形が、判定期間にわたり増大するときに、第1検出端子に近づく方向のフリック入力と判定し、第1検出端子の容量の時間波形が、判定期間にわたり減少するときに、第1検出端子から遠ざかる方向のフリック入力と判定してもよい。   When the time waveform of the capacitance of the first detection terminal increases over the determination period, the flick input determination unit determines that the flick input is in a direction approaching the first detection terminal, and the time waveform of the capacitance of the first detection terminal is When decreasing over the determination period, it may be determined as a flick input in a direction away from the first detection terminal.

ある態様の制御回路は、第3端子および第4端子のひとつである第2検出端子と接続され、第2検出端子の容量を検出する第2容量検出回路をさらに備えてもよい。フリック入力判定部は、第2検出端子の容量の時間波形にもとづき、第1方向に対するフリック入力の有無を判定してもよい。   The control circuit according to an aspect may further include a second capacitance detection circuit that is connected to a second detection terminal that is one of the third terminal and the fourth terminal and detects a capacitance of the second detection terminal. The flick input determination unit may determine the presence / absence of a flick input in the first direction based on the time waveform of the capacitance of the second detection terminal.

第1容量検出回路と、第2容量検出回路は、単一の容量検出回路を時分割で共有してもよい。   The first capacitance detection circuit and the second capacitance detection circuit may share a single capacitance detection circuit in a time division manner.

フリック入力判定部は、第2検出端子の容量の時間波形が、判定期間にわたり増大するときに、第2検出端子に近づく方向のフリック入力と判定し、第2検出端子の容量の時間波形が、判定期間にわたり減少するときに、第2検出端子から遠ざかる方向のフリック入力と判定してもよい。   When the time waveform of the capacitance of the second detection terminal increases over the determination period, the flick input determination unit determines that the flick input is in a direction approaching the second detection terminal, and the time waveform of the capacitance of the second detection terminal is When decreasing over the determination period, it may be determined that the input flicks away from the second detection terminal.

フリック入力判定部は、判定期間における容量の時間波形の傾きが所定の範囲に含まれるとき、フリック入力と判定してもよい。   The flick input determination unit may determine that the input is a flick input when the slope of the time waveform of the capacity in the determination period is included in a predetermined range.

ある態様の制御回路は、測定された容量をフィルタリングするフィルタをさらに備えてもよい。   The control circuit according to an aspect may further include a filter for filtering the measured capacitance.

座標検出部は、第1状態において第1、第2端子それぞれに所定の第1、第2バイアス電圧を印加し、第3、第4端子をハイインピーダンス状態とし、第2状態において第3、第4端子それぞれに所定の第1、第2バイアス電圧を印加し、第1、第2端子をハイインピーダンス状態とする電圧生成部と、第1状態において、第3、第4端子の少なくとも一方に生ずる第1パネル電圧を検出し、第2状態において、第1、第2端子の少なくとも一方に生ずる第2パネル電圧を検出する電圧検出部と、第1パネル電圧にもとづき、ユーザが接触した第2方向の座標を、第2パネル電圧にもとづき、ユーザが接触した第1方向の座標を演算する座標演算部と、を含んでもよい。   The coordinate detection unit applies predetermined first and second bias voltages to the first and second terminals in the first state, sets the third and fourth terminals in a high impedance state, and sets the third and fourth terminals in the second state. A voltage generation unit that applies predetermined first and second bias voltages to each of the four terminals and sets the first and second terminals in a high impedance state, and occurs in at least one of the third and fourth terminals in the first state. A first panel voltage is detected, and in a second state, a voltage detector for detecting a second panel voltage generated at at least one of the first and second terminals, and a second direction in which the user contacts based on the first panel voltage And a coordinate calculation unit that calculates the coordinates of the first direction touched by the user based on the second panel voltage.

本発明の別の態様はタッチパネル入力装置に関する。タッチパネル入力装置は、第1、第2、第3、第4端子と、第1方向に延びる一辺が第1端子と接続され、それと対向する辺が第2端子と接続される第1抵抗膜と、第1抵抗膜とギャップを隔てて配置され、第1方向と垂直な第2方向に延びる一辺が第3端子と接続され、それと対向する辺が第4端子と接続される第2抵抗膜と、を有するタッチパネルと、タッチパネルを制御する上述のいずれかの制御回路と、を備えてもよい。   Another aspect of the present invention relates to a touch panel input device. The touch panel input device includes first, second, third, and fourth terminals, a first resistance film having one side extending in the first direction connected to the first terminal and the opposite side connected to the second terminal. A second resistance film disposed with a gap from the first resistance film, extending in a second direction perpendicular to the first direction and connected to the third terminal, and a side opposite to the second resistance film connected to the fourth terminal; , And any one of the above-described control circuits for controlling the touch panel.

本発明の別の態様は、電子機器に関する。電子機器は、上述のタッチパネル入力装置を備えてもよい。   Another embodiment of the present invention relates to an electronic device. The electronic device may include the touch panel input device described above.

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described components, or a conversion of the expression of the present invention between methods, apparatuses, and the like is also effective as an aspect of the present invention.

本発明のある態様によれば、抵抗膜方式タッチパネルにおいて、フリック入力を検出できる。   According to an aspect of the present invention, a flick input can be detected on a resistive touch panel.

実施の形態に係るタッチパネル入力装置を備える電子機器の構成を示すブロック図である。It is a block diagram which shows the structure of an electronic device provided with the touchscreen input device which concerns on embodiment. シングルタッチ時のタッチパネルの等価回路図である。It is an equivalent circuit diagram of the touch panel at the time of single touch. 図3(a)、(b)は、ユーザがX軸方向にフリック入力したときの第1端子の容量の波形図である。FIGS. 3A and 3B are waveform diagrams of the capacitance of the first terminal when the user performs a flick input in the X-axis direction. 図4(a)はフリック入力時のパネルの等価回路図であり、図4(b)は、容量のセンシングの波形図である。4A is an equivalent circuit diagram of the panel at the time of flick input, and FIG. 4B is a waveform diagram of capacitance sensing. 図5(a)、(b)は、制御回路の動作を示すタイムチャートである。5A and 5B are time charts showing the operation of the control circuit. タッチパネルを近接センサとして利用可能な制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the control circuit which can utilize a touch panel as a proximity sensor.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected to each other in addition to the case where the member A and the member B are physically directly connected. It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図1は、実施の形態に係るタッチパネル入力装置(単に入力装置という)2を備える電子機器1の構成を示すブロック図である。入力装置2は、たとえばLCD(Liquid Crystal Display)8の表層に配置され、タッチパネルとして機能する。入力装置2は、ユーザが指やペンなど(以下、指6)でタッチしたポイント(接触点という)のX座標およびY座標を判定する。   FIG. 1 is a block diagram illustrating a configuration of an electronic device 1 including a touch panel input device (simply referred to as an input device) 2 according to an embodiment. The input device 2 is disposed, for example, on the surface of an LCD (Liquid Crystal Display) 8 and functions as a touch panel. The input device 2 determines an X coordinate and a Y coordinate of a point (referred to as a contact point) touched by a user with a finger or a pen (hereinafter referred to as a finger 6).

入力装置2は、タッチパネル4および制御回路100を備える。タッチパネル4は4線式(4端子)の抵抗膜方式タッチパネルである。タッチパネル4の構成は一般的なものであるためここでは簡単に説明する。   The input device 2 includes a touch panel 4 and a control circuit 100. The touch panel 4 is a 4-wire (4-terminal) resistive touch panel. Since the configuration of the touch panel 4 is general, it will be briefly described here.

タッチパネル4は、第1端子P1〜第4端子P4、第1抵抗膜RF1、第2抵抗膜RF2を備える。第1抵抗膜RF1および第2抵抗膜RF2は、X軸およびY軸に対して垂直なZ軸方向にギャップを隔ててオーバーラップして配置される。第1抵抗膜RF1のY軸(第1方向)に延びる一辺E1は、第1端子P1と接続される。辺E1と対向する辺E2は、第2端子P2と接続される。第3端子P3は、第2抵抗膜RF2のX軸(第2方向)に延びる一辺E3と接続され、第4端子P4は、第2抵抗膜RF2の辺E3と対向する一辺E4と接続される。以上がタッチパネル4の構成である。   The touch panel 4 includes a first terminal P1 to a fourth terminal P4, a first resistance film RF1, and a second resistance film RF2. The first resistance film RF1 and the second resistance film RF2 are disposed so as to overlap with a gap in the Z-axis direction perpendicular to the X-axis and the Y-axis. One side E1 extending in the Y axis (first direction) of the first resistance film RF1 is connected to the first terminal P1. The side E2 facing the side E1 is connected to the second terminal P2. The third terminal P3 is connected to one side E3 extending in the X axis (second direction) of the second resistance film RF2, and the fourth terminal P4 is connected to one side E4 facing the side E3 of the second resistance film RF2. . The above is the configuration of the touch panel 4.

制御回路100は、X方向の座標を検出する第1状態φ1と、Y方向の座標を検出する第2状態φ2と、X方向に対するフリック入力を検出する第3状態φ3と、Y方向に対するフリック入力を検出する第4状態φ4と、を時分割的にスイッチしながら、ユーザの入力を判定する。   The control circuit 100 includes a first state φ1 that detects coordinates in the X direction, a second state φ2 that detects coordinates in the Y direction, a third state φ3 that detects flick input in the X direction, and a flick input in the Y direction. The user's input is determined while switching in a time-division manner the fourth state φ4 for detecting.

制御回路100は、第1端子Pc1〜第4端子Pc4、座標検出部110、フリック入力検出部120を備える。第1端子Pc1〜第4端子Pc4はそれぞれ、タッチパネル4側の対応する第1端子P1〜第4端子P4と接続される。   The control circuit 100 includes a first terminal Pc1 to a fourth terminal Pc4, a coordinate detection unit 110, and a flick input detection unit 120. The first terminal Pc1 to the fourth terminal Pc4 are respectively connected to the corresponding first terminal P1 to fourth terminal P4 on the touch panel 4 side.

はじめに、座標検出部110の構成を説明する。座標検出部110は、電圧生成部10、電圧検出部20、座標演算部26を備える。   First, the configuration of the coordinate detection unit 110 will be described. The coordinate detection unit 110 includes a voltage generation unit 10, a voltage detection unit 20, and a coordinate calculation unit 26.

座標検出部110は、第1端子P1から第4端子P4の状態にもとづき、ユーザが接触した座標を検出する。座標検出部110の構成および動作は特に限定されず、公知の、あるいは将来利用可能な、抵抗式パネルの検出回路を用いることができる。   The coordinate detection unit 110 detects the coordinates touched by the user based on the state of the first terminal P1 to the fourth terminal P4. The configuration and operation of the coordinate detection unit 110 are not particularly limited, and a resistance panel detection circuit which is publicly known or can be used in the future can be used.

図1の座標検出部110は、電圧生成部10、電圧検出部20、座標演算部26を備える。はじめにX方向の座標(X座標)を検出するための構成を説明する。
電圧生成部10は、第1状態φ1において、第1端子P1、第2端子P2それぞれに所定の第1バイアス電圧Vb1、第2バイアス電圧Vb2を印加する。ここではVb1>Vb2とする。好ましくは第2バイアス電圧Vb2は接地電圧(0V)である。また第1状態において、電圧生成部10は第3端子P3、第4端子P4をハイインピーダンス状態とする。
The coordinate detection unit 110 of FIG. 1 includes a voltage generation unit 10, a voltage detection unit 20, and a coordinate calculation unit 26. First, a configuration for detecting coordinates in the X direction (X coordinates) will be described.
In the first state φ1, the voltage generator 10 applies predetermined first bias voltage Vb1 and second bias voltage Vb2 to the first terminal P1 and the second terminal P2, respectively. Here, Vb1> Vb2. Preferably, the second bias voltage Vb2 is the ground voltage (0V). In the first state, the voltage generator 10 places the third terminal P3 and the fourth terminal P4 in a high impedance state.

電圧検出部20は、第1状態φ1において、第3端子P3および第4端子P4の少なくとも一方に生ずる電圧(以下、第1パネル電圧という)Vxを検出する。電圧検出部20は、セレクタ22と、A/Dコンバータ24を含む。たとえばセレクタ22は、第1状態φ1において、第3端子P3の電圧を選択する。A/Dコンバータ24は、第3端子P3に生ずる第1パネル電圧Vxをデジタル値Dxに変換する。   The voltage detection unit 20 detects a voltage Vx (hereinafter referred to as a first panel voltage) Vx generated in at least one of the third terminal P3 and the fourth terminal P4 in the first state φ1. The voltage detection unit 20 includes a selector 22 and an A / D converter 24. For example, the selector 22 selects the voltage of the third terminal P3 in the first state φ1. The A / D converter 24 converts the first panel voltage Vx generated at the third terminal P3 into a digital value Dx.

座標演算部26は、デジタル値Dxに基づいて、ユーザが接触したX座標を判定する。
図2は、シングルタッチ時のタッチパネル4の等価回路図である。ユーザが接触点PUで接触すると、第1抵抗膜RF1は、第1端子P1と接触点PU間の抵抗R11と、接触点PUと第2端子P2間の抵抗R12に分割される。第1抵抗膜RF1と第2抵抗膜RF2は、接触点PUにおいて接触し、その接触抵抗はRcである。第2抵抗膜RF2の接触点PUから第3端子P3に至る経路の抵抗はR2である。
The coordinate calculation unit 26 determines the X coordinate touched by the user based on the digital value Dx.
FIG. 2 is an equivalent circuit diagram of the touch panel 4 at the time of single touch. When the user contacts at the contact point PU, the first resistive film RF1 is divided into a resistor R11 between the first terminal P1 and the contact point PU and a resistor R12 between the contact point PU and the second terminal P2. The first resistance film RF1 and the second resistance film RF2 are in contact at the contact point PU, and the contact resistance is Rc. The resistance of the path from the contact point PU of the second resistance film RF2 to the third terminal P3 is R2.

接触点PUの電位は、バイアス電圧Vb1とVb2を抵抗R11、R12で分圧したものであるから、接触点PUのX座標を示す。そして第3端子P3はハイインピーダンスであるため、第3端子P3の電圧は、接触点PUの電位とほぼ等しくなる。つまり、第3端子P3に生ずるパネル電圧Vxは、接触点PUのX座標を示す。   Since the potential at the contact point PU is obtained by dividing the bias voltages Vb1 and Vb2 by the resistors R11 and R12, the X coordinate of the contact point PU is indicated. And since the 3rd terminal P3 is high impedance, the voltage of the 3rd terminal P3 becomes substantially equal to the electric potential of the contact point PU. That is, the panel voltage Vx generated at the third terminal P3 indicates the X coordinate of the contact point PU.

パネル電圧VxからX座標を導出するアルゴリズムは、公知の技術を利用すればよく、本発明において特に限定されるものではない。   The algorithm for deriving the X coordinate from the panel voltage Vx may be a known technique and is not particularly limited in the present invention.

続いてY方向の座標(Y座標)を検出するための構成を説明する。
電圧生成部10は、第2状態φ2において、第3端子P3、第4端子P4それぞれに所定の第1バイアス電圧Vb1、第2バイアス電圧Vb2を印加する。また第2状態φ2において、電圧生成部10は第1端子P1、第2端子P2をハイインピーダンス状態とする。第1状態および第2状態それぞれにおける第1バイアス電圧Vb1は同じ値であってもよいし、異なっていてもよい。以下では、同じ値の場合を説明する。第2バイアス電圧Vb2も同様である。
Next, a configuration for detecting a coordinate in the Y direction (Y coordinate) will be described.
In the second state φ2, the voltage generator 10 applies predetermined first bias voltage Vb1 and second bias voltage Vb2 to the third terminal P3 and the fourth terminal P4, respectively. In the second state φ2, the voltage generator 10 places the first terminal P1 and the second terminal P2 in a high impedance state. The first bias voltage Vb1 in each of the first state and the second state may be the same value or different. Below, the case of the same value is demonstrated. The same applies to the second bias voltage Vb2.

電圧検出部20は、第2状態φ2において第1端子P1および第2端子P2の少なくとも一方に生ずる電圧(以下、第2パネル電圧という)Vyを検出する。たとえばセレクタ22は、第2状態φ2において、第1端子P1の電圧を選択する。A/Dコンバータ24は、第1端子P1に生ずる第2パネル電圧Vyをデジタル値Dyに変換する。座標演算部26は、デジタル値Dyに基づいて、ユーザが接触したY座標を演算する。   The voltage detector 20 detects a voltage Vy (hereinafter referred to as a second panel voltage) Vy generated in at least one of the first terminal P1 and the second terminal P2 in the second state φ2. For example, the selector 22 selects the voltage of the first terminal P1 in the second state φ2. The A / D converter 24 converts the second panel voltage Vy generated at the first terminal P1 into a digital value Dy. The coordinate calculation unit 26 calculates the Y coordinate touched by the user based on the digital value Dy.

なお、電圧検出部20は、第1状態φ1において、第3端子P3に代えて、あるいはそれに加えて、第4端子P4に生ずる電圧をパネル電圧Vxとして測定してもよい。同様に電圧検出部20は、第2状態φ2において、第1端子P1に代えて、あるいはそれに加えて、第2端子P2に生ずる電圧をパネル電圧Vyとして測定してもよい。   Note that, in the first state φ1, the voltage detection unit 20 may measure the voltage generated at the fourth terminal P4 as the panel voltage Vx instead of or in addition to the third terminal P3. Similarly, in the second state φ2, the voltage detection unit 20 may measure the voltage generated at the second terminal P2 as the panel voltage Vy instead of or in addition to the first terminal P1.

以上が座標検出部110の構成である。続いて、フリック入力検出部120の構成を説明する。   The above is the configuration of the coordinate detection unit 110. Next, the configuration of the flick input detection unit 120 will be described.

フリック入力検出部120は、第1容量検出回路30x、第1A/Dコンバータ32x、第1フィルタ34x、第2容量検出回路30y、第2A/Dコンバータ32y、第2フィルタ34y、フリック入力判定部36を備える。   The flick input detection unit 120 includes a first capacitance detection circuit 30x, a first A / D converter 32x, a first filter 34x, a second capacitance detection circuit 30y, a second A / D converter 32y, a second filter 34y, and a flick input determination unit 36. Is provided.

第1容量検出回路30x、第1A/Dコンバータ32x、第1フィルタ34x、およびフリック入力判定部42は、第3状態φ3において、第2方向(X軸方向)に対するフリック入力の有無を検出する。   The first capacitance detection circuit 30x, the first A / D converter 32x, the first filter 34x, and the flick input determination unit 42 detect the presence or absence of a flick input in the second direction (X-axis direction) in the third state φ3.

第1容量検出回路30xは、第1検出端子である第1端子P1と接続され、第1端子P1からタッチパネル4を見た容量を検出し、容量を示す検出信号C1を生成する。第1容量検出回路30xは、第1端子P1に代えて第2端子P2の容量を検出してもよい。第1容量検出回路30xの構成は特に限定されず、公知の回路を用いればよい。たとえば第1容量検出回路30xは、容量/電圧変換回路であってもよい。   The first capacitance detection circuit 30x is connected to the first terminal P1, which is a first detection terminal, detects the capacitance viewed from the touch panel 4 from the first terminal P1, and generates a detection signal C1 indicating the capacitance. The first capacitance detection circuit 30x may detect the capacitance of the second terminal P2 instead of the first terminal P1. The configuration of the first capacitance detection circuit 30x is not particularly limited, and a known circuit may be used. For example, the first capacitance detection circuit 30x may be a capacitance / voltage conversion circuit.

第1フィルタ34xは、ノイズ除去を目的として設けられる。たとえば第1フィルタ34xは、アナログの移動平均フィルタである。なお、第1フィルタ34xを第1A/Dコンバータ32xの後段に配置し、デジタルフィルタで構成してもよい。
第1A/Dコンバータ32xは、第1容量検出回路30xから出力される検出信号C1をデジタル値に変換する。
The first filter 34x is provided for the purpose of noise removal. For example, the first filter 34x is an analog moving average filter. The first filter 34x may be arranged after the first A / D converter 32x and may be configured by a digital filter.
The first A / D converter 32x converts the detection signal C1 output from the first capacitance detection circuit 30x into a digital value.

フリック入力判定部36は、第1端子P1の容量の時間波形にもとづき、X軸方向に対するフリック入力の有無を判定する。   The flick input determination unit 36 determines the presence or absence of flick input in the X-axis direction based on the time waveform of the capacity of the first terminal P1.

本発明者らは、抵抗式タッチパネルに対するフリック入力について検討を行った結果、フリック入力時には、端子の容量があるパターンに従って変化することを見いだした。図3(a)、(b)は、ユーザがX軸方向にフリック入力したときの第1端子P1の容量C1の波形図である。なお、図3(a)、(b)に示す容量の時間波形に関する知見を、当業者の一般的な技術常識ととらえてはならず、本発明者らが初めて見いだしたものである。   As a result of studying flick input to the resistive touch panel, the present inventors have found that the terminal capacitance changes according to a certain pattern during flick input. 3A and 3B are waveform diagrams of the capacitor C1 of the first terminal P1 when the user performs a flick input in the X-axis direction. It should be noted that the knowledge regarding the time waveform of the capacity shown in FIGS. 3A and 3B should not be regarded as general technical common knowledge of those skilled in the art, but was first found by the present inventors.

図3(a)は、ユーザの指が、第1端子P1に近づく方向、すなわちX軸負方向にフリック入力したときの波形を示す。このフリック入力は、初期状態においてユーザの指がパネルから離れており、ユーザの指がある点に接触し、ユーザの指がスライドし、パネルから再び離れる一連の動作である。   FIG. 3A shows a waveform when the user's finger flicks in the direction approaching the first terminal P1, that is, the X-axis negative direction. This flick input is a series of operations in which the user's finger is separated from the panel in the initial state, the user's finger is in contact with a certain point, the user's finger is slid, and is separated from the panel again.

このとき、第1端子P1の容量C1の時間波形は、指が接触する時刻t1より前においてある初期値をとり、指が接触する時刻t1に急増し、指がスライドする期間(スライド期間ともいう)τにおいて増大し、時刻t2にユーザの指が離れると初期値まで急減する。一般的なフリック入力では、スライド期間τは、数十ms〜数百ms、より具体的には200〜300msである。   At this time, the time waveform of the capacitance C1 of the first terminal P1 takes an initial value before the time t1 when the finger touches, rapidly increases at the time t1 when the finger touches, and a period during which the finger slides (also referred to as a slide period). ) Increases at τ, and suddenly decreases to the initial value when the user's finger is released at time t2. In a general flick input, the slide period τ is several tens of ms to several hundreds of ms, more specifically 200 to 300 ms.

図3(b)は、ユーザの指が、第1端子P1から離れる方向、すなわちX軸正方向にフリック入力したときの波形を示す。   FIG. 3B shows a waveform when the user's finger flicks in the direction away from the first terminal P1, that is, the positive direction of the X axis.

このとき、第1端子P1の容量C1の時間波形は、指が接触する時刻t1より前において初期値をとり、指が接触する時刻t1に急増し、スライド期間τにおいて減少し、時刻t2にユーザの指が離れると初期値まで急減する。   At this time, the time waveform of the capacitance C1 of the first terminal P1 takes an initial value before time t1 when the finger touches, rapidly increases at time t1 when the finger touches, decreases during the slide period τ, and reaches the user at time t2. When the finger is removed, it suddenly decreases to the initial value.

フリック入力判定部36は、スライド期間τにおいて、容量C1がほぼ一定の傾きで変化することを利用して、フリック入力の有無を判定する。具体的には、フリック入力判定部36は、所定のフリック判定期間(単に判定期間ともいう)Tにわたり容量C1の時間波形が所定の傾きで増大するときに、X軸負方向のフリック入力と判定する。反対に、判定期間Tにわたり測定される容量C1の時間波形が所定の傾きで減少するときに、X軸正方向のフリック入力と判定する。判定期間Tはスライド期間τよりも短く設定され、たとえば数十ms〜100ms程度としてもよい。 The flick input determination unit 36 determines the presence / absence of flick input by utilizing the fact that the capacitance C1 changes with a substantially constant slope during the slide period τ. Specifically, the flick input determination unit 36 performs flick input in the negative X-axis direction when the time waveform of the capacitor C1 increases with a predetermined slope over a predetermined flick determination period (also simply referred to as a determination period) TF. judge. On the other hand, when the time waveform of the capacitance C1 measured over the determination period TF decreases with a predetermined slope, it is determined that the flick input is in the X axis positive direction. The determination period TF is set shorter than the slide period τ, and may be, for example, about several tens of ms to 100 ms.

指がスライドする際の、容量C1の傾きは、タッチパネル4の仕様や、指をスライドさせるスピードに応じて定まる。そこでフリック入力判定部36は、判定期間Tにおける容量C1の傾きが所定の範囲に含まれるときに、フリック入力と判定してもよい。言い換えれば、容量C1の傾きが、判定期間Tにわたって連続して所定の範囲に含まれるときに、フリック入力と判定してもよい。所定の範囲は、タッチパネル4の仕様などにもとづいて予め定めればよい。 The inclination of the capacity C1 when the finger slides is determined according to the specification of the touch panel 4 and the speed at which the finger slides. Therefore, the flick input determination unit 36 may determine that the input is a flick input when the slope of the capacitance C1 in the determination period TF is within a predetermined range. In other words, when the slope of the capacitor C1 is continuously included in the predetermined range over the determination period TF , it may be determined that the input is a flick input. The predetermined range may be determined in advance based on the specification of the touch panel 4 or the like.

なお、図3(a)、(b)の波形は、指がパネルから離れた初期状態からのフリック入力を示す。指がパネルに接触した初期状態からのフリック入力の場合、一点鎖線で示すように、時刻t1以前に容量値C1は別の初期値をとることが理解される。   Note that the waveforms in FIGS. 3A and 3B show flick input from an initial state where the finger is away from the panel. In the case of flick input from the initial state in which the finger touches the panel, it is understood that the capacitance value C1 takes another initial value before time t1, as indicated by a one-dot chain line.

図4(a)は、フリック入力時のパネルの等価回路図である。容量検出回路30は、CR時定数を有するパネルの容量を測定するように構成され、容量の測定には非ゼロのセンシング時間Tを有する。センシング時間Tは数ms程度、たとえば1msである。容量検出の手段としては、セルフキャパシタンス方式と相互キャパシタ方式などが知られているが、いずれの方式においても1回のセンシングで測定される検出信号Csは、CR時定数に応じた波形を有し、センシング期間Tの終了のタイミング(センシングタイミングという)Teにおける検出信号Csが、容量値として取り込まれる。 FIG. 4A is an equivalent circuit diagram of the panel at the time of flick input. The capacitance detection circuit 30 is configured to measure the capacitance of a panel having a CR time constant, and has a non-zero sensing time T S for measuring the capacitance. Sensing time T S is about several ms, for example, 1 ms. As a means for detecting capacitance, a self-capacitance method and a mutual capacitor method are known. In any method, the detection signal Cs measured by one sensing has a waveform corresponding to the CR time constant. , the detection signal Cs in the sensing period T ends of the timing of S (called sensing timing) Te is captured as the capacitance value.

図4(b)は、容量検出回路30により測定される検出信号Csの波形図である。図4(a)に示すようにフリック入力によって、接触点PUの位置がスライドすると、検出端子P1と接触点PUまでの距離、すなわち抵抗成分が変化する。CR時定数が大きければ、検出信号Csの変化速度が遅くなるため、センシングタイミングTeにおける検出信号Csの値は小さくなり、反対にCR時定数が小さければ、検出信号Csの値は大きくなる。したがって、図4(a)に示すように、抵抗Rsが大きい状態から小さい状態に指をスライドさせると、センシングタイミングTeにおける検出信号Csの値は、時間とともに増大する。容量検出回路によって測定されるセンシングタイミングTeにおける検出信号Csは、フリック入力判定部36が測定する容量C1の時間波形をサンプリングしたデータとなる。   FIG. 4B is a waveform diagram of the detection signal Cs measured by the capacitance detection circuit 30. As shown in FIG. 4A, when the position of the contact point PU slides by flick input, the distance between the detection terminal P1 and the contact point PU, that is, the resistance component changes. If the CR time constant is large, the change rate of the detection signal Cs is slowed down. Therefore, the value of the detection signal Cs at the sensing timing Te is small. Conversely, if the CR time constant is small, the value of the detection signal Cs is large. Therefore, as shown in FIG. 4A, when the finger is slid from a state where the resistance Rs is large to a small state, the value of the detection signal Cs at the sensing timing Te increases with time. The detection signal Cs at the sensing timing Te measured by the capacitance detection circuit is data obtained by sampling the time waveform of the capacitance C1 measured by the flick input determination unit 36.

第2容量検出回路30y、第2A/Dコンバータ32y、第2フィルタ34yおよびフリック入力判定部36は、第4状態φ4において、第1方向(Y軸方向)に対するフリック入力の有無を検出するために設けられる。   The second capacitance detection circuit 30y, the second A / D converter 32y, the second filter 34y, and the flick input determination unit 36 detect the presence or absence of a flick input in the first direction (Y-axis direction) in the fourth state φ4. Provided.

第2容量検出回路30yは、第2検出端子である第3端子P3と接続され、第3端子P3の容量を検出し、容量を示す検出信号C3を生成する。第2容量検出回路30yは、第3端子P3に代えて第4端子P4の容量を検出してもよい。第2A/Dコンバータ32y、第2フィルタ34y、フリック入力判定部42の構成、動作は、すでに説明した第1A/Dコンバータ32x、第1フィルタ34x、フリック入力判定部36と同様である。   The second capacitance detection circuit 30y is connected to the third terminal P3 that is the second detection terminal, detects the capacitance of the third terminal P3, and generates a detection signal C3 indicating the capacitance. The second capacitance detection circuit 30y may detect the capacitance of the fourth terminal P4 instead of the third terminal P3. The configurations and operations of the second A / D converter 32y, the second filter 34y, and the flick input determination unit 42 are the same as those of the first A / D converter 32x, the first filter 34x, and the flick input determination unit 36 that have already been described.

フリック入力判定部36は、第2検出端子である第3端子P3の容量C3の時間波形が、スライド期間τにおいて増大するときに、第3端子P3に近づく方向のフリック入力と判定する。反対に、第3端子P3の容量C3の時間波形が、スライド期間において減少するときに、第3端子P3から遠ざかる方向のフリック入力と判定する。   The flick input determination unit 36 determines that the flick input is in the direction approaching the third terminal P3 when the time waveform of the capacitance C3 of the third terminal P3, which is the second detection terminal, increases in the slide period τ. Conversely, when the time waveform of the capacitor C3 of the third terminal P3 decreases during the slide period, it is determined that the input is a flick input in a direction away from the third terminal P3.

以上が制御回路100の構成である。続いてその動作を説明する。図5(a)、(b)は、制御回路100の動作を示すタイムチャートである。
図5(a)、(b)に示すように、第1状態φ1〜第4状態φ4は、所定の順序で時分割で切りかえられる。図5(a)のシーケンスでは、第1状態φ1において、X座標が判定され、第2状態φ2においてY座標が判定される。続いて、第3状態φ3におけるX方向のフリック検出と、第4状態φ4におけるY方向のフリック検出が同時に行われる。具体的にはセンシング期間Tごとに、第1容量検出回路30xおよび第1A/Dコンバータ32xによって、第1端子P1からパネルを見た容量C1の時間波形がサンプリングされる。順次サンプリングされる容量C1の時間波形が、フリック入力のパターンと一致するか否かを判定する。
The above is the configuration of the control circuit 100. Next, the operation will be described. 5A and 5B are time charts showing the operation of the control circuit 100. FIG.
As shown in FIGS. 5A and 5B, the first state φ1 to the fourth state φ4 are switched in a time-sharing manner in a predetermined order. In the sequence of FIG. 5A, the X coordinate is determined in the first state φ1, and the Y coordinate is determined in the second state φ2. Subsequently, the flick detection in the X direction in the third state φ3 and the flick detection in the Y direction in the fourth state φ4 are simultaneously performed. For each sensing period T S in particular, the first capacitance detection circuit 30x and the 1A / D converter 32x, the time waveform of the capacitor C1 viewed panel from the first terminal P1 is sampled. It is determined whether or not the time waveform of the capacitor C1 that is sequentially sampled matches the flick input pattern.

図5(b)のシーケンスでは、第3状態φ3におけるX方向のフリック検出と、第4状態φ4におけるY方向のフリック検出が、別々のタイムスロットで時分割で実行される。   In the sequence of FIG. 5B, the flick detection in the X direction in the third state φ3 and the flick detection in the Y direction in the fourth state φ4 are performed in a time division manner in different time slots.

ユーザの指の動きを検出する場合、座標の検出には、100Hz程度の周波数が必要とされる。この場合、つまり1周期は10msとなる。一般的な抵抗式タッチパネルの制御回路において、X座標およびY座標の検出に要する時間は、10msよりも十分に短い。また、容量検出回路による容量検出に要するセンシング時間Tも、数ms、たとえば1ms程度である。したがって、10msの繰り返し周期の内に、座標検出に加えて、パネルの容量を検出することは、可能である。 When detecting the movement of the user's finger, a frequency of about 100 Hz is required to detect the coordinates. In this case, that is, one period is 10 ms. In a control circuit of a general resistance touch panel, the time required for detecting the X coordinate and the Y coordinate is sufficiently shorter than 10 ms. Further, the sensing time T S required for the capacitance detection by the capacitance detection circuits, several ms, for example, about 1 ms. Therefore, it is possible to detect the capacity of the panel in addition to the coordinate detection within the repetition period of 10 ms.

図5(a)、(b)のシーケンスでは、10msごとに容量C1の波形がサンプリングされるため、10サンプリング分の連続するデータが、判定期間Tの波形に対応する。フリック入力判定部36は、順次入力される容量C1のデータをストアし、フリック判定期間Tにわたって、つまり連続する10個のデータが所定の傾きで増加、もしくは減少するときにフリック入力と判定する。データのストアにはFIFOなどが利用できる。容量C3についても同様である。 In the sequences of FIGS. 5A and 5B, the waveform of the capacitor C1 is sampled every 10 ms, so that 10 samplings of continuous data corresponds to the waveform of the determination period TF . The flick input determination unit 36 stores sequentially input data of the capacity C1, and determines flick input over a flick determination period TF , that is, when 10 consecutive data increase or decrease with a predetermined slope. . A FIFO or the like can be used for data storage. The same applies to the capacitor C3.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.

この変形例では、タッチパネル4を近接センサとして利用する。図6は、タッチパネル4を近接センサとして利用可能な制御回路100aの構成を示す回路図である。図6には、図1の座標検出部110およびフリック入力検出部120は省略している。容量検出回路30は、図1の第1容量検出回路30x、第2容量検出回路30yを流用してもよいし、別に設けてもよい。容量検出回路30の前段には、スイッチSW1〜SW4が設けられる。たとえばすべてのスイッチSW1〜SW4をオンすると、タッチパネル4が巨大な静電容量センサとなる。そして容量検出回路30は、タッチパネル4の静電容量を測定する。近接判定部40は、測定された静電容量にもとづいて、パネルに物体が近接しているか否かを判定する。   In this modification, the touch panel 4 is used as a proximity sensor. FIG. 6 is a circuit diagram showing a configuration of a control circuit 100a that can use the touch panel 4 as a proximity sensor. In FIG. 6, the coordinate detection unit 110 and the flick input detection unit 120 of FIG. 1 are omitted. The capacitance detection circuit 30 may use the first capacitance detection circuit 30x and the second capacitance detection circuit 30y of FIG. 1 or may be provided separately. Switches SW <b> 1 to SW <b> 4 are provided in the previous stage of the capacitance detection circuit 30. For example, when all the switches SW1 to SW4 are turned on, the touch panel 4 becomes a huge capacitance sensor. The capacitance detection circuit 30 measures the capacitance of the touch panel 4. The proximity determination unit 40 determines whether or not an object is close to the panel based on the measured capacitance.

携帯電話端末では、ユーザが通話時に端末を耳に近づけると、消費電力の低減のためディスプレイをオフするなどの処理が行われ、タッチパネル4に対する物体の近接を検出できれば便宜である。制御回路100aによれば、別途近接センサを設けなくても、パネルに対する物体の近接を検出することができる。   In the mobile phone terminal, when the user brings the terminal close to the ear during a call, processing such as turning off the display is performed to reduce power consumption, and it is convenient if the proximity of the object to the touch panel 4 can be detected. According to the control circuit 100a, the proximity of an object to the panel can be detected without providing a separate proximity sensor.

第1容量検出回路30xと第2容量検出回路30yは、単一のA/Dコンバータを時分割で共有してもよい。第1A/Dコンバータ32xと第2A/Dコンバータ32y、第1フィルタ34xと第2フィルタ34yも同様である。   The first capacitance detection circuit 30x and the second capacitance detection circuit 30y may share a single A / D converter in a time division manner. The same applies to the first A / D converter 32x and the second A / D converter 32y, and the first filter 34x and the second filter 34y.

実施の形態では、第1状態φ1と第2状態φ2において、図1の制御回路100の一部を共有する構成としたが、完全に別個に設けてもよい。また、X方向、Y方向のみのいずれか一方のみに本発明を適用してもよい。   In the embodiment, a part of the control circuit 100 in FIG. 1 is shared in the first state φ1 and the second state φ2, but may be provided completely separately. Further, the present invention may be applied to only one of the X direction and the Y direction only.

実施の形態では、4端子のタッチパネル4を制御する場合を説明したが、本発明はそれに限定されず、その他のタッチパネル4にも適用することが可能である。   In the embodiment, the case where the four-terminal touch panel 4 is controlled has been described. However, the present invention is not limited to this, and can be applied to other touch panels 4.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are allowed without departing from the spirit of the present invention.

1…電子機器、2…入力装置、4…タッチパネル、6…指、8…LCD、100…制御回路、110…座標検出部、120…フリック入力検出部、P1…第1端子、P2…第2端子、P3…第3端子、P4…第4端子、RF1…第1抵抗膜、RF2…第2抵抗膜、10…電圧生成部、20…電圧検出部、22…セレクタ、24…A/Dコンバータ、26…座標演算部、30x…第1容量検出回路、32x…第1A/Dコンバータ、34x…第1フィルタ、30y…第2容量検出回路、32y…第2A/Dコンバータ、34y…第2フィルタ、36…フリック入力判定部。 DESCRIPTION OF SYMBOLS 1 ... Electronic device, 2 ... Input device, 4 ... Touch panel, 6 ... Finger, 8 ... LCD, 100 ... Control circuit, 110 ... Coordinate detection part, 120 ... Flick input detection part, P1 ... 1st terminal, P2 ... 2nd Terminal, P3 ... Third terminal, P4 ... Fourth terminal, RF1 ... First resistance film, RF2 ... Second resistance film, 10 ... Voltage generation unit, 20 ... Voltage detection unit, 22 ... Selector, 24 ... A / D converter , 26 ... coordinate calculation unit, 30x ... first capacitance detection circuit, 32x ... first A / D converter, 34x ... first filter, 30y ... second capacitance detection circuit, 32y ... second A / D converter, 34y ... second filter 36: Flick input determination unit.

Claims (13)

第1、第2、第3、第4端子と、第1方向に延びる一辺が前記第1端子と接続され、それと対向する辺が前記第2端子と接続される第1抵抗膜と、前記第1抵抗膜とギャップを隔てて配置され、前記第1方向と垂直な第2方向に延びる一辺が前記第3端子と接続され、それと対向する辺が前記第4端子と接続される第2抵抗膜と、を有するタッチパネルの制御回路であって、
前記第1端子から前記第4端子の状態にもとづき、ユーザの接触点の座標を検出する座標検出部と、
前記第1端子および前記第2端子のひとつである第1検出端子と接続され、1回のセンシングごとに、前記第1検出端子の容量Cおよび前記ユーザの接触点と前記第1検出端子の距離に依存する抵抗成分Rに応じた第1検出信号を生成する第1容量検出回路と、
前記第1検出信号の時間波形にもとづき、前記第2方向に対するフリック入力の有無を判定するフリック入力判定部と、
を備えることを特徴とする制御回路。
The first, second, third, and fourth terminals, one side extending in the first direction is connected to the first terminal, and the side opposite to the first resistance film is connected to the second terminal; A second resistive film disposed with a gap between the first resistive film and extending in a second direction perpendicular to the first direction and connected to the third terminal, and a side facing the third resistive film being connected to the fourth terminal; A control circuit for a touch panel comprising:
A coordinate detection unit that detects the coordinates of the contact point of the user based on the state of the fourth terminal from the first terminal;
The first detection terminal which is one of the first terminal and the second terminal is connected, and the capacitance C of the first detection terminal and the distance between the contact point of the user and the first detection terminal for each sensing. A first capacitance detection circuit for generating a first detection signal corresponding to the resistance component R depending on
A flick input determination unit that determines the presence or absence of a flick input in the second direction based on the time waveform of the first detection signal ;
A control circuit comprising:
前記第1容量検出回路は、1回のセンシングごとに、センシング時間内の所定のタイミングにおける前記第1検出信号をサンプリングし、  The first capacitance detection circuit samples the first detection signal at a predetermined timing within a sensing time for each sensing,
前記フリック入力判定部は、複数回にわたり連続的にサンプリングされた前記第1検出信号の変化にもとづいて、前記第2方向に対するフリック入力の有無を判定することを特徴とする請求項1に記載の制御回路。  2. The flick input determination unit according to claim 1, wherein the flick input determination unit determines presence / absence of a flick input in the second direction based on a change in the first detection signal continuously sampled a plurality of times. Control circuit.
前記フリック入力判定部は、
前記第1検出信号の時間波形が、判定期間にわたり増大するときに、前記第1検出端子に近づく方向のフリック入力と判定し、
前記第1検出信号の時間波形が、判定期間にわたり減少するときに、前記第1検出端子から遠ざかる方向のフリック入力と判定することを特徴とする請求項1または2に記載の制御回路。
The flick input determination unit
When the time waveform of the first detection signal increases over a determination period, the flick input is determined to approach the first detection terminal;
3. The control circuit according to claim 1, wherein when the time waveform of the first detection signal decreases over a determination period, it is determined as a flick input in a direction away from the first detection terminal.
前記第3端子および前記第4端子のひとつである第2検出端子と接続され、1回のセンシングごとに、前記第2検出端子の容量Cおよび前記ユーザの接触点と前記第2検出端子の距離に依存する抵抗成分Rに応じた第2検出信号を生成する第2容量検出回路をさらに備え、
前記フリック入力判定部は、前記第2検出信号の時間波形にもとづき、前記第1方向に対するフリック入力の有無を判定することを特徴とする請求項1から3のいずれかに記載の制御回路。
Connected to a second detection terminal that is one of the third terminal and the fourth terminal, and for each sensing, the capacitance C of the second detection terminal and the distance between the contact point of the user and the second detection terminal A second capacitance detection circuit for generating a second detection signal corresponding to the resistance component R depending on
The flick input determination unit, the second based on the time waveform of the detection signal, the control circuit according to any one of claims 1 to 3, characterized in that to determine the presence or absence of a flick input to the first direction.
前記第2容量検出回路は、1回のセンシングごとに、センシング時間内の所定のタイミングにおける前記第2検出信号をサンプリングし、  The second capacitance detection circuit samples the second detection signal at a predetermined timing within a sensing time for each sensing,
前記フリック入力判定部は、複数回にわたり連続的にサンプリングされた前記第2検出信号の変化にもとづいて、前記第1方向に対するフリック入力の有無を判定することを特徴とする請求項4に記載の制御回路。  The said flick input determination part determines the presence or absence of the flick input with respect to the said 1st direction based on the change of the said 2nd detection signal continuously sampled in multiple times. Control circuit.
前記フリック入力判定部は、
前記第2検出信号の時間波形が、判定期間にわたり増大するときに、前記第2検出端子に近づく方向のフリック入力と判定し、
前記第2検出信号の時間波形が、判定期間にわたり減少するときに、前記第2検出端子から遠ざかる方向のフリック入力と判定することを特徴とする請求項4または5に記載の制御回路。
The flick input determination unit
When the time waveform of the second detection signal increases over a determination period, it is determined as a flick input in a direction approaching the second detection terminal,
6. The control circuit according to claim 4 , wherein when the time waveform of the second detection signal decreases over a determination period, it is determined as a flick input in a direction away from the second detection terminal.
前記フリック入力判定部は、
第1検出信号の時間波形の傾きが所定の範囲に含まれるとき、フリック入力と判定することを特徴とする請求項1からのいずれかに記載の制御回路。
The flick input determination unit
When the gradient of the time waveform before Symbol first detection signal is included in a predetermined range, the control circuit according to claim 1, characterized in that to determine that flick input 3.
第1検出信号をフィルタリングするフィルタをさらに備えることを特徴とする請求項1からのいずれかに記載の制御回路。 Control circuit according to any one of claims 1 to 3, further comprising a filter for filtering the pre-Symbol first detection signal. 前記座標検出部は、
第1状態において前記第1、第2端子それぞれに所定の第1、第2バイアス電圧を印加し、前記第3、第4端子をハイインピーダンス状態とし、第2状態において前記第3、第4端子それぞれに所定の第1、第2バイアス電圧を印加し、前記第1、第2端子をハイインピーダンス状態とする電圧生成部と、
前記第1状態において、前記第3、第4端子の少なくとも一方に生ずる第1パネル電圧を検出し、前記第2状態において、前記第1、第2端子の少なくとも一方に生ずる第2パネル電圧を検出する電圧検出部と、
前記第1パネル電圧にもとづき、ユーザが接触した前記第2方向の座標を、前記第2パネル電圧にもとづき、ユーザが接触した前記第1方向の座標を演算する座標演算部と、
を含むことを特徴とする請求項1からのいずれかに記載の制御回路。
The coordinate detector is
In the first state, predetermined first and second bias voltages are applied to the first and second terminals, respectively, the third and fourth terminals are set in a high impedance state, and in the second state, the third and fourth terminals are set. A voltage generating unit that applies predetermined first and second bias voltages to each of the first and second terminals to enter a high impedance state;
In the first state, a first panel voltage generated at at least one of the third and fourth terminals is detected, and in the second state, a second panel voltage generated at at least one of the first and second terminals is detected. A voltage detector to
A coordinate calculator that calculates the coordinates of the second direction that the user has contacted based on the first panel voltage, and the coordinates of the first direction that the user has contacted based on the second panel voltage;
Control circuit according to any one of claims 1 to 8, which comprises a.
第1、第2、第3、第4端子と、第1方向に延びる一辺が前記第1端子と接続され、それと対向する辺が前記第2端子と接続される第1抵抗膜と、前記第1抵抗膜とギャップを隔てて配置され、前記第1方向と垂直な第2方向に延びる一辺が前記第3端子と接続され、それと対向する辺が前記第4端子と接続される第2抵抗膜と、を有するタッチパネルと、
前記タッチパネルを制御する請求項1からのいずれかに記載の制御回路と、
を備えることを特徴とするタッチパネル入力装置。
The first, second, third, and fourth terminals, one side extending in the first direction is connected to the first terminal, and the side opposite to the first resistance film is connected to the second terminal; A second resistive film disposed with a gap between the first resistive film and extending in a second direction perpendicular to the first direction and connected to the third terminal, and a side facing the third resistive film being connected to the fourth terminal; And a touch panel having
A control circuit according to any one of claims 1 to 9 , which controls the touch panel;
A touch panel input device comprising:
請求項10に記載のタッチパネル入力装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the touch panel input device according to claim 10 . 第1、第2、第3、第4端子と、第1方向に延びる一辺が前記第1端子と接続され、それと対向する辺が前記第2端子と接続される第1抵抗膜と、前記第1抵抗膜とギャップを隔てて配置され、前記第1方向と垂直な第2方向に延びる一辺が前記第3端子と接続され、それと対向する辺が前記第4端子と接続される第2抵抗膜と、を有するタッチパネルの制御方法であって、
前記第1端子から前記第4端子の状態にもとづき、ユーザの接触点の座標を検出するステップと、
1回のセンシングごとに、前記第1端子および前記第2端子のひとつである第1検出端子の容量Cおよび前記ユーザの接触点と前記第1検出端子の距離に依存する抵抗成分Rに応じた第1検出信号を、センシング時間内の所定のタイミングにおいてサンプリングするステップと、
複数回にわたり連続的にサンプリングされた前記第1検出信号の時間波形にもとづき、前記第2方向に対するフリック入力の有無を判定するステップと、
を備えることを特徴とする方法。
The first, second, third, and fourth terminals, one side extending in the first direction is connected to the first terminal, and the side opposite to the first resistance film is connected to the second terminal; A second resistive film disposed with a gap between the first resistive film and extending in a second direction perpendicular to the first direction and connected to the third terminal, and a side facing the third resistive film being connected to the fourth terminal; A method of controlling a touch panel having
Detecting the coordinates of the contact point of the user based on the state of the fourth terminal from the first terminal;
For each sensing, the capacitance C of the first detection terminal, which is one of the first terminal and the second terminal, and the resistance component R depending on the distance between the contact point of the user and the first detection terminal are determined. Sampling the first detection signal at a predetermined timing within the sensing time;
Determining the presence or absence of flick input in the second direction based on the time waveform of the first detection signal continuously sampled a plurality of times ;
A method comprising the steps of:
前記判定するステップは、
前記第1検出信号の時間波形が、判定期間にわたり増大するときに、前記第1検出端子に近づく方向のフリック入力と判定し、
前記第1検出信号の時間波形が、判定期間にわたり減少するときに、前記第1検出端子から遠ざかる方向のフリック入力と判定することを特徴とする請求項12に記載の方法。
The step of determining includes
When the time waveform of the first detection signal increases over a determination period, the flick input is determined to approach the first detection terminal;
The method according to claim 12 , wherein when the time waveform of the first detection signal decreases over a determination period, it is determined as a flick input in a direction away from the first detection terminal.
JP2011250512A 2011-11-16 2011-11-16 Touch panel control circuit, control method, touch panel input device using them, and electronic device Expired - Fee Related JP5937808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011250512A JP5937808B2 (en) 2011-11-16 2011-11-16 Touch panel control circuit, control method, touch panel input device using them, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011250512A JP5937808B2 (en) 2011-11-16 2011-11-16 Touch panel control circuit, control method, touch panel input device using them, and electronic device

Publications (2)

Publication Number Publication Date
JP2013105413A JP2013105413A (en) 2013-05-30
JP5937808B2 true JP5937808B2 (en) 2016-06-22

Family

ID=48624876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011250512A Expired - Fee Related JP5937808B2 (en) 2011-11-16 2011-11-16 Touch panel control circuit, control method, touch panel input device using them, and electronic device

Country Status (1)

Country Link
JP (1) JP5937808B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6342695B2 (en) * 2014-04-18 2018-06-13 ラピスセミコンダクタ株式会社 Semiconductor device, display system, detection method, and detection program

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920396B2 (en) * 2006-12-15 2012-04-18 三菱電機株式会社 Touch panel control device
US8526767B2 (en) * 2008-05-01 2013-09-03 Atmel Corporation Gesture recognition
JP5157969B2 (en) * 2009-03-09 2013-03-06 ソニー株式会社 Information processing apparatus, threshold setting method and program thereof
JP5287421B2 (en) * 2009-03-27 2013-09-11 株式会社Jvcケンウッド Input device and electronic device using the same
JP5340075B2 (en) * 2009-08-07 2013-11-13 キヤノン株式会社 Display control apparatus, control method thereof, and program
JP2011134271A (en) * 2009-12-25 2011-07-07 Sony Corp Information processor, information processing method, and program
JP2011170834A (en) * 2010-01-19 2011-09-01 Sony Corp Information processing apparatus, operation prediction method, and operation prediction program
JP2011150414A (en) * 2010-01-19 2011-08-04 Sony Corp Information processing apparatus, method and program for determining operation input
JP5450211B2 (en) * 2010-04-01 2014-03-26 ローム株式会社 Touch panel control circuit, control method, touch panel input device using them, and electronic device

Also Published As

Publication number Publication date
JP2013105413A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
CN101414236B (en) On-screen input image display system
JP5995473B2 (en) Capacitance sensor control circuit and electronic equipment using it
JP5324297B2 (en) Coordinate input device and display device including the same
TWI509476B (en) Control circuit and control method for touch panel, touch panel input device and electronic apparatus
KR101105279B1 (en) Touch sensor integrated circuit
US20150042607A1 (en) Touch detection circuit, touch detection method, and electronic apparatus
KR101198359B1 (en) A touch screen device, a driving device and a driving method for a touch screen device
US20150002176A1 (en) Touch sensing device and touchscreen apparatus
US9389735B2 (en) Touch sensing device and touchscreen device
EP3591506A1 (en) Input device and method for controlling same
US20150153870A1 (en) Touchscreen device and method of sensing touch
US9417741B2 (en) Capacitance sensing apparatus and touchscreen apparatus
KR20110126026A (en) Integrator circuit with inverting integrator and non-inverting integrator
JP5450211B2 (en) Touch panel control circuit, control method, touch panel input device using them, and electronic device
US8976149B2 (en) Capacitance sensing apparatus and method, and touch screen apparatus
JP4913859B2 (en) Touch panel device
US20140035653A1 (en) Capacitance sensing device and touchscreen
US8872791B2 (en) Touch sensing device and method thereof
KR20140067379A (en) Touch sensing apparatus and touchscreen apparatus
KR101631376B1 (en) Touch screen detection apparatus for preventing touch offset and canceling noise in mutual capacitance touch screen panel using block differential integration
JP5937808B2 (en) Touch panel control circuit, control method, touch panel input device using them, and electronic device
KR101103288B1 (en) Touch sensor integrated circuit
JP4904410B2 (en) Touch panel device
JP5642847B2 (en) Coordinate input device
KR101108702B1 (en) A touch screen device, a driving device and a driving method for a touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160513

R150 Certificate of patent or registration of utility model

Ref document number: 5937808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees