JP5923034B2 - メモリの動作確認装置および動作確認方法 - Google Patents
メモリの動作確認装置および動作確認方法 Download PDFInfo
- Publication number
- JP5923034B2 JP5923034B2 JP2012284007A JP2012284007A JP5923034B2 JP 5923034 B2 JP5923034 B2 JP 5923034B2 JP 2012284007 A JP2012284007 A JP 2012284007A JP 2012284007 A JP2012284007 A JP 2012284007A JP 5923034 B2 JP5923034 B2 JP 5923034B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern data
- storage area
- specific pattern
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
前記メモリの動作確認装置において、例えば、前記使用領域設定部は、前記使用容量に所定の係数を乗算し、該乗算により得られた値を前記メモリの全容量から減算し、該減算により得られた値に基づいて前記メモリの使用領域を設定する。
前記メモリの動作確認装置において、例えば、前記メモリは、冗長化システムを構成する複数の制御装置によって共有される共有メモリである。
[構成の説明]
図1は、本発明の実施形態によるメモリの動作確認装置が適用された制御装置100の構成の一例を示すブロック図である。
制御装置100は、入力データDINに基づいて、冷却システムの制御に関する演算処理を実行し、その演算結果RAをメモリ200に記憶させるものである。本実施形態では、制御装置100の制御対象は、例えば、冷却システムにおける液体ヘリウムの循環流量を規定するバルブの開度である。制御装置100は、そのバルブの開度に関する制御データを演算する。制御装置100は、例えば制御用のCPU(Central Processing Unit)であるが、この例に限定されない。
また、使用領域設定部110は、上記算出した使用容量に基づいて使用領域210を設定する。本実施形態では、上記算出した使用容量に所定の係数Nを乗算し、該乗算により得られた値をメモリ200の全容量から減算し、この減算により得られた値に基づいてメモリ200の使用領域210を設定する。即ち、本実施形態では、上記乗算により得られた値をメモリ200の全容量から減算することによりメモリ200の後述の不使用領域220を特定し、この不使用領域により使用領域210を背理的に特定する。その詳細については後述する。
次に、本実施形態によるメモリの動作確認装置100の動作を説明する。
図2は、本実施形態による動作確認装置100の動作の流れの一例を示すフローチャートである。
図2のフローにおいて、最初に、使用領域設定部110は、メモリの200の全記憶領域である記憶領域205のうち、演算結果RA等の各種のデータを記憶するために使用するメモリ200の使用領域210を設定する(ステップS1)。
図3は、本実施形態によるメモリの動作確認装置100の動作の流れの詳細を示すフローチャートであり、メモリ200の使用領域210の設定手順の流れを示す。
事前に、例えばオペレータやシステム設計者等により、演算結果RAの実データをメモリ200に記憶するために使用するデータブロック数が設定(設計)される(ステップS11)。本実施形態では、オペレータ等により上記データブロック数が事前に設定されるものとするが、そのデータブロック数の設定値は、例えば動作確認装置100のCPUにより、演算結果RAの演算処理の状況に応じて適宜変更され得る。
更に、本実施形態によれば、記憶領域211A,211B,211C,211Dに対してランダムな順番で時分割により書き込みおよび読み出しを実施するので、動作確認のための処理の負荷を軽減することが可能になり、その処理を高速化することが可能になる。
また、上述の第1実施形態では、4個の記憶領域211A,211B,211C,211Dに対して動作確認用の特定のパターンデータPDの書き込みおよび読み出しを実施するものとしたが、最初の制御周期で書き込みと読み出しを行い、その後の制御周期では、読み出しのみを実施してもよい。
更に、上述の第1実施形態では、特定のパターンデータPDの記憶領域として4個の記憶領域211A,211B,211C,211Dを使用領域210に設定したが、この例に限定されず、特定のパターンデータPDの記憶領域として1個の記憶領域のみを設定してもよく、この個数は任意である。
次に、図4を参照して、本発明の第2実施形態を説明する。
上述の第1実施形態では、図1の構成において、書き込み読み出し部130が、乱数nを用いてアクセス手順を決定したが、本実施形態では、書き込み読み出し部130が、乱数nを用いて、K個(K=3)の記憶領域211A、211B,211C,211Dの中の一つを制御周期ごとに決定し、決定された記憶領域に対して動作確認用の特定のパターンデータPDの書き込みおよび読み出しを実施する。その他の構成は、第1実施形態と同様である。
前述したように、前述のステップS5において乱数nが決定されると、書き込み読み出し部130は、記憶領域211A,211B,211C,211Dのうち、乱数nで特定されるn番目の一つの記憶領域に対して動作確認用の特定のパターンデータPDの書き込みおよび読み出しを実施する(ステップS7a)。本実施形態では、乱数nは、記憶領域の個数Kに対応して、「1」から「4」の範囲の値をとるものとし、乱数nが「1」であれば、1番目の記憶領域211Aが特定され、乱数nが「2」であれば、2番目の記憶領域211Bが特定され、乱数nが「3」であれば、3番目の記憶領域211Cが特定され、乱数nが「4」であれば、4番目の記憶領域211Dが特定される。現在の制御周期では、乱数nは「1」であるものとし、書き込み読み出し部130は、この乱数n(n=1)によって特定される1番目の記憶領域211Aに対して特定のパターンデータPDの書き込みおよび読み出しを実施する。
なお、上述した各実施形態では、記憶領域設定部120は、使用領域210の全体にわたって、4個の動作確認用の記憶領域211A,211B,211C,211Dを分散させて配置するものとしたが、ここで言う「全体」は、使用領域210の全体(使用領域210の全アドレス空間)でもよいし、使用領域210のうち、実際に使用する記憶領域を「全体」として定義してもよい。即ち、実際に使用する記憶領域を含むことを限度として、「全体」をどのように定義してもよい。また、記憶領域211を「全体にわたって分散させる」とは、記憶領域210の全アドレス空間を動作確認用の記憶領域211に割り付けることを意味するものではなく、動作確認用の記憶領域211が記憶領域210の全体にわたって分布することを意味する。
次に、上述した第1実施形態および第2実施形態の変形例を説明する。
図5は、本発明の第1実施形態および第2実施形態の変形例を説明するための説明図である。同図において、通常運転用の制御装置100Aおよび待機用の制御装置100Bは、冗長化システム(二重化システム)を構成する。ここで、通常運転用の制御装置100Aは、入力データ(図示なし)に基づいて上述の制御に関する演算処理を実行し、その演算結果をメモリ200Aに出力するものであり、故障が発生しない限り通常的に運転される。
例えば、上述の実施形態では、メモリ200の記憶領域205の一部に使用領域210を設定し、この使用領域210を動作確認の対象としたが、この例に限定されず、電源投入時には、算結果RAのデータ量にかかわらず、メモリ200の記憶領域205の全域を使用領域210として設定して動作確認を実施し、その後の制御周期において、上述の各実施形態において説明したように、演算結果RAのデータ量に応じて使用領域210を設定し直して動作確認を実施してもよい。
Claims (9)
- 無停止運転される装置の出力データを記憶するためのメモリの動作を確認する動作確認装置であって、
前記メモリに記憶される前記出力データのデータ量に応じて、前記出力データを記憶するために使用する使用容量を決定し、前記使用容量に基づいて前記メモリの使用領域を設定する使用領域設定部と、
前記使用領域設定部により設定された前記使用領域に、動作確認用の特定のパターンデータを記憶するための動作確認用の記憶領域を設定する記憶領域設定部と、
前記記憶領域設定部により設定された前記動作確認用の記憶領域に対し、定周期で前記特定のパターンデータの書き込み及び読み出しを実施する書き込み読み出し部と、
前記書き込み読み出し部により前記動作確認用の記憶領域から読み出されたパターンデータが前記特定のパターンデータと一致するか否かを判定する判定部と、
前記判定部による判定の結果を示す情報を生成して出力する判定結果出力部と、
を備えたメモリの動作確認装置。 - 前記使用領域設定部は、前記装置の出力データを前記メモリに記憶するために使用するデータブロック数に基づいて前記使用容量を算出する、請求項1に記載のメモリの動作確認装置。
- 前記使用領域設定部は、前記使用容量に所定の係数を乗算し、該乗算により得られた値を前記メモリの全容量から減算し、該減算により得られた値に基づいて前記メモリの使用領域を設定する、請求項2に記載のメモリの動作確認装置。
- 前記記憶領域設定部は、前記動作確認用の記憶領域として複数の記憶領域を分散させて設定し、
書き込み読み出し部は、前記記憶領域設定部により設定された前記複数の記憶領域に対し、定周期で前記特定のパターンデータの書き込み及び読み出しを順次的に実施し、
判定部は、前記書き込み読み出し部により前記複数の記憶領域から読み出されたパターンデータが前記特定のパターンデータと一致するか否かを判定する、請求項1から3の何れか1項に記載のメモリの動作確認装置。 - 前記書き込み読み出し部は、ランダムに決定された順番に従って、前記複数の記憶領域に対し順次的に前記特定のパターンデータの書き込み及び読み出しを実施し、
前記判定部は、前記順番に従って特定される前記複数の記憶領域の中の一つから読み出されたパターンデータが前記特定のパターンデータと一致するか否かを判定する、請求項4に記載のメモリの動作確認装置。 - 前記ランダムに決定された順番は、前記複数の記憶領域の書き込みおよび読み出しを実施するための複数の異なる所定の手順の中から乱数を用いてランダムに決定された手順により規定された順番である、請求項5に記載のメモリの動作確認装置。
- 前記メモリは、冗長化システムを構成する複数の制御装置によって共有される共有メモリである、請求項1から6の何れか1項に記載のメモリの動作確認装置。
- 無停止運転される装置の出力データを記憶するためのメモリの動作を確認する動作確認方法であって、
前記メモリに記憶される前記出力データのデータ量に応じて、前記出力データを記憶するために使用する使用容量を決定し、前記使用容量に基づいて前記メモリの使用領域を設定する第1段階と、
前記第1段階により設定された前記使用領域に、動作確認用の特定のパターンデータを記憶するための動作確認用の記憶領域を設定する第2段階と、
前記第2段階により設定された前記動作確認用の記憶領域に対し、定周期で前記特定のパターンデータの書き込み及び読み出しを実施する第3段階と、
前記第3段階により前記動作確認用の記憶領域から読み出されたパターンデータが前記特定のパターンデータと一致するか否かを判定する第4段階と、
前記第4段階による判定の結果を示す情報を生成して出力する第5段階と、
を含むメモリの動作確認方法。 - 前記第2段階では、前記動作確認用の記憶領域として複数の記憶領域を分散させて設定し、
前記第3段階では、ランダムに決定された順番に従って、前記複数の記憶領域に対し順次的に前記特定のパターンデータの書き込み及び読み出しを実施し、
前記第4段階では、前記順番に従って特定される前記複数の記憶領域の中の一つから読み出されたパターンデータが前記特定のパターンデータと一致するか否かを判定する、請求項8に記載のメモリの動作確認方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012284007A JP5923034B2 (ja) | 2012-12-27 | 2012-12-27 | メモリの動作確認装置および動作確認方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012284007A JP5923034B2 (ja) | 2012-12-27 | 2012-12-27 | メモリの動作確認装置および動作確認方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014127064A JP2014127064A (ja) | 2014-07-07 |
JP5923034B2 true JP5923034B2 (ja) | 2016-05-24 |
Family
ID=51406490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012284007A Active JP5923034B2 (ja) | 2012-12-27 | 2012-12-27 | メモリの動作確認装置および動作確認方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5923034B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092724A (ja) * | 1999-09-17 | 2001-04-06 | Nec Corp | メモリ診断方法及び装置 |
JP2004246688A (ja) * | 2003-02-14 | 2004-09-02 | Sumitomo Electric Ind Ltd | 異常検出方法および通信交換機 |
JP4184354B2 (ja) * | 2005-03-23 | 2008-11-19 | 三菱電機株式会社 | コントロールユニット |
JP2007148536A (ja) * | 2005-11-24 | 2007-06-14 | Fuji Xerox Co Ltd | Ram診断装置および方法 |
JP2007148570A (ja) * | 2005-11-24 | 2007-06-14 | Fuji Xerox Co Ltd | 記憶装置の診断装置および診断方法 |
JP4645741B2 (ja) * | 2009-01-09 | 2011-03-09 | 株式会社デンソー | 電子制御装置 |
JP5464128B2 (ja) * | 2010-11-12 | 2014-04-09 | 富士電機株式会社 | Ram故障診断装置、そのプログラム |
-
2012
- 2012-12-27 JP JP2012284007A patent/JP5923034B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014127064A (ja) | 2014-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629391B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
US9418721B2 (en) | Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM) | |
US7773441B2 (en) | Memory malfunction prediction system and method | |
JP5594664B2 (ja) | サービス品質に基づくストレージ階層化及び移動技法のためのシステム及び方法 | |
US8627181B1 (en) | Storage apparatus, storage controller, and method for managing locations of error correcting code blocks in array | |
US10725695B2 (en) | Memory system and operating method thereof | |
JP2019520639A (ja) | インテグラルポストパッケージリペア | |
US10241678B2 (en) | Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted | |
CN106233258B (zh) | 可变宽度纠错 | |
CN106547701B (zh) | 记忆装置及数据读取方法 | |
US10223269B2 (en) | Method and apparatus for preventing bank conflict in memory | |
JP5923034B2 (ja) | メモリの動作確認装置および動作確認方法 | |
US20140095949A1 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
JP6523114B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
KR20140124545A (ko) | 비휘발성 메모리 및 이의 부트업 동작 방법 | |
US9940260B1 (en) | System and method for controlling optimized access to memory device having three-dimensional stacked structure | |
JP2004127275A (ja) | データ記憶アレイを管理する方法およびraidコントローラを備えたコンピュータシステム | |
JP2014127063A (ja) | メモリの動作確認装置および動作確認方法 | |
CN106933496B (zh) | 管理raid的方法及装置 | |
JP4710918B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
CN106934158A (zh) | 相变存储器模拟方法和系统 | |
JP6556980B2 (ja) | ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム | |
JP6142576B2 (ja) | ストレージ制御装置、ストレージ装置およびストレージ制御方法 | |
US11011251B1 (en) | System and method of verifying hard post package repair and non-transitory computer readable medium | |
JP6260395B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5923034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |